[go: up one dir, main page]

CN114567272B - 一种超宽带延时放大收发多功能芯片 - Google Patents

一种超宽带延时放大收发多功能芯片 Download PDF

Info

Publication number
CN114567272B
CN114567272B CN202210455916.0A CN202210455916A CN114567272B CN 114567272 B CN114567272 B CN 114567272B CN 202210455916 A CN202210455916 A CN 202210455916A CN 114567272 B CN114567272 B CN 114567272B
Authority
CN
China
Prior art keywords
resistor
transistor
microstrip line
capacitor
inductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210455916.0A
Other languages
English (en)
Other versions
CN114567272A (zh
Inventor
刘莹
叶珍
童伟
王测天
滑育楠
廖学介
邬海峰
王为
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Ganide Technology Co ltd
Original Assignee
Chengdu Ganide Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Ganide Technology Co ltd filed Critical Chengdu Ganide Technology Co ltd
Priority to CN202210455916.0A priority Critical patent/CN114567272B/zh
Publication of CN114567272A publication Critical patent/CN114567272A/zh
Application granted granted Critical
Publication of CN114567272B publication Critical patent/CN114567272B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/42—Modifications of amplifiers to extend the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/26—Time-delay networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Networks Using Active Elements (AREA)

Abstract

本发明公开了一种超宽带延时放大收发多功能芯片，属于集成电路技术领域，包括第一开关切换网络、接收通道超宽带均衡放大网络、发射通道超宽带均衡放大网络、第二开关切换网络和超宽带延时网络。本发明具有双通道信号切换工作、超宽带、高延时精度、高隔离度、接收低噪声、高增益、增益正斜率、发射高增益、高功率和增益正斜率等优点。

Description

一种超宽带延时放大收发多功能芯片
技术领域
本发明属于集成电路技术领域，具体涉及一种超宽带延时放大收发多功能芯片。
背景技术
相控阵天线广泛应用于雷达、通信和导航等领域。有源相控阵雷达技术是目前雷达技术发展的重要方向。随着半导体技术，尤其是微波单片集成电路(MMIC)技术的快速发展，集成化的单片式T/R组件已经成为重要的研究方向。采用微波单片集成电路技术实现的单片化T/R组件具有体积小、集成度高、功能多，一致性好、可靠性高等诸多优点，已经成为现代有源相控阵T/R组件的重要发展趋势，是实现T/R组件小型化、低成本、高可靠、高精度的重要技术手段。随着探测性能、成本和可靠性的要求越来越高，现代雷达系统急需更新换代，对收发放大延时控制多功能芯片的各方面性能提出了较高的设计需求。
发明内容
本发明为了解决上述问题，提出了一种超宽带延时放大收发多功能芯片。
本发明的技术方案是：一种超宽带延时放大收发多功能芯片包括第一开关切换网络、接收通道超宽带均衡放大网络、发射通道超宽带均衡放大网络、第二开关切换网络和超宽带延时网络；
第一开关切换网络的第一输入端作为超宽带延时放大收发多功能芯片的输入端，其第二输入端与发射通道超宽带均衡放大网络的输出端连接，其输出端与接收通道超宽带均衡放大网络的输入端连接；
超宽带延时网络的输出端作为超宽带延时放大收发多功能芯片的输出端，其输入端与第二开关切换网络的第一输出端连接；
接收通道超宽带均衡放大网络的输出端与第二开关切换网络的输入端连接；发射通道超宽带均衡放大网络的输入端与第二开关切换网络的第二输出端连接。
本发明的有益效果是：本发明通过开关网络切换芯片的收发工作状态，接收放大网络采用共源+共源共栅放大单元结合一级均衡单元，实现低噪声、高增益和增益正斜率的特性，发射放大网络采用三级共源共栅行波放大单元结合二阶均衡单元，实现高增益、高功率和增益正斜率的特性，供电采用超宽带馈电结构结合有源偏置结构，降低电路对工艺波动的敏感度，同时提高电路的线性度。公共通道延时网络采用单刀双掷开关对参考支路和延时支路进行切换，延时支路采用多级LC网络实现超大时间延迟，参考支路通过低通网络增加高频损耗以实现参考支路和延时支路低损耗差。调整延时支路的LC网络数量可以调整延时量，调整参考支路的低通网络降低幅度调制。本发明具有双通道信号切换工作、超宽带、高延时精度、高隔离度、接收低噪声、高增益、增益正斜率、发射高增益、高功率和增益正斜率等优点。
进一步地，第一开关切换网络包括微带线TL1、微带线TL2、微带线TL3、晶体管M1、晶体管M2和晶体管M3；
微带线TL1的一端作为第一开关切换网络的第一输入端，其另一端分别与晶体管M1的源极和晶体管M2的源极连接；晶体管M1的栅极与高低电平控制信号V1连接，其漏极与微带线TL2的一端连接；晶体管M2的栅极与高低电平控制信号V2连接，其漏极与晶体管M3的源极连接；晶体管M3的栅极与高低电平控制信号V2连接，其漏极与微带线TL3的一端连接；微带线TL2的另一端作为第一开关切换网络的输出端；微带线TL3的另一端作为第一开关切换网络的第二输入端。
上述进一步方案的有益效果是：在本发明中，开关切换网络中的单刀双掷开关采用串并联相结合的电路结构，已实现高隔离和低插损的性能，其中Tout/Rin端口的Tout端口开关采用两个串联开关管级联结构，该结构可以提高开关管上的电压摆幅，改善开关的功率特性，同时获得低插损的特性，使发射支路放大网络的输出功率经过开关管输出时不会压缩，提高发射支路的功率效率；Rin端口开关采用一个串联开关管结构，该结构具有很小的插损特性，以减小噪声系数的恶化；Tin/Rout端口的开关采用一串一并结构获得更高的隔离度和较低的插损。
进一步地，接收通道超宽带均衡放大网络包括电阻R1、电阻R2、接地电阻R3、电阻R4、电阻R5、电阻R6、接地电阻R7、电阻R8、电阻R9、电阻R10、接地电阻R11、电阻R12、电阻R13、电阻R14、电阻R15、电阻R16、电阻R17、电阻R18、电阻R19、电容C1、接地电容C2、电容C3、电容C4、接地电容C5、接地电容C6、电容C7、接地电容C8、接地电容C9、电容C10、电容C11、接地电容C12、接地电容C13、接地电容C43、接地电容C46、电感L1、电感L2、电感L3、电感L4、电感L5、电感L6、电感L7、电感L8、接地电感L20、微带线TL4、晶体管M8、晶体管M9、晶体管M10、晶体管M11和晶体管M12；
电感L1的一端作为接收通道超宽带均衡放大网络的输入端，其另一端与电容C1的一端连接；电容C1的另一端分别与电阻R5的一端、电阻R1的一端和晶体管M8的栅极连接；晶体管M8的源极接地，其漏极分别与电感L4的一端、电容C3的一端和电感L3的一端连接；电感L4的另一端分别与电阻R6的一端和电感L5的一端连接；电阻R6的另一端和接地电容C46连接；电感L5的另一端分别与电阻R4的一端、接地电容C13、电阻R14的一端、电阻R8的一端、电阻R10的一端、电感L8的一端和漏电压VR连接；电阻R14的另一端和接地电容C12连接；电阻R4的另一端分别与晶体管M12的漏极、接地电容C2、晶体管M12的栅极和电阻R5的一端连接；晶体管M12的源极和接地电阻R3连接；电阻R8的另一端分别与晶体管M11的漏极、接地电容C6、晶体管M11的栅极和电阻R9的一端连接；晶体管M11的源极和接地电阻R7连接；电阻R9的另一端分别与电容C4的一端、电阻R2的一端和晶体管M10的栅极连接；晶体管M10的源极接地，其漏极和晶体管M9的源极连接；晶体管M9的栅极分别与电阻R12的一端和电阻R13的一端连接；电阻R13的另一端和接地电容C9连接；电阻R12的另一端分别与电阻R10的一端和接地电阻R11连接；电阻R1的另一端和电感L2的一端连接；电感L2的另一端和电容C3的另一端连接；电感L3的另一端分别与接地电容C5和电容C4的另一端连接；电阻R2的另一端和电感L6的一端连接；电感L6的另一端和电容C7的另一端连接；晶体管M9的漏极分别与电感L7的一端、电容C7的一端和微带线TL4的一端连接；微带线TL4的另一端分别与电容C10的一端和接地电容C8连接；电容C10的另一端分别与电阻R16的一端、电容C11的一端和电阻R17的一端连接；电阻R16的另一端作为接收通道超宽带均衡放大网络的输出端，并分别与电容C11的另一端、电阻R18的一端连接；电阻R17的另一端分别与电阻R18的另一端和电阻R19的一端连接；电阻R19的另一端和接地电感L20连接；电感L7的另一端分别与电感L8的另一端和电阻R15的一端连接；电阻R15的另一端和接地电容C43连接。
上述进一步方案的有益效果是：在本发明中，本发明接收通道超宽带均衡放大网络采用共源+共源共栅放大结合并联负反馈结构，实现超宽带工作频段内的低噪声，高增益特性，同时加入一阶均衡单元，获得增益正斜率的特性，优化系统应用的性能。偏置部分采用有源偏置网络和无源偏置网络，有源偏置能降低电路对工艺波动的敏感度，同时提高电路的线性度。漏极馈电部分采用双电感串联结合RC并联到地结构，这种结构可以有效实现超宽带匹配，同时消除大电感引入的带内谐振点。电源馈电端口采用并联C到地和串联RC到地电路主要实现对电源低频和高频自激不稳定信号进行抑制。
进一步地，发射通道超宽带均衡放大网络包括电阻R20、电阻R21、电阻R22、电阻R23、电阻R24、电阻R25、电阻R26、电阻R27、电阻R28、电阻R29、电阻R30、电阻R31、电阻R32、电阻R33、电阻R34、电阻R35、电阻R36、电阻R37、电阻R38、d电阻R39、电阻R40、接地电阻R41、电阻R42、电阻R43、电阻R44、电阻R45、电阻R46、电阻R47、电阻R48、电阻R49、电阻R50、电阻R51、电阻R52、接地电阻R53、电阻R54、电阻R55、电阻R56、电阻R57、电阻R62、电阻R63、电容C14、电容C15、电容C16、电容C17、电容C18、电容C19、接地电容C20、接地电容C21、接地电容C22、接地电容C23、接地电容C24、接地电容C25、接地电容C26、电容C27、电容C28、电容C29、接地电容C30、接地电容C31、接地电容C32、接地电容C33、接地电容C34、电容C35、电容C36、接地电容C44、接地电容C45、接地电感L9、电感L10、电感L11、电感L12、电感L13、接地电感L20、接地电感L21、微带线TL5、微带线TL6、微带线TL7、微带线TL8、微带线TL9、微带线TL10、微带线TL11、微带线TL12、微带线TL13、微带线TL14、微带线TL15、微带线TL16、微带线TL17、微带线TL18、晶体管M13、晶体管M14、晶体管M15、晶体管M16、晶体管M17、晶体管M18、晶体管M19、晶体管M20、晶体管M21、晶体管M22、晶体管M23、晶体管M24、晶体管M25和晶体管M26；
电容C14的一端作为发射通道超宽带均衡放大网络的输入端，并分别与电阻R20的一端和电阻R22的一端连接；电阻R22的另一端和接地电感L21连接；电阻R20的另一端分别与电容C14的另一端、电容C15的一端和电阻R21的一端连接；电阻R21的另一端和接地电感L20连接；电容C15的另一端分别与接地电感L9和电容C16的一端连接；电容C16的另一端和微带线TL5的一端连接；微带线TL5的另一端分别与微带线TL6的一端、电容C17的一端和电阻R23的一端连接；微带线TL6的另一端分别与微带线TL7的一端、电容C18的一端和电阻R24的一端连接；微带线TL7的另一端分别与微带线TL8的一端、电容C19的一端和电阻R25的一端连接；微带线TL8的另一端和电阻R63的一端连接；电阻R63的另一端和接地电容C33连接；电阻R23的另一端分别与电容C17的另一端、晶体管M14的栅极、电阻R26的一端、电阻R40的一端、电阻R39的一端、电阻R35的一端、电感L11的一端、接地电容C24、电阻R38的一端、漏电压VT、电阻R37的一端、电阻R52的一端、电阻R55的一端、电阻R56的一端、电阻R42的一端、电容C27的一端、晶体管M20的栅极、电阻R45的一端、电感L13的一端和电阻R51的一端连接；电阻R38的另一端和接地电容C25连接；电阻R24的另一端分别与电容C18的另一端、晶体管M16的栅极、电阻R26的另一端和电阻R27的一端连接；电阻R25的另一端分别与电容C19的另一端、晶体管M18的栅极和电阻R27的另一端连接；晶体管M14的源极、晶体管M16的源极和晶体管M18的源极均接地；晶体管M14的漏极和晶体管M13的源极连接；晶体管M16的漏极和晶体管M15的源极连接；晶体管M18的漏极和晶体管M17的源极连接；晶体管M13的栅极分别与电阻R28的一端、电阻R33的一端和电阻R31的一端连接；电阻R28的另一端和接地电容C20连接；晶体管M15的栅极分别与电阻R29的一端、电阻R32的一端和电阻R31的另一端连接；电阻R29的另一端和接地电容C21连接；晶体管M17的栅极分别与电阻R30的一端和电阻R32的另一端连接；电阻R30的另一端和接地电容C22连接；晶体管M13的漏极分别与微带线TL9的一端、电阻R36的一端和电感L10的一端连接；电阻R36的另一端和接地电容C44连接；晶体管M15的漏极分别与微带线TL9的另一端和微带线TL10的一端连接；晶体管M17的漏极分别与微带线TL10的另一端和微带线TL11的一端连接；电感L10的另一端分别与电阻R37的另一端和电感L11的另一端连接；晶体管M26的栅极分别与电阻R40的另一端、接地电容C23、电阻R39的另一端和晶体管M26的漏极连接；晶体管M26的源极和接地电阻R41连接；微带线TL11的另一端和电容C35的一端连接；电容C35的另一端和微带线TL12的一端连接；微带线TL12的另一端分别与微带线TL13的一端、电容C27的另一端和电阻R42的另一端连接；微带线TL13的另一端分别与微带线TL14的一端、电容C28的一端和电阻R43的一端连接；微带线TL14的另一端分别与微带线TL15的一端、电容C29的一端和电阻R44的一端连接；微带线TL15的另一端和电阻R62的一端连接；电阻R62的另一端和接地电容C34连接；晶体管M20的源极、晶体管M22的源极和晶体管M24的源极接地；晶体管M19的源极和晶体管M20的漏极连接；晶体管M21的源极和晶体管M22的漏极连接；晶体管M23的源极和晶体管M24的漏极连接；晶体管M22的栅极分别与电容C28的另一端、电阻R43的另一端、电阻R45的另一端和电阻R46的一端连接；晶体管M24的栅极分别与电容C29的另一端、电阻R44的另一端和电阻R46的另一端连接；晶体管M19的栅极分别与电阻R45的一端、电阻R54的一端和电阻R48的一端连接；电阻R45的另一端和接地电容C30连接；晶体管M21的栅极分别与电阻R46的一端、电阻R49的一端和电阻R48的另一端连接；电阻R46的另一端和接地电容C31连接；晶体管M23的栅极分别与电阻R47的一端和电阻R49的另一端连接；电阻R47的另一端和接地电容C32连接；晶体管M19的漏极分别与微带线TL16的一端、电阻R50的一端和电感L12的一端连接；电阻R50的另一端和和接地电容C45连接；电感L12的另一端分别与电阻R51的另一端和电感L13的另一端连接；电阻R54的另一端分别与接地电阻R53和电阻R52的另一端连接；晶体管M25的栅极分别与电阻R56的另一端、接地电容C26、电阻R55的另一端和晶体管M25的漏极连接；晶体管M25的源极和接地电阻R57连接；晶体管M21的漏极分别与微带线TL16的另一端和微带线TL17的一端连接；晶体管M23的漏极分别与微带线TL17的另一端和微带线TL18的一端连接；微带线TL18的另一端和电容C36的一端连接；电容C36的另一端作为发射通道超宽带均衡放大网络的输出端。
上述进一步方案的有益效果是：在本发明中，本发明的发射通道超宽带均衡放大网络采用两个三级共源共栅行波放大单元级联的放大结构，实现超宽带工作频段内的高增益和高功率特性，同时加入二阶均衡单元，获得增益正斜率的特性，优化系统应用的性能。偏置部分采用有源偏置网络和无源偏置网络，有源偏置能降低电路对工艺波动的敏感度，同时提高电路的线性度。漏极馈电部分采用双电感串联结合电阻电感并联结构，这种结构可以有效实现超宽带匹配，同时消除串联电感引入的带内谐振点。电源馈电端口采用并联C到地和串联RC到地电路主要实现对电源低频和高频自激不稳定信号进行抑制。
本发明中接收通道和发射通道通过开关进行工作状态的切换，同时放大器通过漏压进行工作状态控制，共同实现不同状态工作时通道间的高隔离度特性。
进一步地，第二开关切换网络包括微带线TL19、微带线TL20、微带线TL21、微带线TL22、微带线TL32、晶体管M4、晶体管M5、晶体管M6和晶体管M7；
微带线TL20的一端作为第二开关切换网络的输入端，其另一端分别与微带线TL19的一端和晶体管M6的漏极连接；晶体管M6的栅极和高低电平控制信号V2连接；微带线TL19的另一端和晶体管M4的漏极连接；晶体管M4的栅极和高低电平控制信号V1连接；晶体管M4的源极分别与晶体管M5的源极和微带线TL32的一端连接；晶体管M5的栅极和高低电平控制信号V2连接；晶体管M5的漏极和微带线TL21的一端连接；微带线TL21的另一端分别与微带线TL22的一端和晶体管M7的漏极连接；晶体管M7的栅极和高低电平控制信号V1连接；晶体管M6的源极和晶体管M7的源极均接地；微带线TL32的另一端作为第二开关切换网络的第一输出端；微带线TL22的另一端作为第二开关切换网络的第二输出端。
进一步地，超宽带延时网络包括接地电阻R58、电阻R59、电阻R60、接地电阻R61、接地电容C37、接地电容C38、接地电容C39、接地电容C40、接地电容C41、接地电容C42、电感L14、电感L15、电感L16、电感L17、电感L18、电感L19、微带线TL23、微带线TL24、微带线TL25、微带线TL26、微带线TL27、微带线TL28、微带线TL29、微带线TL30、微带线TL31、晶体管M27、晶体管M28、晶体管M29、晶体管M30、晶体管M31、晶体管M32、晶体管M33和晶体管M34；
晶体管M27的源极作为超宽带延时网络的输入端，并与晶体管M28的源极连接；晶体管M27的栅极和高低电平控制信号V3连接；晶体管M27的漏极和微带线TL23的一端连接；微带线TL23的另一端分别与晶体管M31的漏极和微带线TL25的一端连接；晶体管M31的栅极和高低电平控制信号V4连接；晶体管M31的源极接地；晶体管M28的栅极和高低电平控制信号V4连接；晶体管M28的漏极和微带线TL24的一端连接；微带线TL24的另一端分别与微带线TL26的一端和晶体管M33的漏极连接；晶体管M33的栅极和高低电平控制信号V3连接；晶体管M33的源极接地；微带线TL26的另一端和电感L15的一端连接；电感L15的另一端分别与接地电容C39和电感L16的一端连接；电感L16的另一端分别与接地电容C40和电感L19的一端连接；电感L19的另一端分别与电感L18的一端和接地电容C42连接；电感L18的另一端分别与电感L17的一端和接地电容C41连接；电感L17的另一端和微带线TL28的一端连接；微带线TL28的另一端分别与微带线TL30的一端和晶体管M34的漏极连接；晶体管M34的源极接地；晶体管M34的栅极和高低电平控制信号V3连接；微带线TL30的另一端和晶体管M30的漏极连接；晶体管M30的栅极和高低电平控制信号V4连接；晶体管M30的源极分别与微带线TL31的一端和晶体管M29的源极连接；晶体管M29的栅极和高低电平控制信号V3连接；晶体管M29的漏极和微带线TL29的一端连接；微带线TL29的另一端分别与微带线TL27的一端和晶体管M32的漏极连接；晶体管M32的栅极和高低电平控制信号V4连接；晶体管M32的源极接地；微带线TL27的另一端分别与电感L14的一端、电阻R60的一端和接地电阻R61连接；电阻R60的另一端和接地电容C38连接；电感L14的另一端分别与微带线TL25的另一端、接地电阻R58和电阻R59的一端连接；电阻R59的另一端和接地电容C37连接；微带线TL31的另一端作为超宽带延时网络的输出端。
上述进一步方案的有益效果是：在本发明中，公共通道的超宽带延时网络采用单刀双掷开关对参考支路和延时支路进行切换，延时支路采用多级LC网络实现超大时间延迟，参考支路通过低通网络增加高频损耗以实现参考支路和延时支路低损耗差。调整延时支路的LC网络数量可以调整延时量，调整LC网络的匹配可以优化延时精度，调整参考支路的低通网络可以降低幅度调制。
附图说明
图1所示为本发明实施例提供的一种基于超宽带延时放大收发多功能芯片原理框图。
图2所示为本发明实施例提供的一种超宽带延时放大收发多功能芯片电路图。
具体实施方式
下面结合附图对本发明的实施例作进一步的说明。
如图1所示，本发明提供了一种超宽带延时放大收发多功能芯片，包括第一开关切换网络、接收通道超宽带均衡放大网络、发射通道超宽带均衡放大网络、第二开关切换网络和超宽带延时网络；
第一开关切换网络的第一输入端作为超宽带延时放大收发多功能芯片的输入端，其第二输入端与发射通道超宽带均衡放大网络的输出端连接，其输出端与接收通道超宽带均衡放大网络的输入端连接；
超宽带延时网络的输出端作为超宽带延时放大收发多功能芯片的输出端，其输入端与第二开关切换网络的第一输出端连接；
接收通道超宽带均衡放大网络的输出端与第二开关切换网络的输入端连接；发射通道超宽带均衡放大网络的输入端与第二开关切换网络的第二输出端连接。
在本发明实施例中，如图2所示，第一开关切换网络包括微带线TL1、微带线TL2、微带线TL3、晶体管M1、晶体管M2和晶体管M3；
微带线TL1的一端作为第一开关切换网络的第一输入端，其另一端分别与晶体管M1的源极和晶体管M2的源极连接；晶体管M1的栅极与高低电平控制信号V1连接，其漏极与微带线TL2的一端连接；晶体管M2的栅极与高低电平控制信号V2连接，其漏极与晶体管M3的源极连接；晶体管M3的栅极与高低电平控制信号V2连接，其漏极与微带线TL3的一端连接；微带线TL2的另一端作为第一开关切换网络的输出端；微带线TL3的另一端作为第一开关切换网络的第二输入端。
在本发明实施例中，如图2所示，接收通道超宽带均衡放大网络包括电阻R1、电阻R2、接地电阻R3、电阻R4、电阻R5、电阻R6、接地电阻R7、电阻R8、电阻R9、电阻R10、接地电阻R11、电阻R12、电阻R13、电阻R14、电阻R15、电阻R16、电阻R17、电阻R18、电阻R19、电容C1、接地电容C2、电容C3、电容C4、接地电容C5、接地电容C6、电容C7、接地电容C8、接地电容C9、电容C10、电容C11、接地电容C12、接地电容C13、接地电容C43、接地电容C46、电感L1、电感L2、电感L3、电感L4、电感L5、电感L6、电感L7、电感L8、接地电感L20、微带线TL4、晶体管M8、晶体管M9、晶体管M10、晶体管M11和晶体管M12；
电感L1的一端作为接收通道超宽带均衡放大网络的输入端，其另一端与电容C1的一端连接；电容C1的另一端分别与电阻R5的一端、电阻R1的一端和晶体管M8的栅极连接；晶体管M8的源极接地，其漏极分别与电感L4的一端、电容C3的一端和电感L3的一端连接；电感L4的另一端分别与电阻R6的一端和电感L5的一端连接；电阻R6的另一端和接地电容C46连接；电感L5的另一端分别与电阻R4的一端、接地电容C13、电阻R14的一端、电阻R8的一端、电阻R10的一端、电感L8的一端和漏电压VR连接；电阻R14的另一端和接地电容C12连接；电阻R4的另一端分别与晶体管M12的漏极、接地电容C2、晶体管M12的栅极和电阻R5的一端连接；晶体管M12的源极和接地电阻R3连接；电阻R8的另一端分别与晶体管M11的漏极、接地电容C6、晶体管M11的栅极和电阻R9的一端连接；晶体管M11的源极和接地电阻R7连接；电阻R9的另一端分别与电容C4的一端、电阻R2的一端和晶体管M10的栅极连接；晶体管M10的源极接地，其漏极和晶体管M9的源极连接；晶体管M9的栅极分别与电阻R12的一端和电阻R13的一端连接；电阻R13的另一端和接地电容C9连接；电阻R12的另一端分别与电阻R10的一端和接地电阻R11连接；电阻R1的另一端和电感L2的一端连接；电感L2的另一端和电容C3的另一端连接；电感L3的另一端分别与接地电容C5和电容C4的另一端连接；电阻R2的另一端和电感L6的一端连接；电感L6的另一端和电容C7的另一端连接；晶体管M9的漏极分别与电感L7的一端、电容C7的一端和微带线TL4的一端连接；微带线TL4的另一端分别与电容C10的一端和接地电容C8连接；电容C10的另一端分别与电阻R16的一端、电容C11的一端和电阻R17的一端连接；电阻R16的另一端作为接收通道超宽带均衡放大网络的输出端，并分别与电容C11的另一端、电阻R18的一端连接；电阻R17的另一端分别与电阻R18的另一端和电阻R19的一端连接；电阻R19的另一端和接地电感L20连接；电感L7的另一端分别与电感L8的另一端和电阻R15的一端连接；电阻R15的另一端和接地电容C43连接。
在本发明实施例中，如图2所示，发射通道超宽带均衡放大网络包括电阻R20、电阻R21、电阻R22、电阻R23、电阻R24、电阻R25、电阻R26、电阻R27、电阻R28、电阻R29、电阻R30、电阻R31、电阻R32、电阻R33、电阻R34、电阻R35、电阻R36、电阻R37、电阻R38、d电阻R39、电阻R40、接地电阻R41、电阻R42、电阻R43、电阻R44、电阻R45、电阻R46、电阻R47、电阻R48、电阻R49、电阻R50、电阻R51、电阻R52、接地电阻R53、电阻R54、电阻R55、电阻R56、电阻R57、电阻R62、电阻R63、电容C14、电容C15、电容C16、电容C17、电容C18、电容C19、接地电容C20、接地电容C21、接地电容C22、接地电容C23、接地电容C24、接地电容C25、接地电容C26、电容C27、电容C28、电容C29、接地电容C30、接地电容C31、接地电容C32、接地电容C33、接地电容C34、电容C35、电容C36、接地电容C44、接地电容C45、接地电感L9、电感L10、电感L11、电感L12、电感L13、接地电感L20、接地电感L21、微带线TL5、微带线TL6、微带线TL7、微带线TL8、微带线TL9、微带线TL10、微带线TL11、微带线TL12、微带线TL13、微带线TL14、微带线TL15、微带线TL16、微带线TL17、微带线TL18、晶体管M13、晶体管M14、晶体管M15、晶体管M16、晶体管M17、晶体管M18、晶体管M19、晶体管M20、晶体管M21、晶体管M22、晶体管M23、晶体管M24、晶体管M25和晶体管M26；
电容C14的一端作为发射通道超宽带均衡放大网络的输入端，并分别与电阻R20的一端和电阻R22的一端连接；电阻R22的另一端和接地电感L21连接；电阻R20的另一端分别与电容C14的另一端、电容C15的一端和电阻R21的一端连接；电阻R21的另一端和接地电感L20连接；电容C15的另一端分别与接地电感L9和电容C16的一端连接；电容C16的另一端和微带线TL5的一端连接；微带线TL5的另一端分别与微带线TL6的一端、电容C17的一端和电阻R23的一端连接；微带线TL6的另一端分别与微带线TL7的一端、电容C18的一端和电阻R24的一端连接；微带线TL7的另一端分别与微带线TL8的一端、电容C19的一端和电阻R25的一端连接；微带线TL8的另一端和电阻R63的一端连接；电阻R63的另一端和接地电容C33连接；电阻R23的另一端分别与电容C17的另一端、晶体管M14的栅极、电阻R26的一端、电阻R40的一端、电阻R39的一端、电阻R35的一端、电感L11的一端、接地电容C24、电阻R38的一端、漏电压VT、电阻R37的一端、电阻R52的一端、电阻R55的一端、电阻R56的一端、电阻R42的一端、电容C27的一端、晶体管M20的栅极、电阻R45的一端、电感L13的一端和电阻R51的一端连接；电阻R38的另一端和接地电容C25连接；电阻R24的另一端分别与电容C18的另一端、晶体管M16的栅极、电阻R26的另一端和电阻R27的一端连接；电阻R25的另一端分别与电容C19的另一端、晶体管M18的栅极和电阻R27的另一端连接；晶体管M14的源极、晶体管M16的源极和晶体管M18的源极均接地；晶体管M14的漏极和晶体管M13的源极连接；晶体管M16的漏极和晶体管M15的源极连接；晶体管M18的漏极和晶体管M17的源极连接；晶体管M13的栅极分别与电阻R28的一端、电阻R33的一端和电阻R31的一端连接；电阻R28的另一端和接地电容C20连接；晶体管M15的栅极分别与电阻R29的一端、电阻R32的一端和电阻R31的另一端连接；电阻R29的另一端和接地电容C21连接；晶体管M17的栅极分别与电阻R30的一端和电阻R32的另一端连接；电阻R30的另一端和接地电容C22连接；晶体管M13的漏极分别与微带线TL9的一端、电阻R36的一端和电感L10的一端连接；电阻R36的另一端和接地电容C44连接；晶体管M15的漏极分别与微带线TL9的另一端和微带线TL10的一端连接；晶体管M17的漏极分别与微带线TL10的另一端和微带线TL11的一端连接；电感L10的另一端分别与电阻R37的另一端和电感L11的另一端连接；晶体管M26的栅极分别与电阻R40的另一端、接地电容C23、电阻R39的另一端和晶体管M26的漏极连接；晶体管M26的源极和接地电阻R41连接；微带线TL11的另一端和电容C35的一端连接；电容C35的另一端和微带线TL12的一端连接；微带线TL12的另一端分别与微带线TL13的一端、电容C27的另一端和电阻R42的另一端连接；微带线TL13的另一端分别与微带线TL14的一端、电容C28的一端和电阻R43的一端连接；微带线TL14的另一端分别与微带线TL15的一端、电容C29的一端和电阻R44的一端连接；微带线TL15的另一端和电阻R62的一端连接；电阻R62的另一端和接地电容C34连接；晶体管M20的源极、晶体管M22的源极和晶体管M24的源极接地；晶体管M19的源极和晶体管M20的漏极连接；晶体管M21的源极和晶体管M22的漏极连接；晶体管M23的源极和晶体管M24的漏极连接；晶体管M22的栅极分别与电容C28的另一端、电阻R43的另一端、电阻R45的另一端和电阻R46的一端连接；晶体管M24的栅极分别与电容C29的另一端、电阻R44的另一端和电阻R46的另一端连接；晶体管M19的栅极分别与电阻R45的一端、电阻R54的一端和电阻R48的一端连接；电阻R45的另一端和接地电容C30连接；晶体管M21的栅极分别与电阻R46的一端、电阻R49的一端和电阻R48的另一端连接；电阻R46的另一端和接地电容C31连接；晶体管M23的栅极分别与电阻R47的一端和电阻R49的另一端连接；电阻R47的另一端和接地电容C32连接；晶体管M19的漏极分别与微带线TL16的一端、电阻R50的一端和电感L12的一端连接；电阻R50的另一端和和接地电容C45连接；电感L12的另一端分别与电阻R51的另一端和电感L13的另一端连接；电阻R54的另一端分别与接地电阻R53和电阻R52的另一端连接；晶体管M25的栅极分别与电阻R56的另一端、接地电容C26、电阻R55的另一端和晶体管M25的漏极连接；晶体管M25的源极和接地电阻R57连接；晶体管M21的漏极分别与微带线TL16的另一端和微带线TL17的一端连接；晶体管M23的漏极分别与微带线TL17的另一端和微带线TL18的一端连接；微带线TL18的另一端和电容C36的一端连接；电容C36的另一端作为发射通道超宽带均衡放大网络的输出端。
在本发明实施例中，如图2所示，第二开关切换网络包括微带线TL19、微带线TL20、微带线TL21、微带线TL22、微带线TL32、晶体管M4、晶体管M5、晶体管M6和晶体管M7；
微带线TL20的一端作为第二开关切换网络的输入端，其另一端分别与微带线TL19的一端和晶体管M6的漏极连接；晶体管M6的栅极和高低电平控制信号V2连接；微带线TL19的另一端和晶体管M4的漏极连接；晶体管M4的栅极和高低电平控制信号V1连接；晶体管M4的源极分别与晶体管M5的源极和微带线TL32的一端连接；晶体管M5的栅极和高低电平控制信号V2连接；晶体管M5的漏极和微带线TL21的一端连接；微带线TL21的另一端分别与微带线TL22的一端和晶体管M7的漏极连接；晶体管M7的栅极和高低电平控制信号V1连接；晶体管M6的源极和晶体管M7的源极均接地；微带线TL32的另一端作为第二开关切换网络的第一输出端；微带线TL22的另一端作为第二开关切换网络的第二输出端。
在本发明实施例中，如图2所示，超宽带延时网络包括接地电阻R58、电阻R59、电阻R60、接地电阻R61、接地电容C37、接地电容C38、接地电容C39、接地电容C40、接地电容C41、接地电容C42、电感L14、电感L15、电感L16、电感L17、电感L18、电感L19、微带线TL23、微带线TL24、微带线TL25、微带线TL26、微带线TL27、微带线TL28、微带线TL29、微带线TL30、微带线TL31、晶体管M27、晶体管M28、晶体管M29、晶体管M30、晶体管M31、晶体管M32、晶体管M33和晶体管M34；
晶体管M27的源极作为超宽带延时网络的输入端，并与晶体管M28的源极连接；晶体管M27的栅极和高低电平控制信号V3连接；晶体管M27的漏极和微带线TL23的一端连接；微带线TL23的另一端分别与晶体管M31的漏极和微带线TL25的一端连接；晶体管M31的栅极和高低电平控制信号V4连接；晶体管M31的源极接地；晶体管M28的栅极和高低电平控制信号V4连接；晶体管M28的漏极和微带线TL24的一端连接；微带线TL24的另一端分别与微带线TL26的一端和晶体管M33的漏极连接；晶体管M33的栅极和高低电平控制信号V3连接；晶体管M33的源极接地；微带线TL26的另一端和电感L15的一端连接；电感L15的另一端分别与接地电容C39和电感L16的一端连接；电感L16的另一端分别与接地电容C40和电感L19的一端连接；电感L19的另一端分别与电感L18的一端和接地电容C42连接；电感L18的另一端分别与电感L17的一端和接地电容C41连接；电感L17的另一端和微带线TL28的一端连接；微带线TL28的另一端分别与微带线TL30的一端和晶体管M34的漏极连接；晶体管M34的源极接地；晶体管M34的栅极和高低电平控制信号V3连接；微带线TL30的另一端和晶体管M30的漏极连接；晶体管M30的栅极和高低电平控制信号V4连接；晶体管M30的源极分别与微带线TL31的一端和晶体管M29的源极连接；晶体管M29的栅极和高低电平控制信号V3连接；晶体管M29的漏极和微带线TL29的一端连接；微带线TL29的另一端分别与微带线TL27的一端和晶体管M32的漏极连接；晶体管M32的栅极和高低电平控制信号V4连接；晶体管M32的源极接地；微带线TL27的另一端分别与电感L14的一端、电阻R60的一端和接地电阻R61连接；电阻R60的另一端和接地电容C38连接；电感L14的另一端分别与微带线TL25的另一端、接地电阻R58和电阻R59的一端连接；电阻R59的另一端和接地电容C37连接；微带线TL31的另一端作为超宽带延时网络的输出端。
下面结合图2对本发明的具体工作原理及过程进行介绍：发射通道工作时，射频输入信号通过输入端Tin进入公共通道超宽带延时网络，经过第二开关切换网络中的单刀双掷开关，通过控制信号切换，进入发射超宽带均衡放大网络，经过二阶均衡单元进入两个三级共源共栅行波放大单元进行信号放大，再通过第一开关切换网络中单刀双掷开关控制信号切换，最终形成射频输出信号到达输出端Tout。此时接收通道开关处于关断状态，接收放大网络漏压为0V。
接收通道工作时，射频输入信号通过输入端Rin进入第一开关切换网络中单刀双掷开关，通过控制信号切换，进入接收超宽带均衡放大网络，经过共源+共源共栅放大单元进行信号放大，经过一阶均衡单元，再通过第二开关切换网络中单刀双掷开关控制信号切换，进入公共通道超宽带延时网络后，最终形成射频输出信号到达输出端Rout。此时发射通道开关处于关断状态，发射放大网络漏压为0V。该结构具有较高的通道隔离度，可以实现射频信号的双通道收发状态工作。
本领域的普通技术人员将会意识到，这里所述的实施例是为了帮助读者理解本发明的原理，应被理解为本发明的保护范围并不局限于这样的特别陈述和实施例。本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims (4)

1.一种超宽带延时放大收发多功能芯片，其特征在于，包括第一开关切换网络、接收通道超宽带均衡放大网络、发射通道超宽带均衡放大网络、第二开关切换网络和超宽带延时网络；
所述第一开关切换网络的第一输入端作为超宽带延时放大收发多功能芯片的输入端，其第二输入端与发射通道超宽带均衡放大网络的输出端连接，其输出端与接收通道超宽带均衡放大网络的输入端连接；
所述超宽带延时网络的输出端作为超宽带延时放大收发多功能芯片的输出端，其输入端与第二开关切换网络的第一输出端连接；
所述接收通道超宽带均衡放大网络的输出端与第二开关切换网络的输入端连接；所述发射通道超宽带均衡放大网络的输入端与第二开关切换网络的第二输出端连接；
所述接收通道超宽带均衡放大网络包括电阻R1、电阻R2、接地电阻R3、电阻R4、电阻R5、电阻R6、接地电阻R7、电阻R8、电阻R9、电阻R10、接地电阻R11、电阻R12、电阻R13、电阻R14、电阻R15、电阻R16、电阻R17、电阻R18、电阻R19、电容C1、接地电容C2、电容C3、电容C4、接地电容C5、接地电容C6、电容C7、接地电容C8、接地电容C9、电容C10、电容C11、接地电容C12、接地电容C13、接地电容C43、接地电容C46、电感L1、电感L2、电感L3、电感L4、电感L5、电感L6、电感L7、电感L8、接地电感L20、微带线TL4、晶体管M8、晶体管M9、晶体管M10、晶体管M11和晶体管M12；
所述电感L1的一端作为接收通道超宽带均衡放大网络的输入端，其另一端与电容C1的一端连接；所述电容C1的另一端分别与电阻R5的一端、电阻R1的一端和晶体管M8的栅极连接；所述晶体管M8的源极接地，其漏极分别与电感L4的一端、电容C3的一端和电感L3的一端连接；所述电感L4的另一端分别与电阻R6的一端和电感L5的一端连接；所述电阻R6的另一端和接地电容C46连接；所述电感L5的另一端分别与电阻R4的一端、接地电容C13、电阻R14的一端、电阻R8的一端、电阻R10的一端、电感L8的一端和漏电压VR连接；所述电阻R14的另一端和接地电容C12连接；所述电阻R4的另一端分别与晶体管M12的漏极、接地电容C2、晶体管M12的栅极和电阻R5的一端连接；所述晶体管M12的源极和接地电阻R3连接；所述电阻R8的另一端分别与晶体管M11的漏极、接地电容C6、晶体管M11的栅极和电阻R9的一端连接；所述晶体管M11的源极和接地电阻R7连接；所述电阻R9的另一端分别与电容C4的一端、电阻R2的一端和晶体管M10的栅极连接；所述晶体管M10的源极接地，其漏极和晶体管M9的源极连接；所述晶体管M9的栅极分别与电阻R12的一端和电阻R13的一端连接；所述电阻R13的另一端和接地电容C9连接；所述电阻R12的另一端分别与电阻R10的一端和接地电阻R11连接；所述电阻R1的另一端和电感L2的一端连接；所述电感L2的另一端和电容C3的另一端连接；所述电感L3的另一端分别与接地电容C5和电容C4的另一端连接；所述电阻R2的另一端和电感L6的一端连接；所述电感L6的另一端和电容C7的另一端连接；所述晶体管M9的漏极分别与电感L7的一端、电容C7的一端和微带线TL4的一端连接；所述微带线TL4的另一端分别与电容C10的一端和接地电容C8连接；所述电容C10的另一端分别与电阻R16的一端、电容C11的一端和电阻R17的一端连接；所述电阻R16的另一端作为接收通道超宽带均衡放大网络的输出端，并分别与电容C11的另一端、电阻R18的一端连接；所述电阻R17的另一端分别与电阻R18的另一端和电阻R19的一端连接；所述电阻R19的另一端和接地电感L20连接；所述电感L7的另一端分别与电感L8的另一端和电阻R15的一端连接；所述电阻R15的另一端和接地电容C43连接；
所述超宽带延时网络包括接地电阻R58、电阻R59、电阻R60、接地电阻R61、接地电容C37、接地电容C38、接地电容C39、接地电容C40、接地电容C41、接地电容C42、电感L14、电感L15、电感L16、电感L17、电感L18、电感L19、微带线TL23、微带线TL24、微带线TL25、微带线TL26、微带线TL27、微带线TL28、微带线TL29、微带线TL30、微带线TL31、晶体管M27、晶体管M28、晶体管M29、晶体管M30、晶体管M31、晶体管M32、晶体管M33和晶体管M34；
所述晶体管M27的源极作为超宽带延时网络的输入端，并与晶体管M28的源极连接；所述晶体管M27的栅极和高低电平控制信号V3连接；所述晶体管M27的漏极和微带线TL23的一端连接；所述微带线TL23的另一端分别与晶体管M31的漏极和微带线TL25的一端连接；所述晶体管M31的栅极和高低电平控制信号V4连接；所述晶体管M31的源极接地；所述晶体管M28的栅极和高低电平控制信号V4连接；所述晶体管M28的漏极和微带线TL24的一端连接；所述微带线TL24的另一端分别与微带线TL26的一端和晶体管M33的漏极连接；所述晶体管M33的栅极和高低电平控制信号V3连接；所述晶体管M33的源极接地；所述微带线TL26的另一端和电感L15的一端连接；所述电感L15的另一端分别与接地电容C39和电感L16的一端连接；所述电感L16的另一端分别与接地电容C40和电感L19的一端连接；所述电感L19的另一端分别与电感L18的一端和接地电容C42连接；所述电感L18的另一端分别与电感L17的一端和接地电容C41连接；所述电感L17的另一端和微带线TL28的一端连接；所述微带线TL28的另一端分别与微带线TL30的一端和晶体管M34的漏极连接；所述晶体管M34的源极接地；所述晶体管M34的栅极和高低电平控制信号V3连接；所述微带线TL30的另一端和晶体管M30的漏极连接；所述晶体管M30的栅极和高低电平控制信号V4连接；所述晶体管M30的源极分别与微带线TL31的一端和晶体管M29的源极连接；所述晶体管M29的栅极和高低电平控制信号V3连接；所述晶体管M29的漏极和微带线TL29的一端连接；所述微带线TL29的另一端分别与微带线TL27的一端和晶体管M32的漏极连接；所述晶体管M32的栅极和高低电平控制信号V4连接；所述晶体管M32的源极接地；所述微带线TL27的另一端分别与电感L14的一端、电阻R60的一端和接地电阻R61连接；所述电阻R60的另一端和接地电容C38连接；所述电感L14的另一端分别与微带线TL25的另一端、接地电阻R58和电阻R59的一端连接；所述电阻R59的另一端和接地电容C37连接；所述微带线TL31的另一端作为超宽带延时网络的输出端。
2.根据权利要求1所述的超宽带延时放大收发多功能芯片，其特征在于，所述第一开关切换网络包括微带线TL1、微带线TL2、微带线TL3、晶体管M1、晶体管M2和晶体管M3；
所述微带线TL1的一端作为第一开关切换网络的第一输入端，其另一端分别与晶体管M1的源极和晶体管M2的源极连接；所述晶体管M1的栅极与高低电平控制信号V1连接，其漏极与微带线TL2的一端连接；所述晶体管M2的栅极与高低电平控制信号V2连接，其漏极与晶体管M3的源极连接；所述晶体管M3的栅极与高低电平控制信号V2连接，其漏极与微带线TL3的一端连接；所述微带线TL2的另一端作为第一开关切换网络的输出端；所述微带线TL3的另一端作为第一开关切换网络的第二输入端。
3.根据权利要求1所述的超宽带延时放大收发多功能芯片，其特征在于，所述发射通道超宽带均衡放大网络包括电阻R20、电阻R21、电阻R22、电阻R23、电阻R24、电阻R25、电阻R26、电阻R27、电阻R28、电阻R29、电阻R30、电阻R31、电阻R32、电阻R33、电阻R34、电阻R35、电阻R36、电阻R37、电阻R38、d电阻R39、电阻R40、接地电阻R41、电阻R42、电阻R43、电阻R44、电阻R45、电阻R46、电阻R47、电阻R48、电阻R49、电阻R50、电阻R51、电阻R52、接地电阻R53、电阻R54、电阻R55、电阻R56、电阻R57、电阻R62、电阻R63、电容C14、电容C15、电容C16、电容C17、电容C18、电容C19、接地电容C20、接地电容C21、接地电容C22、接地电容C23、接地电容C24、接地电容C25、接地电容C26、电容C27、电容C28、电容C29、接地电容C30、接地电容C31、接地电容C32、接地电容C33、接地电容C34、电容C35、电容C36、接地电容C44、接地电容C45、接地电感L9、电感L10、电感L11、电感L12、电感L13、接地电感L20、接地电感L21、微带线TL5、微带线TL6、微带线TL7、微带线TL8、微带线TL9、微带线TL10、微带线TL11、微带线TL12、微带线TL13、微带线TL14、微带线TL15、微带线TL16、微带线TL17、微带线TL18、晶体管M13、晶体管M14、晶体管M15、晶体管M16、晶体管M17、晶体管M18、晶体管M19、晶体管M20、晶体管M21、晶体管M22、晶体管M23、晶体管M24、晶体管M25和晶体管M26；
所述电容C14的一端作为发射通道超宽带均衡放大网络的输入端，并分别与电阻R20的一端和电阻R22的一端连接；所述电阻R22的另一端和接地电感L21连接；所述电阻R20的另一端分别与电容C14的另一端、电容C15的一端和电阻R21的一端连接；所述电阻R21的另一端和接地电感L20连接；所述电容C15的另一端分别与接地电感L9和电容C16的一端连接；所述电容C16的另一端和微带线TL5的一端连接；所述微带线TL5的另一端分别与微带线TL6的一端、电容C17的一端和电阻R23的一端连接；所述微带线TL6的另一端分别与微带线TL7的一端、电容C18的一端和电阻R24的一端连接；所述微带线TL7的另一端分别与微带线TL8的一端、电容C19的一端和电阻R25的一端连接；所述微带线TL8的另一端和电阻R63的一端连接；所述电阻R63的另一端和接地电容C33连接；所述电阻R23的另一端分别与电容C17的另一端、晶体管M14的栅极、电阻R26的一端、电阻R40的一端、电阻R39的一端、电阻R35的一端、电感L11的一端、接地电容C24、电阻R38的一端、漏电压VT、电阻R37的一端、电阻R52的一端、电阻R55的一端、电阻R56的一端、电阻R42的一端、电容C27的一端、晶体管M20的栅极、电阻R45的一端、电感L13的一端和电阻R51的一端连接；所述电阻R38的另一端和接地电容C25连接；所述电阻R24的另一端分别与电容C18的另一端、晶体管M16的栅极、电阻R26的另一端和电阻R27的一端连接；所述电阻R25的另一端分别与电容C19的另一端、晶体管M18的栅极和电阻R27的另一端连接；所述晶体管M14的源极、晶体管M16的源极和晶体管M18的源极均接地；所述晶体管M14的漏极和晶体管M13的源极连接；所述晶体管M16的漏极和晶体管M15的源极连接；所述晶体管M18的漏极和晶体管M17的源极连接；所述晶体管M13的栅极分别与电阻R28的一端、电阻R33的一端和电阻R31的一端连接；所述电阻R28的另一端和接地电容C20连接；所述晶体管M15的栅极分别与电阻R29的一端、电阻R32的一端和电阻R31的另一端连接；所述电阻R29的另一端和接地电容C21连接；所述晶体管M17的栅极分别与电阻R30的一端和电阻R32的另一端连接；所述电阻R30的另一端和接地电容C22连接；所述晶体管M13的漏极分别与微带线TL9的一端、电阻R36的一端和电感L10的一端连接；所述电阻R36的另一端和接地电容C44连接；所述晶体管M15的漏极分别与微带线TL9的另一端和微带线TL10的一端连接；所述晶体管M17的漏极分别与微带线TL10的另一端和微带线TL11的一端连接；所述电感L10的另一端分别与电阻R37的另一端和电感L11的另一端连接；所述晶体管M26的栅极分别与电阻R40的另一端、接地电容C23、电阻R39的另一端和晶体管M26的漏极连接；所述晶体管M26的源极和接地电阻R41连接；所述微带线TL11的另一端和电容C35的一端连接；所述电容C35的另一端和微带线TL12的一端连接；所述微带线TL12的另一端分别与微带线TL13的一端、电容C27的另一端和电阻R42的另一端连接；所述微带线TL13的另一端分别与微带线TL14的一端、电容C28的一端和电阻R43的一端连接；所述微带线TL14的另一端分别与微带线TL15的一端、电容C29的一端和电阻R44的一端连接；所述微带线TL15的另一端和电阻R62的一端连接；所述电阻R62的另一端和接地电容C34连接；所述晶体管M20的源极、晶体管M22的源极和晶体管M24的源极接地；所述晶体管M19的源极和晶体管M20的漏极连接；所述晶体管M21的源极和晶体管M22的漏极连接；所述晶体管M23的源极和晶体管M24的漏极连接；所述晶体管M22的栅极分别与电容C28的另一端、电阻R43的另一端、电阻R45的另一端和电阻R46的一端连接；所述晶体管M24的栅极分别与电容C29的另一端、电阻R44的另一端和电阻R46的另一端连接；所述晶体管M19的栅极分别与电阻R45的一端、电阻R54的一端和电阻R48的一端连接；所述电阻R45的另一端和接地电容C30连接；所述晶体管M21的栅极分别与电阻R46的一端、电阻R49的一端和电阻R48的另一端连接；所述电阻R46的另一端和接地电容C31连接；所述晶体管M23的栅极分别与电阻R47的一端和电阻R49的另一端连接；所述电阻R47的另一端和接地电容C32连接；所述晶体管M19的漏极分别与微带线TL16的一端、电阻R50的一端和电感L12的一端连接；所述电阻R50的另一端和接地电容C45连接；所述电感L12的另一端分别与电阻R51的另一端和电感L13的另一端连接；所述电阻R54的另一端分别与接地电阻R53和电阻R52的另一端连接；所述晶体管M25的栅极分别与电阻R56的另一端、接地电容C26、电阻R55的另一端和晶体管M25的漏极连接；所述晶体管M25的源极和接地电阻R57连接；所述晶体管M21的漏极分别与微带线TL16的另一端和微带线TL17的一端连接；所述晶体管M23的漏极分别与微带线TL17的另一端和微带线TL18的一端连接；所述微带线TL18的另一端和电容C36的一端连接；所述电容C36的另一端作为发射通道超宽带均衡放大网络的输出端。
4.根据权利要求1所述的超宽带延时放大收发多功能芯片，其特征在于，所述第二开关切换网络包括微带线TL19、微带线TL20、微带线TL21、微带线TL22、微带线TL32、晶体管M4、晶体管M5、晶体管M6和晶体管M7；
所述微带线TL20的一端作为第二开关切换网络的输入端，其另一端分别与微带线TL19的一端和晶体管M6的漏极连接；所述晶体管M6的栅极和高低电平控制信号V2连接；所述微带线TL19的另一端和晶体管M4的漏极连接；所述晶体管M4的栅极和高低电平控制信号V1连接；所述晶体管M4的源极分别与晶体管M5的源极和微带线TL32的一端连接；所述晶体管M5的栅极和高低电平控制信号V2连接；所述晶体管M5的漏极和微带线TL21的一端连接；所述微带线TL21的另一端分别与微带线TL22的一端和晶体管M7的漏极连接；所述晶体管M7的栅极和高低电平控制信号V1连接；所述晶体管M6的源极和晶体管M7的源极均接地；所述微带线TL32的另一端作为第二开关切换网络的第一输出端；所述微带线TL22的另一端作为第二开关切换网络的第二输出端。
CN202210455916.0A 2022-04-28 2022-04-28 一种超宽带延时放大收发多功能芯片 Active CN114567272B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210455916.0A CN114567272B (zh) 2022-04-28 2022-04-28 一种超宽带延时放大收发多功能芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210455916.0A CN114567272B (zh) 2022-04-28 2022-04-28 一种超宽带延时放大收发多功能芯片

Publications (2)

Publication Number Publication Date
CN114567272A CN114567272A (zh) 2022-05-31
CN114567272B true CN114567272B (zh) 2022-08-16

Family

ID=81721376

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210455916.0A Active CN114567272B (zh) 2022-04-28 2022-04-28 一种超宽带延时放大收发多功能芯片

Country Status (1)

Country Link
CN (1) CN114567272B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114710138B (zh) * 2022-06-08 2022-09-20 成都嘉纳海威科技有限责任公司 一种多通道放大衰减移相串口控制多功能芯片
CN114978074B (zh) * 2022-07-25 2022-11-11 成都嘉纳海威科技有限责任公司 一种三通道收发放大芯片
CN115632620B (zh) * 2022-12-22 2023-04-07 成都嘉纳海威科技有限责任公司 一种三通道放大滤波多功能芯片
CN116032227B (zh) * 2023-01-10 2024-01-26 电子科技大学 一种双极化高功率收发多功能芯片
CN116094472B (zh) * 2023-03-09 2023-09-01 成都嘉纳海威科技有限责任公司 一种多通道宽带放大多功能芯片

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5222162A (en) * 1991-11-27 1993-06-22 Hughes Aircraft Company Monolithic integrated optical time delay network for antenna beam steering
CN203352546U (zh) * 2013-06-18 2013-12-18 成都嘉纳海威科技有限责任公司 一种多功能延时芯片
CN111162844A (zh) * 2019-12-25 2020-05-15 中国电子科技集团公司第四十四研究所 一种用于相控阵系统的集成微波光子收发前端
CN113067635A (zh) * 2021-03-22 2021-07-02 中国电子科技集团公司第三十八研究所 基于集成光延迟芯片的收发一体相控阵波束合成装置
CN114157321A (zh) * 2022-02-09 2022-03-08 成都嘉纳海威科技有限责任公司 一种双通道收发多功能芯片

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103236869B (zh) * 2013-04-11 2015-04-15 中国电子科技集团公司第十三研究所 一种收发一体多功能电路
CN113630145B (zh) * 2021-08-25 2024-12-31 广东圣大电子有限公司 一种平坦群延时射频收发机

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5222162A (en) * 1991-11-27 1993-06-22 Hughes Aircraft Company Monolithic integrated optical time delay network for antenna beam steering
CN203352546U (zh) * 2013-06-18 2013-12-18 成都嘉纳海威科技有限责任公司 一种多功能延时芯片
CN111162844A (zh) * 2019-12-25 2020-05-15 中国电子科技集团公司第四十四研究所 一种用于相控阵系统的集成微波光子收发前端
CN113067635A (zh) * 2021-03-22 2021-07-02 中国电子科技集团公司第三十八研究所 基于集成光延迟芯片的收发一体相控阵波束合成装置
CN114157321A (zh) * 2022-02-09 2022-03-08 成都嘉纳海威科技有限责任公司 一种双通道收发多功能芯片

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
A 180-nm CMOS 100MHz-1.2GHz Software-Defined Transceiver with Integrated Pre-Power Amplifier;Haipeng Fu 等;《2019 IEEE International Symposium on Radio-Frequency Integration Technology》;20191212;第1-3页 *

Also Published As

Publication number Publication date
CN114567272A (zh) 2022-05-31

Similar Documents

Publication Publication Date Title
CN114567272B (zh) 一种超宽带延时放大收发多功能芯片
CN114157321B (zh) 一种双通道收发多功能芯片
CN115940990B (zh) 一种超宽带收发多功能芯片
CN114567264B (zh) 一种三通道放大衰减滤波多功能芯片
CN111010090B (zh) 一种宽带有源二倍频器
CN114172465B (zh) 一种超宽带有源放大移相器
CN216390996U (zh) 一种2.4GHz射频开关电路及射频前端模组
CN115632613B (zh) 一种带温补功能的宽带混频多功能芯片
CN112910417A (zh) 一种宽带高效率微波功率放大器
CN115632620B (zh) 一种三通道放大滤波多功能芯片
CN211046870U (zh) 一种大功率二维行波cmos功率放大器
CN113659947B (zh) 一种高性能大功率低噪声tr芯片
WO2023045543A1 (zh) 基于变压器匹配的三级功率放大器及射频前端架构
CN118449537A (zh) 一种集成化毫米波tr组件
CN117060882A (zh) 一种具有大相位超宽带高精度的有源移相器
CN115733509A (zh) 射频前端模组电路、天线相控阵收发系统及信号处理方法
CN117650802B (zh) 一种毫米波收发多功能芯片电路
CN117318635A (zh) 一种可重构高线性低功耗放大器
CN117713702A (zh) 一种低功耗低增益变化稳定性增强的低噪声放大器
CN215773054U (zh) 一种平衡式并发双波段功率放大器
CN213585715U (zh) 一种并发双波段功率放大器
CN116155206A (zh) 一种超宽带异构有源混频器
CN113037232B (zh) 一种带bypass通路的射频放大器
CN116032227A (zh) 一种双极化高功率收发多功能芯片
CN114614772A (zh) 单电源供电脉冲控制高频双向放大电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant