CN114503430A

CN114503430A - 运算放大器

Info

Publication number: CN114503430A
Application number: CN201980101067.5A
Authority: CN
Inventors: 小岛友和
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2019-10-08
Filing date: 2019-10-08
Publication date: 2022-05-13
Also published as: US20220278662A1; JP7301145B2; JPWO2021070245A1; WO2021070245A1

Abstract

运算放大器(100)将供给的第1及第2电压(VDD、GND)的全电压范围作为输入输出范围动作。有源负载(330)由第1导电类型的场效应晶体管构成。第1及第2差动对(310、320)由第2导电类型的场效应晶体管构成。第1差动对(310)构成为在输入电压(Vinp)为第2电压(GND)时能够差动放大，第2差动对(320)构成为在输入电压(Vinp)为第1电压(VDD)时能够差动放大。选择电路(305)根据输入电压(Vinp)，将第1及第2差动对(310、320)的一方经由差动节点(Nd1、Nd2)与有源负载(330)选择性地连接。

Description

运算放大器

技术领域

本发明涉及运算放大器。

背景技术

近年来，伴随IoT(Internet of Things，物联网)技术等的发展，高精度的传感器以及传感器接口的技术需求增加。具体而言，需要通过用输入级的运算放大器(或者比较器)正确地接受传感器设备的信息并进行模拟信号处理或者数字信号处理，活用用传感器检测的信息连接人、物的系统技术。

作为传感器以及传感器接口中的低功耗化的方法之一，降低传感器的电源电压是有效的。但是，在模拟电路的情况下，在单纯地降低电源电压时，产生放大率降低或者输出信号的电压振幅降低等课题。因此，使用能够放大电源电压全范围的全摆幅型的运算放大器、即轨到轨(注册商标)的运算放大器。在轨到轨输入输出的运算放大器中，通过充分活用电源电压幅度，能够实现低功耗化以及高质量的信号放大这两方。

然而，一般而言，在轨到轨的运算放大器中，输入电压电平接近接地的低电位区域、或者接近电源电压的高电位区域中的放大率的确保变得困难。

为了处置该问题，例如，在日本特开2009-302619号公报(专利文献1)中，记载并联地配置有由耗尽型(D型)的PMOS(Metal Oxide Semiconductor，金属氧化物半导体)晶体管构成的第1差动对、和由增强型(E型)PMOS晶体管构成的第2差动对的运算放大器。

在专利文献1记载的运算放大器中，通过在低电位区域中利用第1差动对对输入电压进行放大，在高电位区域中利用第2差动对对输入电压进行放大，能够在从接地至电源电压的全范围中确保放大度。

进而，在专利文献1中，记载了通过设计成构成第1差动对的D型PMOSFET的饱和区域中的跨导(gmdp)和构成第2差动对的E型PMOS的饱和区域中的跨导(gmp)相同，在低电位区域以及高电位区域之间使运算放大器的综合跨导(gm)成为恒定。

现有技术文献

专利文献

专利文献1：日本特开2009-302619号公报

发明内容

在专利文献1中，通过对栅极输入恒定的偏置电压(V1)的PMOS晶体管根据输入电压的电平成为导通/截止，在第1及第2差动对之间分配来自恒定电流源的偏置电流。具体而言，在低电位区域中，通过上述PMOS晶体管的截止对第2差动对(E型PMOS)分配偏置电流的全部量。另一方面，在高电位区域中，通过上述PMOS晶体管的导通对第1差动对(D型PMOS)分配旁路电流的全部量。

然而，在专利文献1的运算放大器中，在输入电压为上述偏置电压(V1)的附近的中间电位区域中，第1及第2差动对这两方动作，所以运算放大器的综合跨导成为第1差动对或者第2差动对的电导的平方平均值。此时，在中间区域中，在第1及第2差动对之间分配偏置电流，并且其分配率也根据输入电压而变化。另一方面，各差动对的电导根据通过该差动对的电流而变化。

因此，中间区域中的第1及第2差动对各自的跨导根据在偏置电流的全部量仅流过第1差动对以及第2差动对的一方的低电位区域以及高电位区域之间一致的跨导而变化。其结果，难以针对输入电压的全区域使放大度恒定化。

本发明是为了解决这样的问题而完成的，本发明的目的在于，在被供给第1及第2电压而将第1电压至第2电压的全电压范围作为输入输出范围动作的运算放大器中，使全电压范围中的放大度恒定化。

在本发明的某个方面中，被供给第1电压以及第2电压而动作的运算放大器具备被输入输入电压的第1及第2输入节点、输出输出电压的输出节点、第1及第2差动节点、有源负载、第1差动对、第2差动对、输入电压检测电路、输出级、以及选择电路。有源负载连接于供给第1电压的第1电源节点与第1及第2差动节点之间、并且由第1导电类型的场效应晶体管构成。第1差动对连接于第1及第2差动节点与供给第2电压的第2电源节点之间、并且由第2导电类型的场效应晶体管构成。第2差动对在第1及第2差动节点与第2电源节点之间与第1差动对并联地连接、并且由第2导电类型的场效应晶体管构成。第1及第2差动对各自在第1及第2差动节点之间产生与第1及第2输入节点的电压差对应的电流差。输入电压检测电路根据输入电压，生成用于选择第1及第2差动对的一方的检测信号。输出级根据第1及第2差动节点的电流差，使输出节点的电压在第1电压至第2电压的范围内变化。选择电路根据检测信号，将第1及第2差动对的一方与第1及第2差动节点电连接，并且将另一方从第1及第2差动节点电切断。在第1导电类型是P型，第2导电类型是N型时，构成第1差动对的场效应晶体管的阈值电压为零以下，构成第2差动对的场效应晶体管的阈值电压高于零。在第1导电类型是N型，第2导电类型是P型时，构成第1差动对的场效应晶体管的阈值电压为零以上，另一方面，构成第2差动对的场效应晶体管的阈值电压低于零。

根据本发明，在被供给第1及第2电压而将第1电压至第2电压的全电压范围作为输入输出范围动作的运算放大器中，通过利用根据输入电压是第1及第2电压范围中的哪一个选择的第1及第2差动对的一方和在全电压范围中共同的有源负载，针对全电压范围的输入电压执行差动放大动作，能够使全电压范围中的放大度恒定化。

附图说明

图1是说明本实施方式所涉及的运算放大器的使用例的概念图。

图2是说明实施方式1所涉及的运算放大器的结构例的框图。

图3是说明实施方式1所涉及的运算放大器的结构例的电路图。

图4是示出构成差动对的、E型NMOS晶体管、D型NMOS晶体管以及本征NMOS晶体管各个晶体管中的、针对输入到栅极的输入电压的跨导的特性的第1概念图。

图5是示出构成差动对的、E型NMOS晶体管、D型NMOS晶体管以及本征NMOS晶体管各个晶体管中的、针对输入到栅极的输入电压的跨导的特性的第2概念图。

图6是说明图1所示的输入电压检测电路的结构例的电路图。

图7是说明图6所示的电流供给部的第1例的电路图。

图8是说明图6所示的电流供给部的第2例的电路图。

图9是说明图6所示的电流供给部的第3例的电路图。

图10是说明图6所示的电平移位部的第1例的电路图。

图11是说明图6所示的电平移位部的第2例的电路图。

图12是说明图6所示的电平移位部的第3例的电路图。

图13是说明实施方式2所涉及的输入电压检测电路的第1结构例的概念图。

图14是说明实施方式2所涉及的输入电压检测电路的第2结构例的电路图。

图15是说明实施方式2所涉及的第1及第2差动对的控制例的波形图。

(符号说明)

100：运算放大器；300：输入电压检测电路；305：选择电路；310：第1差动对；311、312：NMOS晶体管(耗尽型或者本征晶体管)；313～315、321～325、331、332、341～346、351n、3631、363、364n、366n、368：NMOS晶体管(增强型)；333、334、347、348、351p、364p、366p：PMOS晶体管；320：第2差动对；330：有源负载；340：偏置电压产生部；350：输出级；352、353：电容器；362：电流供给部；364r、366r：电阻元件；365：电平移位部；369：开关；370：缓冲器；372、374：逆变器；GND：接地电压；Id0～Id2：供给电流(电流源晶体管)；N3～N7、N9～N11、Nb1、Nb2：节点；Nd：电源节点；Nd1、Nd2：差动节点；Ng：接地节点；Nin：反转输入节点；Vinp、Vinn：输入电压；Nip：非反转输入节点；No：输出节点；Vα：边界值；vbn0～vbn3、vbp1～vbp3：偏置电压；VDD：电源电压；Vdet、Vdetn：检测信号；Voff：截止电压；Vout：输出电压。

具体实施方式

以下，根据附图，详细说明本发明的实施方式。此外，以下，对图中的同一或者相当部分附加同一符号，原则上不反复其说明。

实施方式1.

参照图1，本实施方式所涉及的运算放大器100具有非反转输入节点Nip、反转输入节点Nin以及输出节点No。以下，将非反转输入节点Nip以及反转输入节点的电压称为输入电压Vinp以及Vinn，将输出节点No的电压称为输出电压Vout。

运算放大器100与供给接地电压GND的接地节点Ng以及供给电源电压VDD的电源节点Nd连接。在接受接地电压GND以及电源电压VDD的供给而动作的运算放大器100中，输入电压Vinp、Vinn以及输出电压Vout各自在GND～VDD的电压范围内变化。即，运算放大器100作为轨到轨输入输出的运算放大器动作。

例如，运算放大器100作为输出节点No以及反转输入节点Nin之间被连接的、电压跟随放大器动作。由此，在针对非反转输入节点Nip输入未图示的传感器的输出电压Vsns时(Vnp＝Vsns)，能够进行阻抗变换，得到与传感器电压同等的输出电压Vout(Vout＝Vsns)。此外，确认地记载运算放大器100能够以与电压跟随连接不同的任意的方式使用的方面。

图2是说明实施方式1所涉及的运算放大器的结构例的框图。

参照图2，实施方式1所涉及的运算放大器100具备输入电压检测电路300、选择电路305、第1差动对310及第2差动对320、有源负载330、输出级用的偏置电压产生部340以及输出级350。如以下说明，有源负载330由第1导电类型的场效应晶体管构成。另一方面，第1差动对310以及第2差动对320由作为与第1导电类型相反的导电类型的第2导电类型的场效应晶体管构成。

有源负载330连接于差动节点Nd1以及Nd2与电源节点Nd之间。第1差动对310以及第2差动对320经由选择电路305在差动节点Nd1以及Nd2与接地节点Ng之间并联连接。有源负载330经由差动节点Nd1以及Nd2和选择电路305与第1差动对310以及第2差动对320这两方连接。从非反转输入节点Nip以及反转输入节点Nin对第1差动对310以及第2差动对320的各个差动对输入输入电压Vinp以及Vinn。

在本实施方式中，与有源负载330连接的电源节点Nd与“第1电源节点”的一个实施例对应，电源电压VDD与“第1电压”对应。另一方面，与第1差动对310以及第2差动对320连接的接地节点Ng与“第2电源节点”的一个实施例对应，接地电压GND与“第2电压”对应。

输入电压检测电路300根据输入电压Vinp的电平，生成设定为逻辑高电平(以下简称为“H电平”)以及逻辑低电平(以下简称为“L电平”)的一方的、检测信号Vdet以及Vdetn。

如后所述，检测信号Vdet以及Vdetn被互补地设定为H电平以及L电平的各一方。检测信号Vdet以及Vdetn被输入到选择电路305。选择电路305根据检测信号Vdet以及Vdetn，将第1差动对310以及第2差动对320的一方与差动节点Nd1以及Nd2电连接，另一方面，将另一方从差动节点Nd1以及Nd2电切断。

有源负载330以及输出级用的偏置电压产生部340连接于电源节点Nd以及接地节点Ng之间。输出级350与电源节点Nd、接地节点Ng及输出节点No以及有源负载330及偏置电压产生部340连接。如后所述，输出级350构成为根据差动节点Nd1以及Nd2的电流差，使输出节点No的输出电压Vo在接地电压GND～电源电压VDD的范围内变化。

此外，以下，说明第1差动对310以及第2差动对320由N型的MOSFET(以下还简记为“NMOS晶体管”)构成，有源负载330由P型的MOSFET(以下还简记为“PMOS晶体管”)构成的例子。即，在以下的例子中，P型与“第1导电类型”的一个实施例对应，N型与“第2导电类型”的一个实施例对应。

使用图3，说明图2所示的运算放大器的具体的电路结构例。

参照图3，第1差动对310具有NMOS晶体管311、312。NMOS晶体管311、312构成为具有使得在栅极·源极间电压(以下还简称为“栅极电压”)为0[V]时流过漏极电流的阈值电压Vt。例如，NMOS晶体管311、312能够由耗尽型NMOS晶体管或者本征NMOS晶体管构成。以下，以总称作为阈值电压Vt≤0的NMOS晶体管的目的，将耗尽型NMOS晶体管以及本征NMOS晶体管总称而还记载为(D/N)型NMOS晶体管。

另一方面，关于作为Vt>0的通常的增强型NMOS晶体管，基本上简单地记载为“NMOS晶体管”，但在与(D/N)型对比时，还记载为E型NMOS晶体管。另外，关于增强型PMOS晶体管，也简单地还记载为PMOS晶体管。

选择电路305具有NMOS晶体管314、315。(D/N)型NMOS晶体管311以及NMOS晶体管314在差动节点Nd1以及节点Nb1之间串联连接。同样地，(D/N)型NMOS晶体管312以及NMOS晶体管315在差动节点Nd2以及节点Nb1之间串联连接。

(D/N)型NMOS晶体管311的栅极与非反转输入节点Nip(输入电压Vinp)连接，(D/N)型NMOS晶体管312的栅极与反转输入节点Nin(输入电压Vinn)连接。在第1差动对310中，由(D/N)型NMOS晶体管311以及312构成对栅极输入输入电压Vinp以及Vinn的差动对。

对NMOS晶体管314、315的栅极输入检测信号Vdet。因此，NMOS晶体管314、315各自作为在检测信号Vdet的H电平时成为导通，在L电平时成为截止的选择开关动作。

NMOS晶体管313连接于节点Nb1以及接地节点Ng之间，对栅极输入偏置电压vbn0。NMOS晶体管313作为供给与偏置电压vbn0对应的电流的、用于差动放大的偏置尾电流源动作。

第2差动对320具有NMOS晶体管321、322。选择电路305还具有NMOS晶体管324、325。NMOS晶体管321以及324在差动节点Nd1以及节点Nb2之间串联连接。同样地，NMOS晶体管322以及325在差动节点Nd2以及节点Nb2之间串联连接。

NMOS晶体管321的栅极与非反转输入节点Nip(输入电压Vinp)连接，NMOS晶体管322的栅极与反转输入节点Nin(输入电压Vinn)连接。因此，在第2差动对320中，由E型NMOS晶体管321、322构成对栅极输入输入电压Vinp以及Vinn的差动对。

对NMOS晶体管324、325的栅极输入检测信号Vdetn。因此，NMOS晶体管324、325各自作为在检测信号Vdetn的H电平时成为导通，在L电平时成为截止的选择开关动作。

NMOS晶体管323连接于节点Nb2以及接地节点Ng之间，对栅极输入偏置电压vbn0。NMOS晶体管323与NMOS晶体管313同样地，作为用于差动放大的偏置尾电流源动作。NMOS晶体管313的电流、和NMOS晶体管323的电流被设计成同等。

有源负载330具有PMOS晶体管331～334。PMOS晶体管331连接于电源节点Nd以及差动节点Nd1之间。PMOS晶体管332连接于电源节点Nd以及差动节点Nd2之间。PMOS晶体管333连接于差动节点Nd1以及节点N3之间，PMOS晶体管334连接于差动节点Nd2以及节点N4之间。

PMOS晶体管331以及332的栅极与节点N4连接。对PMOS晶体管333以及334的栅极输入共同的偏置电压vbp3。PMOS晶体管331以及332作为有源负载动作，PMOS晶体管333、334针对有源负载级联式连接。

偏置电压产生部340具有NMOS晶体管341～346和PMOS晶体管347、348。NMOS晶体管345以及PMOS晶体管347在节点N4以及节点N6之间并联连接。NMOS晶体管341以及343在节点N6以及接地节点Ng之间串联连接。同样地，NMOS晶体管346以及PMOS晶体管348在节点N3以及节点N5之间并联连接。NMOS晶体管342以及344经由节点N7在节点N5以及接地节点Ng之间串联连接。

对NMOS晶体管345的栅极输入偏置电压vbn1，对NMOS晶体管346的栅极输入偏置电压vbn2。同样地，对PMOS晶体管347的栅极输入偏置电压vbp1，对NMOS晶体管348的栅极输入偏置电压vbp2。对NMOS晶体管341以及342的栅极共同地输入偏置电压vbn3。NMOS晶体管343以及344的栅极与节点N6连接。

在偏置电压产生部340中，NMOS晶体管343以及344作为有源负载动作，NMOS晶体管341以及342针对有源负载级联式连接。进而，NMOS晶体管345、346以及PMOS晶体管347、348作为浮置电流源动作。

输出级350由推挽型构成，具有PMOS晶体管351p以及NMOS晶体管351n和电容器352以及353。

PMOS晶体管351p连接于电源节点Nd以及输出节点No之间。NMOS晶体管351n连接于输出节点No以及接地节点Ng之间。PMOS晶体管351p的栅极与节点N3连接，NMOS晶体管351n的栅极与节点N5连接。

NMOS晶体管351n以根据与输入电压Vinp的上升对应的差动节点Nd1的电流增加，针对输出节点No提供源极电流的方式动作。相反地，PMOS晶体管351p以根据与输入电压Vinp的降低对应的差动节点Nd2的电流增加，从输出节点No吸入灌电流的方式动作。

偏置电压产生部340能够以对PMOS晶体管351p以及NMOS晶体管351n的栅极电压提供偏置的方式动作，以实现所谓AB级放大动作。具体而言，关于PMOS晶体管351p以及NMOS晶体管351n的电流，在放大动作期间以外，设为与在NMOS晶体管313、323(偏置尾电流源)中流过的电流相同的程度，另一方面，在放大动作时，通过以流过该电流的几百倍至几千倍的电流的方式控制偏置电压，能够进行AB级动作。此外，在不需要AB级放大动作的情况等下，还能够代替偏置电压产生部340，而简单地配置电流源或者电流镜电路等。

电容器352连接于差动节点Nd1以及输出节点No之间。电容器353连接于输出节点No以及节点N7之间。电容器352以及353作为相位补偿电容动作。

检测信号Vdet以及Vdetn被互补地设定为H电平以及L电平，所以在选择电路305中，NMOS晶体管314、315以及NMOS晶体管324、325的一方选择性地成为导通，另一方成为截止。

在NMOS晶体管314、315成为导通的、Vdet＝H电平(Vdetn＝L电平)时，基于(D/N)型NMOS晶体管311、312的差动对与差动节点Nd1、Nd2连接。

相对于此，在NMOS晶体管324、325成为导通的、Vdetn＝H电平(Vdetn＝L电平)时，基于E型NMOS晶体管321、322的差动对与差动节点Nd1、Nd2连接。

在第1差动对310中，(D/N)型NMOS晶体管311以及312与“第1场效应晶体管”以及“第2场效应晶体管”对应。另外，由NMOS晶体管314、315构成“第1选择开关”，由NMOS晶体管313构成“第1电流源晶体管”。

在第2差动对320中，E型NMOS晶体管321以及322与“第3场效应晶体管”以及“第4场效应晶体管”对应。另外，由NMOS晶体管324、325构成“第2选择开关”，由NMOS晶体管323构成“第2电流源晶体管”。

在此，使用图4以及图5，说明耗尽型(D型)NMOS晶体管、本征NMOS晶体管以及增强型(E型)NMOS晶体管的电压电流特性。

在图4以及图5中，示出构成差动对的、E型NMOS晶体管、D型NMOS晶体管以及本征NMOS晶体管各自的、针对输入到栅极的输入电压Vinp的跨导的特性线。在差动对由NMOS晶体管构成的情况下，输入电压Vinp与该NMOS晶体管的栅极·源极间电压相当。在图4以及图5的纵轴中示出的、晶体管的跨导gm的单位是[1/Ω]，所以在gm＝0的区域中，成为漏极电流Id＝0。

参照图4，在E型NMOS晶体管中，如特性线501所示，在输入电压Vinp低于与E型NMOS晶体管的阈值电压Vt(Vt>0)对应的输入电压Vte的区域中，由于gm＝0而不流过电流(Id＝0)。另一方面，在Vinp>Vte的区域中，由于gm上升而成为Id>0，在输入电压Vinp超过恒定电压地上升时，存在相对输入电压Vinp的上升，gm不变化的区域(饱和区域)。因此，基于E型NMOS晶体管的第2差动对320在0<Vinp<Vte的区域A中，无法进行差动放大。

D型NMOS晶体管是如特性线502所示，阈值电压Vt为负电压、且在Vinp＝0时成为饱和区域的常开的器件。因此，在由D型NMOS晶体管构成的第1差动对310中，在0<Vinp<Vte的输入电压区域(区域A)中，也能够进行差动放大动作。

此外，耗尽型NMOS晶体管的制作存在导致成本上升的可能性，所以在利用通过在P基板上制作NMOS而得到的本征NMOS晶体管构成第1差动对310时，从成本面有利。

本征NMOS晶体管如特性线503所示，具有阈值电压Vt为0[V]附近的特性。因此，即使使用如具有阈值电压Vt≤0的特性那样的本征NMOS晶体管，构成第1差动对310的晶体管311、312，也能够在0<Vinp<Vte的电压区域(区域A)中进行差动放大。

这样，在图1所示的运算放大器100中，通过由D型NMOS晶体管或者D型NMOS晶体管构成的第1差动对310，能够实现区域A(0<Vinp<Vte)中的差动放大动作。

此外，在图5中，示出本征NMOS晶体管的特性的其他例。还能够制作如图5的特性线503所示，在栅极电压＝0[V]时在饱和区域中动作的本征NMOS晶体管，所以理解这样的本征NMOS晶体管适合于第1差动对310的晶体管311、312。

另一方面，在输入电压Vinp接近电源电压VDD的区域中，在由D型NMOS晶体管或者本征NMOS晶体管构成的第1差动对310中，放大动作困难。

再次参照图3，在构成第1差动对310的晶体管311、312(D型NMOS晶体管或者本征NMOS晶体管)与差动节点Nd1、Nd2连接的状态下，输入电压Vinp是电源电压VDD附近的情况下，阈值电压是0或者负，所以差动节点Nd1的电压也成为电源电压VDD附近。其结果，构成有源负载的PMOS晶体管331、332的Vds(漏极-源极间电压)会成为大致0，所以差动放大动作变得困难。

相对于此，在构成第2差动对320的NMOS晶体管321、322(E型)中，在输入电压Vinp是电源电压VDD附近的情况下，差动节点Nd1的电压比电源电压VDD变低E型NMOS晶体管的阈值电压Vt量。其结果，作为构成有源负载的PMOS晶体管331、332的Vds，能够确保上述阈值电压Vt量(例如0.8[V]程度)，所以能够实现差动放大动作。

再次参照图4以及图5，本实施方式所涉及的运算放大器100在高电压侧的区域C(Vinp>Vα)中，使用由E型NMOS晶体管构成的第2差动对320，执行差动放大动作。即，在区域C中，以使NMOS晶体管324、325成为导通，另一方面，使NMOS晶体管314、315成为截止的方式，设定为检测信号Vdetn＝H(Vdet＝L)。区域C的边界值Vα能够设定为与E型NMOS晶体管321、322在饱和区域中动作的栅极电压范围对应的输入电压Vinp的范围内。

另外，在区域B(Vte≤Vinp≤Vα)中，在E型MOS晶体管中也产生漏极电流。因此，在区域B中，能够用第1差动对310(D/N型)以及第2差动对320(E型)这两方进行差动放大。因此，在专利文献1中，在与区域B相当的中间的电压区域中，在基于E型PMOS晶体管的差动对和基于D型PMOS晶体管的差动对这两方中分摊偏置电流而执行差动放大。

相对于此，在本实施方式所涉及的运算放大器100中，在区域C以外的区域A以及区域B这两方中，仅使用基于D型NMOS晶体管或者本征NMOS晶体管的第1差动对310，执行差动放大动作。即，在区域A以及区域B中，以使NMOS晶体管314、315成为导通，另一方面，使NMOS晶体管324、325成为截止的方式，将检测信号Vdet设定为H电平(Vdetn＝L)。这样，通过区域A以及区域B形成“第1电压范围”的一个实施例，并且通过区域C形成“第2电压范围”的一个实施例。另外，理解E型NMOS晶体管321、322的栅极·源极间电压与阈值电压Vt相等时的输入电压Vinp(Tinp＝Vte)、即与阈值电压Vt对应的输入电压Vinp包含于“第1电压范围”。

作为一个例子，在电源电压VDD＝5[V]、接地电压GND＝0[V]时，边界值Vα能够与Vinp＝4[V]程度对应地决定。另外，区域A以及区域B的边界一般为Vinp＝1[V]前后的电压。

接下来，说明用于如上所述生成检测信号Vdet、Vdetn的输入电压检测电路的结构。

图6是说明输入电压检测电路300的结构例的电路图。

参照图6，输入电压检测电路300具有NMOS晶体管361、电流供给部362、NMOS晶体管363、电平移位部365以及缓冲器370。

电流供给部362连接于电源节点Nd以及节点N9之间，从电源节点Nd对节点N9供给电流。在图7～图9中，示出电流供给部362的结构例。在图6的结构例中，节点N9与“内部节点”的一个实施例对应。

参照图7，电流供给部362能够由二极管连接的NMOS晶体管364n构成。即，NMOS晶体管364n连接于电源节点Nd以及节点N9之间，具有与电源节点Nd连接的栅极。

同样地，如图8所示，电流供给部362还能够由二极管连接的PMOS晶体管364p构成。即，PMOS晶体管364p连接于电源节点Nd以及节点N9之间，具有与节点N9连接的栅极。

或者，如图9所示，电流供给部362还能够由连接于电源节点Nd以及节点N9之间的电阻元件364r构成。

再次参照图6，NMOS晶体管361连接于节点N9以及N10之间。电平移位部365连接于节点N10以及N11之间。NMOS晶体管363连接于节点N11以及接地节点Ng之间。

NMOS晶体管363与第2差动对的NMOS晶体管323同样地，对栅极输入偏置电压vbn0而作为电流源动作。由NMOS晶体管363构成“第3电流源晶体管”。

电平移位部365构成为通过基于NMOS晶体管363的电流产生电压下降ΔV。由此，NMOS晶体管361的源极电压相比于不配置电平移位部365的情况，上升ΔV。

在图10～图12中，示出电平移位部365的结构例。

如图10～图12所示，电平移位部365能够由连接于节点N11以及接地节点Ng之间的、二极管连接的NMOS晶体管366n、二极管连接的PMOS晶体管366p或者电阻元件366r构成。

再次参照图6，缓冲器370具有串联连接的逆变器372以及374。逆变器372根据节点N9的电压，生成检测信号Vdetn。具体而言，逆变器372在节点N9的电压低于阈值电压时，将检测信号Vdetn设定为H电平，另一方面，在节点N9的电压高于阈值电压时，将检测信号Vdetn设定为L电平。逆变器374使逆变器372的输出信号(检测信号Vdetn)的逻辑电平反转，输出检测信号Vdet。

因此，在NMOS晶体管361的截止时，成为节点N9被电流供给部362充电至电源电压VDD附近的状态，所以成为检测信号Vdetn＝L电平并且检测信号Vdet＝H电平。此时，在图3中，NMOS晶体管314、315成为导通，另一方面，NMOS晶体管324、325成为截止，所以使用基于(D/N)型NMOS晶体管311、312的差动对(第1差动对310)，执行差动放大动作。

相对于此，在NMOS晶体管361的导通时，节点N9的电压降低，所以成为检测信号Vdetn＝H电平并且检测信号Vdet＝L电平。此时，在图3中，通过NMOS晶体管324、325成为导通(NMOS晶体管314、315成为截止)，使用基于E型NMOS晶体管321、322的差动对(第2差动对320)，执行差动放大动作。

即，理解成为NMOS晶体管361导通的边界值的输入电压Vinp与图4以及图5所示的区域B以及区域C的边界值Vα相当。

在此，NMOS晶体管361由具有与在第2差动对(E型)320中在栅极接受输入电压Vinp的E型NMOS晶体管321相同的特性(阈值电压以及晶体管尺寸等)的E型NMOS晶体管构成。因此，NMOS晶体管361与“复制晶体管”的一个实施例对应。

在未配置电平移位部365的情况下，NMOS晶体管361基本上与第2差动对320的E型NMOS晶体管321共同地成为导通或者截止。在该情况下，边界值Vα与NMOS晶体管(E型)361以及NMOS晶体管(E型)321的阈值电压Vt(即图4以及图5中的Vte)相当。因此，即使设为不配置电平移位部365的结构，也能够以与E型NMOS晶体管321的可动作范围连动地选择第2差动对320(E型)的方式，生成检测信号Vdetn。

在设置电平移位部365时，NMOS晶体管361的源极电压向电源电压VDD侧(即“第1电压”侧)移位ΔV。由此，NMOS晶体管361针对与NMOS晶体管321共同的栅极电压(输入电压Vinp)，相比于NMOS晶体管321难以成为导通。具体而言，NMOS晶体管361成为导通的输入电压Vinp的电平上升电平移位部365中的电压下降量ΔV。

其结果，能够设为图4以及图5所示的边界值Vα＝Vte+ΔV。由此，即使在由于制造偏差，E型NMOS晶体管321的阈值电压变得低于设计值的情况下，也能够限定于输入电压Vinp高于E型NMOS晶体管321的阈值电压的电压区域，使用第2差动对320(E型)。

进而，通过适当地设定ΔV，还能够限定于E型NMOS晶体管321能够在饱和区域中动作的输入电压Vinp的电压区域，使用第2差动对320(E型)。这样，通过设置电平移位部365，能够限定于更适当的电压范围，使用第2差动对320(E型)。

另外，通过设置电流供给部362，能够避免NMOS晶体管361的源极直接与电源节点Nd连接。由此，能够抑制由于沟道长调制效应的影响，针对比设想低的电压区域、具体而言比E型NMOS晶体管321的阈值电压低的电压区域的输入电压Vinp，NMOS晶体管361成为导通。

如以上说明，根据实施方式1所涉及的运算放大器，能够通过共同的有源负载330和根据输入电压Vinp的范围(区域A～区域C)选择的、第1差动对310(D/N型)以及第2差动对320(E型)中的任意一方的组合，将接地电压GND～电源电压VDD全部作为输入输出范围，执行差动放大动作。

其结果，不会如专利文献1所述产生基于E型NMOS晶体管的差动对和基于D型(或者本征)NMOS晶体管的差动对这两方各使用偏置电流的一部分来执行差动放大动作的电压区域。由此，易于针对全电压区域(例如图4以及图5中的区域A～C之间)，使运算放大器的综合性的跨导(gm)恒定化。

此外，差动放大动作中的综合性的放大率Av(即放大度)用差动对的gm(跨导)与构成有源负载的晶体管的输出电阻rA以及构成差动对的晶体管的输出电阻rD的并联连接电阻r0(r0＝rA//rD)之积表示(Av＝gm·r0)。

在此，输出电阻rA与有源负载330的PMOS晶体管331、332的输出电阻相当。输出电阻rD与构成差动对的NMOS晶体管311、312、321、322的输出电阻相当。

在此，已知饱和区域中的NMOS晶体管的漏极电流Id能够使用增益系数β以及沟道长调制常数λ，用下述的式(1)表示。

Id＝(β/2)·(Vgs-Vt)²·(1+λ·Vds)…(1)

增益系数β是如下述的式(2)所示，由表面平均迁移率μ、沟道长L、沟道宽度W以及每单位面积的栅极电容Cox决定的元件常数。另外，沟道长调制常数λ是微细晶体管的形状效应下的常数，一般为λ＝0.1～0.01程度。

β＝(W/L)·μ·Cox…(2)

NMOS晶体管的输出电阻r用r＝(dId/dVds)^-1定义。能够根据式(1)，通过下述的式(3)，求出dId/dVds。

dId/dVds＝(β/2)·(Vgs-Vt)²·λ

＝(Id·λ)/(1+λ·Vds)…(3)

在考虑上述λ的一般的值时，在式(3)中，1>>λ·Vds，所以dId/dVds≒1/(λ·Id)。因此，能够用NMOS晶体管的输出电阻r＝λ·Id表示。

在本实施方式所涉及的运算放大器中，不论在用第1差动对310(D/N)以及第2差动对320(E型)中的哪一个执行差动放大的情况下，都使用共同的有源负载330(PMOS晶体管331、332)。进而，第1差动对310的偏置尾电流(基于NMOS晶体管313的电流)以及第2差动对320的偏置尾电流(基于NMOS晶体管323的电流)同等。

因此，区域A以及区域B中的差动放大动作中的第1差动对310的偏置尾电流和区域C中的差动放大动作中的第2差动对320的偏置尾电流同等。其结果，在区域A～区域C整体，构成差动对的晶体管的输出电阻rD被维持为同等的值。

同样地，在利用第1差动对310以及有源负载330的差动放大(区域A以及区域B)与利用第2差动对320以及有源负载330的差动放大(区域C)之间，通过有源负载330的电流也相同。其结果，在区域A～区域C整体，构成有源负载的晶体管的输出电阻rA被维持为同等的值。由此，能够在区域A～区域C整体，使上述并联连接电阻r0(r0＝rA//rD)成为同等的值。

进而，差动对的gm由构成差动对的NMOS晶体管311、312、321、322的晶体管尺寸、尾电流、迁移率以及栅极氧化膜厚等决定。例如，在由本征NMOS晶体管构成的NMOS晶体管311、312的gm是E型NMOS晶体管321、322的gm的(1/M)倍的情况下，将NMOS晶体管311、312的晶体管尺寸设计成E型NMOS晶体管321、322的晶体管尺寸的M倍，从而能够在第1差动对310与第2差动对320之间使gm(跨导)一致。其结果，关于影响综合性的放大率Av的差动对的gm，也能够通过适当地设计构成差动对的NMOS晶体管311、312、321、322，在全电压范围内的区域A～区域C的各个区域中恒定化。

因此，在本实施方式所涉及的运算放大器100中，在将接地电压GND至电源电压VDD的全电压范围作为输入输出范围的情况下，能够使全电压范围中的放大度(放大率Av＝gm·r0)恒定化。

此外，关于全电压范围中的放大度(放大率Av＝gm·r0)的恒定化，即便是上述在第1差动对310以及第2差动对320之间使gm(跨导)以及并联连接电阻r0这两方一致的手法以外，也有实现的余地。例如，即使使NMOS晶体管311、312(第1差动对310)和E型NMOS晶体管321、322(第2差动对320)的晶体管尺寸同等，通过调整第1差动对310的偏置尾电流与第2差动对320的偏置尾电流的比来设计，能够在第1差动对310以及第2差动对320之间使差动放大动作中的放大度(放大率Av＝gm·r0)一致。

实施方式2.

在实施方式2中，说明针对实施方式1所涉及的运算放大器的改良例。

参照图13，在实施方式2的第1例中，设定成基于输入电压检测电路300的NMOS晶体管363(图6)的供给电流Id0大于基于第1差动对310的NMOS晶体管313(图3)的供给电流Id1以及基于第2差动对320的NMOS晶体管323(图3)的供给电流Id2。

例如，通过以使供给电流Id0成为供给电流Id1以及Id2的N倍(N：N>1的实数)的方式使晶体管363的晶体管尺寸(W/L比)成为晶体管313以及323各自的晶体管尺寸(W/L比)的N倍，能够实现Id0>Id1并且Id0>Id2。此外，如上所述，在通过Id1以及Id2(偏置尾电流)的比使第1差动对310以及第2差动对320的放大度(放大率Av＝gm·r0)一致的情况下，成为Id0＝N1·Id1并且Id0＝N2·Id2。即，关于电流比N1以及N2，都大于1.0，但不限于共同的值。

另外，通过使晶体管363的晶体管尺寸和晶体管313以及323的各个晶体管同等，而且使晶体管363的栅极电压(vbn0)高于晶体管313以及323的栅极电压(vbn0)，也能够使供给电流Id0大于供给电流Id1以及Id2。由此，也能够使输入电压检测电路300的动作速度高于第1差动对310以及第2差动对320中的差动放大动作的速度。

如上所述，在本实施方式中，通过根据输入电压Vinp的电平，将第1差动对310以及第2差动对320选择性地连接到有源负载330，使全电压范围中的放大度恒定化。因此，在输入电压检测电路300的动作速度低于第1差动对310以及第2差动对320的动作速度时，担心由于第1差动对310以及第2差动对320的切换动作、即NMOS晶体管314、315以及NMOS晶体管324、325的导通/截止切换的影响，在差动放大动作中产生噪声或者失真。

相对于此，如图13所示，在输入电压检测电路300中，使向NMOS晶体管361的供给电流Id0大于向构成差动对的NMOS晶体管311、312、321、322的供给电流Id1、Id2(N>1)，从而能够使输入电压检测电路300的动作速度高于第1差动对310以及第2差动对320中的差动放大动作的速度。由此，能够抑制由于第1差动对310以及第2差动对320的切换动作的影响引起的、差动放大动作中的噪声或者失真。

另外，如上所述，通过使供给电流成为N倍(N>1)，能够将输入电压检测电路300的动作速度相对第1差动对310以及第2差动对320的动作速度提高到√N倍(强反转饱和区域中的动作时)或者N倍(弱反转区域中的动作时)。例如，优选设为N≥10的范围。

参照图14，实施方式2的第2例所涉及的输入电压检测电路300相比于实施方式1(图6)的结构，在还具有NMOS晶体管368以及开关369的方面不同。NMOS晶体管368以及开关369在节点N11以及接地节点Ng之间串联连接。NMOS晶体管368与NMOS晶体管363同样地对栅极输入偏置电压vbn0而作为电流源动作。

开关369根据逆变器374输出的检测信号Vdet成为导通/截止。具体而言，开关369在检测信号Vdet的H电平时成为导通，另一方面，在检测信号Vdet的L电平时成为截止。图14所示的输入电压检测电路300的其他部分的结构与图6相同，所以不反复与图6的共同部分的说明。

在图14的结构中，在检测信号Vdet的L电平期间中，通过仅NMOS晶体管363的供给电流，产生电平移位部365的电压下降量ΔV1。相对于此，在检测信号Vdet的H电平期间中，通过基于并联连接的NMOS晶体管363以及368的供给电流之和，在电平移位部365中产生比上述ΔV1大的电压下降量ΔV2(ΔV2>ΔV1)。

因此，在检测信号Vdet＝H电平时(即在Vinp<Vα时)，如果输入电压Vinp多于Vte+ΔV2、即如果输入电压Vinp超过Vte+ΔV2而接近电源电压VDD(第1电压)，则通过NMOS晶体管361的接通，检测信号从H电平变化为L电平。

相对于此，在检测信号Vdet＝L电平时(即在Vinp>Vα时)，如果输入电压Vinp低于Vte+ΔV1、即如果输入电压Vinp超过Vte+ΔV1地接近接地电压GND(第2电压)，则通过NMOS晶体管361的断开，检测信号从L电平变化为H电平。

其结果，检测信号Vdet根据输入电压Vinp的上升从H电平变化为L电平时的边界值Vα(第1边界值)相当于Vte+ΔV2。另一方面，检测信号Vdet根据输入电压Vinp的降低从L电平变化为H电平时的边界值Vα(第2边界值)相当于Vte+ΔV1。即，能够将第1边界值设定为比第2边界值更靠电源电压VDD侧。

由此，在根据输入电压Vinp的上升或者降低，切换检测信号Vdet的电平、即第1差动对310以及第2差动对320的选择时，能够对边界值Vα(图4以及图5)赋予迟滞。其结果，能够抑制第1差动对310以及第2差动对320的选择在短时间内过度地切换(所谓颤振(chattering))。

图15是说明实施方式2所涉及的第1及第2差动对的控制例的波形图。在实施方式2中，在图3所示的第1差动对310以及第2差动对320中，作为偏置尾电流源动作的NMOS晶体管313、323的栅极电压被可变控制。

参照图15，NMOS晶体管313以及323的栅极电压Vg1以及Vg2被控制为用于供给适当的偏置尾电流的偏置电压vbn0(图3)和用于使NMOS晶体管313、323成为截止(Id＝0)的电压Voff的一方。

在检测信号Vdet＝H电平的期间、即选择第1差动对310的期间中，NMOS晶体管313(第1差动对310)的栅极电压被设定为Vg1＝vbn0。另一方面，NMOS晶体管323(第2差动对320)的栅极电压被设定为Vg2＝Voff。由此，在不执行差动放大的第2差动对320中，NMOS晶体管323被维持为截止。

另一方面，在检测信号Vdet＝L电平的期间、即选择第2差动对320的期间中，NMOS晶体管323(第2差动对320)的栅极电压被设定为Vg2＝vbn0。另一方面，NMOS晶体管313(第1差动对310)的栅极电压被设定为Vg1＝Voff。由此，在不执行差动放大的第1差动对310中，NMOS晶体管313被维持为截止。

其结果，通过依照图15控制第1差动对310以及第2差动对320，能够降低非选择的差动对中的泄漏电流。由此，能够降低运算放大器100的功耗。

此外，能够将在图13～图15中说明的改良例适当地分别组合多个而应用于实施方式1所涉及的运算放大器。

在以上的本实施方式中，说明了由PMOS晶体管构成有源负载330、且由D型(或者本征)或者E型的NMOS晶体管构成第1差动对310以及第2差动对320的例子、即P型与“第1导电类型”对应、且N型与“第2导电类型”对应的结构例。

另一方面，与其相反地，关于本实施方式所涉及的运算放大器，还能够由NMOS晶体管构成有源负载330，由D型(或者本征)的PMOS晶体管构成第1差动对310，由E型的PMOS晶体管构成第2差动对320。在该情况下，N型与“第1导电类型”的一个实施例对应，P型与“第2导电类型”的一个实施例对应。此时，构成第1差动对310的(D/N)型PMOS晶体管的阈值电压为Vt≥0，构成第2差动对320的E型PMOS晶体管的阈值电压为Vt<0。

在图3以及图6(或者图9)的结构例中，适当地调换晶体管的导电类型(N/P)，并且调换针对第1差动对310、第2差动对320以及有源负载330的、电源节点Nd(电源电压VDD)以及接地节点Ng(接地电压)，从而能够实现同样的电路动作。即，在该情况下，接地电压GND与“第1电压”对应，并且接地节点Ng与“第1电源节点”对应。而且，电源电压VDD与“第2电压”对应，并且电源节点Nd与“第2电源节点”对应。

另外，输入电压Vinp在接地电压GND(0[V])～电源电压VDD(例如5[V])的范围中变化，相对于此，构成差动对的PMOS晶体管的栅极·源极间电压成为(Vinp-VDD)，所以与E型PMOS晶体管的阈值电压Vt(Vt<0)对应的输入电压Vte用Vte＝VDD+Vt表示。因此，图4以及图5中的区域A以及区域C的位置调换，在Vinp的高电压侧(VDD侧)的输入电压范围选择基于(D/N)型PMOS晶体管的第1差动对310，另一方面，在Vinp的低电压侧(GND侧)的输入电压范围选择基于E型PMOS晶体管的第2差动对320。另外，通过构成差动对的PMOS晶体管的栅极·源极间电压与阈值电压Vt相同时的输入电压Vinp＝Vte(例如4[V])，选择第1差动对310。进而，区域B以及区域C的边界值Vα能够与Vinp＝1[V]程度对应地决定。

此外，N型的本征晶体管具有在一般使用的P基板上在制作NMOS晶体管时不需要追加掩模而能够制作这样的、成本面的优选的特性。另一方面，在N基板上制作的P型的本征晶体管以及D型的MOS晶体管的制作中，对制作E型的MOS晶体管时需要追加掩模。

因此，在使本实施方式所涉及的运算放大器实机化时，用本征NMOS晶体管构成第1差动对，用E型NMOS晶体管构成第2差动对320，用PMOS晶体管构成有源负载330的做法在制造成本面有利。

应认为本次公开的实施方式在所有方面为例示而非限制性的。本发明的范围并非由上述说明示出而由权利要求书示出，意图包括与权利要求书均等的意义以及范围内的所有变更。

Claims

1.一种运算放大器，被供给第1电压以及第2电压而动作，其中，具备：

第1输入节点及第2输入节点，被输入输入电压；

输出节点，输出输出电压；

第1差动节点及第2差动节点；

有源负载，连接于供给所述第1电压的第1电源节点与所述第1差动节点及所述第2差动节点之间，由第1导电类型的场效应晶体管构成；

第1差动对，连接于所述第1差动节点及所述第2差动节点与供给所述第2电压的第2电源节点之间，在所述第1差动节点及所述第2差动节点之间产生与所述第1输入节点及所述第2输入节点的电压差对应的电流差，由第2导电类型的场效应晶体管构成；

第2差动对，在所述第1差动节点及所述第2差动节点与所述第2电源节点之间与所述第1差动对并联地连接，在所述第1差动节点及所述第2差动节点之间产生与所述第1输入节点及所述第2输入节点的电压差对应的电流差，由所述第2导电类型的场效应晶体管构成；

输入电压检测电路，根据所述输入电压，生成用于选择所述第1差动对及所述第2差动对的一方的检测信号；

输出级，根据所述第1差动节点及所述第2差动节点的电流差，使所述输出节点的电压在所述第1电压至所述第2电压的范围内变化；以及

选择电路，根据所述检测信号，将所述第1差动对及所述第2差动对的一方与所述第1差动节点及所述第2差动节点电连接，并且将另一方从所述第1差动节点及所述第2差动节点电切断，

在所述第1导电类型是P型且所述第2导电类型是N型时，构成所述第1差动对的所述场效应晶体管的阈值电压为零以下，而构成所述第2差动对的所述场效应晶体管的阈值电压高于零，

在所述第1导电类型是N型且所述第2导电类型是P型时，构成所述第1差动对的所述场效应晶体管的阈值电压为零以上，而构成所述第2差动对的所述场效应晶体管的阈值电压低于零。

2.根据权利要求1所述的运算放大器，其中，

所述第1差动对包括：

所述第2导电类型的第1场效应晶体管，电连接于所述第1差动节点与所述第2电源节点之间，并且具有与所述第1输入节点连接的栅极；以及

所述第2导电类型的第2场效应晶体管，电连接于所述第2差动节点与所述第2电源节点之间，并且具有与所述第2输入节点连接的栅极，

所述第2差动对包括：

所述第2导电类型的第3场效应晶体管，电连接于所述第1差动节点与所述第2电源节点之间，并且具有与所述第1输入节点连接的栅极；以及

所述第2导电类型的第4场效应晶体管，电连接于所述第2差动节点与所述第2电源节点之间，并且具有与所述第2输入节点连接的栅极，

所述选择电路包括：

第1选择开关，在所述第1差动节点及所述第2差动节点与所述第2电源节点之间与所述第1场效应晶体管及所述第2场效应晶体管串联地连接；以及

第2选择开关，在所述第1差动节点及所述第2差动节点与所述第2电源节点之间与所述第3场效应晶体以及所述第4场效应晶体管串联地连接，

所述第1场效应晶体及所述第2场效应晶体管具有使得在对所述栅极输入所述第2电压时产生漏极电流的第1阈值电压，

所述第3场效应晶体以及所述第4场效应晶体管具有使得在对所述栅极输入所述第2电压时不产生漏极电流的第2阈值电压，

所述第1选择开关及所述第2选择开关根据所述检测信号互补地导通/截止，

所述输入电压检测电路以在所述输入电压处于从所述第1电压至所述第1电压及所述第2电压之间的边界值为止的第1电压范围内时，使所述第1选择开关导通，而在所述输入电压处于从所述第2电压至所述边界值为止的第2电压范围内时，使所述第2选择开关导通的方式，生成所述检测信号，

所述边界值被设定为所述第1电压范围包括与所述第2阈值电压对应的所述输入电压。

3.根据权利要求2所述的运算放大器，其中，

所述输入电压检测电路包括：

电流供给部，在所述第1电源节点与内部节点之间电连接；

复制晶体管，电连接于所述内部节点与所述第2电源节点之间，以具有与所述第3场效应晶体管相同的导电类型及特性的方式被制作；以及

缓冲器部，根据所述内部节点的电压电平，输出所述检测信号，

所述缓冲器部以在所述复制晶体管的导通时使所述第2选择开关导通的方式生成所述检测信号。

4.根据权利要求3所述的运算放大器，其中，

所述输入电压检测电路还包括：

连接于所述复制晶体管以及所述第2电源节点之间的电平移位部，

所述电平移位部使所述复制晶体管的源极电压向所述第1电压侧移位。

5.根据权利要求2～4中的任意一项所述的运算放大器，其中，

所述边界值被设定成使得所述第2电压范围成为与所述第3场效应晶体管以及所述第4场效应晶体管在饱和区域中动作的栅极电压范围对应的所述输入电压的范围内。

6.根据权利要求2～5中的任意一项所述的运算放大器，其中，

在所述第1选择开关的导通中，在所述输入电压超过第1边界值而接近了所述第1电压时，所述输入电压检测电路以使所述第2选择开关导通的方式切换所述第1选择开关及所述第2选择开关的导通/截止，而在所述第2选择开关的导通中，在所述输入电压超过第2边界值而接近了所述第2电压时，所述输入电压检测电路以使所述第1选择开关导通的方式切换所述第1选择开关及所述第2选择开关的导通/截止，

所述第1边界值被设定为比所述第2边界值更靠所述第1电压侧。

7.根据权利要求3或者4所述的运算放大器，其中，

所述第1差动对还包括：

在所述第1差动节点及所述第2差动节点与所述第2电源节点之间相对所述第1场效应晶体管及所述第2场效应晶体管串联地连接的第1电流源晶体管，

所述第2差动对还包括：

在所述第1差动节点及所述第2差动节点与所述第2电源节点之间相对所述第3场效应晶体管以及所述第4场效应晶体管串联地连接的第2电流源晶体管，

所述输入电压检测电路还包括：

在所述第2电源节点以及所述内部节点之间相对所述复制晶体管串联地连接的第3电流源晶体管，

所述第3电流源晶体管的供给电流大于所述第1电流源晶体管的供给电流以及所述第2电流源晶体管的供给电流这两方。

8.根据权利要求7所述的运算放大器，其中，

所述第1电流源晶体管在所述第1选择开关的截止期间被固定为截止状态，

所述第2电流源晶体管在所述第2选择开关的截止期间被固定为截止状态。

9.根据权利要求2～6中的任意一项所述的运算放大器，其中，

所述第1差动对还包括：

所述第2差动对还包括：

10.根据权利要求1～9中的任意一项所述的运算放大器，其中，

所述输入电压检测电路的动作速度高于所述第1差动对以及所述第2差动对的动作速度。

11.根据权利要求1～10中的任意一项所述的运算放大器，其中，

所述第1电压高于所述第2电压，

所述第1导电类型是P型，所述第2导电类型是N型。

12.根据权利要求1～11中的任意一项所述的运算放大器，其中，

构成所述第1差动对的所述场效应晶体管是本征晶体管。