[go: up one dir, main page]

CN114497202A - 场效应晶体管器件、其制备方法及功率器件 - Google Patents

场效应晶体管器件、其制备方法及功率器件 Download PDF

Info

Publication number
CN114497202A
CN114497202A CN202111675319.0A CN202111675319A CN114497202A CN 114497202 A CN114497202 A CN 114497202A CN 202111675319 A CN202111675319 A CN 202111675319A CN 114497202 A CN114497202 A CN 114497202A
Authority
CN
China
Prior art keywords
region
gate
effect transistor
field effect
shielding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111675319.0A
Other languages
English (en)
Inventor
陈昭铭
夏经华
张安平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dongguan Qingxin Semiconductor Technology Co ltd
Original Assignee
Dongguan University of Technology
Songshan Lake Materials Laboratory
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongguan University of Technology, Songshan Lake Materials Laboratory filed Critical Dongguan University of Technology
Priority to CN202111675319.0A priority Critical patent/CN114497202A/zh
Publication of CN114497202A publication Critical patent/CN114497202A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供了一种场效应晶体管器件、其制备方法及功率器件。该场效应晶体管器件包括衬底、功能主体、栅介质和栅极；功能主体包括漂移外延区、沟道区、源区、第一屏蔽区和第二屏蔽区，功能主体中设置有槽口位于远离衬底的一侧表面的多个栅极沟槽，各栅极沟槽内均设置有栅极和栅介质，沟道区接触其中一个栅极沟槽中的栅介质，沟道区中具有沟道，第一屏蔽区位于沟道区与另一个栅极沟槽之间，且第一屏蔽区接触另一个栅极沟槽中的栅介质，第二屏蔽区位于栅极沟槽下，第二屏蔽区连接于第一屏蔽区。该第一屏蔽区和第二屏蔽区能够大幅降低器件的导通电阻并提高器件的击穿电压。

Description

场效应晶体管器件、其制备方法及功率器件
技术领域
本发明涉及半导体器件技术领域，特别是涉及一种场效应晶体管器件、其制备方法及功率器件。
背景技术
碳化硅(SiC)是宽禁带半导体材料，其具有击穿电场强度高、热稳定性好且载流子饱和漂移速度高等优点，在高压、高电流器件中具备应用优势。使用宽禁带半导体材料制造的功率半导体器件常用于高电压、大电流、高温的工作环境中，在功率电子领域逐渐取代了传统硅(Si)材料。
金属氧化物半导体场效应晶体管(MOSFET)是一种应用广泛的半导体功率器件。MOSFET具有横向结构或垂直结构。在横向结构的MOSFET中，器件的电极(源极和漏极)处于器件的同一表面上。而在垂直结构的MOSFET中，电极中被分别设置在器件的相对表面上。垂直MOSFET由于没有结型场效应区(junction field effect transistor，JFET)而拥有更低的导通电阻。
传统的沟槽型MOSFET器件的外延层中通常设置有漂移外延区、基区和源区，基区的掺杂类型与漂移外延区和源区不同，在合适的栅偏压下，基区中形成连接漂移外延区和源区之间的导电沟道。如图1所示的一种沟槽型MOSFET器件，其包括衬底110、设置于衬底110上的漂移外延区120、设置于漂移外延区120上的基区130、设置于基区130上的源区140、贯穿源区140、基区130并伸入漂移外延区120中的栅极沟槽150。栅极沟槽150中设置有栅介质151和栅极152，源区140上电连接有源极160，栅极152上还设置有间隔栅极152和源极160的栅绝缘层153。衬底110远离漂移外延区120的一侧表面还电连接有漏极170。该器件的操作方式可以这样描述：当器件处于阻断状态时，基区130中几乎没有电子，电子不能从源区140流向漂移外延区120。通常漂移外延区120和源区140是n型掺杂而基区130是p型掺杂的，所以在阻断时沟道中并不存在电子。当在栅极132施加大于阈值的电压时，在基区130中靠近栅介质151的界面处形成一层电子浓度较大的层，称为反转型沟道，此时源区140和漂移外延区120之间能够被连通。
然而上述具有反转型沟道的沟槽型MOSFET器件主要存在的问题是基区130与栅介质151之间的界面态密度很大，使得器件的导通电阻较大。同时，栅介质151的底部也会承受很高的电场而被击穿，导致器件能获得的击穿电压较低。
发明内容
基于此，有必要提供一种在保护栅介质的同时降低器件导通电阻的场效应晶体管器件。
根据本发明的一个实施例，一种场效应晶体管器件，其包括衬底、功能主体、栅介质和栅极；
所述功能主体包括漂移外延区、沟道区、源区、第一屏蔽区和第二屏蔽区，所述漂移外延区层叠设置于所述衬底上，所述沟道区和所述源区依次层叠设置于所述漂移外延区远离所述衬底的一侧表面上；所述衬底、所述漂移外延区、所述沟道区和所述源区的导电类型为第一导电类型，所述第一屏蔽区和所述第二屏蔽区的导电类型为与所述第一导电类型相反的第二导电类型。
其中，所述功能主体中设置有槽口位于远离所述衬底的一侧表面的多个栅极沟槽，各所述栅极沟槽内均设置有所述栅极和所述栅介质；所述第一屏蔽区、所述源区和所述沟道区设置于相邻的所述栅极沟槽之间，所述沟道区接触其中一个所述栅极沟槽中的所述栅介质，所述沟道区中具有沟道，所述第一屏蔽区位于沟道区与另一个所述栅极沟槽之间，且所述第一屏蔽区接触所述栅介质，所述第二屏蔽区位于所述栅极沟槽下，所述第二屏蔽区连接于所述第一屏蔽区。
在其中一个实施例中，沿多个所述栅极沟槽的排列方向上各所述栅极沟槽的侧壁包括相对的第一侧壁和第二侧壁，所述第一屏蔽区位于所述第一侧壁中，所述源区和所述沟道区位于所述第二侧壁中。
在其中一个实施例中，所述第一侧壁由所述第一屏蔽区构成。
在其中一个实施例中，所述第二侧壁由所述源区和所述沟道区构成。
在其中一个实施例中，在所述漂移外延区和所述沟道区构成的整体中具有依次层叠设置的漂移层、电流扩展层和电流限制层，所述漂移层与所述电流扩展层的界面位于所述栅极沟槽底部的下方，所述电流扩展层与所述电流限制层的界面与所述栅极沟槽底部持平或位于所述栅极沟槽底部的上方，所述电流限制层的掺杂浓度低于所述漂移层的掺杂浓度。
在其中一个实施例中，所述电流扩展层的掺杂浓度高于所述漂移层的掺杂浓度。
在其中一个实施例中，相邻的所述栅极沟槽之间的间隔≤1μm。
在其中一个实施例中，相邻的所述栅极沟槽之间的间隔为0.3μm～1μm。
在其中一个实施例中，所述功能主体的基材为碳化硅。
在其中一个实施例中，所述衬底的厚度为100μm～500μm，和/或
所述漂移外延区的厚度为5μm～100μm。
对应地，一种制备上述任一实施例中场效应晶体管器件的方法，其包括如下步骤：在所述衬底上外延生长包括所述漂移外延区、所述沟道区和所述源区的功能主体；刻蚀所述功能主体形成栅极沟槽，所述栅极沟槽贯穿所述源区并延伸至所述沟道区的底部；向所述栅极沟槽的侧壁和底壁进行离子注入，以形成所述第一屏蔽区和所述第二屏蔽区；形成所述栅介质和所述栅极。
在其中一个实施例中，在向所述栅极沟槽的侧壁和底壁进行离子注入的过程中，采用倾斜离子注入的方式以同时形成所述第一屏蔽区和所述第二屏蔽区。
进一步地，一种功率器件，其包括第一外接电极、第二外接电极和根据上述任一实施例所述的场效应晶体管器件，所述第一外接电极电连接于所述场效应晶体管器件的源极，所述第二外接电极电连接于所述场效应晶体管的漏极。
本发明中的场效应晶体管器件具有如下有益效果。
沟道区与其中一个栅极沟槽的栅介质相接触，对应地在沟道区中靠近该栅介质的界面部位能够形成可导电的沟道。在分别位于沟道两侧的栅极和第一屏蔽区的共同作用下，能够在不加栅极偏压时耗尽相邻的栅极沟槽之间的沟道中的载流子，关闭沟道，从而关断器件；当栅极施加的电压在阈值电压以上时，载流子在栅介质与沟道区的界面处累积并形成导电的积累型沟道，从而开通器件。如此使得该场效应晶体管器件成为常闭型器件，并且在保证器件常闭的情况下，栅极沟槽之间的距离可以在较大的范围内灵活调节。相较于具有反转型沟道的器件，该器件因为不存在基区而能够大幅降低器件的导通电阻。同时第一屏蔽区和第二屏蔽区可以屏蔽栅介质底部所承受的高电场，提高器件的击穿电压。相连接的第一屏蔽区和第二屏蔽区可以同步形成，有效简化制备工艺。
附图说明
图1为一种沟槽型MOSFET器件的截面结构示意图；
图2为根据本发明一种场效应管器件的截面结构示意图；
图3为图2的场效应管器件的一种具体示例的截面结构示意图。
具体实施方式
为了便于理解本发明，下面将对本发明进行更全面的描述。文中给出了本发明的较佳实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。本文所使用的“多”包括两个和多于两个的项目。本文所使用的“某数以上”应当理解为某数及大于某数的范围。
如图1所示的沟槽型MOSFET器件，其中的一大问题是基区130与栅介质131之间的界面态密度很大，使得器件的导通电阻较大。为了克服该沟槽型MOSFET器件中导通电阻较大的问题，本发明提出了一种不设置p型基区作为沟道的场效应管器件。
根据本发明的一个实施例，一种场效应管器件，其包括衬底、功能主体、栅介质和栅极；所述功能主体包括漂移外延区、沟道区、源区和第一屏蔽区和与所述第一屏蔽区对应的第二屏蔽区，所述漂移外延区层叠设置于所述衬底上，所述沟道区和所述源区依次层叠设置于所述漂移外延区远离所述衬底的一侧表面上；所述衬底、所述漂移外延区、所述沟道区和所述源区的导电类型为第一导电类型，所述第一屏蔽区和所述第二屏蔽区的导电类型为与所述第一导电类型相反的第二导电类型。
其中，所述功能主体中设置有槽口位于远离所述衬底的一侧表面的多个栅极沟槽，各所述栅极沟槽内均设置有所述栅极和所述栅介质；所述第一屏蔽区、所述源区和所述沟道区设置于相邻的所述栅极沟槽之间，所述沟道区接触其中一个所述栅极沟槽中的所述栅介质，所述沟道区中具有沟道，所述第一屏蔽区位于所述沟道区与另一个所述栅极沟槽之间，且所述第一屏蔽区接触另一个所述栅极沟槽中的所述栅介质，所述第二屏蔽区位于所述栅极沟槽下，所述第二屏蔽区连接于所述第一屏蔽区。
尽管存在一些技术提出凭借栅极与沟道区之间的功函数差使沟道区中的沟道耗尽，但实现耗尽通常需要相邻的栅极沟槽之间的间隔在0.2μm之下，这对于现有的工艺条件来说是难以实现的。另外也存在一些技术提出在相邻的栅极沟槽之间设置从源区嵌入的重掺杂基区以耗尽沟道，但是在实际制备时离子的注入深度有限，这导致实际制备过程比较困难，往往也难以有效耗尽沟道。
可以理解，沟道区与其中一个栅极沟槽的栅介质相接触，对应地在沟道区中靠近栅介质的部位能够形成沟道。具有第二导电类型的第一屏蔽区和第二屏蔽区可以经由离子注入同步形成。分别位于沟道两侧的第一屏蔽区和栅极共同作用，能够在不加栅极偏压时耗尽相邻的栅极沟槽之间的沟道区的沟道中的载流子，从而关断沟道和器件，使得该场效应晶体管器件成为常闭型器件。具体地，该场效应管器件中具有第一导电类型的沟道，沟道的载流子主要被第一屏蔽区和栅极耗尽，从而关断器件。同时引入的第一屏蔽区可以使得栅极沟槽之间的距离可以在较大的范围内灵活调节。当栅极施加的电压在阈值电压以上时，载流子在沟道中累积，形成导电的积累型沟道，从而开通器件。相较于具有反转型沟道的器件，该器件因为不存在基区而能够大幅降低器件的导通电阻。因此该场效应管器件为具有积累型沟道的常闭型器件。同时第一屏蔽区和第二屏蔽区可以屏蔽栅介质底部所承受的高电场，提高器件的击穿电压。
可以理解地，其中栅极可以为导电类型是第二导电类型的半导体，例如为第二导电类型的多晶硅。
请参照图2示出的内容，一种场效应管器件200的截面结构示意图，其为上述场效应管器件的一种具体实现方式。场效应管器件200包括衬底210和功能主体。其中，功能主体包括漂移外延区221、沟道区222、源区230、多个第一屏蔽区241和多个第二屏蔽区242。衬底210、漂移外延区221、沟道区222和源区230的导电类型为第一导电类型，第一屏蔽区241和第二屏蔽区242的导电类型为与第一导电类型相反的第二导电类型。漂移外延区221层叠设置于衬底210上，沟道区222层叠设置与漂移外延区221上，源区230层叠设置于沟道区222上。功能主体中设置有槽口位于远离衬底210一侧表面的多个栅极沟槽，各栅极沟槽内设置有栅极252和栅介质251。第一屏蔽区241、源区230和沟道区222设置于相邻的栅极沟槽之间，沟道区222接触其中一个栅极沟槽(如图2中左侧的栅极沟槽)中的栅介质251，沟道区222中具有沟道，沟道紧靠栅介质251形成。进一步地，沟道区222的底部与栅极沟槽的底部持平。第一屏蔽区241位于沟道区222与另一个栅极沟槽(如图2中右侧的栅极沟槽)之间，且第一屏蔽区241接触另一个栅极沟槽中的栅介质251。第二屏蔽区242位于栅极沟槽下且第二屏蔽区242连接于第一屏蔽区241。
其中，栅介质251贴合于栅极沟槽的槽壁设置，用于绝缘间隔栅极252与栅极沟槽的槽壁。该场效应管器件200还包括电连接于源区230的源极260、绝缘间隔源极260与栅极252的栅绝缘层253及电连接于衬底210的漏极270。
在本征半导体的基础上进行掺杂可以获得掺杂半导体，根据掺杂原子的不同，掺杂半导体可分为N型半导体和P型半导体。N型半导体中电子浓度远远高于空穴浓度，因此N型半导体中主要是以电子导电为主。P型半导体中空穴浓度远远高于电子浓度，因此P型半导体中主要是以空穴导电为主。可以理解，半导体具有第一导电类型，对应于该半导体的掺杂类型为第一掺杂类型；半导体具有第二导电类型，对应于该半导体的掺杂类型为第二掺杂类型。在上述实施例中，第一导电类型可以选自电子导电，第二导电类型可以选自空穴导电；对应地，具有第一导电类型的区域为N型掺杂，具有第二导电类型的区域为P型掺杂。
在其中一个具体示例中，如图2，衬底210可以是碳化硅半导体衬底。衬底210可以为N型掺杂，N型掺杂的杂质原子可以包括例如氮或磷。衬底210可以具有0.02±0.01Ω·cm的电阻率。
衬底210可以具有任何适当的厚度，在其中一个具体示例中，衬底210的厚度为100μm～500μm。进一步地，衬底210的厚度可以选自200μm～400μm。
在其中一个具体示例中，功能主体可以是通过外延生长的方式制备于衬底210上。具体地，可以在碳化硅衬底210上外延生长以制备碳化硅漂移外延区221。在其中一个具体示例中，漂移外延区221的厚度可以选自5μm～100μm。进一步地，漂移外延区221的厚度选自10μm～80μm。
在其中一个具体示例中，漂移外延区221的掺杂浓度低于衬底210。具体地，漂移外延区221可以具有例如1×1015～1×1018/cm3之间的掺杂浓度。沟道区222的掺杂浓度也可以具有例如1×1015～1×1018/cm3之间的掺杂浓度。
在其中一个具体示例中，源区230可以具有例如1×1018～1×1021/cm3之间的掺杂浓度。具体地，源区230可以在漂移外延区221的上端经由离子注入形成。
在其中一个具体示例中，沿多个栅极沟槽的排列方向上，栅极沟槽具有相对的第一侧壁和第二侧壁，第一屏蔽区241位于构成第一侧壁中，源区230和沟道区222设置于第二侧壁中。例如图2示出的内容，栅极沟槽的左侧壁为第一侧壁，栅极沟槽的右侧壁为第二侧壁。
在其中一个具体示例中，第二屏蔽区242接触栅极沟槽底部的部分栅介质251，同时栅极沟槽底部的另一部分栅介质251还接触于漂移外延区221。
在其中一个具体示例中，相邻的栅极沟槽之间以其中一个栅极沟槽的第一侧壁与另一个栅极沟槽的第二侧壁相间隔。进一步地，第一侧壁由第一屏蔽区构成，第二侧壁由源区230和沟道区222构成。
在其中一个具体示例中，第一屏蔽区241可以具有例如1×1017～1×1019/cm3之间的掺杂浓度。
在其中一个具体示例中，第二屏蔽区242可以具有例如1×1017～1×1019/cm3之间的掺杂浓度。进一步地，第一屏蔽区241和第二屏蔽区242的掺杂浓度相同。
该第一场效应晶体管器件200中，在不加栅极偏压时，相邻的栅极沟槽之间的沟道区222中的沟道的载流子被耗尽，从而关断沟道和器件，使得该场效应晶体管器件成为常闭型器件。载流子被耗尽指的是栅介质251旁的沟道中的可移动载流子被耗尽，导电沟道关闭，器件关闭。当栅极252施加的电压大于阈值电压时，栅介质251与沟道区222的界面处形成以多子载流子为主的积累型导电沟道，使得器件开通。
相邻的栅极沟槽之间的沟道区222通过第一屏蔽区241和栅极252实现耗尽。为了确保沟道区222的耗尽，在其中一个具体示例中，相邻的栅极沟槽之间的距离不宜过大，否则可能存在无法耗尽的情况。例如，相邻的栅极沟槽之间的间隔≤1μm。进一步地，考虑到实际制备过程中的工艺精度问题，相邻的栅极沟槽之间的间隔可以设置得较大一些，例如为0.3μm～1μm之间。可选地，相邻的栅极沟槽之间的间隔为0.3μm、0.5μm、0.7μm、0.9μm或1μm。
进一步地，对应于相邻的栅极沟槽之间的距离限制，第一屏蔽区241的宽度也不宜过大，否则仍会导致形成传统技术中的反转型沟道。在其中一些具体示例中，可以设置第一屏蔽区241的宽度≤0.5μm，可选地，可以设置第一屏蔽区241的宽度≤0.3μm，进一步地，可以设置第一屏蔽区241的宽度≤0.1μm。
在其中一个具体示例中，尽管第二屏蔽区242的深度可以选自其他的掺杂深度，但考虑到与第一屏蔽区241的实际制备过程的同步性，第二屏蔽区242的深度可以≤1μm。进一步地，第二屏蔽区242的深度可以≤0.5μm。
具有第二导电类型的第一屏蔽区241和第二屏蔽区242可以经由离子注入同步形成。其中第一屏蔽区241能够起到耗尽相邻的栅极沟槽之间的沟道区222中的载流子的作用，使得该场效应晶体管器件成为常闭型器件，并使得栅极沟槽之间的距离可以在较大的范围内灵活调节。当栅极252施加的电压大于阈值电压时，载流子在沟道区222靠近栅介质251的界面处累积，形成积累型沟道，相较于反转型沟道因为不存在基区而能够大幅降低器件的导通电阻。同时第一屏蔽区241和第二屏蔽区242可以屏蔽栅介质251底部所承受的高电场，提高器件的击穿电压。
图3示出了图2中场效应管器件200的进一步优选的结构示意图。该场效应管器件在图2示出的结构的基础上，将图2中的漂移外延区221和沟道区222构成的整体进行了进一步设计。具体地，在漂移外延区221和沟道区222构成的整体中具有依次层叠设置的漂移层2201、电流扩展层2202和电流限制层2203。漂移层2201与电流扩展层2202的界面位于栅极沟槽的下方，并且电流扩展层2202与电流限制层2203的界面与栅极沟槽的底部持平或者位于栅极沟槽的底部上方。图3中示出了电流扩展层2202与电流限制层2203的界面与栅极沟槽的底部持平的情况，可以理解此时电流限制层2203即为沟道区222。其中，电流限制层2203的掺杂浓度低于漂移层2201的掺杂浓度。电流限制层2203的掺杂浓度越低，栅极沟槽之间的间距就可以越大，器件在阻断状态下的漏电流就可以更低。
在其中一个具体示例中，电流扩展层2202的掺杂浓度高于漂移层2201。此时电流扩展层2202可以用于降低器件的导通电阻。
具体地，电流扩展层2202可以具有例如2×1015～1×1018/cm3之间的掺杂浓度。电流限制层2203可以具有例如1×1015～9×1017/cm3之间的掺杂浓度。漂移层2201可以具有例如1×1015～9×1017/cm3之间的掺杂浓度。
本发明的又一实施例还提供了一种场效应晶体管器件的制备方法，其包括如下步骤：在衬底上外延生长包括漂移外延区、沟道区和源区的功能主体；刻蚀功能主体形成栅极沟槽，栅极沟槽贯穿源区并延伸至沟道区的底部；向栅极沟槽的侧壁和底壁进行离子注入，以形成第一屏蔽区和第二屏蔽区。
其中，在外延生长功能主体时，可以通过控制具体的掺杂量，以分别形成漂移外延区、沟道区和源区。
其中，在刻蚀功能主体形成栅极沟槽时，可以采用掩模板遮蔽以制备多个相间隔的栅极沟槽。
在其中一个具体示例中，在向栅极沟槽的侧壁和底壁进行离子注入的过程中，采用倾斜离子注入的方式以同时形成第一屏蔽区和第二屏蔽区。可以理解，可以通过控制注入的离子类型以活得具有第二导电类型的第一屏蔽区和第二屏蔽区。可以通过控制离子注入的剂量，以控制第一屏蔽区的宽度和第二屏蔽区的厚度。进一步地，倾斜注入离子时，离子注入相较于栅极沟槽侧壁的倾斜角度可以是2°～30°。进一步地，离子注入相较于栅极沟槽侧壁的倾斜角度可以是5°～10°。
本发明的又一实施例还提供了一种功率器件，其包括第一外接电极、第二外接电极和根据上述任一实施例的场效应晶体管器件，第一外接电极电连接于场效应晶体管器件的源极，第二外接电极电连接于场效应晶体管的漏极。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (12)

1.一种场效应晶体管器件，其特征在于，包括衬底、功能主体、栅介质和栅极；
所述功能主体包括漂移外延区、沟道区、源区、第一屏蔽区和第二屏蔽区，所述漂移外延区层叠设置于所述衬底上，所述沟道区和所述源区依次层叠设置于所述漂移外延区远离所述衬底的一侧表面上；所述衬底、所述漂移外延区、所述沟道区和所述源区的导电类型为第一导电类型，所述第一屏蔽区和所述第二屏蔽区的导电类型为与所述第一导电类型相反的第二导电类型；
所述功能主体中设置有槽口位于远离所述衬底的一侧表面的多个栅极沟槽，各所述栅极沟槽内均设置有所述栅极和所述栅介质；所述第一屏蔽区、所述源区和所述沟道区设置于相邻的所述栅极沟槽之间，所述沟道区接触其中一个所述栅极沟槽中的所述栅介质，所述沟道区中具有沟道，所述第一屏蔽区位于所述沟道区与另一个所述栅极沟槽之间，且所述第一屏蔽区接触另一个所述栅极沟槽中的所述栅介质，所述第二屏蔽区位于所述栅极沟槽下，所述第二屏蔽区连接于所述第一屏蔽区。
2.根据权利要求1所述的场效应晶体管器件，其特征在于，沿多个所述栅极沟槽的排列方向上各所述栅极沟槽的侧壁包括相对的第一侧壁和第二侧壁，所述第一屏蔽区位于所述第一侧壁中，所述源区和所述沟道区位于所述第二侧壁中。
3.根据权利要求2所述的场效应晶体管器件，其特征在于，所述第一侧壁由所述第一屏蔽区构成；和/或
所述第二侧壁由所述源区和所述沟道区构成。
4.根据权利要求1～3任一项所述的场效应晶体管器件，其特征在于，在所述漂移外延区和所述沟道区构成的整体中具有依次层叠设置的漂移层、电流扩展层和电流限制层，所述漂移层与所述电流扩展层的界面位于所述栅极沟槽的下方，所述电流扩展层与所述电流限制层的界面与所述栅极沟槽的底部持平或位于所述栅极沟槽底部的上方，所述电流限制层的掺杂浓度低于所述漂移层的掺杂浓度。
5.根据权利要求4所述的场效应晶体管器件，其特征在于，所述电流扩展层的掺杂浓度高于所述漂移层的掺杂浓度。
6.根据权利要求1～3及5任一项所述的场效应晶体管器件，其特征在于，相邻的所述栅极沟槽之间的间隔≤1μm。
7.根据权利要求6所述的场效应晶体管器件，其特征在于，相邻的所述栅极沟槽之间的间隔为0.3μm～1μm。
8.根据权利要求1～3、5及7任一项所述的场效应晶体管器件，其特征在于，所述功能主体的基材为碳化硅。
9.根据权利要求1～3、5及7任一项所述的场效应晶体管器件，其特征在于，所述衬底的厚度为100μm～500μm，和/或
所述漂移外延区的厚度为5μm～100μm。
10.一种根据权利要求1～9任一项所述的场效应晶体管器件的制备方法，其特征在于，包括如下步骤：
在所述衬底上外延生长包括所述漂移外延区、所述沟道区和所述源区的功能主体；
刻蚀所述功能主体形成栅极沟槽，所述栅极沟槽贯穿所述源区并延伸至所述沟道区的底部；
向所述栅极沟槽的侧壁和底壁进行离子注入，以形成所述第一屏蔽区和所述第二屏蔽区；
形成所述栅介质和所述栅极。
11.根据权利要求10所述的场效应晶体管器件的制备方法，其特征在于，在向所述栅极沟槽的侧壁和底壁进行离子注入的过程中，采用倾斜离子注入的方式以同时形成所述第一屏蔽区和所述第二屏蔽区。
12.一种功率器件，其特征在于，包括第一外接电极、第二外接电极和权利要求1～9任一项所述的场效应晶体管器件，所述第一外接电极电连接于所述场效应晶体管器件的源极，所述第二外接电极电连接于所述场效应晶体管的漏极。
CN202111675319.0A 2021-12-31 2021-12-31 场效应晶体管器件、其制备方法及功率器件 Pending CN114497202A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111675319.0A CN114497202A (zh) 2021-12-31 2021-12-31 场效应晶体管器件、其制备方法及功率器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111675319.0A CN114497202A (zh) 2021-12-31 2021-12-31 场效应晶体管器件、其制备方法及功率器件

Publications (1)

Publication Number Publication Date
CN114497202A true CN114497202A (zh) 2022-05-13

Family

ID=81507792

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111675319.0A Pending CN114497202A (zh) 2021-12-31 2021-12-31 场效应晶体管器件、其制备方法及功率器件

Country Status (1)

Country Link
CN (1) CN114497202A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115513298A (zh) * 2022-11-11 2022-12-23 广东芯粤能半导体有限公司 沟槽型晶体管及其形成方法
CN116581161A (zh) * 2023-07-14 2023-08-11 西安电子科技大学 一种带有非连续型P+屏蔽层的SiC UMOSFET及其制备方法
CN116666224A (zh) * 2023-07-31 2023-08-29 浙江大学 沟槽型绝缘栅场效应管器件及其制造方法、电子元件

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115513298A (zh) * 2022-11-11 2022-12-23 广东芯粤能半导体有限公司 沟槽型晶体管及其形成方法
CN116581161A (zh) * 2023-07-14 2023-08-11 西安电子科技大学 一种带有非连续型P+屏蔽层的SiC UMOSFET及其制备方法
CN116666224A (zh) * 2023-07-31 2023-08-29 浙江大学 沟槽型绝缘栅场效应管器件及其制造方法、电子元件
CN116666224B (zh) * 2023-07-31 2024-06-07 浙江大学 沟槽型绝缘栅场效应管器件及其制造方法、电子元件

Similar Documents

Publication Publication Date Title
JP7132207B2 (ja) トレンチ下部にオフセットを有するＳｉＣ半導体デバイス
US7915617B2 (en) Semiconductor device
US9318547B2 (en) Wide bandgap insulated gate semiconductor device
JP5586887B2 (ja) 半導体装置及びその製造方法
CN110148629B (zh) 一种沟槽型碳化硅mosfet器件及其制备方法
CN102959711B (zh) 半导体装置及其制造方法
JP5613995B2 (ja) 炭化珪素半導体装置およびその製造方法
CN104871320B (zh) 碳化硅半导体装置及其制造方法
CN114497202A (zh) 场效应晶体管器件、其制备方法及功率器件
JP2008016747A (ja) トレンチｍｏｓ型炭化珪素半導体装置およびその製造方法
CN111009470A (zh) 具有SiC半导体本体的半导体器件和制造半导体器件的方法
CN116759461A (zh) 一种高温稳定性的功率mosfet器件及其制备方法
JP4159651B2 (ja) 低減された電界を備えた絶縁ゲートバイポーラトランジスタ
CN116711080A (zh) 具有多个栅极沟槽的半导体功率装置和形成此装置的方法
CN107437566B (zh) 一种具有复合介质层宽带隙半导体纵向双扩散金属氧化物半导体场效应管及其制作方法
KR20150076840A (ko) 반도체 소자 및 그 제조 방법
CN117613098A (zh) 垂直沟槽型电容耦合栅控结型场效应晶体管及其制备方法
CN114497201B (zh) 集成体继流二极管的场效应晶体管、其制备方法及功率器件
KR20140044075A (ko) 반도체 소자 및 그 제조 방법
CN118693160B (zh) 具有栅氧保护结构的碳化硅mosfet器件及制备方法
CN118763119A (zh) 一种超结功率器件及其制造方法
CN113658999A (zh) 具有无结终端技术功率半导体器件及制造方法和应用
US20240038834A1 (en) Semiconductor device and method of manufacturing the same
CN117650158A (zh) 一种宽禁带半导体沟槽mosfet器件及其制造方法
JP5059989B1 (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20231116

Address after: 523808 room 522, building 11, No. 1, Xuefu Road, Songshanhu Park, Dongguan City, Guangdong Province

Applicant after: Dongguan Qingxin Semiconductor Technology Co.,Ltd.

Address before: Building A1, innovation city, Songshanhu University, Dongguan, Guangdong 523000

Applicant before: Material Laboratory of Songshan Lake

Applicant before: DONGGUAN University OF TECHNOLOGY

TA01 Transfer of patent application right