[go: up one dir, main page]

CN114430514A - 突发码流的数据相位恢复方法、系统、设备及存储介质 - Google Patents

突发码流的数据相位恢复方法、系统、设备及存储介质 Download PDF

Info

Publication number
CN114430514A
CN114430514A CN202111630018.6A CN202111630018A CN114430514A CN 114430514 A CN114430514 A CN 114430514A CN 202111630018 A CN202111630018 A CN 202111630018A CN 114430514 A CN114430514 A CN 114430514A
Authority
CN
China
Prior art keywords
data
cdr
phase
burst
detected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111630018.6A
Other languages
English (en)
Other versions
CN114430514B (zh
Inventor
张晋
吴思远
陈新剑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Ziguang Tongchuang Electronics Co ltd
Original Assignee
Shenzhen Pango Microsystems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Pango Microsystems Co Ltd filed Critical Shenzhen Pango Microsystems Co Ltd
Priority to CN202111630018.6A priority Critical patent/CN114430514B/zh
Publication of CN114430514A publication Critical patent/CN114430514A/zh
Priority to JP2024536117A priority patent/JP2024545255A/ja
Priority to PCT/CN2022/091306 priority patent/WO2023123794A1/zh
Application granted granted Critical
Publication of CN114430514B publication Critical patent/CN114430514B/zh
Priority to US18/757,541 priority patent/US20240348954A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0004—Initialisation of the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0062—Network aspects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0602—Systems characterised by the synchronising information used
    • H04J3/0617—Systems characterised by the synchronising information used the synchronising signal being characterised by the frequency or phase
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0062—Network aspects
    • H04Q2011/0079—Operation or maintenance aspects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0062—Network aspects
    • H04Q2011/0086—Network resource allocation, dimensioning or optimisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明提出一种突发码流的数据相位恢复方法、系统、设备及存储介质，该方法包括：若检测到目标对端设备发生数据突发传输，且检测到数据暂停信号为无效状态，则在传输协议规定的预设时间内，增大数据传输带宽，直到CDR完成数据锁定；若检测到CDR完成数据锁定之后，将增大后的数据传输带宽减小。本发明实施例中通过快速锁定和慢速跟踪的方式相结合，由于只在协议规定的预设时间内增大数据传输带宽，并不是一直增大带宽，从而不会对链路的稳定性造成太大的影响，即满足了链路的稳定性，又符合锁定时间要求。

Description

突发码流的数据相位恢复方法、系统、设备及存储介质
技术领域
本发明涉及通信技术领域，尤其涉及一种突发码流的数据相位恢复方法、系统、设备及存储介质。
背景技术
为了利用光传输的巨大带宽，现在的通信中经常利用时分复用技术把一些低速的信号复用到一条高速光纤上，由于网络同步的复杂性，不同时间段上的信号很难做到完全同步，总有或多或少频率或相位上的差异，这就给接收端的时钟数据恢复(Clock and DataRecovery，简称CDR)提出了一些特殊的要求。对于高速的串行总线来说，一般情况下都是通过数据编码把时钟信息嵌入到传输的数据流里，然后在接收端通过时钟恢复把时钟信息提取出来，并用这个恢复出来的时钟对数据进行采样，因此时钟恢复电路对于高速串行信号的传输和接收至关重要。
特别是在很多通信业务中，经常需要传输一些具有突发特征的数据，称为突发数据(Brust Data)，这些突发数据具有发送时间随机、持续时间短等特点，因此，接收端对突发数据的时钟恢复，不仅要求有高速时钟数据恢复的能力(一般要求时钟频率在1GHz以上)，还要求有很快的恢复时间(一般是几百纳秒以内)，这种突发数据的时钟恢复通常叫做突发式时钟数据恢复(Burst Clock and Data Recovery，简称BCDR)。图1为现有技术中CDR的结构图，如图1所示，CDR时钟恢复电路原理是跟踪上发送端的时钟漂移和一部分抖动，以确保正确的数据采样，CDR电路中的接收模块首先将从上层协议发送过来的字节信号映射成直流平衡的编码，并串转换用于将10位编码结果串行化，并串转换所需的高速、低抖动时钟由锁相环提供，发送模块将CMOS电平的高速串行码流转换成抗噪能力较强的差分信号，经背板连接或光纤信道发送到接收机。在接收端，接收模块将接收到的低摆幅差分信号还原为CMOS电平的串行信号，CDR从串行信号中提取时钟信号，完成对串行信号的最佳采样，串并转换利用CDR恢复的时钟，将串行信号转换成并行数据，并对并行数据进行解码，还原为字节信号，传送到上层协议芯片，完成整个信息传送过程。
在XGS-PON协议下，对端设备发送的数据会进行突发中断和突发传输，因此要求接收端CDR能够稳定在协议规定的时间内完成恢复数据的锁定，但是现有的CDR设计是按照固定带宽跟踪数据的变化，为了短时间内快速锁定数据，就需要增大带宽，但是增大带宽的同时会降低链路的稳定性，减小带宽又无法满足协议规定的锁定时间要求。
发明内容
本发明提供一种一种突发码流的数据相位恢复方法、系统、设备及存储介质，其主要目的在于在协议规定的时间内完成CDR数据锁定。
第一方面，本发明实施例提供一种突发码流的数据相位恢复方法，包括：
若检测到目标对端设备发生数据突发传输，且检测到数据暂停信号为无效状态，则在传输协议规定的预设时间内，增大数据传输带宽，直到CDR完成数据锁定；
若检测到CDR完成数据锁定之后，将增大后的数据传输带宽减小。
优选地，所述若检测到目标对端设备发生数据突发传输，且检测到数据暂停信号为无效状态之后，所述则在传输协议规定的预设时间内，增大数据传输带宽，直到CDR完成数据锁定之前，还包括：
读取CDR中插相器的实时相位值；
根据所述实时相位值，判断CDR的状态，若判断得知CDR不处于收敛状态，则将所述插相器的相位值赋值为预设相位值。
优选地，所述预设相位值根据所述目标对端设备在不同历史时刻突发数据传输时CDR收敛时所述插相器的相位值得到。
优选地，还包括：
若所述目标对端设备发生数据突发传输为首次，则将CDR中插相器的初始相位值设置为所述预设相位值。
优选地，所述数据暂停信号包括人为数据暂停信号，还包括：
若检测到所述目标对端设备发生数据突发中断，则将所述人为数据暂停信号置为有效；
若检测到所述人为数据暂停信号有效，则CDR停止相位计数。
优选地，所述数据暂停信号包括异常数据暂停信号，还包括：
若检测到CDR发生异常，则将所述异常数据暂停信号置为有效；
若检测到所述异常数据暂停信号有效，则CDR停止相位计数。
优选地，还包括：
若检测到数据突发传输结束，则将所述数据暂停信号均置为无效。
第二方面，本发明实施例提供一种突发码流的数据相位恢复系统，包括：
快速锁定模块，用于若检测到目标对端设备发生数据突发传输，且检测到数据暂停信号为无效状态，则在传输协议规定的预设时间内，增大数据传输带宽，直到CDR完成数据锁定；
慢速跟踪模块，用于若检测到CDR完成数据锁定之后，将增大后的数据传输带宽减小。
第三方面，本发明实施例提供一种计算机设备，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现上述突发码流的数据相位恢复方法的步骤。
第四方面，本发明实施例提供一种计算机存储介质，所述计算机存储介质存储有计算机程序，所述计算机程序被处理器执行时实现上述突发码流的数据相位恢复方法的步骤。
本发明提出的一种突发码流的数据相位恢复方法、系统、设备及存储介质，在发生数据突发传输时，在XGS-PON协议规定的预设时间内，将数据传输带宽增大，带宽变大后单位时间内可以传输的数据量就会变多，CDR电路就可以实现数据的快速锁定；快速锁定完成后，将增大后的数据传输带宽降低，变回正常的数据传输带宽，进而完成CDR对数据的跟踪。本发明实施例中通过快速锁定和慢速跟踪的方式相结合，由于只在协议规定的预设时间内增大数据传输带宽，并不是一直增大带宽，从而不会对链路的稳定性造成太大的影响，即满足了链路的稳定性，又符合锁定时间要求。
附图说明
图1为现有技术中CDR的结构图；
图2为本发明实施例提供的一种突发码流的数据相位恢复方法的流程图；
图3为本发明实施例提供的一种CDR的结构图；
图4为本发明一优选实施例提供的一种突发码流的数据相位恢复方法的流程图；
图5为本发明实施例提供的一种突发码流的数据相位恢复系统的结构示意图；
图6为本发明实施例中提供的一种计算机设备的结构示意图。
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
图2为本发明实施例提供的一种突发码流的数据相位恢复方法的流程图，如图2所示，该方法包括：
图3为本发明实施例提供的一种CDR的结构图，如图3所示，本发明实施例中的CDR在现有技术CDR架构上增加了PI配置端口(PI_CTRL)、PI实时监测端口(PI_READ)和PI暂停计数端口(FREEZE)，具体为在CDR电路中的插相器中引出3个引脚，分别用于PI配置端口、PI实时监测端口和PI暂停计数端口，PI配置端口用于PI写端口，可以给插相器的实时相位赋值，PI实时监测端口用于实时读取PI值，可以看做读取插相器的实时相位值，PI暂停计数端口用来设置人为数据暂停信号的值。
S210，若检测到目标对端设备发生数据突发传输，且检测到数据暂停信号为无效状态，则在传输协议规定的预设时间内，增大数据传输带宽，直到CDR完成数据锁定；
如果检测到目标对端设备发生了数据突发传输，目标对端设备为与CDR连接的设备，与CDR连接的设备可能会有多个，本发明实施例中选取其中一个连接设备作为目标对端设备，以该目标对端设备为例进行说明，其它连接的设备执行过程相同。
检测到目标对端设备发生了数据突发传输后，再检测数据暂停信号的状态，如果该数据暂停信号是无效的，那么在XGS-PON协议规定的时间内，将初始设定的数据传输带宽增大，数据传输带宽增大后，其单位时间内传输的数据量就会增大，从而可以加快CDR对数据的锁定。
本发明实施例中在预设时间内增大数据传输带宽，可以实现在XGS-PON协议规定的预设时间内对数据进行快速锁定。
S220，若检测到CDR完成数据锁定之后，将增大后的数据传输带宽减小。
如果检测到CDR完成数据锁定，此时数据传输带宽还为增大后的带宽，如果一直保持较大的数据传输带宽，会降低链路稳定性，因此为了保持链路稳定性，可以将增大后的数据传输带宽减小，此处的减小可以是将增大后的数据传输带宽降低，也可以将增大后的数据传输带宽变为初始值。
本发明实施例在预设时间外降低数据传输带宽，实现对锁定数据的慢跟踪，保证了链路的稳定性。
本发明提出的一种突发码流的数据相位恢复方法，在发生数据突发传输时，在XGS-PON协议规定的预设时间内，将数据传输带宽增大，带宽变大后单位时间内可以传输的数据量就会变多，CDR电路就可以实现数据的快速锁定；快速锁定完成后，将增大后的数据传输带宽降低，变回正常的数据传输带宽，进而完成CDR对数据的跟踪。本发明实施例中通过快速锁定和慢速跟踪的方式相结合，由于只在协议规定的预设时间内增大数据传输带宽，并不是一直增大带宽，从而不会对链路的稳定性造成太大的影响，即满足了链路的稳定性，又符合锁定时间要求。
在上述实施例的基础上，优选地，所述若检测到目标对端设备发生数据突发传输，且检测到数据暂停信号为无效状态之后，所述则在传输协议规定的预设时间内，增大数据传输带宽，直到CDR完成数据锁定之前，还包括：
读取CDR中插相器的实时相位值；
根据所述实时相位值，判断CDR的状态，若判断得知CDR不处于收敛状态，则将所述插相器的相位值赋值为预设相位值。
具体地，在进行快速锁定之前，还可以通过以下步骤来加快CDR的收敛，从而减少CDR收敛时间，进一步减小CDR快速锁定数据的时间，该步骤具体为：
通过PI_READ端口，去读插相器的实时相位值，即PI值，对于同样的目标对端设备，在不同时刻CDR收敛时的实时相位值应该相差不大，造成差异的原因是每次数据传输过程中电压和环境温度发生了变化，因此，可以根据读取的实时相位值，判断CDR是否处于收敛状态。具体地，可以根据历史经验判断出CDR处于收敛状态时相位值所处的区间，如果当前传输中实时相位值处于该区间中，就判断该CDR处于收敛状态，否则，判断该CDR处于非收敛状态。
如果CDR处于收敛状态，则可以不用任何操作，如果CDR不处于收敛状态，则可以根据预设相位值对该实时相位值进行调整，从而可以加快CDR的收敛时间，进一步减小CDR锁定数据的时间。
在上述实施例的基础上，优选地，所述预设相位值根据所述目标对端设备在不同历史时刻突发数据传输时CDR收敛时所述插相器的相位值得到。
具体地，对于同样的目标对端设备，在不同时刻CDR收敛时的实时相位值应该相差不大，本发明实施例中根据不同时刻CDR收敛时的实时相位值，选出出预设相位值，将该预设相位值赋值给实时相位值，从而调整插相器的实时相位。
在上述实施例的基础上，优选地，还包括：
若所述目标对端设备发生数据突发传输为首次，则将CDR中插相器的初始相位值设置为所述预设相位值。
如果目标对端设备为第一次发送数据突发传输，将CDR中插相器的初始相位值设置为该预设相位值。
在上述实施例的基础上，优选地，所述数据暂停信号包括人为数据暂停信号，还包括：
若检测到所述目标对端设备发生数据突发中断，则将所述人为数据暂停信号置为有效；
若检测到所述人为数据暂停信号有效，则CDR停止相位计数。
具体，该数据暂停信号包括认为数据暂停信号，所谓人为数据暂停信号表示人工设置信号，通过人工设置该信号，可以控制CDR的工作状态。在具体实施过程中，如果检测到目标对端设备发生数据突发中断，那么将该人为数据暂停信号设置为有效，即通过FREEZE端口设置该人为数据暂停信号，将该端口设置为有效后，CDR就会停止相位计数。
现有技术中发生数据突发中断时，由于没有人为设置CDR停止工作，相位值会在CDR中不停的打转，CDR十分容易挂死，本发明实施例中通过人为设置数据暂停信号，可以使得CDR停止相位计数，防止数据中断后CDR挂死。
在上述实施例的基础上，优选地，所述数据暂停信号包括异常数据暂停信号，还包括：
若检测到CDR发生异常，则将所述异常数据暂停信号置为有效；
若检测到所述异常数据暂停信号有效，则CDR停止相位计数。
本发明实施例中数据暂停信号还包括异常数据暂停信号，该异常数据暂停信号用来检测CDR的自然异常，如果检测到CDR异常，则将异常数据暂停信号置为有效，在该异常数据暂停信号为有效状态下，CDR也会停止相位计数。
在上述实施例的基础上，优选地，还包括：
若检测到数据突发传输结束，则将所述数据暂停信号均置为无效。
具体地，如果数据突发传输结束，将人工数据暂停信号和异常数据暂停信号两个信号均设置为无效状态，已进行下一次数据突发准备状态中。
图4为本发明一优选实施例提供的一种突发码流的数据相位恢复方法的流程图，如图4所示，该方法包括：
S410，进行系统初始化，设置相应信号的初始值，将插相器的初始相位值设置为预设相位值；
S420，在数据突发传输时，检测FREEZE和SIGDET的是否为无效状态，如果是无效状态，则进行后续操作；
S430，通过PI_READ读取插相器的实时相位值，根据该实时相位值判断CDR是否处于收敛状态，如果不处于，通过PI_CTRL将该实时相位值设置为预设相位值；
S440，在协议规定的预设时间内，增大数据传输带宽，实现快速锁定；
S450，数据锁定完成后，降低数据传输带宽，实现数据慢速跟踪；
S460，如果检测到数据突发中断，将FREEZE设置为有效，数据传输结束，如果检测到CDR发生异常，将SIGDET设置为有效，数据传输结束。
综上，本发明实施例提供一种突发码流的数据相位恢复方法，在发生数据突发传输时，在XGS-PON协议规定的预设时间内，将数据传输带宽增大，带宽变大后单位时间内可以传输的数据量就会变多，CDR电路就可以实现数据的快速锁定；快速锁定完成后，将增大后的数据传输带宽降低，变回正常的数据传输带宽，进而完成CDR对数据的跟踪。本发明实施例中通过快速锁定和慢速跟踪的方式相结合，由于只在协议规定的预设时间内增大数据传输带宽，并不是一直增大带宽，从而不会对链路的稳定性造成太大的影响，即满足了链路的稳定性，又符合锁定时间要求。
并且，可以根据预设相位值对该实时相位值进行调整，从而可以加快CDR的收敛时间，进一步减小CDR锁定数据的时间。
最后，现有技术中发生数据突发中断时，由于没有人为设置CDR停止工作，相位值会在CDR中不停的打转，CDR十分容易挂死，本发明实施例中通过人为设置数据暂停信号，可以使得CDR停止相位计数，防止数据中断后CDR挂死。
图5为本发明实施例提供的一种突发码流的数据相位恢复系统的结构示意图，如图5所示，该系统包括快速锁定模块510和慢速跟踪模块520，其中：
快速锁定模块510用于若检测到目标对端设备发生数据突发传输，且检测到数据暂停信号为无效状态，则在传输协议规定的预设时间内，增大数据传输带宽，直到CDR完成数据锁定；
慢速跟踪模块520用于若检测到CDR完成数据锁定之后，将增大后的数据传输带宽减小。
本实施例为与上述方法相对应的系统实施例，其实施过程与上述方法实施例相同，详情请参考上述方法实施例，本系统实施例在此不再赘述。
在上述实施例的基础上，优选地，还包括读取模块和判断模块，其中：
所述读取模块用于读取CDR中插相器的实时相位值；
所述判断模块用于根据所述实时相位值，判断CDR的状态，若判断得知CDR不处于收敛状态，则将所述插相器的相位值赋值为预设相位值。
在上述实施例的基础上，优选地，所述预设相位值根据所述目标对端设备在不同历史时刻突发数据传输时CDR收敛时所述插相器的相位值得到。
在上述实施例的基础上，优选地，还包括首次模块，其中：
所述首次模块用于若所述目标对端设备发生数据突发传输为首次，则将CDR中插相器的初始相位值设置为所述预设相位值。
在上述实施例的基础上，优选地，所述数据暂停信号包括人为数据暂停信号，还包括人为暂停模块和第一停止模块，其中：
所述人为暂停模块用于若检测到所述目标对端设备发生数据突发中断，则将所述人为数据暂停信号置为有效；
所述第一停止模块用于若检测到所述人为数据暂停信号有效，则CDR停止相位计数。
在上述实施例的基础上，优选地，所述数据暂停信号包括异常数据暂停信号，还包括异常数据暂停模块和第二停止模块，其中：
所述异常数据暂停模块用于若检测到CDR发生异常，则将所述异常数据暂停信号置为有效；
所述第二停止模块用于若检测到所述异常数据暂停信号有效，则CDR停止相位计数。
在上述实施例的基础上，优选地，还包括重置单元，其中：
所述重置单元用于若检测到数据突发传输结束，则将所述数据暂停信号均置为无效。
上述突发码流的数据相位恢复系统中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于计算机设备中的处理器中，也可以以软件形式存储于计算机设备中的存储器中，以便于处理器调用执行以上各个模块对应的操作。
图6为本发明实施例中提供的一种计算机设备的结构示意图，该计算机设备可以是服务器，其内部结构图可以如图6所示。该计算机设备包括通过系统总线连接的处理器、存储器、网络接口和数据库。其中，该计算机设备的处理器用于提供计算和控制能力。该计算机设备的存储器包括计算机存储介质、内存储器。该计算机存储介质存储有操作系统、计算机程序和数据库。该内存储器为计算机存储介质中的操作系统和计算机程序的运行提供环境。该计算机设备的数据库用于存储执行突发码流的数据相位恢复方法过程中生成或获取的数据，如数据暂停信号、预设时间。该计算机设备的网络接口用于与外部的终端通过网络连接通信。该计算机程序被处理器执行时以实现一种突发码流的数据相位恢复方法。
在一个实施例中，提供了一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，处理器执行计算机程序时实现上述实施例中的突发码流的数据相位恢复方法的步骤。或者，处理器执行计算机程序时实现突发码流的数据相位恢复系统这一实施例中的各模块/单元的功能。
在一实施例中，提供一计算机存储介质，该计算机存储介质上存储有计算机程序，该计算机程序被处理器执行时实现上述实施例中突发码流的数据相位恢复方法的步骤。或者，该计算机程序被处理器执行时实现上述突发码流的数据相位恢复系统这一实施例中的各模块/单元的功能。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限，RAM以多种形式可得，诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink)DRAM(SLDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)、以及存储器总线动态RAM(RDRAM)等。
所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各功能单元、模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能单元、模块完成，即将所述装置的内部结构划分成不同的功能单元或模块，以完成以上描述的全部或者部分功能。
以上所述实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。

Claims (10)

1.一种突发码流的数据相位恢复方法，其特征在于，包括：
若检测到目标对端设备发生数据突发传输，且检测到数据暂停信号为无效状态，则在传输协议规定的预设时间内，增大数据传输带宽，直到CDR完成数据锁定；
若检测到CDR完成数据锁定之后，将增大后的数据传输带宽减小。
2.根据权利要求1所述的突发码流的数据相位恢复方法，其特征在于，所述若检测到目标对端设备发生数据突发传输，且检测到数据暂停信号为无效状态之后，所述则在传输协议规定的预设时间内，增大数据传输带宽，直到CDR完成数据锁定之前，还包括：
读取CDR中插相器的实时相位值；
根据所述实时相位值，判断CDR的状态，若判断得知CDR不处于收敛状态，则将所述插相器的相位值赋值为预设相位值。
3.根据权利要求2所述的突发码流的数据相位恢复方法，其特征在于，所述预设相位值根据所述目标对端设备在不同历史时刻突发数据传输时CDR收敛时所述插相器的相位值得到。
4.根据权利要求3所述的突发码流的数据相位恢复方法，其特征在于，还包括：
若所述目标对端设备发生数据突发传输为首次，则将CDR中插相器的初始相位值设置为所述预设相位值。
5.根据权利要求1所述的突发码流的数据相位恢复方法，其特征在于，所述数据暂停信号包括人为数据暂停信号，还包括：
若检测到所述目标对端设备发生数据突发中断，则将所述人为数据暂停信号置为有效；
若检测到所述人为数据暂停信号有效，则CDR停止相位计数。
6.根据权利要求1所述的突发码流的数据相位恢复方法，其特征在于，所述数据暂停信号包括异常数据暂停信号，还包括：
若检测到CDR发生异常，则将所述异常数据暂停信号置为有效；
若检测到所述异常数据暂停信号有效，则CDR停止相位计数。
7.根据权利要求1至6任一所述的突发码流的数据相位恢复方法，其特征在于，还包括：
若检测到数据突发传输结束，则将所述数据暂停信号均置为无效。
8.一种突发码流的数据相位恢复系统，其特征在于，包括：
快速锁定模块，用于若检测到目标对端设备发生数据突发传输，且检测到数据暂停信号为无效状态，则在传输协议规定的预设时间内，增大数据传输带宽，直到CDR完成数据锁定；
慢速跟踪模块，用于若检测到CDR完成数据锁定之后，将增大后的数据传输带宽减小。
9.一种计算机设备，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现如权利要求1至7中任一项所述突发码流的数据相位恢复方法的步骤。
10.一种计算机存储介质，所述计算机存储介质存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1至7中任一项所述突发码流的数据相位恢复方法的步骤。
CN202111630018.6A 2021-12-28 2021-12-28 突发码流的数据相位恢复方法、系统、设备及存储介质 Active CN114430514B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202111630018.6A CN114430514B (zh) 2021-12-28 2021-12-28 突发码流的数据相位恢复方法、系统、设备及存储介质
JP2024536117A JP2024545255A (ja) 2021-12-28 2022-05-06 バーストコードストリームのデータ位相回復方法、システム、装置および記憶媒体
PCT/CN2022/091306 WO2023123794A1 (zh) 2021-12-28 2022-05-06 突发码流的数据相位恢复方法、系统、设备及存储介质
US18/757,541 US20240348954A1 (en) 2021-12-28 2024-06-28 Data phase recovery method, system, device and storage medium for burst code stream

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111630018.6A CN114430514B (zh) 2021-12-28 2021-12-28 突发码流的数据相位恢复方法、系统、设备及存储介质

Publications (2)

Publication Number Publication Date
CN114430514A true CN114430514A (zh) 2022-05-03
CN114430514B CN114430514B (zh) 2023-11-07

Family

ID=81310686

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111630018.6A Active CN114430514B (zh) 2021-12-28 2021-12-28 突发码流的数据相位恢复方法、系统、设备及存储介质

Country Status (4)

Country Link
US (1) US20240348954A1 (zh)
JP (1) JP2024545255A (zh)
CN (1) CN114430514B (zh)
WO (1) WO2023123794A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023123794A1 (zh) * 2021-12-28 2023-07-06 深圳市紫光同创电子有限公司 突发码流的数据相位恢复方法、系统、设备及存储介质

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040252801A1 (en) * 2003-06-12 2004-12-16 Boles Glenn M. Method and apparatus for multiphase, fast-locking clock and data recovery
US7149914B1 (en) * 2003-09-26 2006-12-12 Altera Corporation Clock data recovery circuitry and phase locked loop circuitry with dynamically adjustable bandwidths
US20090086872A1 (en) * 2007-09-28 2009-04-02 Xin Liu Method for binary clock and data recovery for fast acquisition and small tracking error
CN101719884A (zh) * 2009-10-10 2010-06-02 中国电子科技集团公司第五十四研究所 一种快速锁相式载波恢复方法
CN101944965A (zh) * 2009-07-01 2011-01-12 川崎微电子股份有限公司 在不使用外部检测信号情况下接收突发数据的方法和设备
CN101951311A (zh) * 2010-09-14 2011-01-19 上海海事大学 无源光网络中在接收端动态优化调节的突发时钟恢复方法
CN102368720A (zh) * 2011-10-28 2012-03-07 华为技术有限公司 一种链路状态检测方法、装置及系统
CN102714589A (zh) * 2010-01-14 2012-10-03 维特赛半导体公司 用于突发模式串行信号的时钟与数据恢复
EP2571164A2 (en) * 2011-09-19 2013-03-20 LSI Corporation CDR with digitally controlled lock to reference
US9306730B1 (en) * 2015-02-04 2016-04-05 Xilinx, Inc. Fractional-N PLL-based CDR with a low-frequency reference
CN108494467A (zh) * 2018-01-16 2018-09-04 四川安迪科技实业有限公司 一种基于卫星通信的物理层自适应acm同步方法
CN108880534A (zh) * 2018-06-11 2018-11-23 清华大学 一种高速串行通信中适应可变带宽的时钟数据恢复锁定检测电路
CN109154669A (zh) * 2016-03-18 2019-01-04 迪尔公司 信号的短暂丢失后精确位置的快速恢复
CN110071719A (zh) * 2019-04-29 2019-07-30 中国科学院微电子研究所 基于锁相环的带宽调整方法、装置及系统
CN110855289A (zh) * 2019-11-14 2020-02-28 芯原微电子(上海)股份有限公司 全数字锁相环的锁定方法及全数字锁相环电路
CN111147415A (zh) * 2019-12-23 2020-05-12 东方红卫星移动通信有限公司 一种低轨卫星mapsk通信系统的相位跟踪方法
CN113824443A (zh) * 2021-08-18 2021-12-21 深圳市紫光同创电子有限公司 时钟数据恢复电路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8243869B2 (en) * 2006-11-28 2012-08-14 Broadlight Ltd. Burst mode clock and data recovery circuit and method
US9209960B1 (en) * 2014-11-21 2015-12-08 Xilinx, Inc. Fast locking CDR for burst mode
CN106301358B (zh) * 2015-05-28 2019-01-01 瑞昱半导体股份有限公司 快速锁定的时脉数据回复装置与其方法
CN112148529B (zh) * 2020-09-24 2024-06-21 杭州海康机器人股份有限公司 数据传输方法、装置、相机、计算设备及存储介质
CN114430514B (zh) * 2021-12-28 2023-11-07 深圳市紫光同创电子有限公司 突发码流的数据相位恢复方法、系统、设备及存储介质

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040252801A1 (en) * 2003-06-12 2004-12-16 Boles Glenn M. Method and apparatus for multiphase, fast-locking clock and data recovery
US7149914B1 (en) * 2003-09-26 2006-12-12 Altera Corporation Clock data recovery circuitry and phase locked loop circuitry with dynamically adjustable bandwidths
US20090086872A1 (en) * 2007-09-28 2009-04-02 Xin Liu Method for binary clock and data recovery for fast acquisition and small tracking error
CN101944965A (zh) * 2009-07-01 2011-01-12 川崎微电子股份有限公司 在不使用外部检测信号情况下接收突发数据的方法和设备
CN101719884A (zh) * 2009-10-10 2010-06-02 中国电子科技集团公司第五十四研究所 一种快速锁相式载波恢复方法
CN102714589A (zh) * 2010-01-14 2012-10-03 维特赛半导体公司 用于突发模式串行信号的时钟与数据恢复
CN101951311A (zh) * 2010-09-14 2011-01-19 上海海事大学 无源光网络中在接收端动态优化调节的突发时钟恢复方法
EP2571164A2 (en) * 2011-09-19 2013-03-20 LSI Corporation CDR with digitally controlled lock to reference
CN102368720A (zh) * 2011-10-28 2012-03-07 华为技术有限公司 一种链路状态检测方法、装置及系统
US9306730B1 (en) * 2015-02-04 2016-04-05 Xilinx, Inc. Fractional-N PLL-based CDR with a low-frequency reference
CN109154669A (zh) * 2016-03-18 2019-01-04 迪尔公司 信号的短暂丢失后精确位置的快速恢复
CN108494467A (zh) * 2018-01-16 2018-09-04 四川安迪科技实业有限公司 一种基于卫星通信的物理层自适应acm同步方法
CN108880534A (zh) * 2018-06-11 2018-11-23 清华大学 一种高速串行通信中适应可变带宽的时钟数据恢复锁定检测电路
CN110071719A (zh) * 2019-04-29 2019-07-30 中国科学院微电子研究所 基于锁相环的带宽调整方法、装置及系统
CN110855289A (zh) * 2019-11-14 2020-02-28 芯原微电子(上海)股份有限公司 全数字锁相环的锁定方法及全数字锁相环电路
CN111147415A (zh) * 2019-12-23 2020-05-12 东方红卫星移动通信有限公司 一种低轨卫星mapsk通信系统的相位跟踪方法
CN113824443A (zh) * 2021-08-18 2021-12-21 深圳市紫光同创电子有限公司 时钟数据恢复电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023123794A1 (zh) * 2021-12-28 2023-07-06 深圳市紫光同创电子有限公司 突发码流的数据相位恢复方法、系统、设备及存储介质

Also Published As

Publication number Publication date
CN114430514B (zh) 2023-11-07
WO2023123794A1 (zh) 2023-07-06
US20240348954A1 (en) 2024-10-17
JP2024545255A (ja) 2024-12-05

Similar Documents

Publication Publication Date Title
US20190363869A1 (en) Signal transmission method and system and retimer
US9853806B2 (en) Method to enhance MIPI D-PHY link rate with minimal PHY changes and no protocol changes
WO2022017509A1 (zh) 带宽调整方法、业务传输方法、网络设备和可读存储介质
EP0103460B1 (en) Improvements in or relating to data interconnecting networks
US20210376943A1 (en) Clock Synchronization Method and Apparatus
US4878219A (en) Method and apparatus for nodes in network to avoid shrinkage of an interframe gap
EP2778939A2 (en) Optical memory extension architecture
US9647859B2 (en) System and method for link training of a backplane physical layer device operating in simplex mode
US20200259936A1 (en) Device-to-device link training
CN116795172B (zh) 一种用于高速数字传输的跨时钟域处理方法、介质及装置
US11265400B2 (en) Multimode interconnection interface controller for converged network
US20240348954A1 (en) Data phase recovery method, system, device and storage medium for burst code stream
CN113328961A (zh) 灵活以太网组的绑定方法、设备及计算机可读存储介质
EP3926904A1 (en) Controller area network apparatus
US10608645B2 (en) Fast locking clock and data recovery circuit
CN108449086B (zh) 多通道高速串行总线发送端并行端口同步方法及电路
US9921899B2 (en) Monitoring serial link errors
US8995596B1 (en) Techniques for calibrating a clock signal
EP3767882B1 (en) Network traffic monitoring device
US20150193288A1 (en) Precursor Adaptation Algorithm for Asynchronously Clocked SERDES
CN108111224B (zh) 一种异步光纤通信方法、装置及网络
CN114884767B (zh) 一种同步双冗余can总线通信系统、方法、设备及介质
CN117097329A (zh) 一种数字信号处理方法及系统
US11818238B2 (en) Low overhead high bandwidth data transfer protocol
CN113886300A (zh) 一种总线接口的时钟数据自适应恢复系统及芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: 518000 Guowei R & D building 401, No.015, Gaoxin South 1st Road, high tech Zone community, Yuehai street, Nanshan District, Shenzhen City, Guangdong Province

Patentee after: Shenzhen Ziguang Tongchuang Electronics Co.,Ltd.

Country or region after: China

Address before: 518000 Guowei R & D building 401, No.015, Gaoxin South 1st Road, high tech Zone community, Yuehai street, Nanshan District, Shenzhen City, Guangdong Province

Patentee before: SHENZHEN PANGO MICROSYSTEMS Co.,Ltd.

Country or region before: China

CP03 Change of name, title or address