CN114420745B - 一种碳化硅mosfet及其制备方法 - Google Patents

Abstract

本发明属于功率器件技术领域，提供了一种碳化硅MOSFET及其制备方法，通过在第一栅氧化层和第二栅氧化层的两侧分别形成第一阱区和第二阱区，第一阱区中的第一横向阱区与第一纵向阱区组成掺杂有第二类型掺杂离子的T型结构，且第一横向阱区的掺杂浓度大于第一纵向阱区的掺杂浓度，第二阱区中的两个第二横向阱区设置于第二纵向阱区两侧，且第二纵向阱区的掺杂浓度大于第二横向阱区的掺杂浓度，从而保证了MOSFET的耗尽长度，确保其完全耗尽，实现了对沟槽拐角处的电场强度的削弱，提升了碳化硅MOSFET的稳定性。

Description

一种碳化硅MOSFET及其制备方法

技术领域

本发明属于功率器件技术领域，尤其涉及一种碳化硅MOSFET及其制备方法。

背景技术

碳化硅MOSFET具有高频高功率密度的特点，作为一种功率器件，可以大幅缩减电源的体积，并提升电源的转换效率，因此，具有广阔的应用前景。

碳化硅MOSFET主要有平面和沟槽两种结构，由于平面碳化硅MOSFET的沟道迁移率低，其电流密度低于沟槽碳化硅MOSFET的电流密度，然而，在现有的沟槽结构碳化硅MOSFET中，其沟槽拐角的电场强度较大，容易发生击穿现象，极大影响了沟槽结构碳化硅MOSFET的稳定性。

发明内容

本发明的目的在于提供一种碳化硅MOSFET及其制备方法，旨在解决现有的沟槽结构碳化硅MOSFET存在的稳定性较差的问题。

本发明第一方面提供了一种碳化硅MOSFET，所述碳化硅MOSFET包括：

碳化硅衬底；

碳化硅外延层，所述碳化硅外延层与所述碳化硅衬底均掺杂有第一类型掺杂离子，且所述碳化硅外延层的掺杂浓度小于所述碳化硅衬底的掺杂浓度；

第一阱区，设置于所述碳化硅外延层上表面的深槽内，所述第一阱区包括第一横向阱区和第一纵向阱区，其中，所述第一横向阱区与所述第一纵向阱区组成掺杂有第二类型掺杂离子的T型结构，且所述第一横向阱区的掺杂浓度大于所述第一纵向阱区的掺杂浓度；

第二阱区，设置于所述碳化硅外延层上，所述第二阱区包括两个第二横向阱区和一个第二纵向阱区，其中，两个所述第二横向阱区设置于所述第二纵向阱区两侧，且所述第二纵向阱区的掺杂浓度大于所述第二横向阱区的掺杂浓度；

第一栅氧化层和第二栅氧化层，所述第一栅氧化层和所述第二栅氧化层呈凹形结构，且分别设置于所述第一纵向阱区的两侧；

第一多晶硅和第二多晶硅，所述第一多晶硅和所述第二多晶硅分别设于所述第一栅氧化层和所述第二栅氧化层的凹区内；

绝缘保护层，设置于所述第一多晶硅和所述第二多晶硅上；

源区，设置于所述第二横向阱区上，其中，所述第二横向阱区与所述第一横向阱区分别设于所述第一栅氧化层的底边和侧边。

在一个实施例中，所述第一横向阱区的深度大于所述第一纵向阱区的宽度。

在一个实施例中，所述第一横向阱区的宽度小于所述第一栅氧化层的凹区宽度。

在一个实施例中，所述第二纵向阱区的深度大于所述第二横向阱区的深度。

在一个实施例中，所述源区的上表面与所述第二纵向阱区的上表面齐平。

本发明第二方面还提供了一种碳化硅MOSFET的制备方法，所述制备方法包括：

在所述碳化硅衬底上形成碳化硅外延层，其中，所述碳化硅外延层与所述碳化硅衬底均掺杂有第一类型掺杂离子，且所述碳化硅外延层的掺杂浓度小于所述碳化硅衬底的掺杂浓度；

在所述碳化硅外延层形成掺杂有第二类型掺杂离子的阱区掺杂层，并在所述阱区掺杂层上形成第一刻蚀掩膜层，其中，所述第一刻蚀掩膜层上设有多个沟槽；

在所述第一刻蚀掩膜层上的每个所述沟槽的侧壁形成缓冲层；

在所述第一刻蚀掩膜层上的每个所述沟槽内形成氮化硅填充层，并在所述第一刻蚀掩膜层上沉积金属掩膜层；

对所述金属掩膜层、所述第一刻蚀掩膜层、所述缓冲层以及所述氮化硅进行选择性刻蚀，以裸露出预设的第一阱区区域，其中，所述第一阱区区域的中央位置由所述氮化硅填充层覆盖；

对所述第一阱区区域进行刻蚀，形成阱区深槽，其中，所述阱区深槽的深度大于所述阱区掺杂层的深度；

在所述阱区深槽以及所述金属掩膜层上形成注入阻挡层；

对所述注入阻挡层进行刻蚀，以裸露出第一阱区掺杂区域和第二阱区掺杂区域；

在所述第一阱区掺杂区域和所述第二阱区掺杂区域注入第二类型掺杂离子，以在所述碳化硅外延层中形成第一横向阱区，在所述阱区掺杂层形成第二纵向阱区，其中，所述第一横向阱区与所述第二纵向阱区的掺杂浓度大于所述阱区掺杂层的掺杂浓度；

清除所述注入阻挡层和所述缓冲层得到第一阱区和第二阱区，其中，所述第一阱区包括所述第一横向阱区和第一纵向阱区，所述第一横向阱区与所述第一纵向阱区组成掺杂有第二类型掺杂离子的T型结构，所述第二阱区包括两个第二横向阱区和一个所述第二纵向阱区，两个所述第二横向阱区设置于所述第二纵向阱区两侧；

沉积栅极氧化材料形成第一栅氧化层和第二栅氧化层，所述第一栅氧化层和所述第二栅氧化层呈凹形结构，且分别设置于所述第一纵向阱区的两侧；

向所述第二横向阱区注入第一类型掺杂离子，并沉积碳膜后退火处理，以在所述第二横向阱区上形成源区；

沉积多晶硅在所述第一栅氧化层和所述第二栅氧化层的凹区内分别形成第一多晶硅和第二多晶硅，并在所述第一多晶硅和所述第二多晶硅上形成绝缘保护层。

在一个实施例中，所述在所述第一刻蚀掩膜层上的每个所述沟槽的侧壁形成缓冲层，包括：

在所述第一刻蚀掩膜层上沉积二氧化硅作为预缓冲层；

对所述预缓冲层进行干法刻蚀，以在每个沟槽的内壁形成缓冲层。

在一个实施例中，所述在所述第一刻蚀掩膜层上的每个所述沟槽内填充氮化硅，并在所述第一刻蚀掩膜层上沉积金属掩膜层，包括：

在所述第一刻蚀掩膜层上沉积氮化硅形成氮化硅层，并对所述氮化硅层进行刻蚀直至所述沟槽侧壁的缓冲层与所述填充孔内的氮化硅齐平；

在所述第一刻蚀掩膜层上沉积金属形成金属掩膜层。

在一个实施例中，所述对所述注入阻挡层进行刻蚀，以裸露出第一阱区掺杂区域和第二阱区掺杂区域，包括：

对所述阱区深槽内的注入阻挡层进行刻蚀，形成所述第一阱区掺杂区域，其中，所述氮化硅填充层两侧的第一阱区掺杂区域的宽度相等；

对所述金属掩膜层上的注入阻挡层以及所述第一刻蚀掩膜层进行刻蚀，以在所述阱区掺杂层上形成所述第二阱区掺杂区域。

在一个实施例中，所述在所述阱区掺杂层形成第二纵向阱区，包括：

通过所述第二阱区掺杂区域向所述阱区掺杂层注入第二类型掺杂离子以形成所述第二纵向阱区，其中，所述第二纵向阱区的深度大于所述阱区掺杂层的深度。

本发明提供的一种碳化硅MOSFET及其制备方法，通过在第一栅氧化层和第二栅氧化层的两侧分别形成第一阱区和第二阱区，第一阱区中的第一横向阱区与第一纵向阱区组成掺杂有第二类型掺杂离子的T型结构，且第一横向阱区的掺杂浓度大于第一纵向阱区的掺杂浓度，第二阱区中的两个第二横向阱区设置于第二纵向阱区两侧，且第二纵向阱区的掺杂浓度大于第二横向阱区的掺杂浓度，从而保证了MOSFET的耗尽长度，确保其完全耗尽，实现了对沟槽拐角处的电场强度的削弱，提升了碳化硅MOSFET的稳定性。

附图说明

图1是本发明实施例提供的碳化硅MOSFET的结构示意图。

图2是本发明实施例提供的一种碳化硅MOSFET的制备方法的流程示意图；

图3是本发明实施例提供的在阱区掺杂层上形成第一刻蚀掩膜层的示例图；

图4是本发明实施例提供的形成缓冲层的示例图；

图5是本发明实施例提供的形成氮化硅填充层和金属掩膜层的示例图；

图6是本发明实施例提供的对金属掩膜层进行选择性刻蚀的示例图；

图7是本发明实施例提供的形成阱区深槽的示例图；

图8是本发明实施例提供的形成注入阻挡层的示例图；

图9是本发明实施例提供的对注入阻挡层进行刻蚀的示例图；

图10是本发明实施例提供的形成第一横向阱区、第二纵向阱区的示例图；

图11是本发明实施例提供的第一阱区和第二阱区的示例图；

图12是本发明实施例提供的形成源区的示例图；

图13是本发明实施例提供的形成栅氧化层和多晶硅的示例图；

图14是本发明实施例提供的形成绝缘保护层的示例图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。

需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

本发明实施例提供了一种碳化硅MOSFET，参见图1所示，碳化硅MOSFET包括：碳化硅衬底100、碳化硅外延层200、第一阱区300、第二阱区500、第一栅氧化层410、第二栅氧化层420、第一多晶硅610、第二多晶硅620、绝缘保护层710以及源区810。

具体的，碳化硅外延层200与碳化硅衬底100均掺杂有第一类型掺杂离子，且碳化硅外延层200的掺杂浓度小于碳化硅衬底100的掺杂浓度。

第一阱区300设置于碳化硅外延层200上表面的深槽内，第一阱区300包括第一横向阱区310和第一纵向阱区320，其中，第一横向阱区310与第一纵向阱区320组成掺杂有第二类型掺杂离子的T型结构，该T型结构在器件中为倒T型设置，其底边（即第一横向阱区310）与碳化硅外延层200接触，其凸起结构（即第一纵向阱区320）与绝缘保护层710接触，且第一横向阱区310的掺杂浓度大于第一纵向阱区320的掺杂浓度。

具体的，第二类型掺杂离子与第一类型掺杂离子的类型不同，例如，第二类型掺杂离子为P型掺杂，第一类型掺杂离子的类型为N型掺杂，或者，第二类型掺杂离子为N型掺杂，第一类型掺杂离子的类型为P型掺杂。

第二阱区500设置于碳化硅外延层200上，且设置于第一栅氧化层410的侧边，第二阱区500包括两个第二横向阱区520和一个第二纵向阱区510，其中，两个第二横向阱区520设置于第二纵向阱区510两侧，且第二纵向阱区510的掺杂浓度大于第二横向阱区520的掺杂浓度。

第一栅氧化层410和第二栅氧化层420呈凹形结构，且分别设置于第一纵向阱区320的两侧，第一阱区300与第二阱区500分别设于第一栅氧化层410的两侧，且第一阱区300中的第一横向阱区310设于第一栅氧化层410的底边，第二横向阱区520设于第一栅氧化层410的侧边，且第一栅氧化层410的一个拐角设于第一横向阱区310与第二横向阱区520之间。

第一多晶硅610和第二多晶硅620分别设于第一栅氧化层410和第二栅氧化层420的凹区内。

绝缘保护层710设置于第一多晶硅610和第二多晶硅620上，源区810设置于第二横向阱区520上，其中，所述第二横向阱区520与所述第一横向阱区310分别设于第一栅氧化层410的底边和侧边。

在本实施例中，结合图1所示，第一阱区300呈倒T型结构，且位于该倒T型结构底部的第一横向阱区310为重掺杂区，其掺杂浓度大于第一纵向阱区320的掺杂浓度，由于第一横向阱区310为横向结构，其重掺杂的特性可以保证耗尽长度足够。

第二阱区500设于第一栅氧化层410的侧边，其中，第二阱区500中的第二纵向阱区510的掺杂浓度大于第二横向阱区520的掺杂浓度，此时，第一横向阱区310与第二纵向阱区510之间形成耗尽，通过夹断第一栅氧化层410拐角处的电场，可以减小电场强度对其拐角处栅氧的影响，达到保护栅氧化层、防止其被击穿的效果。

同样的，结合图1所示，若同一功率芯片内包括两个晶胞，则相邻的晶胞之间设有第二阱区500，可以共同实现对侧壁沟槽的耗尽，减小电场强度对沟槽拐角处的影响。

在一个实施例中，碳化硅外延层200与碳化硅衬底100中掺杂的第一类型掺杂离子可以为N型掺杂离子，例如，铝离子、硼离子等。

在一个实施例中，第一阱区300和第二阱区500中掺杂的第二类型掺杂离子可以为P型掺杂离子，例如，磷离子、氮离子等。

在一个实施例中，参见图1所示，第一横向阱区310的深度大于第一纵向阱区320的宽度。

具体的，结合图1所示，第一纵向阱区320作为一种竖向结构，其横向宽度较窄，可以用于隔离第一栅氧化层410和第二栅氧化层420，第一横向阱区310可以通过在碳化硅外延层200注入第二类型掺杂离子形成，第二类型掺杂离子的注入深度决定第一横向阱区310的深度，第一纵向阱区320的宽度可以由刻蚀掩膜层进行定义。在一个实施例中，参见图1所示，第一横向阱区310的宽度小于第一栅氧化层410的凹区宽度。

具体的，第一横向阱区310设于第一栅氧化层410的底边，其宽度小于第一栅氧化层410的底边长度，第二横向阱区520设于第一栅氧化层410的侧边，第一栅氧化层410的一个拐角设于第一横向阱区310与第二横向阱区520之间，第二横向阱区520的厚度小于第一栅氧化层410侧边的长度。

在一个实施例中，第一纵向阱区320设于第一横向阱区310的轴中线位置，以第一纵向阱区320为中轴线，其两侧的第一横向阱区310的宽度相同，且其两侧的第一横向阱区310的宽度小于其两侧的栅氧化层（第一栅氧化层410和第二栅氧化层420）的宽度。

在一个实施例中，以第一纵向阱区320为中轴线，其两侧的第一横向阱区310的宽度相同，且其两侧的第一横向阱区310的宽度为其两侧的栅氧化层（第一栅氧化层410和第二栅氧化层420）的宽度的一半。

在一个实施例中，第二纵向阱区510的深度大于第二横向阱区520的深度。

在第二阱区500中，第二纵向阱区510的掺杂浓度大于第二横向阱区520的掺杂浓度，第二纵向阱区510两侧均设有第二横向阱区520，且其两侧的第二横向阱区520的厚度相同，通过将第二纵向阱区510的深度设置为大于第二横向阱区520的深度，可以将第二阱区500设置为T型结构，此时第二横向阱区520位于第二纵向阱区510的上方两侧，较高掺杂浓度的第二横向阱区520可以保证对下方完全耗尽，实现对第一栅氧化层410拐角处的电场强度的削弱。

在一个实施例中，源区810的上表面与第二纵向阱区510的上表面齐平。

在本实施例中，第二纵向阱区510两侧均设有源区810，源区810的上表面与第二纵向阱区510的上表面齐平。

在一个实施例中，绝缘保护层710上设有接触孔，通过在接触孔中填充电极金属在绝缘保护层710上形成与第一多晶硅610、第二多晶硅620连接的栅电极。

在一个实施例中，第一阱区300通过外围通孔与第二横向阱区520连接，作为碳化硅MOSFET的源极。

本申请实施例还提供了一种碳化硅MOSFET的制备方法，参见图2所示，本实施例中的制备方法包括步骤S101至步骤S113。

在步骤S101中，在所述碳化硅衬底上形成碳化硅外延层。

其中，所述碳化硅外延层与所述碳化硅衬底均掺杂有第一类型掺杂离子，且所述碳化硅外延层的掺杂浓度小于所述碳化硅衬底的掺杂浓度。

在步骤S102中，在所述碳化硅外延层形成掺杂有第二类型掺杂离子的阱区掺杂层，并在所述阱区掺杂层上形成第一刻蚀掩膜层，其中，所述第一刻蚀掩膜层上设有多个沟槽。

结合图3所示，碳化硅外延层200设于碳化硅衬底100上，此时，碳化硅外延层200与碳化硅衬底100均掺杂有第一类型掺杂离子，其中，碳化硅外延层200的掺杂浓度小于碳化硅衬底100的掺杂浓度，阱区掺杂层330设于碳化硅外延层200上，第一刻蚀掩膜层340设于阱区掺杂层330上，且第一刻蚀掩膜层340上设有多个沟槽。

具体的，可以通过外延或者离子注入的方式在碳化硅外延层200上表面形成阱区掺杂层330，然后由光刻胶进行选择性刻蚀形成多个沟槽，多个沟槽呈阵列排列，相邻的沟槽之间的距离相同，多个沟槽的尺寸相同。

在具体应用中，第二类型掺杂离子与第一类型掺杂离子的类型不同，例如，第二类型掺杂离子为P型掺杂，第一类型掺杂离子的类型为N型掺杂，或者，第二类型掺杂离子为N型掺杂，第一类型掺杂离子的类型为P型掺杂。

在一个实施例中，碳化硅外延层200与碳化硅衬底100中掺杂的第一类型掺杂离子可以为N型掺杂离子，例如，铝离子、硼离子等。

在一个实施例中，第一阱区300和第二阱区500中掺杂的第二类型掺杂离子可以为P型掺杂离子，例如，磷离子、氮离子等。

在一个实施例中，第一刻蚀掩膜层340可以为氮化硅层，通过光刻胶对该氮化硅层进行选择性刻蚀，可以在该氮化硅层上形成多个沟槽。

在步骤S103中，在所述第一刻蚀掩膜层上的每个所述沟槽的侧壁形成缓冲层。

结合图4所示，通过在第一刻蚀掩膜层340上每个沟槽内形成缓冲层350，用于为后续的刻蚀工艺提供保护，避免刻蚀液对阱区掺杂层330中的非刻蚀区域产生影响。

在一个实施例中，在步骤S103中，在所述第一刻蚀掩膜层上的每个所述沟槽的侧壁形成缓冲层，包括：

步骤S103-1：在所述第一刻蚀掩膜层上沉积二氧化硅作为预缓冲层；

步骤S103-2：对所述预缓冲层进行干法刻蚀，以在每个沟槽的内壁形成缓冲层。

具体的，可以先通过在第一刻蚀掩膜层340上沉积二氧化硅形成预缓冲层，然后对预缓冲层进行无掩膜层干法刻蚀，去除第一刻蚀掩膜层340上表面的二氧化硅，从而在每个沟槽内形成未填充的孔，此时每个沟槽的内壁均可以形成未被刻蚀的二氧化硅作为缓冲层350，具体参见图4所示。

在步骤S104中，在所述第一刻蚀掩膜层上的每个所述沟槽内形成氮化硅填充层，并在所述第一刻蚀掩膜层上沉积金属掩膜层。

在本实施例中，结合图5所示，可以采用光刻胶作为掩膜，然后沉积氮化硅以在每个沟槽内形成氮化硅填充层360，或者按照沉积氮化硅、刻蚀氮化硅的顺序在每个沟槽内形成氮化硅填充层360，并在形成氮化硅填充层360后在第一刻蚀掩膜层340上沉积金属掩膜层370。

在一个实施例中，在步骤S104中，在所述第一刻蚀掩膜层上的每个所述沟槽内填充氮化硅，并在所述第一刻蚀掩膜层上沉积金属掩膜层，包括：

步骤S104-1：在所述第一刻蚀掩膜层上沉积氮化硅形成氮化硅层，并对所述氮化硅层进行刻蚀直至所述沟槽侧壁的缓冲层与所述填充孔内的氮化硅齐平；

步骤S104-2：在所述第一刻蚀掩膜层上沉积金属形成金属掩膜层。

在本实施例中，通过在第一刻蚀掩膜层340上沉积氮化硅形成氮化硅层，该氮化硅层不仅填充于缓冲层350所形成的填充孔中，而且还存在于第一刻蚀掩膜层以及缓冲层350上，通过无掩膜干法刻蚀，直至露出缓冲层350的上表面，然后在第一刻蚀掩膜层340沉积金属掩膜层。

在一个实施例中，可以通过在第一刻蚀掩膜层340上沉积金属镍形成金属镍层作为金属掩膜层370。

在一个实施例中，金属掩膜层370的厚度可以为1-5um。

在步骤S105中，对所述金属掩膜层、所述第一刻蚀掩膜层、所述缓冲层以及所述氮化硅进行选择性刻蚀，以裸露出预设的第一阱区区域，其中，所述第一阱区区域的中央位置由所述氮化硅填充层覆盖。

在本实施例中，结合图6所示，通过对金属掩膜层370进行选择性刻蚀可以裸露出预设的第一阱区区域，例如图6中的第一刻蚀区域401和第二刻蚀区域402，该第一阱区区域围绕氮化硅填充层360设置，此时氮化硅填充层360可以作为后续的刻蚀掩膜。

在具体应用中，可以通过在金属掩膜层370上形成光刻胶定义出第一阱区区域，然后对金属掩膜层370进行干法刻蚀，分别露出其覆盖的氮化硅填充层360和缓冲层350，由于缓冲层350为二氧化硅，可以先在光刻胶的保护下进行氮化硅的湿法腐蚀，以腐蚀掉暴露的氮化硅填充层360，然后进行二氧化硅的湿法腐蚀工艺，由于光刻胶和氮化硅填充层360的保护，同样腐蚀掉暴露的二氧化硅得到如图6所示的结构。

进一步地，可以通过在氢氟酸腐蚀二氧化硅的过程中同样腐蚀掉部分金属掩膜层370，而且采用氢氟酸可以避免其与阱区掺杂层330发生反应，保护阱区掺杂层330不受影响。

在步骤S106中，对所述第一阱区区域进行刻蚀，形成阱区深槽，其中，所述阱区深槽的深度大于所述阱区掺杂层的深度。

在本实施例中，结合图7所示，采用步骤S105中暴露的氮化硅填充层360作为掩膜，对第一阱区区域进行刻蚀形成阱区深槽（第一深槽411和第二深槽412），该阱区深槽围绕暴露的氮化硅填充层360，且阱区深槽的深度大于阱区掺杂层330的深度。

在一个实施例中，第一深槽411和第二深槽412的底面与阱区掺杂层330的下表面之间的距离小于阱区掺杂层330的厚度。

在步骤S107中，在所述阱区深槽以及所述金属掩膜层上形成注入阻挡层。

结合图8所示，在阱区深槽内填充注入阻挡材料，以形成注入阻挡层380，该注入阻挡层380不仅填充于阱区深槽内，还覆盖于金属掩膜层370上。

在一个实施例中，注入阻挡材料可以为二氧化硅。

在步骤S108中，对所述注入阻挡层进行刻蚀，以裸露出第一阱区掺杂区域和第二阱区掺杂区域。

结合图9所示，可以通过光刻胶定义注入阻挡层380的刻蚀区域，然后对注入阻挡层380进行刻蚀，从而裸露出第一阱区掺杂区域（参见图9中的第一掺杂区域381和第二掺杂区域382）以及第二阱区掺杂区域（参见图9中的第三掺杂区域383）。

具体的，第一阱区掺杂区域位于碳化硅外延层200表面，第二阱区掺杂区域位于阱区掺杂层330表面。

在一个实施例中，在步骤S108中，对所述注入阻挡层进行刻蚀，以裸露出第一阱区掺杂区域和第二阱区掺杂区域，包括：

步骤S108-1：对所述阱区深槽内的注入阻挡层进行刻蚀，形成所述第一阱区掺杂区域，其中，所述氮化硅填充层两侧的第一阱区掺杂区域的宽度相等；

步骤S108-2：对所述金属掩膜层上的注入阻挡层以及所述第一刻蚀掩膜层进行刻蚀，以在所述阱区掺杂层上形成所述第二阱区掺杂区域。

在本实施例中，通过对阱区深槽内的注入阻挡层380进行刻蚀，在氮化硅填充层360的两侧裸露出第一阱区掺杂区域，且其两侧的第一阱区掺杂区域的宽度相等，同时由光刻胶定义出第二阱区掺杂区域的位置，对金属掩膜层370、注入阻挡层380以及第一刻蚀掩膜层350进行刻蚀，以在阱区掺杂层330上形成第二阱区掺杂区域。

在步骤S109中，在所述第一阱区掺杂区域和所述第二阱区掺杂区域注入第二类型掺杂离子，以在所述碳化硅外延层中形成第一横向阱区，在所述阱区掺杂层形成第二纵向阱区，其中，所述第一横向阱区与所述第二纵向阱区的掺杂浓度大于所述阱区掺杂层的掺杂浓度。

结合图10所示，在注入阻挡层380的遮盖下，向第一阱区掺杂区域注入第二类型掺杂离子，从而在碳化硅外延层200中形成第一横向阱区310，在第二阱区掺杂区域内注入第二类型掺杂离子，从而在阱区掺杂层330内形成第二纵向阱区510，其中，第一横向阱区310和第二纵向阱区510的掺杂浓度大于阱区掺杂层330的掺杂浓度。

在一个实施例中，向第一阱区掺杂区域和第二阱区掺杂区域注入的第二类型掺杂离子可以为铝离子。

在一个实施例中，步骤S109中，在所述阱区掺杂层形成第二纵向阱区，包括：通过所述第二阱区掺杂区域向所述阱区掺杂层注入第二类型掺杂离子以形成所述第二纵向阱区，其中，所述第二纵向阱区的深度大于所述阱区掺杂层的深度。

具体的，结合图10所示，通过第二阱区掺杂区域向阱区掺杂层330注入第二类型掺杂离子，从而在阱区掺杂层330以及碳化硅外延层200中形成第二纵向阱区510，该第二纵向阱区510将阱区掺杂层330分割为尺寸相同的第二横向阱区520，并且其深度大于阱区掺杂层330的深度。

在步骤S110中，清除所述注入阻挡层和所述缓冲层得到第一阱区和第二阱区。

其中，所述第一阱区包括所述第一横向阱区和第一纵向阱区，所述第一横向阱区与所述第一纵向阱区组成掺杂有第二类型掺杂离子的T型结构，所述第二阱区包括两个第二横向阱区和一个所述第二纵向阱区，两个所述第二横向阱区设置于所述第二纵向阱区两侧。

在本实施例中，结合图11所示，清除注入阻挡层380、氮化硅填充层360、缓冲层350以及第一刻蚀掩膜层340后，对器件进行退火处理，得到第一阱区和第二阱区，其中，第一阱区包括第一横向阱区310和第一纵向阱区320，第一横向阱区310与第一纵向阱区320组成掺杂有第二类型掺杂离子的T型结构，该T型结构在器件中为倒T型设置，其底边（即第一横向阱区310）与碳化硅外延层200接触，其凸起结构（即第一纵向阱区320）与绝缘保护层710接触，且第一横向阱区310的掺杂浓度大于第一纵向阱区320的掺杂浓度。

第二阱区包括两个第二横向阱区520和一个第二纵向阱区510，两个第二横向阱区520设置于第二纵向阱区510两侧，且第二纵向阱区510的掺杂浓度大于第二横向阱区520的掺杂浓度。

在步骤S111中，向所述第二横向阱区注入第一类型掺杂离子，并沉积碳膜后退火处理，以在所述第二横向阱区上形成源区。

在本实施例中，可以通过光刻胶覆盖露出第二横向阱区520的区域，然后向第二横向阱区520注入第一类型掺杂离子，然后去掉光刻胶后，采用碳膜覆盖整个器件，在碳膜保护在对器件进行退火处理，从而在第二横向阱区520上形成源区810，参见图12所示。通过碳膜覆盖器件，可以避免退火过程中存在碳化硅失配导致硅悬挂键。

进一步地，步骤S109中，第一横向阱区310中掺杂有第二类型掺杂离子，在退火情况下，第二类型掺杂离子可以扩散至第一纵向阱区320，使得第一纵向阱区320中的阱区掺杂层330与碳化硅外延层200之间的竖向结构掺杂第二类型掺杂离子。

在步骤S112中，沉积栅极氧化材料形成第一栅氧化层和第二栅氧化层，所述第一栅氧化层和所述第二栅氧化层呈凹形结构，且分别设置于所述第一纵向阱区的两侧。

结合图13所示，通过在第一阱区所形成的沟槽内沉积栅极氧化材料或者氧化身侧底部和侧壁，可以在第一阱区中的第一纵向阱区320两侧分别形成凹形结构的第一栅氧化层410和第二栅氧化层420。参见图13所示，第二横向阱区520与第一横向阱区310分别设于第一栅氧化层410的底边和侧边。

在一个实施例中，第一纵向阱区320设于第一横向阱区310的轴中线位置，以第一纵向阱区320为中轴线，其两侧的第一横向阱区310的宽度相同，且其两侧的第一横向阱区310的宽度小于其两侧的栅氧化层（第一栅氧化层410和第二栅氧化层420）的宽度。

在步骤S113中，沉积多晶硅在所述第一栅氧化层和所述第二栅氧化层的凹区内分别形成第一多晶硅和第二多晶硅，并在所述第一多晶硅和所述第二多晶硅上形成绝缘保护层。

在本实施例中，结合图13所示，通过沉积多晶硅材料，分别在第一栅氧化层410的凹区内形成第一多晶硅，在第二栅氧化层420的凹区内形成第二多晶硅。

在本实施例中，结合图14所示，通过沉积绝缘材料在第一多晶硅610和第二多晶硅620上形成绝缘保护层710。

具体的，第一横向阱区310设于第一栅氧化层410的底边，其宽度小于第一栅氧化层410的底边长度，第二横向阱区520设于第一栅氧化层410的侧边，第一栅氧化层410的一个拐角设于第一横向阱区310与第二横向阱区520之间，第二横向阱区520的厚度小于第一栅氧化层410侧边的长度，此时，第一横向阱区310与第二纵向阱区510之间形成耗尽，通过夹断第一栅氧化层410拐角处的电场，可以减小电场强度对其拐角处栅氧的影响，达到保护栅氧化层、防止其被击穿的效果。

进一步地，在一个实施例中，对绝缘保护层710进行选择性刻蚀以形成多个接触孔，分别露出第二横向阱区520、多晶硅（第一多晶硅610和第二多晶硅620）以及第一阱区300，然后通过沉积金属并对金属刻蚀处理使得多晶硅连接栅极电极，第一阱区300通过外围金属走线连接第二横向阱区520，作为碳化硅MOSFET的源极。

本发明提供的一种碳化硅MOSFET及其制备方法，通过在第一栅氧化层和第二栅氧化层的两侧分别形成第一阱区和第二阱区，第一阱区中的第一横向阱区与第一纵向阱区组成掺杂有第二类型掺杂离子的T型结构，且第一横向阱区的掺杂浓度大于第一纵向阱区的掺杂浓度，第二阱区中的两个第二横向阱区设置于第二纵向阱区两侧，且第二纵向阱区的掺杂浓度大于第二横向阱区的掺杂浓度，从而保证了MOSFET的耗尽长度，确保其完全耗尽，实现了对沟槽拐角处的电场强度的削弱，提升了碳化硅MOSFET的稳定性。

所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各掺杂区区的划分进行举例说明，实际应用中，可以根据需要而将上述功能区分配由不同的掺杂区完成，即将所述装置的内部结构划分成不同的掺杂区，以完成以上描述的全部或者部分功能。

实施例中的各掺杂区可以集成在一个功能区中，也可以是各个掺杂区单独物理存在，也可以两个或两个以上掺杂区集成在一个功能区中，上述集成的功能区既可以采用同种掺杂离子实现，也可以采用多种掺杂离子共同实现。另外，各掺杂区的具体名称也只是为了便于相互区分，并不用于限制本申请的保护范围。上述器件的制备方法中的中掺杂区的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

以上所述实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。

Claims (10)

1.一种碳化硅MOSFET的制备方法，其特征在于，所述制备方法包括：

在碳化硅衬底上形成碳化硅外延层，其中，所述碳化硅外延层与所述碳化硅衬底均掺杂有第一类型掺杂离子，且所述碳化硅外延层的掺杂浓度小于所述碳化硅衬底的掺杂浓度；

在所述碳化硅外延层形成掺杂有第二类型掺杂离子的阱区掺杂层，并在所述阱区掺杂层上形成第一刻蚀掩膜层，其中，所述第一刻蚀掩膜层上设有多个沟槽；

在所述第一刻蚀掩膜层上的每个所述沟槽的侧壁形成缓冲层；

在所述第一刻蚀掩膜层上的每个所述沟槽内形成氮化硅填充层，并在所述第一刻蚀掩膜层上沉积金属掩膜层；

对所述金属掩膜层、所述第一刻蚀掩膜层、所述缓冲层以及所述氮化硅进行选择性刻蚀，以裸露出预设的第一阱区区域，其中，所述第一阱区区域的中央位置由所述氮化硅填充层覆盖；

对所述第一阱区区域进行刻蚀，形成阱区深槽，其中，所述阱区深槽的深度大于所述阱区掺杂层的深度；

在所述阱区深槽以及所述金属掩膜层上形成注入阻挡层；

对所述注入阻挡层进行刻蚀，以裸露出第一阱区掺杂区域和第二阱区掺杂区域；

在所述第一阱区掺杂区域和所述第二阱区掺杂区域注入第二类型掺杂离子，以在所述碳化硅外延层中形成第一横向阱区，在所述阱区掺杂层形成第二纵向阱区，其中，所述第一横向阱区与所述第二纵向阱区的掺杂浓度大于所述阱区掺杂层的掺杂浓度；

清除所述注入阻挡层和所述缓冲层得到第一阱区和第二阱区，其中，所述第一阱区包括所述第一横向阱区和第一纵向阱区，所述第一横向阱区与所述第一纵向阱区组成掺杂有第二类型掺杂离子的T型结构，所述第二阱区包括两个第二横向阱区和一个所述第二纵向阱区，两个所述第二横向阱区设置于所述第二纵向阱区两侧；

向所述第二横向阱区注入第一类型掺杂离子，并沉积碳膜后退火处理，以在所述第二横向阱区上形成源区；

沉积栅极氧化材料形成第一栅氧化层和第二栅氧化层，所述第一栅氧化层和所述第二栅氧化层呈凹形结构，且分别设置于所述第一纵向阱区的两侧；其中，所述第二横向阱区与所述第一横向阱区分别设于所述第一栅氧化层的底边和侧边；

沉积多晶硅在所述第一栅氧化层和所述第二栅氧化层的凹区内分别形成第一多晶硅和第二多晶硅，并在所述第一多晶硅和所述第二多晶硅上形成绝缘保护层，其中，所述绝缘保护层还覆盖于所述第一纵向阱区的表面。

2.如权利要求1所述的制备方法，其特征在于，所述在所述第一刻蚀掩膜层上的每个所述沟槽的侧壁形成缓冲层，包括：

在所述第一刻蚀掩膜层上沉积二氧化硅作为预缓冲层；

对所述预缓冲层进行干法刻蚀，以在每个沟槽的内壁形成缓冲层。

3.如权利要求1所述的制备方法，其特征在于，所述在所述第一刻蚀掩膜层上的每个所述沟槽内填充氮化硅，并在所述第一刻蚀掩膜层上沉积金属掩膜层，包括：

在所述第一刻蚀掩膜层上沉积氮化硅形成氮化硅层，并对所述氮化硅层进行刻蚀直至所述沟槽侧壁的缓冲层与填充孔内的氮化硅齐平；

在所述第一刻蚀掩膜层上沉积金属形成金属掩膜层。

4.如权利要求1所述的制备方法，其特征在于，所述对所述注入阻挡层进行刻蚀，以裸露出第一阱区掺杂区域和第二阱区掺杂区域，包括：

对所述阱区深槽内的注入阻挡层进行刻蚀，形成所述第一阱区掺杂区域，其中，所述氮化硅填充层两侧的第一阱区掺杂区域的宽度相等；

对所述金属掩膜层上的注入阻挡层以及所述第一刻蚀掩膜层进行刻蚀，以在所述阱区掺杂层上形成所述第二阱区掺杂区域。

5.如权利要求1所述的制备方法，其特征在于，所述在所述阱区掺杂层形成第二纵向阱区，包括：

通过所述第二阱区掺杂区域向所述阱区掺杂层注入第二类型掺杂离子以形成所述第二纵向阱区，其中，所述第二纵向阱区的深度大于所述阱区掺杂层的深度。

6.如权利要求1所述的制备方法，其特征在于，所述第一横向阱区的深度大于所述第一纵向阱区的宽度。

7.如权利要求6所述的制备方法，其特征在于，所述第一横向阱区的宽度小于所述第一栅氧化层的凹区宽度。

8.如权利要求1所述的制备方法，其特征在于，所述第二纵向阱区的深度大于所述第二横向阱区的深度。

9.如权利要求1所述的制备方法，其特征在于，所述源区的上表面与所述第二纵向阱区的上表面齐平。

10.一种碳化硅MOSFET，其特征在于，所述碳化硅MOSFET由如权利要求1-9任一项所述的制备方法制备。

Images