[go: up one dir, main page]

CN114420653B - 一种mtc可控硅模块封装结构及其封装方法 - Google Patents

一种mtc可控硅模块封装结构及其封装方法 Download PDF

Info

Publication number
CN114420653B
CN114420653B CN202210328798.7A CN202210328798A CN114420653B CN 114420653 B CN114420653 B CN 114420653B CN 202210328798 A CN202210328798 A CN 202210328798A CN 114420653 B CN114420653 B CN 114420653B
Authority
CN
China
Prior art keywords
welding
abutting
polar
silicon controlled
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210328798.7A
Other languages
English (en)
Other versions
CN114420653A (zh
Inventor
王伟格
金加晋
王稚程
赵廷唯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Neil Semiconductor Shandong Co ltd
Original Assignee
Neil Semiconductor Shandong Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Neil Semiconductor Shandong Co ltd filed Critical Neil Semiconductor Shandong Co ltd
Priority to CN202210328798.7A priority Critical patent/CN114420653B/zh
Publication of CN114420653A publication Critical patent/CN114420653A/zh
Application granted granted Critical
Publication of CN114420653B publication Critical patent/CN114420653B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85053—Bonding environment
    • H01L2224/8509—Vacuum
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/858—Bonding techniques
    • H01L2224/85801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/858—Bonding techniques
    • H01L2224/8584—Sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明公开了一种MTC可控硅模块封装结构及其封装方法，涉及半导体技术领域，其封装结构包括：底座、硅胶保护层、极性S型导线、辅助支架以及外壳；底座上表面设置有固定模块内组件，固定模块内组件包括芯片；硅胶保护层，覆盖在芯片上；PCB导电铜箔线路板通过S型支撑件固定在芯片正上方；极性S型导线，两端均连接有固态锡片；辅助支架，其包括弹性弧片以及固定在弹性弧片两端的抵触套设件，抵触套设件上具有供极性S型导线穿过的套设孔。本发明抵触套设件能对融化固态锡片进行“整形”使得焊点形成圆台状，且其在冷却过程中不仅能形成保温层包覆在焊点外侧，防止焊点脱离或开裂，而且还能将液化锡中气泡排出，焊接空洞率小。

Description

一种MTC可控硅模块封装结构及其封装方法
技术领域
本发明涉及半导体技术领域，具体为一种MTC可控硅模块封装结构及其封装方法。
背景技术
可控硅是可控硅整流元件的简称，是一种具有三个PN结的四层结构的大功率半导体器件，亦称为晶闸管，具有体积小、结构相对简单、功能强等特点，是比较常用的半导体器件之一。
目前可控硅封装时，由于可控硅模块整体都比较小巧，在实现焊接各元器件之间导线时，容易使得导线焊点的空洞率大，焊点强度低，易造成开裂或焊点脱落，导致封装质量不好，对使用过程中元器件散热、导通等都有不同程度的影响。
发明内容
本发明的目的在于：提供一种MTC可控硅模块封装结构及其封装方法，以解决上述背景技术中提出在可控硅封装时，由于可控硅模块整体都比较小巧，在实现焊接各元器件之间导线时，容易使得导线焊点的空洞率大，焊点强度低，易造成开裂或焊点脱落，影响产品的品质的问题。
为实现上述目的，本发明采用如下技术方案：
本发明提供的一种MTC可控硅模块封装结构，包括：
底座，上表面设置有固定模块内组件，该固定模块内组件包括芯片；
硅胶保护层，覆盖在所述芯片上；
PCB导电铜箔线路板，通过S型支撑件固定在芯片正上方；
极性S型导线，两端均连接有固态锡片；
辅助支架，其包括弹性弧片以及固定在弹性弧片两端的抵触套设件，所述抵触套设件上具有供极性S型导线穿过的套设孔，且两个所述抵触套设件分别套设在所述极性S型导线两端并分别抵触于PCB导电铜箔线路板与芯片焊接处；
外壳，装配在底座上。
进一步地，两个抵触套设件相背的一端具有相互平行的抵触面一。
进一步地，所述套设孔包括大于固态锡片体积的矩形孔以及与极性S型导线间隙配合的通孔。
进一步地，所述矩形孔的横截面呈正方形，且所述矩形孔远离通孔一侧的四条边位置处均设置有斜面一，所述斜面一朝向通孔一侧倾斜，所述矩形孔的内部设置有活动组件，所述活动组件包括能沿斜面一滑动的活动单体，所述活动单体具有与斜面一相互适配的斜面二、与相邻活动单体贴合的两个贴合面以及远离通孔一侧并与抵触边一相互平行的抵触面二，所述活动单体背离斜面二的一侧设置有挤压槽；
四个活动单体的挤压槽合围形成圆台腔。
进一步地，所述圆台腔的顶面与极性S型导线横截面相适配。
进一步地，所述抵触套设件包括两个相互铰接的铰接块，两个所述铰接块远离其铰接轴的一侧设置有锁紧器。
一种MTC可控硅模块封装结构的封装方法，包括如下步骤：
S1：使用石墨模具将可控硅模块零件装配；
S2：将辅助支架的两个抵触套设件分别装配在极性S型导线的两端，并滑动四个活动单体使得固态锡片位于四个活动单体之间后，按压弹性弧片以使两个抵触套设件的抵触面一分别抵触于PCB导电铜箔线路板与芯片焊接处；
S3：使用真空焊接烧结炉，在抵达焊接温度时，并维持炉内高压，在保持高温高压情况下进行焊接；
S4：焊接完成后，取下辅助支架，将外壳与底座进行组装。
进一步地，在S3中在真空焊接烧结炉时，通入保护气体。
进一步地，所述保护气体为氮气。
与现有技术相比，以上一个或多个技术方案存在以下有益效果：
1、本发明使用真空烧结工艺，一次性焊接烧结成型﹐抵达焊接温度时，并维持炉内高压，利用压力将液化锡中的气泡将其排除，在保持高温高压情况下进行焊接烧结,焊接空洞率小，使用固态锡片焊料无助焊剂污染，芯片上覆盖硅胶保护层增加机械保护，加强散热降低芯片结温﹐以提高可靠度，极性S型导线可释放热应力累积以提高可靠度。
2、本发明抵触套设件能对融化固态锡片进行“整形”使得焊点形成圆台状，且其在冷却过程中不仅能形成保温层包覆在焊点外侧，防止焊点脱离或开裂，而且还能将液化锡中气泡排出，焊接空洞率小。
附图说明
构成本发明的一部分的说明书附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。
在附图中：
图1为本发明整体结构示意图；
图2为本发明除去外壳后结构示意图；
图3为本发明辅助支架以及极性S型导线结构示意图；
图4为图3的侧剖结构示意图；
图5为图4的A处局部结构示意图；
图6为本发明抵触套设件以及极性S型导线结构示意图；
图7为本发明抵触套设件结构示意图；
图8为本发明抵触套设件打开后结构示意图。
图中：
1、底座；2、固定模块内组件；3、芯片；4、极性S型导线；5、PCB导电铜箔线路板；6、S型支撑件；7、固态锡片；8、弹性弧片；9、套设件；10、套设孔；11、矩形孔；12、通孔；13、斜面一；14、活动单体；15、斜面二；16、贴合面；17、抵触面一；18、抵触面二；19、挤压槽；20、圆台腔；91、铰接块；21、外壳。
具体实施方式
为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。
需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本申请中，术语“上”、“下”、“左”、“右”、“前”、“后”、“顶”、“底”、“内”、“外”、“中”、“竖直”、“水平”、“横向”、“纵向”等指示的方位或位置关系为基于附图所示的方位或位置关系。这些术语主要是为了更好地描述本申请及其实施例，并非用于限定所指示的装置、元件或组成部分必须具有特定方位，或以特定方位进行构造和操作。
并且，上述部分术语除了可以用于表示方位或位置关系以外，还可能用于表示其他含义，例如术语“上”在某些情况下也可能用于表示某种依附关系或连接关系。对于本领域普通技术人员而言，可以根据具体情况理解这些术语在本申请中的具体含义。
此外，术语“安装”、“设置”、“设有”、“连接”、“相连”、“套接”应做广义理解。例如，可以是固定连接，可拆卸连接，或整体式构造；可以是机械连接，或电连接；可以是直接相连，或者是通过中间媒介间接相连，又或者是两个装置、元件或组成部分之间内部的连通。对于本领域普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
请参阅图1至图8，本发明提供一种MTC可控硅模块封装结构，包括：底座1，上表面设置有固定模块内组件2，该固定模块内组件2包括芯片3；硅胶保护层，覆盖在芯片3上；PCB导电铜箔线路板5，通过S型支撑件6固定在芯片3正上方；极性S型导线4，两端均连接有固态锡片7；辅助支架，其包括弹性弧片8以及固定在弹性弧片8两端的抵触套设件9，抵触套设件9上具有供极性S型导线4穿过的套设孔10，且两个抵触套设件9分别套设在极性S型导线4两端并分别抵触于PCB导电铜箔线路板5与芯片3焊接处；外壳21，装配在底座1上。
芯片3上覆盖硅胶保护层增加了机械保护，加强散热降低芯片3结晶，进而提高了可靠度。
辅助支架的设置，在装配时，按压弹性弧片8使得弹性弧片8发生形变，进而使得弹性弧片8两端的抵触套设件9分别抵触于PCB导电铜箔线路板5与芯片3焊接处，进而将极性S型导线4的端部的固态锡片7固定在PCB导电铜箔线路板5与芯片3焊接处，对固态锡片7进行定位，而极性S型导线4可释放热应力累积提高可靠性。
进一步地，两个抵触套设件9相背的一端具有相互平行的抵触面一17。提高了定位的稳定性。
进一步地，套设孔10包括大于固态锡片7体积的矩形孔11以及与极性S型导线4间隙配合的通孔12。矩形孔11起到了保温层的作用，在冷却时，防止固态锡片7外层与固态锡片7内部内部冷却的温度梯度降温过大，导致焊点出现裂缝。
进一步地，矩形孔11的横截面呈正方形，且矩形孔11远离通孔12一侧的四条边位置处均设置有斜面一13，斜面一13朝向通孔12一侧倾斜，矩形孔11的内部设置有活动组件，活动组件包括能沿斜面一13滑动的活动单体14，活动单体14具有与斜面一13相互适配的斜面二15、与相邻活动单体14贴合的两个贴合面16以及远离通孔12一侧并与抵触面一17相互平行的抵触面二18，活动单体14背离斜面二15的一侧设置有挤压槽19；四个活动单体14的挤压槽19合围形成圆台腔20。未焊接时，活动单体14的抵触面二18高于抵触面一17（如图5），此时活动单体14分离，相邻活动单体14之间具有间隙，固态锡片7卡设在四个活动单体14之间，在高温的条件下，固态锡片7融化，在弹性弧片8弹性作用下，四个活动单体14分别沿着四个对应的斜面一13滑动，当四个活动单体14的贴合面16相互贴合后，形成的圆台腔20会对融化固态锡片进行“整形”使得焊点形成圆台状，一方面在冷却时，四个活动单体14形成保温层包覆在焊点外侧，防止焊点脱离或开裂，另一方面对融化固态锡片进行挤压将液化锡中气泡排出，焊接空洞率小。
进一步地，圆台腔20的顶面与极性S型导线4横截面相适配。将极性S型导线4端部进行束缚，防止极性S型导线4端部的热应力对焊接造成拉扯。
进一步地，抵触套设件9包括两个相互铰接的铰接块91，两个铰接块91远离其铰接轴的一侧设置有锁紧器。在焊接完成后，可对辅助支架进行拆除。
还提供一种MTC可控硅模块封装结构的封装方法，包括如下步骤：
S1：使用石墨模具将可控硅模块零件装配；该模具是用于晶圆封装的石墨治具，是一种半导体行业的现有工艺治具，由于半导体应用制程必须在高温洁净无尘环境下作业，石墨成为了最合适的材质，使用高纯度的石墨及极为精密的加工技术，使半导体产业发展与石墨密不可分，是半导体产业极为关键的材料，为真空炉提供专属的晶圆封装石墨治具，主要用于将可控硅模块零件装配以便于后续真空焊接烧结，由于石墨的熔点为3850±50℃，沸点为4250℃，即使经超高温电弧灼烧，重量的损失很小，热膨胀系数也很小，在焊接过程中不造成偏移，有利于保障封装质量。这里的石墨模具属于常规技术，本申请中并未就石墨模具进行更进一步地说明；
S2：将辅助支架的两个抵触套设件9分别装配在极性S型导线4的两端，并滑动四个活动单体14使得固态锡片7位于四个活动单体14之间后，按压弹性弧片8以使两个抵触套设件9的抵触面一17抵触于PCB导电铜箔线路板5与芯片3焊接处；
S3：使用真空焊接烧结炉，在抵达250摄氏度时，维持炉内高压，在保持高温高压情况下进行焊接；
S4：焊接完成后，取下辅助支架，将外壳21与底座1进行组装。
进一步地，在S3中在真空焊接烧结炉时，通入保护气体。
进一步地，保护气体为氮气。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。

Claims (6)

1.一种MTC可控硅模块封装结构，其特征在于，包括：
底座，上表面设置有固定模块内组件，该固定模块内组件包括芯片；
硅胶保护层，覆盖在所述芯片上；
PCB导电铜箔线路板，通过S型支撑件固定在芯片正上方；
极性S型导线，两端均连接有固态锡片；
辅助支架，其包括弹性弧片以及固定在弹性弧片两端的抵触套设件，所述抵触套设件上具有供极性S型导线穿过的套设孔，且两个所述抵触套设件分别套设在所述极性S型导线两端并分别抵触于PCB导电铜箔线路板与芯片焊接处；
外壳，装配在底座上；
两个抵触套设件相背的一端具有相互平行的抵触面一；
所述套设孔包括大于固态锡片体积的矩形孔以及与极性S型导线间隙配合的通孔；
所述矩形孔的横截面呈正方形，且所述矩形孔远离通孔一侧的四条边位置处均设置有斜面一，所述斜面一朝向通孔一侧倾斜，所述矩形孔的内部设置有活动组件，所述活动组件包括能沿斜面一滑动的活动单体，所述活动单体具有与斜面一相互适配的斜面二、与相邻活动单体贴合的两个贴合面以及远离通孔一侧并与抵触面一相互平行的抵触面二，所述活动单体背离斜面二的一侧设置有挤压槽；
四个活动单体的挤压槽合围形成圆台腔；
其中，所述固态锡片的焊接采用真空烧结工艺焊接，一次性焊接烧结成型，在抵达焊接温度时，并维持炉内高压，在保持高温高压情况下进行焊接。
2.根据权利要求1所述的MTC可控硅模块封装结构，其特征在于，所述圆台腔的顶面与极性S型导线横截面相适配。
3.根据权利要求2所述的MTC可控硅模块封装结构，其特征在于，所述抵触套设件包括两个相互铰接的铰接块，两个所述铰接块远离其铰接轴的一侧设置有锁紧器。
4.根据权利要求3所述的MTC可控硅模块封装结构的封装方法，其特征在于，包括如下步骤：
S1：使用石墨模具将可控硅模块零件装配；
S2：将辅助支架的两个抵触套设件分别装配在极性S型导线的两端，并滑动四个活动单体使得固态锡片位于四个活动单体之间后，按压弹性弧片以使两个抵触套设件的抵触面一抵触于PCB导电铜箔线路板与芯片焊接处；
S3：使用真空焊接烧结炉，在抵达焊接温度时，并维持炉内高压，在保持高温高压情况下进行焊接；
S4：焊接完成后，取下辅助支架，将外壳与底座进行组装。
5.根据权利要求4所述的MTC可控硅模块封装结构的封装方法，其特征在于：在S3中在真空焊接烧结炉时，通入保护气体。
6.根据权利要求5所述的MTC可控硅模块封装结构的封装方法，其特征在于：所述保护气体为氮气。
CN202210328798.7A 2022-03-31 2022-03-31 一种mtc可控硅模块封装结构及其封装方法 Active CN114420653B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210328798.7A CN114420653B (zh) 2022-03-31 2022-03-31 一种mtc可控硅模块封装结构及其封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210328798.7A CN114420653B (zh) 2022-03-31 2022-03-31 一种mtc可控硅模块封装结构及其封装方法

Publications (2)

Publication Number Publication Date
CN114420653A CN114420653A (zh) 2022-04-29
CN114420653B true CN114420653B (zh) 2022-07-01

Family

ID=81264095

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210328798.7A Active CN114420653B (zh) 2022-03-31 2022-03-31 一种mtc可控硅模块封装结构及其封装方法

Country Status (1)

Country Link
CN (1) CN114420653B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115767980A (zh) * 2022-11-11 2023-03-07 浙江柳晶整流器有限公司 一种mtc可控硅模块封装结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0513410A1 (de) * 1991-05-15 1992-11-19 IXYS Semiconductor GmbH Leistungshalbleitermodul und Verfahren zur Herstellung eines solchen Moduls
JPH09129797A (ja) * 1995-10-27 1997-05-16 Hitachi Ltd パワー半導体装置
CN202798635U (zh) * 2012-08-10 2013-03-13 祁门县华科电子有限公司 内连式可控硅模块
CN111128941A (zh) * 2019-12-29 2020-05-08 昆山晶佰源半导体科技有限公司 一种igbt模块及其封装方法
CN111490037A (zh) * 2020-05-29 2020-08-04 黄山市阊华电子有限责任公司 一种可控硅模块

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5480727A (en) * 1994-02-03 1996-01-02 Motorola, Inc. Electronic device assembly and method for making
US8592986B2 (en) * 2010-11-09 2013-11-26 Rohm Co., Ltd. High melting point soldering layer alloyed by transient liquid phase and fabrication method for the same, and semiconductor device
CN202167475U (zh) * 2011-07-04 2012-03-14 江苏捷捷微电子股份有限公司 一种金属与塑料混合封装的可控硅封装结构
JP6171586B2 (ja) * 2013-06-04 2017-08-02 富士電機株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0513410A1 (de) * 1991-05-15 1992-11-19 IXYS Semiconductor GmbH Leistungshalbleitermodul und Verfahren zur Herstellung eines solchen Moduls
JPH09129797A (ja) * 1995-10-27 1997-05-16 Hitachi Ltd パワー半導体装置
CN202798635U (zh) * 2012-08-10 2013-03-13 祁门县华科电子有限公司 内连式可控硅模块
CN111128941A (zh) * 2019-12-29 2020-05-08 昆山晶佰源半导体科技有限公司 一种igbt模块及其封装方法
CN111490037A (zh) * 2020-05-29 2020-08-04 黄山市阊华电子有限责任公司 一种可控硅模块

Also Published As

Publication number Publication date
CN114420653A (zh) 2022-04-29

Similar Documents

Publication Publication Date Title
US5219794A (en) Semiconductor integrated circuit device and method of fabricating same
CN100394602C (zh) 电子线路装置及其制造方法
EP0362547B1 (en) Power device with self-centering electrode
KR101956987B1 (ko) 보호 디바이스 및 이를 포함하는 회로 보호 장치
US5371043A (en) Method for forming a power circuit package
JPH113952A (ja) 半導体基板用の多層ハンダ・シール・バンドおよびその方法
CN114420653B (zh) 一种mtc可控硅模块封装结构及其封装方法
KR101977956B1 (ko) 전력반도체 모듈의 제조방법
KR102730548B1 (ko) 양면 냉각형 파워모듈 및 그 제조 방법
WO2003067946A1 (en) Electronic assembly having composite electronic contacts for attaching a package substrate to a printed circuit board
CN110854080A (zh) 一种多引线陶瓷组件封装外壳及其加工方法
CN102881616A (zh) 半导体装置的组装治具和使用其的半导体装置的制造方法
WO2001020673A1 (en) A method of constructing an electronic assembly having an indium thermal couple and an electronic assembly having an indium thermal couple
CN108417501A (zh) 功率模块及其制备方法
US9425602B2 (en) Busbar
US4879589A (en) Hermetic leadless semiconductor device package
KR100343150B1 (ko) 금속터미널을구비하는전력반도체모쥴,전력반도체모쥴의금속터미널제조방법및전력반도체모쥴의제조방법
KR100782293B1 (ko) 전자부품용 패키지의 제조방법 및 전자부품용 패키지
CN117637674A (zh) 一种igbt模块以及生产方法
JPH0447461B2 (zh)
JP2006339174A (ja) 半導体装置
JP2001168252A (ja) 半導体装置およびその製造方法
EP3041040B1 (en) Element housing package and mounting structure provided with same
JP2001217027A (ja) 柱状グリッド配列コネクター
CN221379364U (zh) Dbc基板结构及ipm模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant