[go: up one dir, main page]

CN114373742A - 具有改进形状的电极结构及包括该电极结构的电子器件 - Google Patents

具有改进形状的电极结构及包括该电极结构的电子器件 Download PDF

Info

Publication number
CN114373742A
CN114373742A CN202111191134.2A CN202111191134A CN114373742A CN 114373742 A CN114373742 A CN 114373742A CN 202111191134 A CN202111191134 A CN 202111191134A CN 114373742 A CN114373742 A CN 114373742A
Authority
CN
China
Prior art keywords
annular element
plate
pad
central body
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111191134.2A
Other languages
English (en)
Inventor
F·塞利尼
S·阿多尔诺
D·帕希
M·萨利纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from IT102020000024346A external-priority patent/IT202000024346A1/it
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Publication of CN114373742A publication Critical patent/CN114373742A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/642Capacitive arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/60Capacitors
    • H10D1/68Capacitors having no potential barriers
    • H10D1/692Electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

公开了具有改进形状的电极结构及包括该电极结构的电子器件。一种电极结构,包括:焊盘,由导电材料制成;以及导电条,具有物理地且电气地耦合到焊盘的第一端。焊盘包括在内部限定贯通开口的环形元件。导电条的第一端通过过渡区域物理地且电气地耦合到环形元件,使得当导电条由于热效应而膨胀时,应力通过过渡区域从导电条扩散到环形元件。

Description

具有改进形状的电极结构及包括该电极结构的电子器件
技术领域
本公开涉及电极结构,诸如电极或焊盘,并且涉及包括该电极结构的电子器件。具体地,本公开涉及一种电极,该电极具有能够在其上有效且均匀地分布机械应力从而减少不希望的应力集中的构造。
背景技术
众所周知,电子器件通常存在于大功率电子设备中,这些电子装置使用电绝缘体,即,被设计成确保设置在彼此不同的电势的元件(例如,电极或焊盘)组之间的电绝缘的元件(例如,氧化物层)。
已知电绝缘体的各种示例,例如用于使诸如金的金属的初级电极(或焊盘)与诸如金的金属的次级电极(或焊盘)绝缘。这样的电绝缘体是具有高介电强度(例如,高于400kV/mm)的材料,其可以承受高电场,并且因此可以承受它们之间的高电势差,而不会发生电介质的电击穿(或穿孔)并且不会变得导电。
具体地,插入在初级电极和次级电极之间的电介质材料层(在下文中,电介质层)可用作电绝缘体。一旦已经选择具有其自身的介电常数和其自身的介电强度的电介质层的类型,其厚度(在初级电极与次级电极之间测量的)是施加在电极处的最大偏置值的函数。通常,电极要承受的最大电压差越大,确保电极之间的电绝缘所需的电介质层的厚度越大。
此外,为了衰减(在局部区域中)电场的值,可以采用插入多层电介质堆叠中的介电常数值较高的电介质材料,例如插入在与电极的界面处。其原因在于,在若干材料的堆叠中,场被共享,使得所考虑的材料的介电常数越高,其内的电场就越低。
通常,电介质层通过一个或多个绝缘层(包括例如氧化硅)获得,或者在更专用的情况下,通过具有不同介电常数的电介质材料的适当多层组合物获得,以便适当地调制绝缘层内的电势降和场。
在高功率应用中,通常在电极处具有5-10kV范围内的电势差。通常,为保证其电绝缘而选择的电介质层是氧化硅,然而,氧化硅不能超过与可获得的材料的质量限制和硅晶片的机械加工性有关的限制厚度(例如,约10μm)。
具体地,对于过高厚度的氧化硅,转移到硅晶片的残余机械应力(值约为-300MPa的明显压缩的)的影响会引起变形,例如妨碍晶片在后续工艺步骤中的适当的机械加工性。这实际上造成氧化硅生长中的厚度限制,并因此也造成对最大耐受电压的限制,通常不高于约10kV。
从将耐受电压提高到15-20kV的范围(根据市场可能要求或期望的)的角度来看并且考虑到氧化硅的厚度限制,使用聚合物材料来形成电介质层是一种很有前景的替代方案。在各种聚合物材料中,例如:最适合/最广泛用于电绝缘应用的PSF(聚砜)或PVDF(聚偏二氟乙烯)是光敏聚酰亚胺,诸如PIX(聚苯并双噁唑),具有约3的介电常数和高于400kV/mm的介电强度。
鉴于PIX在低张力烘烤之后具有机械残余应力,这实际上允许克服晶片翘曲的问题,因此可以获得具有更大厚度的电介质层并且能够承受电极之间的更大的最大电压差。
目前,PIX的最大厚度限制(由于聚酰亚胺在器件工艺流程中的集成限制)为约40μm。在这样的厚度条件下,根据市场需求或期望,可以达到约15-20kV的耐压值。
然而,聚合物材料的电介质层和金属电极通常具有彼此不同的相应热膨胀系数(CTE),并且这可能是制造这种电子器件的关键因素。实际上,在电子器件的制造过程中(包括依次形成次级电极、电介质层和初级电极),将形成电子器件的结构会经受多个热循环。
在电介质层具有仅可通过多次连续沉积获得的更大厚度的当前情况下,PIX烘烤的热循环(随着每次沉积)会导致PIX和电极的热膨胀/压缩。电介质层与电极之间的CTE的差异会将在金属与聚合物之间的界面中以及在聚合物本身中引起不可忽略的残余机械应力。
上述应力可能具有诸如导致电介质层的损坏(例如,形成裂缝)的值,结果降低了电绝缘的强度性能。电介质层中的这种裂缝对电子器件是特别有害的,因为它们可能难以在其测试阶段过程中检测到,例如使用EWS(电晶圆分选)技术或者AOI(自动光学检查)技术。
详细地说,PIX具有最大拉伸应力,超过该最大拉伸应力就会开始出现裂缝/机械故障。
具体地,电子器件的更容易受到这种机械应力的区域是PIX与电极(或引线结合焊盘)和相应的金属连接件(例如,连接轨道)直接接触的区域。
发明内容
本公开的目的是提供一种电极结构以及包括该电极结构的电子器件,该电子器件将克服已知技术的缺点。
根据本公开,提供了一种电极结构和包括该电极结构的电子器件。
在至少一个实施例中,提供了一种电极结构,该电极结构包括由导电材料制成的第一焊盘以及具有物理地且电气地耦合到第一焊盘的第一端的导电条。第一焊盘包括在内部限定第一贯通开口的第一环形元件。导电条的第一端通过第一过渡区域物理地且电气地耦合到第一环形元件,使得当导电条由于热效应而膨胀时,应力通过第一过渡区域从导电条传递至第一环形元件。
附图说明
为了更好地理解本发明,现在参照附图,仅通过非限制性示例的方式描述优选实施例,其中:
图1是根据比较例的电极结构的示意性俯视图;
图2A是根据本公开的实施例的旨在减少应力集中的电极结构的示意性俯视图;
图2B是根据本公开的优化实施例的图2A的电极结构的示意性俯视图;
图3是根据本公开的实施例的包括图2A(或图2B)的电极结构的电子器件的沿图2B中所表示的截面线III-III截取的截面图;
图4A-4D是根据本公开的相应实施例的包括图2A的电极结构的图3的电子器件的相应部分的示意性俯视图,为了表示的清楚起见,去除了一些部件;
图4E是根据包括图2A(或图2B)的电极结构的本公开的另一实施例的电子器件的部分的示意性俯视图,为了表示的清晰起见,去除了一些部件;并且
图5是根据本公开的实施例的包括图4E的部分的电子器件的沿图4E中所表示的截面线IV-IV截取的截面图。
具体实施方式
下文中描述的本公开的各个不同实施例共有的元件由相同的参考标号表示。
图1示出了比较例的电极结构2,其包括金属连接件4和电极(或焊盘)6。
金属连接件4具有丝状或条状形状,并且因此沿着其主方向4′延伸;此外,金属连接件4具有连接到电极6的一端4a、以及连接到接合焊盘(未示出,并且与电极6相似)的另一端(未示出,并且与端4a相对)。在金属连接件4的上述端处(即,在电极到条和焊盘到条连接部分中),限定相应的接触区域(在图1中,接触区域8)。当金属连接件4经受热加热过程(在制造过程中和/或在使用过程中)时,金属连接件4沿着所述主方向4′普遍地发生膨胀。
电极6(以及同样地,接合焊盘)在截面视图中具有大致圆形的形状。当在制造过程中和/或使用过程中经受热加热过程时,电极6倾向于从其中心部分6′开始径向地膨胀。
因此,当电极6和金属连接件4被加热时,力F1、F2作用在所述接触区域8处。力F1是由金属连接件4的膨胀引起的并且面向电极6,而力F2是由电极6的膨胀引起的并且面向金属连接件4:因此所述力F1、F2基本上沿着主方向4′作用、彼此平行并且彼此相反。力F1、F2在接触区域8中引起应力集中,并且如果接触区域8中的应力值超过电介质的机械击穿阈值,则导致接触区域8中的电介质层(围绕金属连接4和电极6)的损坏和/或击穿。
针对以上问题的示例解决方案包括减小电介质层的厚度以增大其弹性变形的能力(因此,不会受到损坏),但这会降低其电绝缘的耐受电压的特性。
可替代地,为了减小接触区域8中的应力,可以将该接触区域设计成使得其在截面视图中具有大致梯形的形状,短底部在金属连接件4处而长底部在电极6处;这种构造防止了在电极6与金属连接件4之间的连接中出现尖锐的边缘。图2B示出了在接触区域8中的横向凹部的存在。然而,即使对于所述形状的给定参数范围(例如,在梯形底部的角度),形状本身将部分地有助于减小接触区域8中的应力,但已经发现在所述参数范围之外,进一步减小应力是不够有效的和/或不是解决方案。由于这些原因,因此不可能通过该解决方案任意地减小接触区域8中的应力,并且在一些情况下,使用上述技术可实现的减小在任何情况下都不足以防止电介质层中的损坏(裂缝)。
图2A在由轴线X、Y和Z限定的三轴笛卡尔参考系XYZ中示出了根据本公开的实施例的电极结构1。具体地,图2A在俯视图中(即,在由轴X和Y限定的平面XY中)示出了电极结构1。
电极结构1例如是通过MEMS技术中已知的微机械加工步骤获得的,并且包括电极或焊盘3以及耦合到一个或多个接合焊盘的连接件或导电轨道5;进而,接合焊盘可以耦合到偏置元件,该偏置元件被设计为偏置接合焊盘并且因此偏置电极3。例如,电极3和连接件5由诸如金属(例如,金或铜或铝)或掺杂的多晶硅的导电材料或为此目的设计的一些其他导电材料制成。下文中将参考金属连接件5,但这并不意味着失去一般性。
电极3包括通过连接部分11电耦合在一起的解耦结构和中央本体9。
解耦结构由通过贯通开口13与中央本体9分开的环形元件7构成。在平面XY中,在该示例中,环形元件7具有圆形冠的形状。然而,显然其他形状也是可能的,例如椭圆形或一般曲线形状。
环形元件7由导电轨道形成,该导电轨道由内侧7a和外侧7b界定。内侧7a通过开口13直接面向中央本体9。因此,侧7a、7b限定环形元件7的圆形、椭圆形或一般曲线形状。
中央本体9在解耦结构内(即,在贯通开口13中)延伸并且因此具有面向侧7a的周边9a。换言之,环形元件7完全围绕中央本体9。中央本体9在平面XY中具有大致圆形的形状。然而,其他形状也可以用于中央本体9,其中包括椭圆形、具有倒角的多边形、或一些其他曲线形状。
因此,贯通开口13的形状由内侧7a和中央本体9的周边9a的相应形状来限定和界定。
在一个实施例中,在平面XY中,中央本体9具有第一形心B1,并且环形元件7具有第二形心B2;形心B1、B2基本上彼此重合并且限定电极3的中心15。
中央本体9通过连接部分11机械地且电气地耦合到环形元件7。连接部分11在中央本体9与环形元件之间相对于中心15径向地延伸并且局部地中断贯通开口13。
金属连接件5具有条状形状并且具有沿着方向17(在图2A中,平行于Y轴)的主延伸部。金属连接件5包括沿着方向17彼此相对的第一端5a和第二端(图2A中未示出)。金属连接件5通过所述第一端部5a(因此在下文中也称为耦合端5a)耦合(具体地,在没有任何阻断的情况下直接连接)到环形元件7的第二侧7b。
因此,金属连接件5和环形元件7彼此直接物理接触和电接触。详细地,金属连接件5和环形元件7在接触区域19中连接在一起,该接触区域包括耦合端5a和环形元件7的第一部分7′。此外,环形元件7包括在连接部分11处并且连接至连接部分11的第二部分7″。
在一个实施例中,连接部分11被布置为相对于中心15与接触区域19径向相对。换言之,解耦元件7的第一部分7′和第二部分7′被布置为相对于解耦元件7彼此相对(更详细地,它们沿着主方向17相对于中心15彼此相对)。
因此,可以识别出环形元件7的第一臂20和第二臂21,该第一臂和第二臂是弯曲的(具体地,具有半圆形冠的形状)并且分别在第一部分7′与第二部分7′之间延伸。臂20、21通过第一部分7′在其相应端(或第一临界区域)20a、21a处连接在一起。臂20、21同样通过第二部分7″在另外的相应端(或第二临界区域)20b、21b处连接在一起。第二临界区域20b、21b沿着Y轴与第一临界区域20a、21a相对。本申请人已经发现,临界区域20a、21a、20b、21b是环形元件7在热制造过程或由于使用过程经受最高机械应力集中的区域。
更详细地,第一侧7a和第二侧7b彼此相距沿着轴线X测量的第一长度L1;第一侧7a和第三侧9a彼此相距沿着轴线X测量的第二长度L2;并且具有圆形形状的中央本体9具有等于例如沿着轴线X测量的第三长度L3的直径。在一个实施例中,第二长度L2小于第一长度L1,并且第一长度L1小于第三长度L3。例如,L1介于约10μm与约25μm之间,L2大于或等于5μm,并且L3使得电极3的面积与在设计阶段所要求的或期望的有源电容(在下文中更全面地描述)的值一致;具体地,关系L2<L1<L3适用。
当电极结构1在制造过程中和/或使用过程中经受热处理时,所描述的解耦结构能够使得由于电极结构的热膨胀/压缩而导致的机械应力更好地分布。
实际上,当被加热时,金属连接件5沿主方向17普遍地膨胀,在环形元件7上施加作用在接触区域19上的第一力。第一力基本上沿着主方向17(并且因此平行于轴线Y)作用并且面向电极3(具体地,中心15)。
当被加热时,中央本体9经受径向膨胀,即,增大第三侧9a的周边。因此,中央本体9在环形元件7上施加第二力,该第二力通过连接部分11作用在第二部分7″上。第二力基本平行于轴线Y作用并面向环形元件7(具体地,侧7b)。因此,第一力和第二力基本上彼此平行并且面向相同的方向。
金属连接件5和中央本体9通过环形元件7机械地耦合在一起,这使得第一力和第二力能够解耦并且使得所述力能够基本上彼此平行、一致并且分布在整个环形元件7上。
详细地,第一力和第二力分别从金属连接件5和从中央本体9传递至环形元件7,该环形元件的给定形状使得这些力能够平行于轴线Y和平行于轴线X消散。因此使得由这些力引起的应力能够分布在整个环形元件7上,并且防止在单个区域(例如,接触区域19)中的应力过度集中。具体地,由于第一力和第二力,环形元件7可经历弹性变形,例如从大致圆形形状变为大致椭圆形形状,其中,长半轴平行于轴线X,短半轴平行于轴线Y。因此,环形元件7的变形使得第一力的分布也能够平行于轴线X(以及平行于轴线Z),因此不仅平行于轴线Y。
此外,当电极结构1在制造过程中和/或使用过程中经受加热时,由于环形元件7的热膨胀/压缩而产生第三力和第四力。事实上,环形元件7相对于中心15径向地膨胀/压缩,因此在耦合端5a上施加第三力,并且同样地在连接部分11上施加第四力。第三力大致平行于轴线Y作用并且面向金属连接件5,并且第四力大致平行于轴线Y作用并且面向连接部分11。因此,第三力和第四力基本上彼此平行并且与第一力和第二力平行,并且具有相同的方向并且面向相对于第一力和第二力的相反方向。然而,因为在图2A中第一长度L1远小于第三长度L3,所以第三力和第四力远小于第一力和第二力,并且对接触区域19上的应力以及在连接部分11中的应力没有显著影响。
图2B示出了根据可能的优化实施例的包括电极和连接件的电极结构1。
具体地,在图2B中,接触区域19在平面XY中具有锥形形状并且具有平行于轴线X测量的宽度,该宽度随着其接近中心15而沿着轴线Y增大。换言之,接触区域19在金属连接件5处具有平行于轴线X测得的第一宽度l1,并且在环形元件7处具有平行于轴线X测得的第二宽度l2,其中l2大于l1。例如,在平面XY中,接触区域19具有大致梯形的形状(例如,在金属连接件5处具有短底部并且在环形元件7处具有长底部的等腰梯形的形状)。可替代地,如图2B所示,接触区域19具有第四侧和第五侧19a、19b,这两者都是弯曲的(具体地,具有凹形形状并且限定相应的第一凹部22a)并且平行于轴线X彼此相对:这些弯曲侧是由例如大于或等于约50μm的第一曲率半径r1限定的。
此外,在图2B中,连接部分11和第二部分7″在所述第二临界区域20b、21b处分别具有两个第二凹部22b,这两个第二凹部面向贯通开口13并且在平面XY中具有大致圆形的形状。换言之,环状元件7通过成形为形成为上述第二凹部22b的区域(包括连接部分11和第二部分7″)与中央本体9接合。所述第二凹部至少部分地由小于第一曲率半径r1的第二曲率半径r2限定。例如,第二曲率半径r2可以具有大于或等于约20μm的值。
详细地,第一长度L1(即,内侧7a与外侧7b之间的距离)越小,第一和第二临界区域20a、21a、20b、21b中的应力集中越大。此外,第二曲率半径r2越大,第二临界区域20b、21b中的应力集中越小。此外,第二长度L2(即,第一侧7a和第三侧9a之间的距离)越小,第二曲率半径r2越大,以便减少第二临界区域20b、21b中的应力集中。根据本公开的一个方面,第一长度L1例如介于约10μm与约25μm之间,并且第二长度L2大于或等于约5μm。
如图3所示,电极结构1(无论是根据图2A的实施例还是根据图2B的优化实施例)至少部分地被电介质材料层30包围。例如,电介质层30可以例如由聚合物材料制成,具体是光敏聚酰亚胺,如PIX(聚苯并双噁唑)、PSF(聚砜)、或PVDF(聚偏二氟乙烯)。电介质层30与电极3接触并且至少部分地与金属连接件5接触地延伸。具体地,电介质层30与接触区域19、与环形元件7的第二侧7b、与第二部分7″接触地延伸,并且此外在贯通开口13中延伸以便与侧7a、与侧9a、以及与连接部分11接触。
具体地,图3在由轴线Y、Z限定并且沿图2的截面线III-III截取的平面YZ中的视图中示出了包括电极结构1的电子器件40。具体地,截面线III-III平行于轴线Y并且穿过中心15。
在图3的实施例中,电子器件40包括电容器42。
详细地,电子器件40包括半导体材料(例如,硅)制成的衬底44,该衬底具有沿着轴线Z彼此相对的正面44a和背面44b。
电子器件40进一步包括通过已知工艺(例如,热生长或化学气相沉积(CVD))形成的绝缘层46(例如,氧化硅和/或氮化硅);绝缘层46在衬底44的正面44a上延伸并且具有使衬底44和金属化部48彼此电绝缘的功能。绝缘层46具有沿轴线Z彼此相对的表面46a和表面46b。表面46b与正面44a接触。
电介质层30在表面46a上延伸。
金属化部48和金属化部50至少部分地在电介质层30中延伸。具体地,这些金属化部48、50普遍平行于轴线XY并且沿轴线Z彼此平行地延伸。电介质层30的部分在平行于轴线Z的方向上:在绝缘层46与金属化部48之间;在金属化部48与50之间;以及在金属化50上延伸。金属化部48的一部分形成板48a(次级电极),并且第二金属化部50的一部分形成板50a(初级电极,在使用中向其施加高电压信号)。板48a、50a和插入它们之间的电介质层30的部分形成电容器42。
板48a类似于图2B的电极3并且具有沿轴线Z彼此相对并且例如彼此分开约5μm的距离的表面49a和49b。表面49b通过电介质层30面向第一表面46a。
金属化部48的其他部分形成金属连接件(类似于金属连接5,因此在下文中用相同的附图标记表示)和接合焊盘48b。板48a通过金属连接件5机械和电连接至已知类型的接合焊盘48b。电介质层30完全围绕板48a并且部分地暴露接合焊盘48b,从而使得接合焊盘可以例如通过被设计成为通过已知技术(例如,接线键合技术)获得电连接的电连接元件(未示出,如金属线)耦合到第一低电压偏置元件(未示出,并且在电子器件40外部)。
板50a具有沿轴线Z彼此相对的表面51a和表面51b。板48a、50a平行于轴线Z至少部分地彼此重叠,使得表面51b通过电介质层30面向表面49a。电介质层30至少部分地暴露表面51a,使得第二高电压偏置元件(未示出,并且在电子器件40外部)可以例如通过另外的电连接元件(未示出,并且与之前的电连接元件类似)耦合到板50a,以便将板50a偏置到初级电压V1(相对于例如被设置为0V的衬底44具有高电压)。相反,由第一偏置元件将次级电压V2(相对于衬底44具有低电压)供应至接合焊盘48b,以便偏置板48a。
根据另一实施例(图4A所示),电极48a和焊盘48b都类似于图2B的电极3。
根据另一实施例(未示出),金属化部50类似于根据先前描述的实施例中的一个的金属化部48。
图4A-4C在平面XY中示出了根据各个实施例的金属化部48。然而,很明显,参见图4A-4C所描述的内容同样可以应用于金属化部50。
详细地,这些实施例中的每个实施例使得可以生成相应的有源电容和至少一个相应的寄生电容。有源电容由电介质层30在金属化部48、50之间(或其部分之间)生成,而两个寄生电容由电介质30和绝缘层46分别在金属化部50与衬底44之间以及在金属化部48与衬底44之间产生。
在图4A所示的实施例中,板48a和接合焊盘48b都类似于图2所示的电极3,并且通过金属连接件5彼此物理地且电气地耦合。
在图4B所示的实施例中,板48a和接合焊盘48b都包括类似于(图2A和/或图2B的)环形元件7的解耦元件,并且通过金属连接件5彼此物理地且电气地耦合。板48a和接合焊盘48b均不具有中央本体9或连接部分11(参见图2A和/或图2B)。在该情况下,环形元件7不仅仅执行上述解耦功能,并且其本身限定结构的有源电容。此外,一旦限定了环形元件7的直径(未示出)(所述直径在此是在平行于轴线X的方向上在相对于中心15彼此相对的第二侧7b的极端点之间测量的,并且等于L3+2(L1+L2)),给定所述直径:图4B的板48a和焊盘48b与衬底44的电容耦合小于图4A的类似的电容耦合;并且图4B的板48a和焊盘48b与金属化部50的电容耦合小于图4A的类似的电容耦合。因此,与图4A的情况相比,图4B的板48a(以及同样地,接合焊盘48b)使得可以减小与衬底44的寄生电容和与金属化部50的有源电容两者。
在图4C中所示的实施例中,存在两个板48a、48b,类似于图2中所示的电极3,并且通过金属连接件(类似于金属连接件5)彼此物理地且电气地耦合。详细地,给定环形元件7的相同直径,我们发现:图4C中所示的电极的第一长度L1大于图2中所示的电极3的第一长度L1;图4C中所示的电极的第二长度L2大于图2中所示的电极3的第二长度L2;并且图4C中所示的电极的第三长度L3小于图2中所示的电极3的第三长度L3。给定这些长度,我们发现,图4C的环形元件7具有解耦机械应力(如图2所示)的功能和当耦合到图3的电极50时形成有源电容的功能。此外,再次参见图4C,相应的中央本体9在使用中充当电连接焊盘。
此外很明显,鉴于先前已经讨论的内容,先前呈现的元件的进一步和不同的相互组合是可能的(在此未描述)。
例如,图4D示出了根据另一实施例的在平行于轴线Z的方向上彼此部分重叠的金属化部48和50(插在它们之间的电介质层30未示出)。在图4D中,板48a类似于图4B的板48a(并且因此包括环形元件7并且不具有中央本体9和连接部分11),并且结合焊盘48b是已知类型的并且通过金属连接件5物理地且电气地耦合到板48a。此外,金属化部50的板50a类似于图4C所示的板48a。
具体地,前述板48a、50a的使用和组合使得可以:
(a)降低板48a和板50a与衬底44的寄生电容,其通常保持尽可能低;
(b)在期望系统操作的情况下,将板48a和50a之间的有源电容保持为低;
(c)在板50a中,连接部分11充当用于解耦中央本体9(该中央本体可耦合到该另一电连接元件以作为引线接合区域操作)与环形元件7(该环形元件为板48a提供有源电容)之间的机械应力的另一元件:以此方式,由引线接合工艺(需要或利用施加在该中央本体9上的压力、超声和/或高温)引起的任何可能的机械应力或微损坏不直接作用在环形元件7上,从而降低有源电容的不期望的改变的风险(具体地,板48a和50a之间的相对距离的减小将导致耐受电压的降低)。
通常,彼此面对的两个元件之间的电耦合与其面对的面积成正比:例如,参照板48a、50a,互电容耦合越大,它们彼此面对(或重叠)的越多。上面列出了由此获得的优点a)和b)。
结果,在图4D中,由于板48a和50a的几何形状的这种组合,寄生电容(形成在板48a和衬底44之间的寄生电容和形成在板50a和衬底44之间的寄生电容两者)的值减小。详细地,图4D的实施例使得能够最小化朝向衬底44的寄生电容,因为相应的面对的面积减小了。
图4E示出了该电子器件(在下文中由参考标号140指定并且参见图5更全面地描述)的不同实施例的金属化部148和150。
在图4E中,金属化部148、150被示出为平行于平面XY并且平行于轴线Z部分地重叠(插在它们之间的电介质层130未示出)。该金属化部148形成板148a′和板148a″,这两者类似于图4B的板48a(并且因此包括相应的环形元件7并且不具有相应的中央本体9和相应的连接部分11)并且通过金属连接件(类似于金属连接件5,并且因此由相同的参考号指定)彼此物理地且电气地耦合。可替代地,这些板148a′和148a″类似于图4A或图4C的板板8a。金属化部150形成板150a′和板150a″,两者类似于图4C的板48a并且彼此物理地且电气地解耦。板148a′和150a′至少部分地平行于轴线Z重叠,板148a′和150a′至少部分地平行于轴线Z重叠。例如,板150a′、150a″相互布置为使得相应的第一部分7′彼此面对,并且相应的第二部分7″彼此相对。
更详细地,图5在平行于平面YZ的、沿图4E中所示的截面线IV-IV截取的截面(详细地,平行于轴线Y并且穿过板150a′、150a″的中央本体9)示出了电子器件140。电子器件140提供了相对于彼此集成和串联设置的多个电容器142′、142″,并且包括:衬底144,该衬底类似于衬底44并且具有正面144a;绝缘层146,该绝缘层类似于绝缘层46并且在衬底144的正面144a上延伸;电介质层130,该电介质层类似于电介质层30并且在绝缘层146上延伸;金属化部148,该金属化部在电介质层130中延伸;以及金属化部150,该金属化部在电介质层130上延伸以便在平行于轴线Z的方向上与金属化部148部分地重叠,如之前已经论述的。
板150a′、150a″可以通过已知技术(例如,引线接合技术)例如通过相应的电连接元件(例如,金属线)分别耦合到第一偏置元件和第二偏置元件。此类电连接元件可以直接耦合到板150a′、150a″的中央本体9,使得能够分别在初级电压V1(相对于衬底144具有高电压,例如设定在0V)下和在次级电压V2(相对于衬底144具有低电压)下对板150a′、150a″(具体地,相应的环形元件7)进行偏置。相反,金属化部148完全被电介质层130包围并且是浮置型的。换言之,在使用中,其不被相应的偏置元件直接偏置,而是由于与板150a′、150a″的电容耦合的效应而被偏置。
结果,板148a′、150a′、以及电介质层130的将它们分离的部分形成电容器142a′,板148a″、150a″、以及电介质层130的将它们分离的部分形成电容器142a″。电容器142′、142″被集成在同一个电子器件140中并且相对于彼此串联布置。从电气的观点来看,由于电容器142′、142″的串联连接,与单个有源电容的情况相比,电子器件140可以增加耐受电压。
此外,在板150a′、150a″中,相应的连接部分11充当另外的元件,用于解耦中央本体9与环形元件7(其与板148a′、148a″形成有源电容、并且因此形成电容器142′、142″)之间的机械应力,从而降低了由于引线接合工艺而导致的有源电容的不期望的改变的风险,如之前所描述的。
通过检查根据本公开获得的本公开的特征,其提供的优点是显而易见的。
具体地,电极3的环形元件7使得能够减少电介质层30在接触区域19处的应力集中。该应力是由在电子器件40上进行热循环之后的金属连接件5和电极3的膨胀或收缩(大于电介质层30的膨胀或收缩)引起的。详细地,环形元件7消散上述应力,从而使得由于所述膨胀和/或收缩引起的力在电极3中以均匀的方式分布。换言之,环形元件7减少了电极3中的应力集中,从而防止了过度的局部应力集中(例如,临界区域20a、21a、20b、21b中的高于350MPa的应力)。
例如,假设金属连接件5和电极3由金制成(CTE=14.2e-61/K且Ts=120MPa,其中Ts为拉伸强度)并且电介质层30由PIX制成(CTE=43e-61/K,Ts=167MPa),与使用已知类型的电极的解决方案相比,环形元件7能够使接触区域19上的应力减小约50MPa(例如,接触区域19中的最大应力等于约250MPa)。
因此,降低了在电子器件40的制造过程中或者随后的使用过程中电介质层30被损坏的可能性。
因此,在不必减小平行于轴线Z测量的电介质层30的厚度的情况下,可以降低电介质层30产生裂缝和损坏的风险。这确保了电子器件40的电绝缘和可靠性。
此外,电极3的制造与已知类型的电极的制造类似,并且不需要或依赖于对用于制造电子器件40的过程的进一步修改。
此外,参见图4A-4C所示的电极使得可以获得彼此不同并且可以彼此组合的有源电容和寄生电容,如参见图4D所描述的,以便获得电子器件40的不同等级的性能。
此外,可以获得串联集成到同一电子器件中的电容器142′、142″。这些电容器142′、142″具有改进的电气特性,因为相应的有源电容较少依赖于引线接合工艺,这是由于相应的连接部分11将环形元件7从中央本体9解耦,因此降低了环形元件7由于前述工艺而变形的风险。从电气的观点来看,与图3的实施例相比,电容器142′、142″的集成串联使得可以进一步提高耐受电压。
最后,清楚的是,可以对在此描述和示出的本公开进行修改和变化,而不会由此背离本公开的范围。
具体地,每当在制造金属连接件5和电极3的材料与制造电介质层30的材料之间存在CTE差时,就可以使用电极3,从而在其中一种材料中达到与材料本身的拉伸强度相当的应力值。
此外,电极3可以用于包括它的电子器件的任何金属化部中(例如,也用于与如之前所论述的金属化部48、50不同的金属化部中)。
此外,尽管图5示出了相对于彼此串联的两个电容器142′、142″,但通过在金属化部150中包括更多的板可以增加串联电容器的数量,从而具有增加电子器件140的耐受电压的进一步的优点。
一种电极结构(1)可以被概括为包括:第一焊盘(3),由导电材料制成;以及导电条(5),具有物理地且电气地耦合到第一焊盘(3)的第一端(5a),其特征在于,第一焊盘(3)包括在内部限定第一贯通开口(13)的第一环形元件(7),并且其特征在于,导电条(5)的第一端(5a)通过第一过渡区域(19)物理地且电气地耦合到所述第一环形元件(7),从而使得当导电条(5)经受由于热效应的膨胀时,应力通过第一过渡区域(19)从导电条(5)传递至第一环形元件(7)。
第一过渡区域(19)可具有朝向第一环形元件(7)变宽的锥形形状。
第一过渡区域(19)的锥形形状可由具有大于或等于约50μm的相应曲率半径(r1)的弯曲侧表面界定。
第一焊盘(3)可进一步包括由导电材料制成的第一中央本体(9),该第一中央本体在第一贯通开口(13)中延伸并且在一定距离处至少部分地被第一环形元件(7)包围,第一中央本体(9)和第一环形元件(7)通过与第一过渡区域(19)在直径上相反的第一连接部分(11)物理地且电气地耦合在一起。
导电条(5)可具有沿第一轴线(Y)的主延伸部,第一连接部(11)和第一过渡区域(19)相对于第一中央本体(9)沿所述第一轴线(Y)彼此相对。
第一环形元件(7)在第一过渡区域(19)与第一连接部分(11)之间可具有第一弯曲部分和第二弯曲部分(22b),这两个弯曲部分面向第一中央本体(9)的相对于第一轴线(Y)为镜面的相应侧。
第一中央本体(9)可由通过第一贯通开口(13)直接面向第一环形元件(7)的侧表面的相应部分的其自身的侧表面(9a)在外部界定。
第一环形元件(7)可由各自具有半环形的形状的两个子元件形成,这两个子元件耦合在一起并且相互布置为限定第一贯通开口(13)。
包括电极结构(1)的电子器件(40;140)可被概括为包括:衬底(44;144),具有正面(44a;144a);电介质区域(30,46;130,146),从衬底(44;144)的正面(44a;144a)开始延伸;第一金属化部(48;148),包括第一焊盘(3),在电介质区域(30,46;130,146)中延伸并且形成第一电容器(42;142′)的第一板(48a;148a′);以及第二金属化部(50;150),包括第一电容器(42;142′)的第二板(50a;150a′),在电介质区域(30,46;130,146)上延伸,其中,电介质区域(30,46;130,146)的一部分在第一板(48a;148a′)与第二板(50a;150a′)之间延伸,第一板与第二板之间至少部分地重叠以与电介质区域(30,46;130,146)的所述部分一起形成第一电容器(42;142′)。
第一金属化部(48)还可以包括通过所述导电条(5)耦合到第一板(48a)的接合焊盘(48b),电介质区域(30,46)暴露接合焊盘(48b),使得偏置元件可耦合到接合焊盘(48b)以便以第一电压(V2)偏置第一板(48a),并且其中,第二板(50a)可耦合到另外的偏置元件以便由另外的偏置元件以高于第一电压(V2)的第二电压(V1)偏置。
由导电材料制成的第二焊盘(3)形成第二板(50a),第二焊盘(3)可包括在内部限定第二贯通开口(13)的第二环形元件(7)。
第二板(150a')可由导电材料制成的第二焊盘(3)形成,第二焊盘包括:第二环形元件(7),在内部限定第二贯通开口(13);以及导电材料制成的第二中央本体(9),在第二贯通开口(13)中延伸并且可耦合到偏置元件以便由偏置元件在第一电压(V1)下对第二环形元件(7)进行偏置,其中,第一金属化物部(148)可以是浮置的并且可进一步包括导电材料制成的第三焊盘(3),第三焊盘在电介质区域(130,146)中延伸、形成第三板(148a″),并且可包括在内部限定第三贯通开口(13)的第三环形元件(7),导电条(5)进一步具有与第一端(5a)相反的第二端,第二端通过第三过渡区域(19)物理地且电气地耦合到第三环形元件(7)以便使第一板(148a′)和第三板(148a″)电接触在一起,其中,第二金属化部(150)可进一步包括导电材料制成的第四焊盘(3),第四焊盘在电介质区域(130,146)上延伸并且形成从该第二板(150a′)解耦的第四板(150a″),该第四焊盘(3)包括:第四环形元件(7),在内部限定第四贯通开口(13);以及导电材料制成的第三中央本体(9),该第三中央本体在第四贯通开口(13)中延伸并且可耦合到另外的偏置元件以便由所述另外的偏置元件在第二电压(V2)下对第四环形元件(7)进行偏置,并且其中,电介质区域(130,146)的另一部分在第三板(148a″)与第四板(150a″)之间延伸,第三板和第四板至少部分地彼此重叠以便与电介质区域(130,146)的所述另一部分一起形成与第一电容器(142″)串联布置的第二电容器(142′)。
电介质区域(30、46)可包括聚合物材料制成的电介质层(30)。
上述各种实施例可以组合以提供另外的实施例。根据上述详细描述,可以对实施例做出这些和其他改变。通常,在以下权利要求中,所使用的术语不应被解释为将权利要求限制为在说明书和权利要求中公开的具体实施例,而应被解释为包括所有可能的实施例以及这样的权利要求所赋予的等同物的全部范围。因此,权利要求书不受本公开的限制。

Claims (20)

1.一种电极结构,包括:
第一焊盘,由导电材料制成;以及
导电条,具有第一端,所述第一端物理地且电气地耦合到所述第一焊盘,
其中所述第一焊盘包括第一环形元件,所述第一环形元件在内部限定第一贯通开口,并且
其中所述导电条的所述第一端通过第一过渡区域被物理地且电气地耦合到所述第一环形元件,使得当所述导电条由于热效应而经受膨胀时,应力通过所述第一过渡区域从所述导电条传递至所述第一环形元件。
2.根据权利要求1所述的电极结构,其中所述第一过渡区域具有朝向所述第一环形元件变宽的锥形形状。
3.根据权利要求2所述的电极结构,其中所述第一过渡区域的锥形形状由弯曲侧表面界定,所述弯曲侧表面具有大于或等于约50μm的相应曲率半径。
4.根据权利要求1所述的电极结构,其中所述第一焊盘还包括由导电材料制成的第一中央本体,所述第一中央本体在所述第一贯通开口中延伸并且至少部分地被所述第一环形元件在一定距离处包围,所述第一中央本体和所述第一环形元件通过第一连接部分被物理地且电气地耦合在一起,所述第一连接部分与所述第一过渡区域在直径上相对。
5.根据权利要求4所述的电极结构,其中所述导电条具有沿第一轴线的主延伸部,所述第一连接部和所述第一过渡区域沿所述第一轴线相对于所述第一中央本体彼此相对。
6.根据权利要求5所述的电极结构,其中所述第一环形元件在所述第一过渡区域和所述第一连接部分之间具有第一弯曲部分和第二弯曲部分,所述第一弯曲部分和所述第二弯曲部分面向所述第一中央本体的相对于所述第一轴线为镜面的相应侧。
7.根据权利要求4所述的电极结构,其中所述第一中央本体由所述第一中央本体自身的侧表面在外部界定,所述第一中央本体自身的侧表面通过所述第一贯通开口直接面向所述第一环形元件的侧表面的相应部分。
8.根据权利要求1所述的电极结构,其中所述第一环形元件由两个子元件形成,每个子元件具有半环形的形状,所述两个子元件耦合在一起并且相互布置为限定所述第一贯通开口。
9.一种电子器件,包括:
电极结构,所述电极结构包括:
第一焊盘,由导电材料制成;以及
导电条,具有第一端,所述第一端物理地且电气地耦合到所述第一焊盘,
其中所述第一焊盘包括第一环形元件,所述第一环形元件在内部限定第一贯通开口,并且
其中所述导电条的所述第一端通过第一过渡区域被物理地且电气地耦合到所述第一环形元件,使得当所述导电条由于热效应而经受膨胀时,应力通过所述第一过渡区域从所述导电条传递至所述第一环形元件;
衬底,具有正面;
电介质区域,在所述衬底的所述正面上;
第一金属化部,包括所述第一焊盘,在所述电介质区域中延伸并且形成第一电容器的第一板;以及
第二金属化部,包括所述第一电容器的第二板,在所述电介质区域上延伸,
其中所述电介质区域的一部分在所述第一板与所述第二板之间延伸,所述第一板与所述第二板之间至少部分地重叠,以与所述电介质区域的所述部分一起形成所述第一电容器。
10.根据权利要求9所述的电子器件,其中:
所述第一金属化部还包括接合焊盘,所述接合焊盘通过所述导电条耦合到所述第一板;
所述电介质区域暴露所述接合焊盘,使得偏置元件能够耦合到所述接合焊盘以便以第一电压偏置所述第一板;以及
所述第二板能够耦合到另一个偏置元件,以便由所述另一个偏置元件以高于所述第一电压的第二电压进行偏置。
11.根据权利要求9所述的电子器件,其中由导电材料制成的第二焊盘形成所述第二板,所述第二焊盘包括第二环形元件,所述第二环形元件在内部限定第二贯通开口。
12.根据权利要求9所述的电子器件,其中所述第二板由导电材料制成的第二焊盘形成,所述第二焊盘包括:
第二环形元件,在内部限定第二贯通开口;以及
第二中央本体,由导电材料制成,所述第二中央本体在所述第二贯通开口中延伸并且能够耦合到偏置元件,以便由所述偏置元件以第一电压偏置所述第二环形元件,其中:
所述第一金属化部是浮置的并且还包括导电材料制成的第三焊盘,所述第三焊盘在所述电介质区域中延伸,形成第三板并且包括第三环形元件,所述第三环形元件在内部限定第三贯通开口,所述导电条还具有与所述第一端相反的第二端,所述第二端通过第三过渡区域物理地且电气地耦合至所述第三环形元件,以便将所述第一板和所述第三板电气地接触在一起;
所述第二金属化部还包括由导电材料制成的第四焊盘,所述第四焊盘在所述电介质区域上延伸并且形成从所述第二板电解耦的第四板,所述第四焊盘包括:第四环形元件,在内部限定第四贯通开口;以及由导电材料制成的第三中央本体,所述第三中央本体在所述第四贯通开口中延伸,并且能够耦合到另外的偏置元件,以便由所述另外的偏置元件以第二电压对所述第四环形元件进行偏置;以及
所述电介质区域的另一部分在所述第三板与所述第四板之间延伸,所述第三板与所述第四板至少部分地彼此重叠,以便与所述电介质区域的所述另一部分一起形成与所述第一电容器串联布置的第二电容器。
13.根据权利要求9所述的电子器件,其中所述电介质区域包括由聚合物材料制成的电介质层。
14.根据权利要求9所述的电子器件,其中所述第一过渡区域具有锥形形状,所述锥形形状由具有大于或等于约50μm的相应曲率半径的弯曲侧表面界定。
15.一种电极,包括:
第一导电焊盘,包括第一环形元件,所述第一环形元件在内部限定第一贯通开口;以及
导电条,具有第一端,所述第一端通过第一过渡区域耦合到所述第一环形元件,
其中所述第一过渡区域具有锥形形状,所述锥形形状由弯曲侧表面界定,所述弯曲侧表面具有大于或等于约50μm的相应曲率半径。
16.根据权利要求15所述的电极,其中所述第一导电焊盘包括第一中央本体,所述第一中央本体在所述第一贯通开口中延伸并且至少部分地被所述第一环形元件在一定距离处包围,所述第一中央本体和所述第一环形元件通过第一连接部分被物理地且电气地耦合在一起,所述第一连接部分与所述第一过渡区域在直径上相对。
17.根据权利要求16所述的电极,其中所述导电条具有沿第一轴线的主延伸部,所述第一连接部和所述第一过渡区域沿所述第一轴线相对于所述第一中央本体彼此相对。
18.根据权利要求17所述的电极,其中所述第一环形元件在所述第一过渡区域与所述第一连接部分之间具有第一弯曲部分和第二弯曲部分,所述第一弯曲部分和所述第二弯曲部分面向所述第一中央本体的相对于所述第一轴线为镜面的相应侧。
19.根据权利要求16所述的电极,其中所述第一中央本体由侧表面在外部界定,所述侧表面通过所述第一贯通开口直接面向所述第一环形元件的侧表面的相应部分。
20.根据权利要求15所述的电极,其中所述第一环形元件由两个子元件形成,每个子元件具有半环形,所述两个子元件耦合在一起并且相互布置为限定所述第一贯通开口。
CN202111191134.2A 2020-10-15 2021-10-13 具有改进形状的电极结构及包括该电极结构的电子器件 Pending CN114373742A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
IT102020000024346A IT202000024346A1 (it) 2020-10-15 2020-10-15 Struttura di elettrodo con forma migliorata, e dispositivo elettronico comprendente la struttura di elettrodo
IT102020000024346 2020-10-15
US17/494,475 2021-10-05
US17/494,475 US12068362B2 (en) 2020-10-15 2021-10-05 Electrode structure having improved shape, and electronic device including the electrode structure

Publications (1)

Publication Number Publication Date
CN114373742A true CN114373742A (zh) 2022-04-19

Family

ID=81138116

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202122461726.3U Active CN216624272U (zh) 2020-10-15 2021-10-13 电极结构、电极及电子器件
CN202111191134.2A Pending CN114373742A (zh) 2020-10-15 2021-10-13 具有改进形状的电极结构及包括该电极结构的电子器件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202122461726.3U Active CN216624272U (zh) 2020-10-15 2021-10-13 电极结构、电极及电子器件

Country Status (1)

Country Link
CN (2) CN216624272U (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN216624272U (zh) * 2020-10-15 2022-05-27 意法半导体股份有限公司 电极结构、电极及电子器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917211A (en) * 1988-09-19 1999-06-29 Hitachi, Ltd. Semiconductor integrated circuit, method of fabricating the same and apparatus for fabricating the same
US20170141055A1 (en) * 2015-11-16 2017-05-18 Taiwan Semiconductor Manufacturing Company, Ltd. Chip Packages and Methods of Manufacture Thereof
US20180374769A1 (en) * 2017-06-23 2018-12-27 Infineon Technologies Ag Electronic device including redistribution layer pad having a void
US20190287892A1 (en) * 2018-03-19 2019-09-19 Tactotek Oy Multilayer structure and related method of manufacture for electronics
CN216624272U (zh) * 2020-10-15 2022-05-27 意法半导体股份有限公司 电极结构、电极及电子器件

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917211A (en) * 1988-09-19 1999-06-29 Hitachi, Ltd. Semiconductor integrated circuit, method of fabricating the same and apparatus for fabricating the same
US20170141055A1 (en) * 2015-11-16 2017-05-18 Taiwan Semiconductor Manufacturing Company, Ltd. Chip Packages and Methods of Manufacture Thereof
US20180374769A1 (en) * 2017-06-23 2018-12-27 Infineon Technologies Ag Electronic device including redistribution layer pad having a void
US20190287892A1 (en) * 2018-03-19 2019-09-19 Tactotek Oy Multilayer structure and related method of manufacture for electronics
CN216624272U (zh) * 2020-10-15 2022-05-27 意法半导体股份有限公司 电极结构、电极及电子器件

Also Published As

Publication number Publication date
CN216624272U (zh) 2022-05-27

Similar Documents

Publication Publication Date Title
KR100419813B1 (ko) 반도체 장치 및 그 제조 방법
JP5183708B2 (ja) 半導体装置およびその製造方法
CN110574154B (zh) 电容器及其制造方法
US8401220B2 (en) Piezoelectric micro speaker with curved lead wires and method of manufacturing the same
JP2012080165A (ja) コンデンサマイクロホンアレイチップ
CN110914973B (zh) 电容器
CN216624272U (zh) 电极结构、电极及电子器件
US20190081610A1 (en) Elastic wave device and electronic component
TW201417287A (zh) 半導體裝置和製造半導體裝置的方法
JP2008270465A (ja) マイクロトランスの製造方法
WO2022202929A1 (ja) 半導体装置の製造方法、半導体装置、集積回路要素、及び、集積回路要素の製造方法
EP3985720B1 (en) Electrode structure having improved shape
US7358608B2 (en) Semiconductor device having chip size package with improved strength
JP3642414B2 (ja) 半導体装置およびその製造方法
US20030171001A1 (en) Method of manufacturing semiconductor devices
JP2010062178A (ja) 半導体装置
US20230275119A1 (en) Transformer element, semiconductor device, method of manufacturing transformer element, and method of manufacturing semiconductor device
US12078658B2 (en) Semiconductor probe
JP2000323628A (ja) 半導体装置とその製造方法、およびこれを用いた電子機器
JP2015002234A (ja) 半導体装置及びその製造方法
KR100810857B1 (ko) 반도체 장치
JP2006013276A (ja) 半導体装置及びその製造方法
JP6284640B2 (ja) ピエゾ積層体を電気的に接触接続させるためのコンポーネント、ピエゾ積層体、及び、ピエゾコンポーネントの製造方法
US20230352232A1 (en) Coil device and method of manufacturing coil device
US9583410B2 (en) Volumetric integrated circuit and volumetric integrated circuit manufacturing method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination