CN114360464B

CN114360464B - 公共电压产生电路及其装置、显示装置

Info

Publication number: CN114360464B
Application number: CN202111616422.8A
Authority: CN
Inventors: 徐亮鹏
Original assignee: Beijing Eswin Computing Technology Co Ltd
Current assignee: Beijing Eswin Computing Technology Co Ltd
Priority date: 2021-12-27
Filing date: 2021-12-27
Publication date: 2023-01-20
Anticipated expiration: 2041-12-27
Also published as: CN114360464A

Abstract

本申请提供一种公共电压产生电路及其装置、显示装置。公共电压产生电路包括输入单元、第一级放大单元、输出单元和补偿单元；所述输入单元、所述第一级放大单元和所述输出单元依次电连接；所述补偿单元与所述第一级放大单元、所述输出单元都电连接；所述补偿单元中的晶体管的导通电阻的阻值与所述输出单元中的晶体管的跨导值成比例关系。采用本申请，能够实现自适应频率补偿，从而能够实现较宽的负载电流范围和较宽的负载电容范围，能够稳定的负载的范围较宽。

Description

公共电压产生电路及其装置、显示装置

技术领域

本申请涉及电路技术领域，具体而言，本申请涉及一种公共电压产生电路及其装置、显示装置。

背景技术

显示装置，例如薄膜晶体管(TFT，Thin Film Transistor)的液晶显示器(LCD，Liquid Crystal Display)，可应用于计算机监视器、电视机、仪表板、飞机驾驶舱显示器和标牌等。

显示装置包括公共电压产生电路和显示面板，公共电压产生电路向显示面板提供公共电压(VCOM)。现有技术中的公共电压产生电路的补偿单元为固定的频率补偿，能够稳定的负载的范围较窄。

发明内容

本申请针对现有方式的缺点，提出一种公共电压产生电路及其装置、显示装置，用于解决现有技术存在的公共电压产生电路的补偿单元为固定的频率补偿，能够稳定的负载的范围较窄的技术问题。

第一方面，本申请实施例提供了一种公共电压产生电路，包括：输入单元、第一级放大单元、输出单元和补偿单元；

输入单元、第一级放大单元和输出单元依次电连接；

补偿单元，与第一级放大单元、输出单元都电连接；

补偿单元中的晶体管的导通电阻的阻值与输出单元中的晶体管的跨导值成比例关系。

第二方面，本申请实施例提供了一种公共电压产生装置，包括第一方面的公共电压产生电路。

第三方面，本申请实施例提供了一种显示装置，包括如第二方面的公共电压产生装置。

本申请实施例提供的技术方案，至少具有如下有益效果：

本申请实施例提供的公共电压产生电路，包括输入单元、第一级放大单元、输出单元和补偿单元。补偿单元中的晶体管的导通电阻的阻值与输出单元中的晶体管的跨导值成比例关系，也就是说，补偿单元中的晶体管的导通电阻的阻值随着输出单元中的晶体管的跨导值变化而变化，而输出单元中的晶体管的跨导值随着负载电流的变化而变化，从而补偿单元中的晶体管的导通电阻的阻值随着负载电流的变化而变化，从而实现自适应频率补偿，从而能够实现较宽的负载电流范围和较宽的负载电容范围，能够稳定的负载的范围较宽。

本申请附加的方面和优点将在下面的描述中部分给出，这些将从下面的描述中变得明显，或通过本申请的实践了解到。

附图说明

本申请上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：

图1为本申请实施例提供的一种公共电压产生电路的架构示意图；

图2为本申请实施例提供的另一种公共电压产生电路的架构示意图；

图3为本申请实施例提供的一种公共电压产生电路的电路原理图；

图4为本申请实施例提供的一种公共电压产生装置的架构示意图；

图5为本申请实施例提供的一种公共电压产生装置的电路原理图。

附图标记：

100-公共电压产生装置，200-滤波电路；

10-公共电压产生电路，20-第一数模转换模块，30-第二数模转换模块，40-第三数模转换模块，50-第一缓冲模块，60-第二缓冲模块，70-分压模块，80-反馈模块；

11-输入单元，12-第一级放大单元，13-输出单元，14-补偿单元，15-偏置单元。

具体实施方式

下面详细描述本申请，本申请实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的部件或具有相同或类似功能的部件。此外，如果已知技术的详细描述对于示出的本申请的特征是不必要的，则将其省略。下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能解释为对本申请的限制。

本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)，具有与本申请所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义来解释。

本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是，本申请的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。应该理解，当我们称元件被“连接”或“耦接”到另一元件时，它可以直接连接或耦接到其他元件，或者也可以存在中间元件。此外，这里使用的“连接”或“耦接”可以包括无线连接或无线耦接。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的全部或任一单元和全部组合。

下面以具体地实施例对本申请的技术方案以及本申请的技术方案如何解决上述技术问题进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例中不再赘述。下面将结合附图，对本申请的实施例进行描述。

本申请实施例提供了一种公共电压产生电路10，如图1所示，公共电压产生电路10包括输入单元11、第一级放大单元12、输出单元13和补偿单元14。

输入单元11、第一级放大单元12和输出单元13依次电连接。

补偿单元14，与第一级放大单元12、输出单元13都电连接。

补偿单元14中的晶体管的导通电阻的阻值与输出单元13中的晶体管的跨导值成比例关系。

本申请实施例提供的公共电压产生电路10，包括输入单元11、第一级放大单元12、输出单元13和补偿单元14。补偿单元14中的晶体管的导通电阻的阻值与输出单元13中的晶体管的跨导值成比例关系，也就是说，补偿单元14中的晶体管的导通电阻的阻值随着输出单元13中的晶体管的跨导值变化而变化，而输出单元13中的晶体管的跨导值随着负载电流的变化而变化，从而补偿单元14中的晶体管的导通电阻的阻值随着负载电流的变化而变化，从而实现自适应频率补偿，从而能够实现较宽的负载电流范围和较宽的负载电容范围，能够稳定的负载的范围较宽。

在一些实施例中，如图1和图3所示，输出单元13包括：电连接的第一输出模块和第二输出模块。

补偿单元14包括第一补偿模块和第二补偿模块。

第一补偿模块的控制端与第一输出模块的控制端电连接。

第二补偿模块的控制端与第二输出模块的控制端电连接。

在一些实施例中，如图3所示，第一补偿模块包括第六晶体管M6和第一电容C1；第一输出模块包括第八晶体管M8。

第六晶体管M6的栅极与第八晶体管M8的栅极电连接。

第六晶体管M6源极、第八晶体管M8的源极都与第一电压端AVDD电连接。

第六晶体管M6的漏极与第一电容C1的一端电连接，第一电容C1的另一端与第一级放大单元12电连接。

在一些实施例中，如图3所示，第二补偿模块包括第十二晶体管M12和第二电容C2；第二输出模块包括第十四晶体管M14；

第十二晶体管M12的栅极与第十四晶体管M14的栅极电连接；

第十二晶体管M12的源极、第十四晶体管M14的源极都与第二电压端VSS电连接；

第十二晶体管M12的漏极与第二电容C2的一端电连接，第二电容C2的另一端与第一级放大单元12电连接。

图3中M1～M19均为MOSFET管(Metal Oxide Semiconductor Field EffectTransistor，金属氧化物半导体场效应晶体管)。其中，M1、M2、M3、M8、M7、M4、M6、M15、M16、M17、M18均为PMOS管(P沟道型MOS管)。M9、M10、M11、M5、M13、M14、M12、M19均为NMOS管(N沟道型MOS管)。

第六晶体管M6与第一电容C1构成RC补偿，第十二晶体管M12与第二电容C2构成RC补偿。

第六晶体管M6和第八晶体管M8均为PMOS管。第十二晶体管M12和第十四晶体管M14均为NMOS管。

具体的，M6和M12为追踪管，M8和M14为输出管。M6与M8构成电流镜，M12与M14构成电流镜。追踪管(M6和M12)用于追踪输出管(M8和M14)的跨导，当输出负载电流变化时，输出管(M8和M14)的跨导值也会随之改变。如表达式(1)、(2)、(3)和(4)。

表达式(1)、(2)、(3)和(4)中，R_on6表示M6的导通电阻，g_m8表示M8的跨导，R_on12表示M12的导通电阻，g_m14表示M14的跨导。μ_n、C_OX、W和L为晶体管的工艺参数和几何参数相关的固定常数。具体的，μ_n、C_OX、W和L分别为晶体管的场效应迁移率、栅绝缘层单位面积电容、沟道宽度和沟道长度。V_gs表示晶体管的栅源电压差，V_th表示晶体管的阈值电压，V_gs-V_th表示晶体管的驱动电压。

由上述表达式可知，M6的导通电阻R_on6与M8的跨导g_m8成比例，M12的导通电阻R_on12与M14的跨导g_m14成比例，当输出负载电流变化时，输出管(M8和M14)的跨导值也会随之改变，从而追踪管(M6和M12)的导通电阻的阻值也会随之改变，实现了自适应频率补偿。

本申请实施例的补偿单元14采用追踪输出管M8和M14的跨导形式，可实现宽频率范围补偿，从而能够实现较宽的负载电流范围和较宽的负载电容范围，从而能够稳定的负载的范围较宽。

在一些实施例中，如图2和图3所示，公共电压产生电路100还包括偏置单元15，偏置单元15与第一级放大单元12电连接；偏置单元15包括第一偏置模块；第一偏置模块包括第一晶体管M1、第二晶体管M2和第三晶体管M3和第一电流源I1；

第一晶体管M1的源极与第一电压端AVDD电连接；

第一晶体管M1的漏极和栅极，都与第二晶体管M2的源极电连接；

第二晶体管M2的漏极和栅极，都与第三晶体管M3的源极电连接；

第三晶体管M3的漏极和栅极，都与第一电流源I1电连接；

第一电流源I1与第二电压端VSS电连接；

第一级放大单元12包括第七晶体管M7和第四晶体管M4；

第七晶体管M7的源极与第八晶体管M8的栅极电连接，第一输出模块包括第八晶体管M8；

第四晶体管M4的源极与第七晶体管M7的栅极电连接，第四晶体管M4的栅极与第三晶体管M3的栅极电连接。

M1、M2、M3、M8、M7、M4均为PMOS管。

M1、M2、M3与M8、M7、M4构成电流镜，用于确定M8的静态电流，可以将K倍的I1复制到M8中。

本申请实施例通过将M1、M2、M3与M8、M7、M4构成电流镜，能够确定M8的静态电流，从而能够实现较低的静态功耗很低，同时具有很强的动态驱动能力。

在一些实施例中，如图2和图3所示，公共电压产生电路100还包括偏置单元15，偏置单元15与第一级放大单元12电连接；偏置单元15包括第二偏置模块；第二偏置模块包括第九晶体管M9、第十晶体管M10、第十一晶体管M11和第二电流源I2；

第十一晶体管M11的源极与第二电压端VSS电连接；

第十一晶体管M11的漏极和栅极，都与第十晶体管M10的源极电连接；

第十晶体管M10的漏极和栅极，都与第九晶体管M9的源极电连接；

第九晶体管M9的漏极和栅极，都与第二电流源I2电连接；

第二电流源I2与第一电压端AVDD电连接；

第一级放大单元12包括第十三晶体管M13和第五晶体管M5；

第十三晶体管M13的源极与第十四晶体管M14的栅极电连接，第二输出模块包括第十四晶体管M14；

第五晶体管M5的源极与第十三晶体管M13的栅极电连接，第五晶体管M5的栅极与第九晶体管M9的栅极电连接。

M5、M13、M14、M9、M10、M11均为NMOS管。

M5、M13、M14与M9、M10、M11构成电流镜，用于确定M14的静态电流，可以将K倍的I2复制到M14中。

本申请实施例通过将M5、M13、M14与M9、M10、M11构成电流镜，能够确定M14的静态电流，从而能够实现较低的静态功耗很低，同时具有很强的动态驱动能力。

可选地，第一级放大单元12还包括第七电流源I7和第六电流源I6，第七电流源I7用于给第七晶体管M7提供静态偏置电流，第六电流源I6用于给第十三晶体管M13提供静态偏置电流。M7为PMOS管，M13为NMOS管。

第七晶体管M7和第十三晶体管M13相当于缓冲器，可以将一个高阻的节点，转换成低阻的节点，将第一级放大单元输出的信号传送至第八晶体管M8的栅极和十四晶体管M14的栅极。

具体的，第一电压端AVDD与第七电流源I7电连接，第七电流源I7与第七晶体管M7的源极电连接，第七晶体管M7的漏极与第二电压端VSS电连接。第一电压端AVDD与第十三晶体管M13的漏极电连接，第十三晶体管M13的源极与第六电流源I6电连接，第六电流源I6与第二电压端VSS电连接。

可选地，第一级放大单元12还包括第十五晶体管M15、第十六晶体管M16、第十九晶体管M19、第四电流源I4和第五电流源I5。M15和M16均为PMOS管，第十九晶体管M19为NMOS管。第四电流源I4和第五电流源I5为尾电流源。第十九晶体管M19为高压管，用于阻挡高压。

具体的，第十五晶体管M15的栅极与第十六晶体管M16的栅极电连接。第十五晶体管M15的源极、第十六晶体管M16的源极均与第一电压端AVDD电连接。

第十五晶体管M15的漏极与第十九晶体管M19的漏极电连接。第十九晶体管M19的源极与第四电流源I4的一端电连接，第四电流源I4的另一端与第二电压端VSS电连接。

第十六晶体管M16的漏极与第四晶体管M4的源极、第五晶体管M5的漏极、第七晶体管M7的栅极、第一电容C1的另一端都电连接。第四晶体管M4的漏极、第五晶体管M5的源极都与第五电流源I5的一端电连接，第五电流源I5的另一端与第二电压端VSS电连接。

第十九晶体管M19的栅极、第五晶体管M5的栅极、第九晶体管M9的栅极都电连接。

第十五晶体管M15与第十六晶体管M16构成电流镜，用于将双端输入转成单端输出。

在一些实施例中，如图3所示，第一输出模块包括第八晶体管M8；第二输出模块包括第十四晶体管M14；第八晶体管M8的漏极与第十四晶体管M14的漏极，共同作为公共电压产生电路10的输出端；

输入单元11的正向输入端Vinp，作为公共电压产生电路10的同向输入端(+)；输入单元11的负向输入端Vinn，作为公共电压产生电路10的反向输入端(-)。

可选地，第八晶体管M8的源极与第一电压端AVDD电连接，第十四晶体管M14的源极与第二电压端VSS电连接，第八晶体管M8的栅极与第十四晶体管M14的栅极与第一级放大单元12、补偿单元14电连接。M8为PMOS管，M14为NMOS管。

本申请实施例的输出单元13采用互补输出对管(M8和M14)。输出单元13采用classAB结构，可以实现较低的静态功耗，同时具有很强的动态驱动能力。

可选地，输入单元11包括第十七晶体管M17、第十八晶体管M18和第三电流源I3。第十七晶体管M17和第十八晶体管M18均为PMOS管。

具体的，第三电流源I3的一端与第一电压端AVDD电连接，第三电流源I3的另一端与第十七晶体管M17的源极、第十八晶体管M18的源极都电连接。第十七晶体管M17的栅极与负向输入端电连接，第十八晶体管M18的栅极与正向输入端Vinp电连接。第十七晶体管M17的漏极、第十八晶体管M18的漏极都与第一级放大单元12电连接。具体的，第十七晶体管M17的漏极与第四电流源I4的一端电连接，第十八晶体管M18的漏极与第五电流源I5的一端电连接。

本申请实施例的输入单元11采用输入对管(M17和M18)。M17和M18的Bulk(衬底)和Source(源极)短接在一起，能够减小M17和M18的阈值电压，消除体效应，从而能够提高输入电压范围。

可选地，第一电压端接收的电压范围为10V(伏特)～18V(伏特)。

本申请实施例提供的公共电压产生电路10能够为显示面板提供电压基准。本实施例提供的公共电压产生电路10具有轨到轨输出，工作电压可达18V，能够实现较高的动态电流(source和sink电流)，从而可以提供比较大的负载电流，以保持大型显示面板中的公共电压(VCOM)的电压稳定。

基于同一发明构思，如图4所示，本申请实施例提供了一种公共电压产生装置100，包括如上述任一实施例提供的公共电压产生电路10。

在一些实施例中，如图4所示，公共电压产生装置100还包括：

分压模块70，用于将第一电压端AVDD接收的电压进行分压，并输出第一参考电压。

第一数模转换模块20，与分压模块70电连接，用于基于第一参考电压，将接收的第一组数字信号VCOM_HIGH_LIM[6:0]进行数模转换，输出第二参考电压。

第二数模转换模块30，与分压模块70电连接，用于基于第一参考电压，将接收的第二组数字信号VCOM_LOW_LIM[6:0]进行数模转换，输出第三参考电压。

第三数模转换模块40，与第一数模转换模块20、第二数模转换模块30都电连接，用于基于第二参考电压和第三参考电压，将接收的第三组数字信号VCOM_VOLT[6:0]进行数模转换，输出第一电压。

公共电压产生电路10的同向输入端，与第三数模转换模块40电连接，用于根据第一电压生成公共电压VCOM。

分压模块70将第一电压端的电压进行分压后得到的第一参考电压作为第一数模转换模块20和所述第二数模转换模块30的参考电压，使得第一数模转换模块20、第二数模转换模块30、第三数模转换模块40和公共电压产生电路10的同向输入端都处于第一电压域，第一电压域的电压小于设计电压阈值。

VCOM_HIGH_LIM[6:0]表示第一组数字信号；VCOM_VOLT[6:0]表示第二组数字信号；VCOM_LOW_LIM[6:0]表示第三组数字信号；[6:0]表示7位二进制信号。

可选第，第一电压端AVDD接收的电压为BOOST升压电路输出的电压。第一电压端AVDD接收的电压范围为10V～18V。

本申请实施例提供的公共电压产生装置100为可编程的公共电压产生装置100，通过调节三组数字信号，能够调节公共电压VCOM，从而为显示面板提供基准电压。

本申请实施例通过分压模块70将第一电压端接收的电压进行分压后得到的第一参考电压作为第一数模转换模块20和第二数模转换模块30的参考电压，使得第一数模转换模块20、第二数模转换模块30、第三数模转换模块40、公共电压产生电路10的同向输入端都处于低压域，避免使用高压管，即避免第一数模转换模块20、第二数模转换模块30和第三数模转换模块40使用高电压供电，从而节约芯片面积。

本申请实施例基于经过分压模块70的第一参考电压作为第一数模转换模块20和第二数模转换模块30的参考电压，即第一数模转换模块20和第二数模转换模块30的参考电压范围较大一些，因此采用第一数模转换模块20和第二数模转换模块30进行粗调节；基于第一数模转换模块20和第二转换模块的输出的第二参考电压和第三参考电压作为第三数模转换模块40的参考电压，即第三参考模块的参考电压范围较小一些，因此采用第三数模转换模块40进行细调节。

本申请实施例通过三个数模转换模块，共同调节公共电压VCOM输出。通过两次调节(粗调节和细调节)，即第一数模转换模块20和第二数模转换模块30进行粗调节，第三数模转换模块40进行细调节，能够提高公共电压VCOM的输出精度。

可选地，数字信号VCOM_HIGH_LIM[6:0]、VCOM_VOLT[6:0]、VCOM_LOW_LIM[6:0]为由寄存器输出的信号。当然这些数字信号也可以由静态或动态存储器(SRAM或DRAM)、可擦式可编程只读存储器(EPROM或闪存)、PLA、PLD、FPGA、锁存器、触发器等以及这些组合输出，本申请不做特别的限定。

在一些实施例中，如图4所示，公共电压产生装置100还包括：

第一缓冲模块50，电连接在第一数模转换模块20和第三数模转换模块40之间；用于将第二参考电压放大后输出至第三数模转换模块40。

第二缓冲模块60，电连接在第二数模转换模块30和第三数模转换模块40之间；用于将第三参考电压放大后输出至第三数模转换模块40。

反馈模块80，电连接在公共电压产生电路10的输出端和反向输入端之间。

本申请实施例通过分压模块70将第一电压端接收的电压进行分压后得到的参考电压作为第一数模转换模块20和第二数模转换模块30的参考电压，使得第一数模转换模块20、第二数模转换模块30、第三数模转换模块40、第一缓冲模块50、第二缓冲模块60、公共电压产生电路10的同向输入端都处于低压域，避免使用高压管，即避免第一数模转换模块20、第二数模转换模块30、第三数模转换模块40、第一缓冲模块50和第二缓冲模块60使用高电压供电，从而节约芯片面积。

可选地，如图5所示，第一数模转换模块20包括第一数模转换器D1。第二数模转换模块30包括第二数模转换器D2。第二数模转换模块30包括第三数模转换器D3。第一缓冲模块50包括第一缓冲器B1。第二缓冲模块60包括第一缓冲器B2。公共电压产生电路10包括公共电压产生器T1。分压模块70包括第一电阻R1和第二电阻R2。反馈模块80包括第三电阻R3和第四电阻R4。

图5中DAC表示数模转换器，buffer表示缓冲器，VCOM表示公共电压。

可选地，第一数模转换器D1、第二数模转换器D2和第三数模转换器D3均为7位数模转换器。

具体的，如图5所示，第二电阻R2的一端与第一电压端AVDD电连接，第二电阻R2的另一端与第一数模转换器D1、第二数模转换器D2、第一电阻R1的第一电连接，第一电阻R1的另一端与接地端gnda电连接。

第一数模转换器D1与第一缓冲器B1的同向输入端(+)电连接，第一缓冲器B1的输出端与第一缓冲器B1的反向输入端(-)、第三数模转换器D3都电连接；第二数模转换器D2与第二缓冲器B2的同向输入端(+)电连接，第二缓冲器B2的输出端与第二缓冲器B2的反向输入端(-)、第三数模转换器D3都电连接。

第一数模转换器D1将接收的第一组数字信号VCOM_HIGH_LIM[6:0]进行数模转换，输出第二参考电压至第三数模转换器D3。第二数模转换器D2将接收的第二组数字信号VCOM_LOW_LIM[6:0]进行数模转换，输出第三参考电压至第三数模转换器D3。

第三数模转换器D3的输出端与公共电压产生器T1的同向输入端(+)电连接。第三数模转换器D3将接收的第三组数字信号VCOM_VOLT[6:0]进行数模转换，输出第一电压。公共电压产生器T1根据第一电压生成公共电压VCOM。

第四电阻R4的一端与公共电压产生器T1的输出端电连接，第四电阻R4的另一端与公共电压产生器T1的反向输入端(-)电连接，并经由第三电阻R3与接地端gnda电连接。

需要说明的是，vdda为第一数模转换器D1、第二数模转换器D2、第三数模转换器D3、第一缓冲器B1和第二缓冲器B2的电源端，gnda为第一数模转换器D1、第二数模转换器D2、第三数模转换器D3、第一缓冲器B1和第二缓冲器B2的接地端。电源端vdda接收的电压为3.2V，接地端gnda为模拟地。

数字信号VCOM_HIGH_LIM[6:0]、VCOM_VOLT[6:0]、VCOM_LOW_LIM[6:0]，都是在vdda低压域下的数字信号，比如VCOM_HIGH_LIM[6:0]＝0001000，作用是调节公共电压VCOM的大小，从而调节输出电压V0的大小。

参见图5，第一数模转换器D1、第二数模转换器D2和第三数模转换器D3均为7位数模转换器，可如下公式得出公共电压VCOM。

上述公式中，

V_{(VCOM_HI)}表示第一数模转换器D1输出的第二参考电压。

V_{(VCOM_LO)}表示第二数模转换器D2输出的第三参考电压。

V_(VCOM)表示公共电压产生电路10生成的公共电压VCOM。

V₀表示经过滤波电路200后的电压。

VCOM_HIGH_LIM[6:0]表示第一组数字信号；VCOM_VOLT[6:0]表示第二组数字信号；VCOM_LOW_LIM[6:0]表示第三组数字信号。其中，[6:0]表示7位二进制信号。

图5中，公共电压产生装置100经过滤波电路200输出电压V0。

基于同一发明构思，本申请实施例提供了一种显示装置，包括如上述任一实施例提供的公共电压产生装置100。

可选地，显示装置包括显示面板，公共电压产生装置100与显示面板电连接。用于向显示面板提供基准电压。

可选地，显示装置可以为薄膜晶体管(TFT，Thin Film Transistor)的液晶显示器(LCD，Liquid Crystal Display)。

可选地，参见图5，显示装置还包括滤波电路200。公共电压产生装置100与滤波电路200电连接。滤波电路200与显示面板电连接。公共电压产生装置100输出公共电压VCOM，经过滤波电路200输出电压V0。

可选地，滤波电路200包括第五电阻R5和第三电容C0，第五电阻R5的一端与公共电压产生装置100的输出端电连接，第五电阻R5的另一端经由第三电容C0与地电连接，并输出电压V0。

应用本申请实施例，至少能够实现如下有益效果：

(1)本申请实施例提供的公共电压产生电路10，包括输入单元11、第一级放大单元12、输出单元13、偏置单元15和补偿单元14。补偿单元14中的晶体管的导通电阻的阻值与输出单元13中的晶体管的跨导值成比例关系，也就是说，补偿单元14中的晶体管的导通电阻的阻值随着输出单元13中的晶体管的跨导值变化而变化，而输出单元13中的晶体管的跨导值随着负载的变化而变化，从而补偿单元14中的晶体管的导通电阻的阻值随着负载电流的变化而变化，从而实现自适应频率补偿，从而能够实现较宽的负载电流范围和较宽的负载电容范围，能够稳定的负载的范围较宽。

(2)本申请实施例的输出单元13采用互补输出对管(M8和M14)。输出单元13采用class AB结构，可以实现较低的静态功耗，同时具有很强的动态驱动能力。

(3)本申请实施例通过将M1、M2、M3与M8、M7、M4构成电流镜，能够确定M8的静态电流，从而能够实现较低的静态功耗很低，同时具有很强的动态驱动能力。

(4)本申请实施例通过将M5、M13、M14与M9、M10、M11构成电流镜，能够确定M14的静态电流，从而能够实现较低的静态功耗很低，同时具有很强的动态驱动能力。

(5)本申请实施例提供的公共电压产生装置100为可编程的公共电压产生装置100，通过调节三组数字信号，能够调节公共电压VCOM，从而为显示面板提供基准电压。

(6)本申请实施例通过分压模块70将第一电压端接收的电压进行分压后得到的参考电压作为第一数模转换模块20和第二数模转换模块30的参考电压，使得第一数模转换模块20、第二数模转换模块30、第三数模转换模块40、公共电压产生电路10的同向输入端都处于低压域，避免使用高压管，即避免第一数模转换模块20、第二数模转换模块30和第三数模转换模块40使用高电压供电，从而节约芯片面积。

(7)本申请实施例通过三个数模转换模块，共同调节公共电压VCOM输出。通过两次调节(粗调节和细调节)，即第一数模转换模块20和第二数模转换模块30进行粗调节，第三数模转换模块40进行细调节，能够提高公共电压VCOM的输出精度。

在本申请中，计算机可读存储介质可以是任何包含或存储计算机程序的有形介质，该计算机程序可以被指令执行系统、装置或者器件使用或者与其结合使用。而在本申请中，计算机可读信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了计算机可读的计算机程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。计算机可读信号介质还可以是计算机可读存储介质以外的任何计算机可读介质，该计算机可读信号介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的计算机程序。计算机可读介质上包含的计算机程序代码可以用任何适当的介质传输，包括但不限于：电线、光缆、RF(射频)等等，或者上述的任意合适的组合。

本技术领域技术人员可以理解，本申请中已经讨论过的各种操作、方法、流程中的步骤、措施、方案可以被交替、更改、组合或删除。进一步地，具有本申请中已经讨论过的各种操作、方法、流程中的其他步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。进一步地，现有技术中的具有与本申请中公开的各种操作、方法、流程中的步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。

术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。

应该理解的是，虽然附图的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，其可以以其他的顺序执行。而且，附图的流程图中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，其执行顺序也不必然是依次进行，而是可以与其他步骤或者其他步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。

以上所述仅是本申请的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。

Claims

1.一种公共电压产生电路，其特征在于，包括：输入单元、第一级放大单元、输出单元和补偿单元；

所述输入单元、所述第一级放大单元和所述输出单元依次电连接；

所述补偿单元，与所述第一级放大单元、所述输出单元都电连接；

所述补偿单元中的晶体管的导通电阻的阻值与所述输出单元中的晶体管的跨导值成比例关系；

所述输出单元包括第一输出模块，所述补偿单元包括第一补偿模块；所述第一补偿模块的控制端与所述第一输出模块的控制端电连接；

所述第一补偿模块包括第六晶体管和第一电容；所述第一输出模块包括第八晶体管；

所述第六晶体管的栅极与所述第八晶体管的栅极电连接；

所述第六晶体管源极、所述第八晶体管的源极都与第一电压端电连接；

所述第六晶体管的漏极与所述第一电容的一端电连接，所述第一电容的另一端与所述第一级放大单元电连接。

2.根据权利要求1所述的公共电压产生电路，其特征在于，所述输出单元还包括：第二输出模块，所述第二输出模块与所述第一输出模块电连接；

所述补偿单元还包括第二补偿模块；

所述第二补偿模块的控制端与所述第二输出模块的控制端电连接。

3.根据权利要求2所述的公共电压产生电路，其特征在于，所述第二补偿模块包括第十二晶体管和第二电容；所述第二输出模块包括第十四晶体管；

所述第十二晶体管的栅极与所述第十四晶体管的栅极电连接；

所述第十二晶体管的源极、所述第十四晶体管的源极都与第二电压端电连接；

所述第十二晶体管的漏极与所述第二电容的一端电连接，所述第二电容的另一端与所述第一级放大单元电连接。

4.根据权利要求2所述的公共电压产生电路，其特征在于，还包括偏置单元，所述偏置单元与所述第一级放大单元电连接；

所述偏置单元包括第一偏置模块；所述第一偏置模块包括第一晶体管、第二晶体管和第三晶体管和第一电流源；

所述第一晶体管的源极与第一电压端电连接；

所述第一晶体管的漏极和栅极，都与所述第二晶体管的源极电连接；

所述第二晶体管的漏极和栅极，都与所述第三晶体管的源极电连接；

所述第三晶体管的漏极和栅极，都与所述第一电流源电连接；

所述第一电流源与第二电压端电连接；

所述第一级放大单元包括第七晶体管和第四晶体管；

所述第七晶体管的源极与第八晶体管的栅极电连接，所述第一输出模块包括所述第八晶体管；

所述第四晶体管的源极与所述第七晶体管的栅极电连接，所述第四晶体管的栅极与所述第三晶体管的栅极电连接。

5.根据权利要求2所述的公共电压产生电路，其特征在于，还包括偏置单元，所述偏置单元与所述第一级放大单元电连接；

所述偏置单元包括第二偏置模块；所述第二偏置模块包括第九晶体管、第十晶体管、第十一晶体管和第二电流源；

所述第十一晶体管的源极与第二电压端电连接；

所述第十一晶体管的漏极和栅极，都与所述第十晶体管的源极电连接；

所述第十晶体管的漏极和栅极，都与所述第九晶体管的源极电连接；

所述第九晶体管的漏极和栅极，都与所述第二电流源电连接；

所述第二电流源与第一电压端电连接；

所述第一级放大单元包括第十三晶体管和第五晶体管；

所述第十三晶体管的源极与第十四晶体管的栅极电连接，所述第二输出模块包括所述第十四晶体管；

所述第五晶体管的源极与所述第十三晶体管的栅极电连接，所述第五晶体管的栅极与所述第九晶体管的栅极电连接。

6.根据权利要求2所述的公共电压产生电路，其特征在于，

所述第一输出模块包括第八晶体管；所述第二输出模块包括第十四晶体管；所述第八晶体管的漏极与所述第十四晶体管的漏极，共同作为所述公共电压产生电路的输出端；

所述输入单元的正向输入端，作为所述公共电压产生电路的同向输入端；所述输入单元的负向输入端，作为所述公共电压产生电路的反向输入端。

7.一种公共电压产生装置，其特征在于，包括如权利要求1至6中任一所述的公共电压产生电路。

8.根据权利要求7所述的公共电压产生装置，其特征在于，还包括：

分压模块，用于将第一电压端接收的电压进行分压，并输出第一参考电压；

第一数模转换模块，与所述分压模块电连接，用于基于所述第一参考电压，将接收的第一组数字信号进行数模转换，输出第二参考电压；

第二数模转换模块，与所述分压模块电连接，用于基于所述第一参考电压，将接收的第二组数字信号进行数模转换，输出第三参考电压；

第三数模转换模块，与所述第一数模转换模块、所述第二数模转换模块都电连接，用于基于所述第二参考电压和所述第三参考电压，将接收的第三组数字信号进行数模转换，输出第一电压；

所述公共电压产生电路的同向输入端，与所述第三数模转换模块电连接，用于根据所述第一电压生成公共电压。

所述分压模块将第一电压端的电压进行分压后得到的所述第一参考电压作为所述第一数模转换模块和所述第二数模转换模块的参考电压，使得所述第一数模转换模块、所述第二数模转换模块、所述第三数模转换模块和所述公共电压产生电路的同向输入端都处于第一电压域，第一电压阈的电压小于设计电压阈值。

9.根据权利要求8所述的公共电压产生装置，其特征在于，还包括：

第一缓冲模块，电连接在所述第一数模转换模块和所述第三数模转换模块之间；

第二缓冲模块，电连接在所述第二数模转换模块和所述第三数模转换模块之间；

反馈模块，电连接在所述公共电压产生电路的输出端和反向输入端之间。

10.一种显示装置，其特征在于，包括如权利要求9所述的公共电压产生装置。