CN114356013B - 一种集成防反向电流的电子保险丝电路 - Google Patents

Abstract

一种集成防反向电流的电子保险丝电路，在传统的电子保险丝efuse电路基础上，设置包括PMOS管PS1、PS2、NMOS管NS和输出功率NMOS管Npower以及用于检测电源VIN电压和输出电压VOUT的反向电流保护模块的控制电路，反向电流保护模块输出控制信号V+、V‑以及衬底电位VS和VS2，来控制PS1、PS2、NS开关以及Npower、PS1和PS2的衬底电位，将Npower衬底电位切换到两者中最低电位，形成体二极管反偏，避免反向电流。

Description

一种集成防反向电流的电子保险丝电路

技术领域

本发明涉及集成电路的电源管理芯片，尤其是一种集成防反向电流的电子保险丝电路（efuse）。

背景技术

随着便携式电子产品广泛使用于工作和生活的各个方面，其对供电电源的性能提出了更高的要求，现代电子系统采用高集成度设计，以提供卓越的性能和多种功能。这些系统使用多电压配电来支持各种类型的电源确保负载正常运行。其中一个主要的期望是在任何情况下都能将系统停机时间降至最低瞬时异常事件，如过载或短路情况。例如，当热插拔硬盘驱动器进入存储系统后，巨大的涌入电流会导致连接母线上的电压骤降并最终影响同一总线上的其他运行负载。为了克服这种情况，今天的系统设计人员使用保护装置来管理浪涌、过载、短路和过压事件，并保护敏感负载，确保系统可靠运行，关键要求是降低故障率电流在限制范围内，并在故障清除后将系统恢复到激活状态，无需任何故障人工干预。

电子保险丝efuse是集成电源路径保护装置，用于将电路电流、电压限制在安全范围内设备。efuse是一种“有源电路保护装置”，其集成FET用于限制故障条件下电流、电压达到安全水平。它嵌入了各种功能来保护系统防涌流、过流、过压、反流、反极性和短路故障。另外eFuse更准确、更快，并且可以在无需用户干预的情况下自行“修复”。

如图1为传统的不带反向电流保护的电子保险丝efuse原理图，其功率NMOS管并联的二极管为寄生体二极管。当VCC>souce电压时不会导通，但是当VCC<source时，就会导通。因此当输出端的电压高于输入端的电压时，功率NMOS管的寄生二极管会导通，形成反向电流通道，反向电流可以流过系统。如果不受限制，电流会损坏内部电路或系统电源，因此需要引入防反向电流的装置来避免这种损坏。

下面列出目前常用的几种防止输出电压倒灌电流的装置。

图2（a）通过串联二极管，利用二极管的单向导通特性，可以阻断反向电流，但由于二极管的导通电压过高，会导致系统中的严重功率损耗，这可能导致降低系统效率和电池寿命。

图2（b）是一个更有效的带有理想二极管控制器IC的外部MOSFET，图中和MOSFET并联的二极管为寄生体二极管。通过检测输入和输出电压，实现控制开关管来防反接，在当前设计中提供了灵活性。然而，它占据了更多的系统板空间，并且不能像efuse一样提供全面的保护。

图2（c）为一种防倒灌电子保险丝 eFuse，集成了阻塞开关FET和导通管pass FET，以及快速反向比较器，提供反向电流阻断。每个FET并联的二极管为其寄生体二极管，利用二极管单向导通特性，两个串联的反向二极管不会导通，那么就可以通过在异常状况下，控制内部阻塞FET来避免反向电流。当检测到输入电源故障情况时，内部阻塞FET被激活并关闭（典型）。反向电流阻断有助于多路复用来简化设计。而导通管pass FET由内部保护电路来控制，提供过流、过压、欠压、温度和短路等保护。

图3为另一种传统的防反向电流的efuse功能电路，直接将两个功率NMOS管N1和N2串联，并且栅极接到一起来受到栅极控制模块的控制。两个功率NMOS其寄生体二极管，采用反向连接，由于二极管单向导通，因此反向连接的串联二极管不会导通。电路中的VIN、VOUT、EN、dV/dt、gnd、RILIM都是芯片的端口，用于连接芯片外部的元器件。内部功能模块包括电荷泵、过压保护模块、使能模块、欠压保护模块、输出斜率控制模块、温度保护模块、限流保护模块和栅极控制器。其中为了提升功率NMOS的驱动能力，芯片内部有电荷泵电路用于将VIN电压升高后给栅极控制器供电。过压保护模块检测VIN电压，在VIN电压超过额定高电压值时，输出关闭信号到栅极控制，进而关闭功率NMOS。使能电路检测EN电位，用于控制整个电路的开关启动。欠压保护也是检测VIN，用于当输入电压低于额定低电压值时，输出关闭信号到栅极控制，进而关闭功率NMOS。温度保护用于检测芯片温度，当温度超过额定温度时，输出关闭信号到栅极控制，进而关闭功率NMOS。限流保护电路用于检测功率管的输出电流，当输出电路超过额定值时，输出关闭信号到栅极控制，进而关闭功率NMOS，并且其限流的额定值可以通过外接端口RILIM来设置电阻调节。输出斜率控制，通过外接端口dV/dt来设置电容值，用于调节vout的上电速率，输出控制信号到栅极控制，进而控制功率管的输出电流。

上述图2（a）、图2（b）、图2（c）和图3所示的防反向电流的efuse电路的不足在于：都采用了两个大的功率NMOS管，利用其反向串联的的体二极管来防止倒灌。由于efuse为了实现大电流能力，内部的开关导通电阻一般小于50毫欧，那么这两个串联的NMOS管需要相同的面积来实现低的导通电阻，例如，实现30毫欧，就需要两个15毫欧的NMOS功率管串联相加来实现，消耗巨大的芯片面积，芯片体积和成本显著提高。

发明内容

为解决上述现有技术的缺陷，本发明提供一种集成防反向电流的电子保险丝电路（efuse），能够减小芯片面积，有利于芯片的小型化封装成，成本降低有利于大规模推广应用。

为实现上述发明目的，本发明采用以下技术方案：一种集成防反向电流的电子保险丝电路，芯片上设有电源电压端口VIN、输出电压端口VOUT、限流电阻端口RILIM、使能端口EN、输出电压上电斜率控制端口dV/dt和芯片接地端口gnd，芯片内包括用于将电源VIN电压升高后给栅极控制器供电的电荷泵电路、用于检测电源VIN电压是否超过额定高电压值的过压保护模块、用于检测EN电位的使能模块、用于检测电源VIN电压是否低于额定低电压值的欠压保护模块、用于检测芯片温度的温度保护模块、用于检测功率管输出电流的限流保护模块、用于调节输出电压VOUT上电速率进而控制功率管输出电流的输出斜率控制模块以及栅极控制电路；过压保护模块的输入端连接电源电压端口VIN，使能模块的输入端连接使能端口EN，输出斜率控制模块的输入端连接dV/dt端口，限流保护模块的输入端连接RILIM端口；电荷泵的输出给栅极控制电路供电，过压保护模块的输出、使能模块的输出、欠压保护模块的输出、输出斜率控制模块的输出、温度保护模块的输出和限流保护模块的输出均作为栅极控制电路的输入信号；

其特征在于，设置包括PMOS管PS1、PMOS管PS2、NMOS管NS和输出功率NMOS管Npower以及用于检测电源VIN电压和输出电压VOUT的反向电流保护模块的控制电路，PMOS管PS2的源极和输出功率NMOS管Npower的漏极连接芯片的电源电压端口VIN和反向电流保护模块的电源电压供电端VIN，PMOS管PS2的漏极连接PMOS管PS1的源极、NMOS管NS的漏极和输出功率NMOS管Npower的栅极，PMOS管PS1的衬底和PMOS管PS2的衬底连接反向电流保护模块输出的衬底电位VS2，PMOS管PS1的漏极和NMOS管NS的源极连接栅极控制电路的输出，NMOS管NS的衬底连接芯片接地端口gnd，PMOS管PS2的栅极和NMOS管NS的栅极连接反向电流保护模块输出的电压V-，PMOS管PS1的栅极连接反向电流保护模块输出的电压V+，反向电流保护模块输出的电压VS连接输出功率NMOS管Npower的衬底，反向电流保护模块连接输出功率NMOS管Npower的源极并与芯片的输出电压端口VOUT连接；

反向电流保护模块包括PMOS管P1~ P12、NMOS管N1~ N11以及电阻R1和R2，PMOS管P2的源极和衬底与PMOS管P3的源极和衬底互连并连接反向电流保护模块输出电压VOUT的输出端，PMOS管P4的源极和衬底与PMOS管P9的漏极以及PMOS管P11的漏极互连并连接反向电流保护模块的电源电压供电端VIN，PMOS管P5的源极和衬底与PMOS管P8的源极和衬底、PMOS管P7的衬底以及PMOS管P6的衬底连接在一起并连接反向电流保护模块的衬底电位VS2输出端，PMOS管P2的栅极和漏极与PMOS管P3的栅极以及PMOS管P4的栅极互连并连接PMOS管P1的源极和衬底，PMOS管P3的漏极连接NMOS管N2的栅极和漏极以及NMOS管N3的栅极、NMOS管N4的栅极和NMOS管N5的栅极，NMOS管N2的源极连接NMOS管N1的漏极和NMOS管N3的漏极，NMOS管N4的漏极连接PMOS管P4的漏极、PMOS管P5的栅极、PMOS管P6的栅极、NMOS管N8的栅极、NMOS管N7的栅极和NMOS管N11的栅极，NMOS管N4的源极连接NMOS管N5的漏极和NMOS管N6的漏极，NMOS管N8的源极连接NMOS管N7的漏极和NMOS管N9的源极，NMOS管N8的漏极连接PMOS管P6的源极、NMOS管N9的栅极、PMOS管P7的栅极、PMOS管P8的栅极、NMOS管N10的栅极、NMOS管N6的栅极以及PMOS管P10的栅极和PMOS管P11的栅极并作为反向电流保护模块输出电压V+的输出端，PMOS管P5的漏极连接PMOS管P6的源极和PMOS管P7的源极，PMOS管P7的漏极通过电阻R1连接芯片地gnd，NMOS管N9的漏极通过电阻R2连接反向电流保护模块输出电压VS的输出端，PMOS管P8的漏极连接NMOS管N10的漏极、NMOS管N11的漏极、PMOS管P9的栅极、PMOS管P12的栅极和NMOS管N1的栅极并作为反向电流保护模块输出电压V-的输出端，PMOS管P9的源极和衬底连接PMOS管P10的源极和衬底互连作为输出电压VS输出端，PMOS管P11的源极和衬底连接PMOS管P12的源极和衬底互连作为输出衬底电位VS2，PMOS管P10的漏极和PMOS管P12的漏极连接输出电压VOUT，PMOS管P9的漏极和PMOS管P11的连接输入电压VIN。

进一步地，所述PMOS管PS1和PMOS管PS2为增强型PMOS管；NMOS管NS为增强型隔离NMOS管。

进一步地，所述PMOS管P1为尺寸倒比的增强PMOS管，PMOS管P2~ P12为增强型PMOS管；NMOS管N1~ N11为增强型NMOS管。

进一步地，所述PMOS管P2、PMOS管P3和PMOS管P4尺寸相同；NMOS管N2、NMOS管N3、NMOS管N4和 NMOS管N5尺寸相同。

本发明的优点及显著效果：与现有技术相比，本发明只需要一个功率NMOS管Npower，外加一个衬底切换电路，通过衬底切换电路检测VIN和VOUT电压，将衬底电位切换到两者中最低电位，即可形成体二极管反偏，避免反向电流。进而在实现传统电子保险丝efuse电路所有性能基础上，芯片面积和成本显著降低。例如，同样的30毫欧efuse电路，传统efuse电路需要串联两个NMOS功率管，总的电阻为两个电阻串联相加来实现，因此每个NMOS管的到电阻只能15毫欧，占用面积很大。而本发明只需要1个30毫欧的NMOS管，即可实现防止反向电流的功能，并且防反向电流和驱动电流能力性能完全相同，那么功率管面积相比传统防反向电流的efuse电路，节约3/4，即功率管成本降低到原来的1/4。通过添加一个小规模的衬底切换电路，即可实现防反接efuse电路规模的显著降低，面积减小有利于芯片的小型化封装，成本降低有利于大规模推广应用。

附图说明

图1为传统的不带反向电流保护的电子保险丝efuse原理图。

图2（a）为第一种现有技术防反向电流的efuse电路。

图2（b）为第二种现有技术防反向电流的efuse电路。

图2（c）为第三种现有技术防反向电流的efuse电路。

图3为另一种传统的防反向电流的efuse电路。

图4为本发明防反向电流的efuse功能电路。

图5为本发明中反向电流保护模块具体电路。

具体实施方式

参看图4，在本发明防反向电流的电子保险丝efuse电路图中，包含传统电子保险丝efuse电路部分，其中，VIN、VOUT、RILIM、EN、dV/dt、gnd都是芯片的端口，用于连接芯片外部的元器件，芯片内部功能模块包括电荷泵、过压保护模块、使能模块、欠压保护模块、输出斜率控制模块、温度保护模块、限流保护模块和栅极控制器。图4中虚线框标注的是在现有技术基础上增加的本发明的内容。其中反向电流保护模块，用于检测VIN和VOUT信号，输出功率NMOS管Npower的衬偏切换控制信号V+和V-以及衬底电位VS和VS2。PMOS管PS1和PS2为增强型PMOS管，NMOS管NS为增强型隔离NMOS管。PMOS管PS1、NMOS管NS和PMOS管PS2用于控制功率NMOS管Npower栅极的电位。

为了提升功率NMOS管Npower的驱动能力，芯片内部有电荷泵电路用于将VIN电压升高后给栅极控制器供电。过压保护模块检测VIN电压，在VIN电压超过额定高电压值时，输出关闭信号到栅极控制，进而关闭NMOS管Npower。使能模块检测EN电位，用于控制整个电路的开关启动。欠压保护模块也是检测VIN，用于当输入电压低于额定低电压值时，输出关闭信号到栅极控制，进而关闭功率NMOS管Npower。温度保护模块用于检测芯片温度，当温度超过额定温度时，输出关闭信号到栅极控制，进而关闭功率NMOS管Npower。限流保护模块用于检测功率管的输出电流，当输出电路超过额定值时，输出关闭信号到栅极控制，进而关闭功率NMOS管Npower，并且其限流的额定值可以通过外接限流电阻端口RILIM来设置电阻调节。输出斜率控制模块，通过外接端口dV/dt来设置电容值，用于调节VOUT的上电速率，输出控制信号到栅极控制，进而控制功率管的输出电流。

图4中虚线框内本发明电路的连接关系如下：设置包括PMOS管PS1、PMOS管PS2、NMOS管NS和输出功率NMOS管Npower以及用于检测电源VIN电压和输出电压VOUT的反向电流保护模块的控制电路，PMOS管PS2的源极和输出功率NMOS管Npower的漏极连接芯片的电源电压端口VIN和反向电流保护模块的电源电压供电端VIN，PMOS管PS2的漏极连接PMOS管PS1的源极、NMOS管NS的漏极和输出功率NMOS管Npower的栅极，PMOS管PS1的衬底和PMOS管PS2的衬底连接反向电流保护模块输出的衬底电位VS2，PMOS管PS1的漏极和NMOS管NS的源极连接栅极控制电路的输出，NMOS管NS的衬底连接芯片接地端口gnd，PMOS管PS2的栅极和NMOS管NS的栅极连接反向电流保护模块输出的电压V-，PMOS管PS1的栅极连接反向电流保护模块输出的电压V+，反向电流保护模块输出的电压VS连接输出功率NMOS管Npower的衬底，反向电流保护模块连接输出功率NMOS管Npower的源极并与芯片的输出电压端口VOUT连接。

参看图5，反向电流保护模块包括PMOS管P1~ P12、NMOS管N1~ N11以及电阻R1和R2，PMOS管P2的源极和衬底与PMOS管P3的源极和衬底互连并作为反向电流保护模块输出电压VOUT的输出端，PMOS管P4的源极和衬底与PMOS管P9的漏极以及PMOS管P11的漏极互连并作为反向电流保护模块的电源电压供电端VIN，PMOS管P5的源极和衬底与PMOS管P8的源极和衬底、PMOS管P7的衬底以及PMOS管P6的衬底连接在一起并作为反向电流保护模块的衬底电位VS2输出端，PMOS管P2的栅极和漏极与PMOS管P3的栅极以及PMOS管P4的栅极互连并连接PMOS管P1的源极和衬底，PMOS管P3的漏极连接NMOS管N2的栅极和漏极以及NMOS管N3的栅极、NMOS管N4的栅极和NMOS管N5的栅极，NMOS管N2的源极连接NMOS管N1的漏极和NMOS管N3的漏极，NMOS管N4的漏极连接PMOS管P4的漏极、PMOS管P5的栅极、PMOS管P6的栅极、NMOS管N8的栅极、NMOS管N7的栅极和NMOS管N11的栅极，NMOS管N4的源极连接NMOS管N5的漏极和NMOS管N6的漏极，NMOS管N8的源极连接NMOS管N7的漏极和NMOS管N9的源极，NMOS管N8的漏极连接PMOS管P6的源极、NMOS管N9的栅极、PMOS管P7的栅极、PMOS管P8的栅极、NMOS管N10的栅极、NMOS管N6的栅极以及PMOS管P10的栅极和PMOS管P11的栅极并作为反向电流保护模块输出电压V+的输出端，PMOS管P5的漏极连接PMOS管P6的源极和PMOS管P7的源极，PMOS管P7的漏极通过电阻R1连接芯片地gnd，NMOS管N9的漏极通过电阻R2作为反向电流保护模块输出电压VS的输出端，PMOS管P8的漏极连接NMOS管N10的漏极、NMOS管N11的漏极、PMOS管P9的栅极、PMOS管P12的栅极和NMOS管N1的栅极并作为反向电流保护模块输出电压V-的输出端，PMOS管P9的源极和衬底连接PMOS管P10的源极和衬底互连并连接电阻R2的输出电压VS输出端，PMOS管P11的源极和衬底连接PMOS管P12的源极和衬底互连并与PMOS管P5的源极和衬底、PMOS管P8的源极和衬底、PMOS管P7的衬底以及PMOS管P6的衬底连接在一起输出衬底电位VS2，PMOS管P10的漏极和PMOS管P12的漏极与PMOS管P2的源极和衬底以及PMOS管P3的源极和衬底连接在一起输出电压VOUT；PMOS管P1的栅极和漏极互连并接地gnd，NMOS管N1、N3、N5、N6、N7、N10以及N11的源极与衬底均互连并接地gnd；NMOS管N2、N4、N8以及N9的衬底均接地。

图5中，PMOS管PS1和PMOS管PS2为增强型PMOS管；NMOS管NS为增强型隔离NMOS管。PMOS管P1为尺寸倒比的增强PMOS管，PMOS管P2~ P12为增强型PMOS管；NMOS管N1~ N11为增强型NMOS管。PMOS管P2、PMOS管P3和PMOS管P4尺寸相同；NMOS管N2、NMOS管N3、NMOS管N4和NMOS管N5尺寸相同。

本发明图4和图5结合的运行原理如下：采用反向电流保护模块中的输出信号V+和V-以及电位VS和衬底VS2，来控制防反向电路中的PS1、PS2、NS开关以及Npower、PS1和PS2的衬底电位。P1为尺寸倒比的增强PMOS管，用做高值线性电阻来提供偏置电流。众所周知，PMOS管的栅源相接，等效二极管，可以做为电流源，给其他栅极相接的PMOS管提供镜像电流。P2、P3、P4设置为同尺寸，N2、N3、N4、N5也相同尺寸。

当VIN=VOUT时，由于P2的镜像作用，P3、P4电流相同，同时，由于N2和N3对N4和N5的镜像作用，N2和N3与N4和N5电流相同。因此P4与N4和N5输出中间电位，约为VIN/2。

当VIN>VOUT时，由于P3的栅源电压不受影响，P3偏置电流不变，N2和N3、及其镜像的N4和N5电流都不变。众所周知，MOS的管的栅源电压增加，其输出电流增加；反之亦然。而P4由于VIN>VOUT，栅源电压差绝对值|VSG|增加，导致P4偏置电流增加，因此P4电流大于N4和N5的电流，P4漏极输出高电位VIN。由于P5、P6、P7、R1、N7、N8、N9、R2组成反相施密特触发器用于整形，因此V+输出低电位gnd。P8和N10组成反相器，输出V-为高电位VS2。同时N11开启，对P8和N10引入正反馈的迟滞。V+低电位关闭N6,V-高电位开启N1，对P4与N4和N5的电流比较引入正反馈的迟滞。以上两个迟滞电路带来的电压窗口可以确保不会在切换点附近的振荡。与此同时，V+的低电位和V-的高电位，会导致P10和P11导通，P9和P12关闭，输出电压VS=VOUT，VS2=VIN。对应在图4中，Npower的VS=VOUT，由于VIN>VOUT，体二极管相对VIN反偏，利用二极管的单向导通特性，因此不会有电流通过体二极管从VIN流到VOUT。PS2的VS2=VIN，接至最高电位，不会有电流通过体二极管从VIN流到Npower的栅极。PS1的VS2=VIN，接至最高电位，NS的衬底接gnd，接至最低电位，不会有电流通过体二极管从栅极控制模块流到Npower的栅极。同时由于V+为低电位gnd，V-为高电位VIN，因此PS2关闭，即VIN和Npower的栅极被断开，而PS1和NS开启，即栅极控制模块的输出信号到Npower栅极。因此，efuse电路始终在栅极控制下正常工作，不受反向保护电流模块的影响。

当VIN<VOUT，由于P3的栅源电压不受影响，P3偏置电流不变，N2和N3、及其镜像的N4和N5电流都不变。而P4由于VIN<VOUT，栅源电压差绝对值|VSG|减小，导致P4偏置电流减小，因此P4电流小于N4和N5的电流，P4漏极输出低电位gnd。由于P5、P6、P7、R1、N7、N8、N9、R2组成反相施密特触发器用于整形，因此V+输出高电位VS2。P8和N10组成反相器，输出V-为低电位gnd。同时N11关闭，对P8和N10无影响。V+高电位开启N6,V-低电位关闭N1，对P4与N4和N5的电流比较引入正反馈的迟滞。迟滞电路带来的电压窗口可以确保不会在切换点附近的振荡。与此同时，V+的高电位和V-的低电位，会导致P10和P11关闭，P9和P12导通，输出电压VS=VIN，VS2=VOUT。对应在图4中，Npower的VS=VIN，由于VIN<VOUT，体二极管相对VOUT反偏，利用二极管的单向导通特性，而不会有电流通过体二极管从VOUT流到VIN。PS2的VS2=VOUT，接至最高电位，不会有电流通过体二极管从VOUT流到Npower的栅极。PS1的VS2=VIN，接至最高电位，NS的衬底接gnd，接至最低电位，不会有电流通过体二极管从栅极控制模块流到Npower的栅极。由于V+为高电位VS2=VOUT，V-为低电位gnd，因此PS2开启，即VIN和Npower的栅极连接，Npower由于栅极和源极相接而关断，不会有电流从VOUT流向VIN端。而PS1和NS关闭，即栅极控制模块的输出信号和Npower栅极断开。因此，efuse电路由于Npower的栅极关断，而不会出现从VIN到VOUT的反向电流。

由于本发明只需要一个功率NMOS管Npower,外加一个衬底切换电路，通过衬底切换电路检测VIN和VOUT电压，将衬底电位切换到两者中最低电位，即可形成体二极管反偏，避免反向电流。进而在实现传统电子保险丝efuse电路所有性能基础上，芯片面积和成本显著降低。相比于传统的电子保险丝efuse电路，功率管面积相比传统防反向电流的efuse电路，节约3/4，即功率管成本降低到原来的1/4。面积减小有利于芯片的小型化封装，成本降低有利于大规模推广应用。

Claims (4)

1.一种集成防反向电流的电子保险丝电路，芯片上设有电源电压端口VIN、输出电压端口VOUT、限流电阻端口RILIM、使能端口EN、输出电压上电斜率控制端口dV/dt和芯片接地端口gnd，芯片内包括用于将电源VIN电压升高后给栅极控制器供电的电荷泵电路、用于检测电源VIN电压是否超过额定高电压值的过压保护模块、用于检测EN电位的使能模块、用于检测电源VIN电压是否低于额定低电压值的欠压保护模块、用于检测芯片温度的温度保护模块、用于检测功率管输出电流的限流保护模块、用于调节输出电压VOUT上电速率进而控制功率管输出电流的输出斜率控制模块以及栅极控制电路；过压保护模块的输入端连接电源电压端口VIN，使能模块的输入端连接使能端口EN，输出斜率控制模块的输入端连接dV/dt端口，限流保护模块的输入端连接RILIM端口；电荷泵的输出给栅极控制电路供电，过压保护模块的输出、使能模块的输出、欠压保护模块的输出、输出斜率控制模块的输出、温度保护模块的输出和限流保护模块的输出均作为栅极控制电路的输入信号；

其特征在于，设置包括PMOS管PS1、PMOS管PS2、NMOS管NS和输出功率NMOS管Npower以及用于检测电源VIN电压和输出电压VOUT的反向电流保护模块的控制电路，PMOS管PS2的源极和输出功率NMOS管Npower的漏极连接芯片的电源电压端口VIN和反向电流保护模块的电源电压供电端VIN，PMOS管PS2的漏极连接PMOS管PS1的源极、NMOS管NS的漏极和输出功率NMOS管Npower的栅极，PMOS管PS1的衬底和PMOS管PS2的衬底连接反向电流保护模块输出的衬底电位VS2，PMOS管PS1的漏极和NMOS管NS的源极连接栅极控制电路的输出，NMOS管NS的衬底连接芯片接地端口gnd，PMOS管PS2的栅极和NMOS管NS的栅极连接反向电流保护模块输出的电压V-，PMOS管PS1的栅极连接反向电流保护模块输出的电压V+，反向电流保护模块输出的电压VS连接输出功率NMOS管Npower的衬底，反向电流保护模块连接输出功率NMOS管Npower的源极并与芯片的输出电压端口VOUT连接；

反向电流保护模块包括PMOS管P1~ P12、NMOS管N1~ N11以及电阻R1和R2，PMOS管P2的源极和衬底与PMOS管P3的源极和衬底互连并连接反向电流保护模块输出电压VOUT的输出端，PMOS管P4的源极和衬底与PMOS管P9的漏极以及PMOS管P11的漏极互连并连接反向电流保护模块的电源电压供电端VIN，PMOS管P5的源极和衬底与PMOS管P8的源极和衬底、PMOS管P7的衬底以及PMOS管P6的衬底连接在一起并连接反向电流保护模块的衬底电位VS2输出端，PMOS管P2的栅极和漏极与PMOS管P3的栅极以及PMOS管P4的栅极互连并连接PMOS管P1的源极和衬底，PMOS管P3的漏极连接NMOS管N2的栅极和漏极以及NMOS管N3的栅极、NMOS管N4的栅极和NMOS管N5的栅极，NMOS管N2的源极连接NMOS管N1的漏极和NMOS管N3的漏极，NMOS管N4的漏极连接PMOS管P4的漏极、PMOS管P5的栅极、PMOS管P6的栅极、NMOS管N8的栅极、NMOS管N7的栅极和NMOS管N11的栅极，NMOS管N4的源极连接NMOS管N5的漏极和NMOS管N6的漏极，NMOS管N8的源极连接NMOS管N7的漏极和NMOS管N9的源极，NMOS管N8的漏极连接PMOS管P6的源极、NMOS管N9的栅极、PMOS管P7的栅极、PMOS管P8的栅极、NMOS管N10的栅极、NMOS管N6的栅极以及PMOS管P10的栅极和PMOS管P11的栅极并作为反向电流保护模块输出电压V+的输出端，PMOS管P5的漏极连接PMOS管P6的源极和PMOS管P7的源极，PMOS管P7的漏极通过电阻R1连接芯片地gnd，NMOS管N9的漏极通过电阻R2连接反向电流保护模块输出电压VS的输出端，PMOS管P8的漏极连接NMOS管N10的漏极、NMOS管N11的漏极、PMOS管P9的栅极、PMOS管P12的栅极和NMOS管N1的栅极并作为反向电流保护模块输出电压V-的输出端，PMOS管P9的源极和衬底连接PMOS管P10的源极和衬底互连作为输出电压VS输出端，PMOS管P11的源极和衬底连接PMOS管P12的源极和衬底互连作为输出衬底电位VS2，PMOS管P10的漏极和PMOS管P12的漏极连接输出电压VOUT，PMOS管P9的漏极和PMOS管P11的连接输入电压VIN。

2.根据权利要求1所述的集成防反向电流的电子保险丝电路，其特征在于，所述PMOS管PS1和PMOS管PS2为增强型PMOS管；NMOS管NS为增强型隔离NMOS管。

3.根据权利要求1所述的集成防反向电流的电子保险丝电路，其特征在于，所述PMOS管P1为尺寸倒比的增强PMOS管，PMOS管P2~ P12为增强型PMOS管；NMOS管N1~ N11为增强型NMOS管。

4.根据权利要求1或3所述的集成防反向电流的电子保险丝电路，其特征在于，所述PMOS管P2、PMOS管P3和PMOS管P4尺寸相同；NMOS管N2、NMOS管N3、NMOS管N4和 NMOS管N5尺寸相同。

Images