CN114338032B - 面向深度学习的高精度时间戳安全校验加速方法和装置 - Google Patents
面向深度学习的高精度时间戳安全校验加速方法和装置 Download PDFInfo
- Publication number
- CN114338032B CN114338032B CN202111458000.2A CN202111458000A CN114338032B CN 114338032 B CN114338032 B CN 114338032B CN 202111458000 A CN202111458000 A CN 202111458000A CN 114338032 B CN114338032 B CN 114338032B
- Authority
- CN
- China
- Prior art keywords
- fpga
- network
- timestamp
- timer
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012795 verification Methods 0.000 title claims abstract description 21
- 238000000034 method Methods 0.000 title claims abstract description 16
- 230000001133 acceleration Effects 0.000 title claims abstract description 10
- 230000011664 signaling Effects 0.000 claims description 25
- 238000004891 communication Methods 0.000 claims description 12
- 238000011144 upstream manufacturing Methods 0.000 claims description 12
- 230000005540 biological transmission Effects 0.000 claims description 10
- 238000005070 sampling Methods 0.000 claims description 9
- 238000010276 construction Methods 0.000 claims description 4
- 238000013135 deep learning Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008092 positive effect Effects 0.000 description 1
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明涉及一种面向深度学习的高精度时间戳安全校验加速方法和装置。其中，方法采用FPGA芯片实现以下步骤：基于所述FPGA构建计时器；根据所述FPGA在网络中的级别对所述计时器进行时间同步；采用时间同步后的计时器生成时间戳；根据所述FPGA在网络中的位置对所述时间戳进行传输或校验。本发明利用了FPGA的可编程硬件加速能力来提高时间戳校验的性能。
Description
技术领域
本发明涉及数据安全技术领域，特别是涉及一种面向深度学习的高精度时间戳安全校验加速方法和装置。
背景技术
数字时间戳是一种由可信第三方时间戳签发系统提供的可信时间标记，主要用来证明电子文件在某一时刻之前该电子文档已经存在；其系统利用可信时间源来采集时间，并使用相应的时间戳协议和时间戳机制完成签发时间戳，同时将时间戳保存到可信数据库中。
近年来，随着物联网和云计算的发展，各类应用系统已经渐渐转向云端，云端中心聚合了大量的物理硬件资源，并采用虚拟化技术将物理硬件设备的硬件资源进行抽象，实现异构网络计算资源的统一的分配、调度和管理。由于目前的时间戳校验需要基于系统主板，然而伴随着数据量越来越庞大，传输的速率在下降，甚至会有很大的网络延时，因此现有传统方式已经不适应高精度(纳秒级)时间戳的校验。
发明内容
本发明所要解决的技术问题是提供一种面向深度学习的高精度时间戳安全校验加速方法和装置，提高时间戳校验性能。
本发明解决其技术问题所采用的技术方案是：提供一种面向深度学习的高精度时间戳安全校验加速方法，采用FPGA芯片实现以下步骤：
基于所述FPGA构建计时器；
根据所述FPGA在网络中的级别对所述计时器进行时间同步；
采用时间同步后的计时器生成时间戳；
根据所述FPGA在网络中的位置对所述时间戳进行传输或校验。
所述基于所述FPGA构建计时器具体包括以下子步骤：
基于所述FPGA的高频脉冲发生器获得纳秒级的计时脉冲；
基于所述计时脉冲在所述FPGA的逻辑门电路中固化计时器输出。
所述根据所述FPGA在网络中的级别对所述计时器进行时间同步具体为：
当所述FPGA为网络中的主授时节点时，通过网络旁路通讯协议在每个安全信令中封装纳秒级的计时信令，并进行广播；
当所述FPGA为网络中的其他节点时，通过网络旁路通讯协议接收所述计时信令，并根据所述计时信令修正自身计时器的时钟漂移。
所述采用时间同步后的计时器生成时间戳具体包括以下子步骤：
采用时间同步后的所述计时器进行计时采样，得到时间戳；
以所述FPGA的逻辑门阵列电路固化的数字私钥对采样的时间戳进行签名。
所述利用FPGA对接收到的时间戳进行校验具体为：
当所述FPGA为网络中的上游节点时，将所述时间戳通过网络旁路信道与安全令牌一起传输；
当所述FPGA为网络中的下游节点时，基于公钥中心发布的其他上游FPGA节点的数字公钥对从网络旁路信道上接收到的所述时间戳进行校验。
本发明解决其技术问题所采用的技术方案是：还提供一种面向深度学习的高精度时间戳安全校验加速装置，采用FPGA芯片实现，包括：
计时器构建模块，用于基于所述FPGA构建计时器；
时间同步模块，用于根据所述FPGA在网络中的级别对所述计时器进行时间同步；
时间戳生成模块，用于采用时间同步后的计时器生成时间戳；
传输校验模块，用于根据所述FPGA在网络中的位置对所述时间戳进行传输或校验。
所述计时器构建模块包括：
计时脉冲获取单元，用于基于所述FPGA的高频脉冲发生器获得纳秒级的计时脉冲；
计时器固化单元，用于基于所述计时脉冲在所述FPGA的逻辑门电路中固化计时器输出。
所述时间同步模块包括：
广播单元，当所述FPGA为网络中的主授时节点时，用于通过网络旁路通讯协议在每个安全信令中封装纳秒级的计时信令，并进行广播；
修正单元，当所述FPGA为网络中的其他节点时，用于通过网络旁路通讯协议接收所述计时信令，并根据所述计时信令修正自身计时器的时钟漂移。
所述时间戳生成模块包括：
计时采样单元，用于采用时间同步后的所述计时器进行计时采样，得到时间戳；
签名单元，用于以所述FPGA的逻辑门阵列电路固化的数字私钥对采样的时间戳进行签名。
所述传输校验模块包括：
传输单元，当所述FPGA为网络中的上游节点时，用于将所述时间戳通过网络旁路信道与安全令牌一起传输；
校验单元，当所述FPGA为网络中的下游节点时，用于基于公钥中心发布的其他上游FPGA节点的数字公钥对从网络旁路信道上接收到的所述时间戳进行校验。
有益效果
由于采用了上述的技术方案，本发明与现有技术相比，具有以下的优点和积极效果：本发明通过引入FPGA实现时钟同步、时间戳生成及校验，利用了FPGA的可编程硬件加速能力来提高时间戳校验的性能，从而满足高精度时间戳的校验要求。
附图说明
图1是本发明第一实施方式的流程图。
具体实施方式
下面结合具体实施例，进一步阐述本发明。应理解，这些实施例仅用于说明本发明而不用于限制本发明的范围。此外应理解，在阅读了本发明讲授的内容之后，本领域技术人员可以对本发明作各种改动或修改，这些等价形式同样落于本申请所附权利要求书所限定的范围。
本发明的第一实施方式涉及一种面向深度学习的高精度时间戳安全校验加速方法，如图1所示，采用FPGA芯片实现以下步骤：
步骤1，基于所述FPGA构建计时器。具体包括：步骤1a，基于FPGA的高频脉冲发生器获得纳秒级的高精度计时脉冲；步骤1b，基于高精度计时脉冲在FPGA的逻辑门电路中固化计时器输出。
步骤2，根据所述FPGA在网络中的级别对所述计时器进行时间同步。具体包括：当所述FPGA为网络中的主授时节点时，先执行步骤2a，通过FPGA中固化的网络旁路通讯协议在每个安全信令中封装纳秒级的计时信令；再执行步骤2b，对封装后的计时信令进行广播。当所述FPGA为网络中的其他节点时，执行步骤2c，通过网络旁路通讯协议接收所述计时信令，并根据所述计时信令修正自身计时器的时钟漂移。本实施方式中的主授时节点采用FPGA中固化的多方选举算法确定。
步骤3，采用时间同步后的计时器生成时间戳。具体包括：步骤3a，以FPGA的逻辑门阵列电路固化对本地内建的且经过时间同步的高精度计时器进行计时采样，得到时间戳；步骤3b，以FPGA的逻辑门阵列电路中固化的数字私钥对采样的时间戳进行签名。
步骤4，根据所述FPGA在网络中的位置对所述时间戳进行传输或校验。具体包括：当所述FPGA为网络中的上游节点时，执行步骤4a，将生成的高精度时间戳通过网络旁路信道与安全令牌一起传输；当所述FPGA为网络中的下游节点时，执行步骤4b，基于公钥中心发布的其他上游FPGA节点的数字公钥对从网络旁路信道上接收到的高精度时间戳进行校验。
不难发现，本发明通过引入FPGA实现时钟同步、时间戳生成及校验，利用了FPGA的可编程硬件加速能力来提高时间戳校验的性能，从而满足高精度时间戳的校验要求。
本发明的第二实施方式涉及一种面向深度学习的高精度时间戳安全校验加速装置，采用FPGA芯片实现，包括：计时器构建模块，用于基于所述FPGA构建计时器；时间同步模块，用于根据所述FPGA在网络中的级别对所述计时器进行时间同步；时间戳生成模块，用于采用时间同步后的计时器生成时间戳；传输校验模块，用于根据所述FPGA在网络中的位置对所述时间戳进行传输或校验。
所述计时器构建模块包括：计时脉冲获取单元，用于基于所述FPGA的高频脉冲发生器获得纳秒级的计时脉冲；计时器固化单元，用于基于所述计时脉冲在所述FPGA的逻辑门电路中固化计时器输出。
所述时间同步模块包括：广播单元，当所述FPGA为网络中的主授时节点时，用于通过网络旁路通讯协议在每个安全信令中封装纳秒级的计时信令，并进行广播；修正单元，当所述FPGA为网络中的其他节点时，用于通过网络旁路通讯协议接收所述计时信令，并根据所述计时信令修正自身计时器的时钟漂移。
所述时间戳生成模块包括：计时采样单元，用于采用时间同步后的所述计时器进行计时采样，得到时间戳；签名单元，用于以所述FPGA的逻辑门阵列电路固化的数字私钥对采样的时间戳进行签名。
所述传输校验模块包括：传输单元，当所述FPGA为网络中的上游节点时，用于将所述时间戳通过网络旁路信道与安全令牌一起传输；校验单元，当所述FPGA为网络中的下游节点时，用于基于公钥中心发布的其他上游FPGA节点的数字公钥对从网络旁路信道上接收到的所述时间戳进行校验。
Claims (4)
1.一种面向深度学习的高精度时间戳安全校验加速方法，其特征在于，采用FPGA芯片实现以下步骤：
基于所述FPGA构建计时器；
根据所述FPGA在网络中的级别对所述计时器进行时间同步，具体为：
当所述FPGA为网络中的主授时节点时，通过网络旁路通讯协议在每个安全信令中封装纳秒级的计时信令，并进行广播；当所述FPGA为网络中的其他节点时，通过网络旁路通讯协议接收所述计时信令，并根据所述计时信令修正自身计时器的时钟漂移；采用时间同步后的计时器生成时间戳，具体为：
采用时间同步后的所述计时器进行计时采样，得到时间戳；以所述FPGA的逻辑门阵列电路固化的数字私钥对采样的时间戳进行签名；
根据所述FPGA在网络中的位置对所述时间戳进行传输或校验，具体为：
当所述FPGA为网络中的上游节点时，将所述时间戳通过网络旁路信道与安全令牌一起传输；当所述FPGA为网络中的下游节点时，基于公钥中心发布的其他上游FPGA节点的数字公钥对从网络旁路信道上接收到的所述时间戳进行校验。
2.根据权利要求1所述的面向深度学习的高精度时间戳安全校验加速方法，其特征在于，所述基于所述FPGA构建计时器具体包括以下子步骤：
基于所述FPGA的高频脉冲发生器获得纳秒级的计时脉冲；
基于所述计时脉冲在所述FPGA的逻辑门电路中固化计时器输出。
3.一种面向深度学习的高精度时间戳安全校验加速装置，其特征在于，采用FPGA芯片实现，包括：
计时器构建模块，用于基于所述FPGA构建计时器；
时间同步模块，用于根据所述FPGA在网络中的级别对所述计时器进行时间同步；所述时间同步模块包括：广播单元，当所述FPGA为网络中的主授时节点时，用于通过网络旁路通讯协议在每个安全信令中封装纳秒级的计时信令，并进行广播；修正单元，当所述FPGA为网络中的其他节点时，用于通过网络旁路通讯协议接收所述计时信令，并根据所述计时信令修正自身计时器的时钟漂移；
时间戳生成模块，用于采用时间同步后的计时器生成时间戳；所述时间戳生成模块包括：计时采样单元，用于采用时间同步后的所述计时器进行计时采样，得到时间戳；签名单元，用于以所述FPGA的逻辑门阵列电路固化的数字私钥对采样的时间戳进行签名；
传输校验模块，用于根据所述FPGA在网络中的位置对所述时间戳进行传输或校验；所述传输校验模块包括：传输单元，当所述FPGA为网络中的上游节点时，用于将所述时间戳通过网络旁路信道与安全令牌一起传输；校验单元，当所述FPGA为网络中的下游节点时，用于基于公钥中心发布的其他上游FPGA节点的数字公钥对从网络旁路信道上接收到的所述时间戳进行校验。
4.根据权利要求3所述的面向深度学习的高精度时间戳安全校验加速装置，其特征在于，所述计时器构建模块包括：
计时脉冲获取单元，用于基于所述FPGA的高频脉冲发生器获得纳秒级的计时脉冲；计时器固化单元，用于基于所述计时脉冲在所述FPGA的逻辑门电路中固化计时器输出。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111458000.2A CN114338032B (zh) | 2021-12-02 | 2021-12-02 | 面向深度学习的高精度时间戳安全校验加速方法和装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111458000.2A CN114338032B (zh) | 2021-12-02 | 2021-12-02 | 面向深度学习的高精度时间戳安全校验加速方法和装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114338032A CN114338032A (zh) | 2022-04-12 |
| CN114338032B true CN114338032B (zh) | 2022-09-30 |
Family
ID=81048107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111458000.2A Active CN114338032B (zh) | 2021-12-02 | 2021-12-02 | 面向深度学习的高精度时间戳安全校验加速方法和装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114338032B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109818702A (zh) * | 2019-03-04 | 2019-05-28 | 西安电子科技大学 | 一种ieee802.1as时钟同步功能实现系统以及实现方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9116561B2 (en) * | 2013-05-06 | 2015-08-25 | Spirent Communications, Inc. | Time reference systems for CPU-based and optionally FPGA-based subsystems |
| EP3130107B1 (en) * | 2014-08-13 | 2019-11-06 | Metamako Technology LP | Apparatus and method for low latency switching |
| CN104866882A (zh) * | 2015-06-12 | 2015-08-26 | 安徽朗坤物联网有限公司 | 一种超高频rfid读写器装置及跳信道方法 |
| CN113381832B (zh) * | 2021-06-09 | 2022-11-15 | 北京紫玉伟业电子科技有限公司 | 一种基于fpga平台的精确时间同步方法 |
| CN113533815B (zh) * | 2021-06-29 | 2022-06-14 | 电子科技大学 | 一种基于时间戳的多通道采样同步方法 |
| CN113428096A (zh) * | 2021-08-27 | 2021-09-24 | 武汉元丰汽车电控系统股份有限公司 | 数据采集卡、设备和方法 |
-
2021
- 2021-12-02 CN CN202111458000.2A patent/CN114338032B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109818702A (zh) * | 2019-03-04 | 2019-05-28 | 西安电子科技大学 | 一种ieee802.1as时钟同步功能实现系统以及实现方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114338032A (zh) | 2022-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8850281B2 (en) | Digital signatures | |
| CN111860888B (zh) | 一种输电线路无人机巡检状态实时监控搜寻系统及方法 | |
| CN106936531B (zh) | 一种多片基于jesd204b协议adc的同步方法 | |
| CN105187148A (zh) | 一种基于arm的网络时钟同步系统及方法 | |
| CN109981206A (zh) | 对时方法、装置、系统及终端设备、存储介质 | |
| CN113746587A (zh) | 一种时间戳信息传输方法、装置、设备和存储介质 | |
| WO2021063303A1 (zh) | 获取数据流的时间戳的方法、装置、存储介质和电子装置 | |
| CN113256427A (zh) | 一种基于联合签名的联盟区块链共识方法及系统 | |
| CN103457714A (zh) | 同步服务器时间的方法及系统 | |
| CN102611741B (zh) | 从autosar系统配置模型中提取通信矩阵的方法 | |
| CN114338032B (zh) | 面向深度学习的高精度时间戳安全校验加速方法和装置 | |
| CN104123253B (zh) | 一种实现待验证芯片互联的方法和装置 | |
| Fummi et al. | A timing-accurate modeling and simulation environment for networked embedded systems | |
| CN205050133U (zh) | 嵌入式系统中的时统系统 | |
| CN104734338A (zh) | 变电站的时钟监测方法、装置和系统 | |
| Ishikawa et al. | Time synchronization of a wired sensor network for structural health monitoring | |
| CN115865252B (zh) | 一种可设定周期的高精度gnss时间同步方法 | |
| CN110705198A (zh) | 一种多端口多消息类型交叉通信部件的验证方法 | |
| CN103116269B (zh) | 一种北斗卫星接收终端时间完整性验证方法 | |
| CN106506136B (zh) | 一种基于原子钟组的网络时间传输方法与装置 | |
| CN116671193B (zh) | 一种采样方法、采样电路及分布式网络的时钟同步方法 | |
| CN112134639B (zh) | Oam报文发送的方法、装置、计算机介质和电子设备 | |
| CN108777601B (zh) | 一种时钟同步方法、装置及网络设备 | |
| CN114221771B (zh) | 一种面向深度学习的安全令牌传输及校验加速方法和装置 | |
| Xu et al. | Implementation of FlexRay protocol with an automotive application |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |