CN114299864A - 像素电路及其驱动方法、阵列基板、显示面板和显示装置 - Google Patents

Abstract

本发明实施例公开了一种像素电路及其驱动方法、阵列基板、显示面板和显示装置。该像素电路包括脉冲宽度调制模块和脉冲幅度调制模块；脉冲宽度调制模块包括第一数据写入单元、第一驱动单元、第一阈值补偿单元和第一发光控制单元；脉冲幅度调制模块包括第二数据写入单元、第二驱动单元和第二阈值补偿单元；在像素电路的阈值补偿阶段，第一发光控制单元隔离脉冲宽度调制模块和脉冲幅度调制模块，第一驱动单元和第二驱动单元同时进行阈值补偿。本发明实施例提供的像素电路采用PWM和PAM相结合的驱动方式，且PWM模块和PAM模块中的驱动晶体管可以同时进行阈值补偿，有利于简化像素电路的驱动时序。

Description

像素电路及其驱动方法、阵列基板、显示面板和显示装置

技术领域

本发明实施例涉及显示技术，尤其涉及一种像素电路及其驱动方法、阵列基板、显示面板和显示装置。

背景技术

微LED(又称为μLED或Micro LED)显示面板是一种平板显示面板，其包括多个无机LED，每个LED的尺寸为100μm或更小。相比于需要背光的液晶显示器(LCD)面板，微LED显示面板可以提供更好的对比度、响应时间和能量效率。有机LED(OLED)和微LED(其为无机发光元件)都具有优秀的能量效率，但是微LED相比于OLED提供了更高的亮度、更好的发光效率和更长的寿命。由于微LED在发光时的波长容易偏移，为了提升微LED显示面板的显示效果，可以采用脉冲宽度调制(Pulse Width Modulation，PWM)和脉冲幅度调制(PulseAmplitude Modulation，PAM)结合的驱动方式。驱动微LED发光的像素电路包括多个晶体管，脉冲宽度调制模块和脉冲幅度调制模块中的驱动晶体管均需要进行阈值补偿，现有的驱动方法需要分时补偿，驱动方式复杂。

发明内容

本发明实施例提供一种像素电路及其驱动方法、阵列基板、显示面板和显示装置，该像素电路采用PWM和PAM相结合的驱动方式，且PWM模块和PAM模块中的驱动晶体管可以同时进行阈值补偿，有利于简化像素电路的驱动时序。

第一方面，本发明实施例提供一种像素电路，包括脉冲宽度调制模块和脉冲幅度调制模块；

所述脉冲宽度调制模块包括第一数据写入单元、第一驱动单元、第一阈值补偿单元和第一发光控制单元；

所述第一驱动单元的第一端与第一电压端连接，所述第一驱动单元的控制端与第一节点连接，所述第一驱动单元的第二端与第二节点连接；

所述第一数据写入单元与所述第一节点连接，用于将预设占空比的第一数据信号写入所述第一节点；

所述第一阈值补偿单元的第一端与所述第一节点连接，所述第一阈值补偿单元的控制端与第一扫描信号线连接，所述第一阈值补偿单元的第二端与所述第二节点连接；

所述第一发光控制单元的第一端与所述第二节点连接，所述第一发光控制单元的控制端与使能信号线连接，所述第一发光控制单元的第二端与第三节点连接；

所述脉冲幅度调制模块包括第二数据写入单元、第二驱动单元和第二阈值补偿单元；

所述第二驱动单元的第一端与所述第一电压端连接，所述第二驱动单元的控制端与所述第三节点连接，所述第一驱动单元的第二端与第四节点连接；

所述第二数据写入单元与所述第三节点连接，用于将预设幅度的第二数据信号写入所述第三节点；

所述第二阈值补偿单元的第一端与所述第三节点连接，所述第二阈值补偿单元的控制端与所述第一扫描信号线连接，所述第二阈值补偿单元的第二端与所述第四节点连接；

在所述像素电路的阈值补偿阶段，所述第一发光控制单元隔离所述脉冲宽度调制模块和所述脉冲幅度调制模块，所述第一驱动单元和所述第二驱动单元同时进行阈值补偿。

可选的，所述脉冲宽度调制模块还包括第一初始化单元，所述第一初始化单元的第一端与所述第一节点连接，所述第一初始化单元的控制端与第二扫描信号线连接，所述第一初始化单元的第二端与第二电压端连接；

所述脉冲幅度调制模块还包括第二初始化单元和第二发光控制单元，所述第二初始化单元的第一端与所述第三节点连接，所述第二初始化单元的控制端与所述第二扫描信号线连接，所述第二初始化单元的第二端与所述第二电压端连接；所述第二发光控制单元的第一端与所述第四节点连接，所述第二发光控制单元的第二端与发光元件的第一电极连接，所述第二发光控制单元的控制端与所述使能信号线连接。

可选的，所述第一数据写入单元包括第一晶体管、第二晶体管和第一电容，所述第一晶体管的第一端与脉宽调制信号端连接，所述第一晶体管的控制端与第三扫描信号线连接，所述第一晶体管的第二端与所述第一电容的第一端连接，所述第一电容的第二端与所述第一节点连接，所述第二晶体管的第一端与第一数据信号线连接，所述第二晶体管的控制端与第四扫描信号线连接，所述第二晶体管的第二端与所述第一电容的第一端连接；

所述第一驱动单元包括第三晶体管，所述第一阈值补偿单元包括第四晶体管，所述第一初始化单元包括第五晶体管，所述第一发光控制单元包括第六晶体管；

所述第二数据写入单元包括第七晶体管和第二电容，所述第七晶体管的第一端与所述第二电容的第一端连接，所述第七晶体管的第二端与所述第二数据信号线连接，所述第二电容的第二端与所述第三节点连接，所述第七晶体管的控制端与所述第四扫描信号线连接；

所述第二驱动单元包括第八晶体管，所述第二阈值补偿单元包括第九晶体管，所述第二初始化单元包括第十晶体管，所述第二发光控制单元包括第十一晶体管。

可选的，所述像素电路集成于硅基板上，各晶体管的基底与恒定电压端连接。

可选的，所述恒定电压端为所述第一电压端或所述第二电压端。

可选的，所述发光元件包括Micro LED。

可选的，所述脉冲幅度调制模块还包括第三电容，所述第三电容的第一端与所述第三节点连接，所述第三电容的第二端与所述第一电压端连接。

第二方面，本发明实施例还提供一种阵列基板，包括：

基板；

位于所述基板一侧的如上所述的像素电路。

可选的，所述基板包括硅基板。

第三方面，本发明实施例还提供一种显示面板，包括上述的阵列基板。

第四方面，本发明实施例还提供一种显示装置，包括上述的显示面板。

第五方面，本发明实施例还提供一种像素电路的驱动方法，用于上述的像素电路，所述像素电路的驱动过程包括第一驱动单元和第二驱动单元的阈值补偿阶段，所述驱动方法包括：

在所述阈值补偿阶段，第一发光控制单元隔离脉冲宽度调制模块和脉冲幅度调制模块，第一阈值补偿单元和第二阈值补偿单元分别同时为第一驱动单元和第二驱动单元阈值补偿。

可选的，所述像素电路还包括第一初始化单元和第二初始化单元，所述驱动方法包括：

在初始化阶段，所述第一初始化单元向第一节点输入第一初始化电压，所述第二初始化单元向第三节点输入第二初始化电压；

在阈值补偿阶段，所述第一阈值补偿单元对所述第一驱动单元进行阈值补偿，所述第二阈值补偿单元对所述第二驱动单元进行阈值补偿；

在数据写入阶段，第一数据写入单元向所述第一节点写入第一数据信号，第二数据写入单元向所述第三节点输入第二数据信号；

在发光阶段，脉冲宽度调制模块和脉冲幅度调制模块控制发光元件发光。

本发明实施例提供的像素电路，包括脉冲宽度调制模块和脉冲幅度调制模块；脉冲宽度调制模块包括第一数据写入单元、第一驱动单元、第一阈值补偿单元和第一发光控制单元；脉冲幅度调制模块包括第二数据写入单元、第二驱动单元和第二阈值补偿单元；通过第一数据写入单元将预设占空比的第一数据信号写入第一驱动单元的控制端；通过第二数据写入单元将预设幅度的第二数据信号写入第二驱动单元的控制端，实现PWM和PAM的组合驱动方式；在像素电路的阈值补偿阶段，第一发光控制单元隔离脉冲宽度调制模块和脉冲幅度调制模块，第一驱动单元和第二驱动单元同时进行阈值补偿，从而简化像素电路的驱动时序，提升像素电路的工作效率。

附图说明

图1为本发明实施例提供的一种像素电路的结构示意图；

图2为本发明实施例提供的另一种像素电路的结构示意图；

图3为本发明实施例提供的一种像素电路的具体电路结构示意图；

图4为图3示出的像素电路的驱动时序示意图；

图5为本发明实施例提供的另一种像素电路的具体电路结构示意图；

图6为图5示出的像素电路的驱动时序示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。需要注意的是，本发明实施例所描述的“上”、“下”、“左”、“右”等方位词是以附图所示的角度来进行描述的，不应理解为对本发明实施例的限定。此外在上下文中，还需要理解的是，当提到一个元件被形成在另一个元件“上”或“下”时，其不仅能够直接形成在另一个元件“上”或者“下”，也可以通过中间元件间接形成在另一元件“上”或者“下”。术语“第一”、“第二”等仅用于描述目的，并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

图1为本发明实施例提供的一种像素电路的结构示意图。参考图1，本发明实施例提供的像素电路包括脉冲宽度调制模块10和脉冲幅度调制模块20。

脉冲宽度调制模块10包括第一数据写入单元11、第一驱动单元12、第一阈值补偿单元13和第一发光控制单元14；第一驱动单元12的第一端12a与第一电压端V1连接，第一驱动单元12的控制端12b与第一节点N1连接，第一驱动单元12的第二端12c与第二节点N2连接；第一数据写入单元11与第一节点N1连接，用于将预设占空比的第一数据信号写入第一节点N1；第一阈值补偿单元13的第一端13a与第一节点N1连接，第一阈值补偿单元13的控制端13b与第一扫描信号线S1连接，第一阈值补偿单元13的第二端13c与第二节点N2连接；第一发光控制单元14的第一端14a与第二节点N2连接，第一发光控制单元14的控制端14b与使能信号线Emit连接，第一发光控制单元14的第二端14c与第三节点N3连接。

脉冲幅度调制模块20包括第二数据写入单元21、第二驱动单元22和第二阈值补偿单元23；第二驱动单元22的第一端22a与第一电压端V1连接，第二驱动单元22的控制端22b与第三节点N3连接，第二驱动单元22的第二端22c与第四节点N4连接；第二数据写入单元21与第三节点N3连接，用于将预设幅度的第二数据信号写入第三节点N3；第二阈值补偿单元23的第一端23a与第三节点N3连接，第二阈值补偿单元23的控制端23b与第一扫描信号线S1连接，第二阈值补偿单元23的第二端23c与第四节点N4连接；在像素电路的阈值补偿阶段，第一发光控制单元14隔离脉冲宽度调制模块10和脉冲幅度调制模块20，第一驱动单元12和第二驱动单元22同时进行阈值补偿。

其中，本实施例提供的像素电路可以用于驱动发光元件LED，其中发光元件LED可以为微LED。发光元件LED的某一电极与第四节点N4连接。可以理解的是，在发光元件LED发光时，相同周期内发光时段的有电流输出的占空比越大，显示的亮度就越大，因此可以通过PWM的方式驱动发光元件LED。但是在驱动微LED发光时容易发生波长偏移，利用恒流的PWM方式驱动可能会出现显示效果不能达到要求的情况。因此本发明实施例提供一种结合PWM和PAM的驱动方式，其中第一驱动单元12用来为微LED提供PWM电流信号，第二驱动单元22用来为微LED提供PAM电流信号，第一驱动单元12和第二驱动单元22均包括对应的驱动晶体管。本发明实施例中，在第一驱动单元12和第二驱动单元22之间设置有第一发光控制单元14，第一发光控制单元14在阈值补偿阶段可以关断第一驱动单元12和第二驱动单元22之间的电信号，例如第一发光控制单元14可以包括用晶体管形成的开关，使能信号线Emit输出的使能信号在阈值补偿阶段控制对应的开关关断，即实现脉冲宽度调制模块10和脉冲幅度调制模块20的隔离，从而使第一阈值补偿单元13对第一驱动单元12的阈值补偿和第二阈值补偿单元23对和第二驱动单元22的阈值补偿同时进行，简化像素电路的驱动时序。

本发明实施例的技术方案，通过第一数据写入单元将预设占空比的第一数据信号写入第一驱动单元的控制端；通过第二数据写入单元将预设幅度的第二数据信号写入第二驱动单元的控制端，实现PWM和PAM的组合驱动方式；在像素电路的阈值补偿阶段，第一发光控制单元隔离脉冲宽度调制模块和脉冲幅度调制模块，第一驱动单元和第二驱动单元同时进行阈值补偿，从而简化像素电路的驱动时序，提升像素电路的工作效率。

图2为本发明实施例提供的另一种像素电路的结构示意图。参考图2，可选的，脉冲宽度调制模块10还包括第一初始化单元15，第一初始化单元15的第一端15a与第一节点N1连接，第一初始化单元15的控制端15b与第二扫描信号线S2连接，第一初始化单元15的第二端15c与第二电压端V2连接。脉冲幅度调制模块20还包括第二初始化单元24和第二发光控制单元25，第二初始化单元24的第一端24a与第三节点N3连接，第二初始化单元24的控制端24b与第二扫描信号线S2连接，第二初始化单元24的第二端24c与第二电压端V2连接；第二发光控制单元25的第一端25a与第四节点N4连接，第二发光控制单元25的第二端25c与发光元件LED的第一电极连接，第二发光控制单元25的控制端25b与使能信号线Emit连接。

其中，第一初始化单元15用于给第一节点N1提供初始化电压，以实现第一驱动单元12的控制端12b的初始化；第二初始化单元25用于给第三节点N3提供初始化电压，以实现第二驱动单元22的控制端22b的初始化。通过设置第一初始化单元15在初始化阶段对第一节点N1进行初始化，有利于后续对第一驱动单元12中的驱动晶体管的阈值补偿和对第一节点N1写入对应的数据电压。通过设置第二初始化单元25在初始化阶段对第三节点N3进行初始化，有利于后续对第二驱动单元22中的驱动晶体管的阈值补偿和对第三节点N3写入对应的数据电压。第二发光控制单元25用于在发光阶段使驱动电流流入发光元件LED，以驱动发光元件LED发光，其中发光元件LED可以为微LED。

图3为本发明实施例提供的一种像素电路的具体电路结构示意图。结合参考图2和3，本实施例中，第一数据写入单元11包括第一晶体管T1、第二晶体管T2和第一电容C1。第一晶体管T1的第一端与脉宽调制信号端SWEEP连接，第一晶体管T1的控制端与第三扫描信号线S3连接，第一晶体管T1的第二端与第一电容C1的第一端连接，第一电容C1的第二端与第一节点N1连接，第二晶体管T2的第一端与第一数据信号线Data1连接，第二晶体管T2的控制端与第四扫描信号线S4连接，第二晶体管T2的第二端与第一电容C1的第一端连接。第一驱动单元12包括第三晶体管T3，第三晶体管T3的第一端(对应第一驱动单元12的第一端)与第一电压端V1(本实施例中为电压VDD)连接，第三晶体管T3的控制端(对应第一驱动单元12的控制端)与第一节点N1连接，第三晶体管T3的第二端(对应第一驱动单元12的第二端)与第二节点N2连接。第一阈值补偿单元13包括第四晶体管T4，第四晶体管T4的第一端(对应第一阈值补偿单元13的第一端)与第一节点N1连接，第四晶体管T4的控制端(对应第一阈值补偿单元13的控制端)与第一扫描信号线S1连接，第四晶体管T4的第二端(对应第一阈值补偿单元13的第二端)与第二节点N2连接。第一初始化单元15包括第五晶体管T5，第五晶体管T5的第一端(对应第一初始化单元15的第一端)与第一节点N1连接，第五晶体管T5的控制端(对应第一初始化单元15的控制端)与第二扫描信号线S2连接，第五晶体管T5的第二端(对应第一初始化单元15的第二端)与第二电压端V2(本实施例中为电压VSS)连接。第一发光控制单元14包括第六晶体管T6，第六晶体管T6的第一端(对应第一发光控制单元14的第一端)与第二节点N2连接，第六晶体管T6的控制端(对应第一发光控制单元14的控制端)与使能信号线Emit连接，第六晶体管T6的第二端(对应第一发光控制单元14的第二端与第三节点N3)连接。

第二数据写入单元21包括第七晶体管T7和第二电容C2，第七晶体管T7的第一端与第二电容C2的第一端连接，第七晶体管T7的第二端与第二数据信号线Data2连接，第二电容C2的第二端与第三节点N3连接，第七晶体管T7的控制端与第四扫描信号线S4连接。第二驱动单元22包括第八晶体管T8，第八晶体管T8的第一端(对应第二驱动单元22的第一端)与第一电压端V1(本实施例中为电压VDD)连接，第八晶体管T8的控制端(对应第二驱动单元22的控制端)与第三节点N3连接，第八晶体管T8的第二端(对应第二驱动单元22的第二端)与第四节点N4连接。第二阈值补偿单元23包括第九晶体管T9，第九晶体管T9的第一端(对应第二阈值补偿单元23的第一端)与第三节点N3连接，第九晶体管T9的控制端(对应第二阈值补偿单元23的控制端)与第一扫描信号线S1连接，第九晶体管T9的第二端(对应第二阈值补偿单元23的第二端)与第四节点N4连接。第二初始化单元24包括第十晶体管T10，第十晶体管T10的第一端(对应第二初始化单元24的第一端)与第三节点N3连接，第十晶体管T10的控制端(对应第二初始化单元24的控制端)与第二扫描信号线S2连接，第十晶体管T10的第二端(对应第二初始化单元24的第二端)与第二电压端V2(本实施例中为电压VSS)连接。第二发光控制单元25包括第十一晶体管T11，第十一晶体管T11的第一端(对应第二发光控制单元25的第一端)与第四节点N4连接，第十一晶体管T11的控制端(对应第二发光控制单元25的控制端)与使能信号线Emit连接，第十一晶体管T11的第二端(对应第二发光控制单元25的第二端)与发光元件LED的第一电极连接，发光元件LED的第二电极与电压VSS连接。

其中，图3中示出的各晶体管以均为P型晶体管为例，其中晶体管的第一端可以为晶体管的源极或漏极，控制端为栅极，第二端为漏极或源极，本实施例中以第一端为源极，第二端为漏极为例，以下实施例与此相同。第一电压端V1用于提供阳极电源电压VDD，第二电压端V2用于提供阴极电压VSS，本实施例中，初始化电压也为阴极电压VSS，这样可以在初始化阶段拉低第一节点N1和第三节点N3的电压，有利于阈值补偿阶段第三晶体管T3和第八晶体管T8的导通和数据信号的写入。在其他实施例中，初始化电压也可以根据实际需要设置，本发明实施例对此不作限定。第一数据写入单元11为PWM信号提供电路，具体可以包括一个比较电路，其中第一晶体管T1提供脉宽调制信号端SWEEP输出的锯齿信号，锯齿信号的电压从低到高扫描或从高到底扫描，第二晶体管T2提供第一数据信号线Data1输出的数据电压，第一数据信号线Data1上电压在不同时间段输出的数据电压不同，从而影响第一节点N1的电压，当锯齿信号的电压变化量与第一节点N1的电压关系满足阈值条件时，第三晶体管T3的导通状态发生切换，从而利用不同的数据电压实现不同占空比控制，即通过控制第三晶体管T3在发光阶段不同的导通时间实现PWM调制。脉冲幅度调制模块的工作原理与常规驱动有机发光二极管OLED的电路类似，第二数据信号线Data2提供的数据电压不同时，第八晶体管T8导通程度不同，从而控制驱动电流的大小。

图4为图3示出的像素电路的驱动时序示意图。参考图3和图4，像素电路的驱动阶段包括初始化阶段D1、阈值补偿阶段D2、数据写入阶段D3和发光阶段D4。在初始化阶段D1，第二扫描信号线S2提供的低电平V_L控制第五晶体管T5和第十晶体管T10导通，初始化电压VSS(低电平)分别通过第五晶体管T5和第十晶体管T10写入第一节点N1和第三节点N3。此时第三扫描信号线S3提供的高电平V_H控制第一晶体管T1关断，第一扫描信号线S1提供的高电平V_H控制第四晶体管T4和第九晶体管T9关断，避免初始化电压VSS流向第二节点N2和第四节点N4。使能信号线Emit提供的高电平V_H控制第六晶体管T6和第十一晶体管T11关断，避免初始化后由于第三晶体管T3和第八晶体管T8导通而有电流流入发光元件LED。

在阈值补偿阶段D2，使能信号线Emit提供的高电平V_H控制第六晶体管T6和第十一晶体管T11关断，通过第六晶体管T6隔离第二节点N2和第三节点N3之间的电信号，从而避免第一节点N1补偿回路(第三晶体管T3和第四晶体管T4)和第三节点N3的补偿回路(第八晶体管T8和第九晶体管T9)之间导通。第一扫描信号线S1提供的低电平V_L控制第四晶体管T4和第九晶体管T9导通，第二扫描信号线S2提供的高电平V_H控制第五晶体管T5和第十晶体管T10关断，由于初始化阶段D1后第一节点N1为低电平，第三晶体管T3导通，阳极电源电压VDD经过第三晶体管T3和第四晶体管T4拉高第一节点N1的电压，由于第三晶体管T3的阈值电压V_th3存在，第一节点N1的电压拉高至VDD+V_th3，即第三晶体管T3的栅极(第一节点N1)预先存储与第三晶体管T3的阈值电压V_th3相关的电压，实现第三晶体管T3的阈值补偿。初始化阶段D1后第三节点N3也为低电平，第八晶体管T8导通，阳极电源电压VDD经过第八晶体管T8和第九晶体管T9拉高第三节点N3的电压，由于第八晶体管T8的阈值电压V_th8存在，第三节点N3的电压拉高至VDD+V_th8，即第八晶体管T8的栅极(第三节点N3)预先存储与第八晶体管T8的阈值电压V_th8相关的电压，实现第三晶体管T8的阈值补偿，从而实现第三晶体管T3和第八晶体管T8同时阈值补偿，简化像素电路的驱动时序。此时第三扫描信号线S3提供的高电平V_H控制第一晶体管T1关断。

在数据写入阶段D3，第三扫描信号线S4提供的低电平V_L控制第二晶体管T2和第七晶体管T7导通，第一数据信号线Data1提供的数据电压通过第二晶体管T2给第一电容C1的第一端充电，从而影响第一节点N1的电压。第二数据信号线Data2提供的数据电压通过第七晶体管T7给第二电容C2的第一端充电，从而影响第三节点N3的电压。需要说明的是，本实施例中，在初始化阶段D1、阈值补偿阶段D2和数据写入阶段D3这三个阶段中第二晶体管T2和第七晶体管T7均导通，但只有数据写入阶段D3时施加对应的数据信号，这样可以在数据写入阶段D3结束前，使第一节点N1的电压包含第三晶体管T3的阈值补偿信息和需要显示的数据信息。在数据写入阶段D3，第一扫描信号线S1提供的高电平V_H控制第四晶体管T4和第九晶体管T9关断，第二扫描信号线S2提供的高电平V_H控制第五晶体管T5和第十晶体管T10关断，第三扫描信号线S3提供的高电平V_H控制第一晶体管T1关断，使能信号线Emit提供的高电平V_H控制第六晶体管T6和第十一晶体管T11关断。

后续逐行执行D1～D3阶段(图4中示出了第n行与第n+1行的时序，n为整数)，V_H和V_L分别代表高电平和低电平。

等所有行完成充电后，进入发光阶段D4，此时第一扫描信号线S1提供的高电平V_H控制第四晶体管T4和第九晶体管T9关断，第二扫描信号线S2提供的高电平V_H控制第五晶体管T5和第十晶体管T10关断，第四扫描信号线S4提供的高电平V_H控制第二晶体管T2和第七晶体管T7关断。使能信号线Emit提供的低电平V_L控制第六晶体管T6和第十一晶体管T11导通，在数据写入阶段D3通过第二数据信号线Data2写入的较低的数据电压使第三节点N3处于低电平，第八晶体管T8导通，阳极电源电压VDD提供的信号经过第八晶体管T8和第十一晶体管T11给发光元件LED提供电流，使发光元件LED发光，通过第二数据信号线Data2提供的数据电压的大小可以控制第八晶体管T8的导通程度，从而调节电流大小，实现PAM调制。第三扫描信号线S3提供的低电平V_L控制第一晶体管T1导通，脉宽调制信号端SWEEP输出的锯齿信号经过第一晶体管T1加载到第一电容C1的第一端，参考图4，本实施例中第三晶体管T3为P型晶体管，第一节点N1为高电平时关断，第一节点N1为低电平时导通。第一电压信号线Data1提供的数据电压为介于高电平V_H和低电平V_L的某一个值，初始时使第一节点N1的电压较高(大于第三晶体管T3的阈值电压V_th3)，第三晶体管T3关断，脉宽调制信号端SWEEP提供的锯齿信号的电压由高到低扫描，当ΔV_{SWEEP_t}+V_{N1_D4init}-V₁＝V_th3时达到临界条件，下一时刻第三晶体管T3的状态由关断变为导通，其中ΔV_{SWEEP_t}表示锯齿信号电压的当前时刻与扫描前初始电压的变化量，由于锯齿信号的电压从高到底扫描，ΔV_{SWEEP_t}为负值，V_{N1_D4init}表示锯齿信号扫描前(发光阶段D4前)第一节点N1的电压，V_{N1_D4init}包括第三晶体管T3的阈值补偿信息和第一数据信号线Data1提供的数据信息，V₁表示第三晶体管T3的第一端(源端)的电压，V_th3表示第三晶体管T3的阈值电压。当第三晶体管T3导通时，阳极电源电压VDD提供的信号经过第三晶体管T3和第六晶体管T6输出到第三节点N3，第三节点N3的电压变化引起第八晶体管T8导通程度变化，进而使驱动电流变化，第一数据信号线Data1提供的数据电压不同时，脉冲宽度调制模块输出信号的占空比不同，从而实现PWM和PAM的综合调制。即发光阶段D4可以视为两个子阶段，在第一个子阶段(第三晶体管T3在第一数据写入单元的控制下关断)，PAM信号有效，第八晶体管T8和第十一晶体管T11导通，第二数据信号线Data2提供的数据电压控制第三节点N3的电压，脉冲幅度调制模块的信号控制发光元件LED发光，PAM调制；在第二个子阶段(第三晶体管T3在第一数据写入单元的控制下导通)，第三晶体管T3、第六晶体管T6、第八晶体管T8和第十一晶体管T11均导通，脉冲宽度调制模块的输出信号(第六晶体管T6第二端的输出信号)和第二数据信号线Data2提供的数据电压共同控制第三节点N3的电压，脉冲宽度调制模块和脉冲幅度调制模块的控制发光元件LED发光，实现PWM和PAM共同调制。本发明实施例中的发光元件可以为微LED，微LED一般采用无机发光二极管，由于微LED的波长稳定性较差，仅在恒流驱动(电流大小恒定，通过不同的占空比实现不同亮度显示，即PWM调制)条件下容易发生发光波长的偏移，导致亮度不稳定，通过PWM和PAM共同控制微LED发光有利于提升显示效果。

在另一实施例中，各晶体管也可以采用N型晶体管，示例性的，图5为本发明实施例提供的另一种像素电路的具体电路结构示意图，图6为图5示出的像素电路的驱动时序示意图，与图3不同的是，图5中所有晶体管均为N型晶体管，其驱动过程与图4类似，只是具体控制信号的电压不同，此处不再详述。在其他实施例中，还可以同时包括P型晶体管和N型晶体管，具体实施时可以根据实际情况设计。

可选的，继续参考图3或图5，脉冲幅度调制模块还包括第三电容C3，第三电容C3的第一端与第三节点N3连接，第三电容C3的第二端与第一电压端V1连接。第三电容C3有利于维持第三节点N3的电压，提升像素电路的稳定性。

在另一实施例中，可选的，本实施例提供的像素电路集成于硅基板上，各晶体管的基底与恒定电压端连接。

可以理解的是，晶体管的体效应(body-effect，衬底调制效应/衬偏效应)，主要是来源于晶体管的S-B(Source-Bulk，源端和体端)端之间的偏压对晶体管阈值电压Vth的影响：以NMOS为例，当晶体管的源端(Source)电势高于体端(Bulk)电势时，栅下面的表面层中将有更多的空穴被吸引到衬底，使耗尽层中留下的不能移动的负离子增多，耗尽层宽度增加，耗尽层中的体电荷面密度也增加，导致阈值电压升高。当像素电路集成在硅基板上时，基板上的body effect可能更加严重，本发明实施例中，可选的，恒定电压端为第一电压端或第二电压端。

示例性的，参考图3，图3中的晶体管均为P型晶体管，所有晶体管的体端(基底，图中与栅极相对的一端)与VDD连接，参考图5，图5中的晶体管均为N型晶体管，所有晶体管的体端与VSS连接，以使Vsb电压恒定，从而体端与源端之间加上一个适当的反向电压，保证器件正常工作，避免body effect。

本发明实施例还提供一种阵列基板，包括基板以及位于基板一侧的如上实施例提供的任意一种像素电路。

由于本实施例提供的阵列基板包括上述实施例提供的任意一种像素电路，具备与像素电路相同或相应的技术效果，此处不再详述。在某一实施例中，基板包括硅基板。

本发明实施例还提供一种显示面板，包括上述的阵列基板。

本发明实施例还提供一种显示装置，包括上述的显示面板。

其中显示面板可以为硅基微LED显示面板，显示装置可以为手机、平板、智能可穿戴装置等。

本发明实施例还提供一种像素电路的驱动方法，用于上述实施例提供的任意一种像素电路，像素电路的驱动过程包括第一驱动单元和第二驱动单元的阈值补偿阶段，该驱动方法包括：

在阈值补偿阶段，第一发光控制单元隔离脉冲宽度调制模块和脉冲幅度调制模块，第一阈值补偿单元和第二阈值补偿单元分别同时为第一驱动单元和第二驱动单元阈值补偿。

本发明实施例提供的像素电路的驱动方法，可以简化像素电路的驱动时序，提升像素电路的工作效率。

可选的，像素电路还包括第一初始化单元和第二初始化单元，驱动方法包括：

在初始化阶段，第一初始化单元向第一节点输入第一初始化电压，第二初始化单元向第三节点输入第二初始化电压；

在阈值补偿阶段，第一阈值补偿单元对第一驱动单元进行阈值补偿，第二阈值补偿单元对第二驱动单元进行阈值补偿；

在数据写入阶段，第一数据写入单元向第一节点写入第一数据信号，第二数据写入单元向第三节点输入第二数据信号；

在发光阶段，脉冲宽度调制模块和脉冲幅度调制模块控制发光元件发光。

像素电路的具体驱动过程参考图3和图4或图5和图6，此处不再详述。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (13)

1.一种像素电路，其特征在于，包括脉冲宽度调制模块和脉冲幅度调制模块；

所述脉冲宽度调制模块包括第一数据写入单元、第一驱动单元、第一阈值补偿单元和第一发光控制单元；

所述第一驱动单元的第一端与第一电压端连接，所述第一驱动单元的控制端与第一节点连接，所述第一驱动单元的第二端与第二节点连接；

所述第一数据写入单元与所述第一节点连接，用于将预设占空比的第一数据信号写入所述第一节点；

所述第一阈值补偿单元的第一端与所述第一节点连接，所述第一阈值补偿单元的控制端与第一扫描信号线连接，所述第一阈值补偿单元的第二端与所述第二节点连接；

所述第一发光控制单元的第一端与所述第二节点连接，所述第一发光控制单元的控制端与使能信号线连接，所述第一发光控制单元的第二端与第三节点连接；

所述脉冲幅度调制模块包括第二数据写入单元、第二驱动单元和第二阈值补偿单元；

所述第二驱动单元的第一端与所述第一电压端连接，所述第二驱动单元的控制端与所述第三节点连接，所述第二驱动单元的第二端与第四节点连接；

所述第二数据写入单元与所述第三节点连接，用于将预设幅度的第二数据信号写入所述第三节点；

所述第二阈值补偿单元的第一端与所述第三节点连接，所述第二阈值补偿单元的控制端与所述第一扫描信号线连接，所述第二阈值补偿单元的第二端与所述第四节点连接；

在所述像素电路的阈值补偿阶段，所述第一发光控制单元隔离所述脉冲宽度调制模块和所述脉冲幅度调制模块，所述第一驱动单元和所述第二驱动单元同时进行阈值补偿。

2.根据权利要求1所述的像素电路，其特征在于，所述脉冲宽度调制模块还包括第一初始化单元，所述第一初始化单元的第一端与所述第一节点连接，所述第一初始化单元的控制端与第二扫描信号线连接，所述第一初始化单元的第二端与第二电压端连接；

所述脉冲幅度调制模块还包括第二初始化单元和第二发光控制单元，所述第二初始化单元的第一端与所述第三节点连接，所述第二初始化单元的控制端与所述第二扫描信号线连接，所述第二初始化单元的第二端与所述第二电压端连接；所述第二发光控制单元的第一端与所述第四节点连接，所述第二发光控制单元的第二端与发光元件的第一电极连接，所述第二发光控制单元的控制端与所述使能信号线连接。

3.根据权利要求2所述的像素电路，其特征在于，所述第一数据写入单元包括第一晶体管、第二晶体管和第一电容，所述第一晶体管的第一端与脉宽调制信号端连接，所述第一晶体管的控制端与第三扫描信号线连接，所述第一晶体管的第二端与所述第一电容的第一端连接，所述第一电容的第二端与所述第一节点连接，所述第二晶体管的第一端与第一数据信号线连接，所述第二晶体管的控制端与第四扫描信号线连接，所述第二晶体管的第二端与所述第一电容的第一端连接；

所述第一驱动单元包括第三晶体管，所述第一阈值补偿单元包括第四晶体管，所述第一初始化单元包括第五晶体管，所述第一发光控制单元包括第六晶体管；

所述第二数据写入单元包括第七晶体管和第二电容，所述第七晶体管的第一端与所述第二电容的第一端连接，所述第七晶体管的第二端与第二数据信号线连接，所述第二电容的第二端与所述第三节点连接，所述第七晶体管的控制端与所述第四扫描信号线连接；

所述第二驱动单元包括第八晶体管，所述第二阈值补偿单元包括第九晶体管，所述第二初始化单元包括第十晶体管，所述第二发光控制单元包括第十一晶体管。

4.根据权利要求3所述的像素电路，其特征在于，所述像素电路集成于硅基板上，各晶体管的基底与恒定电压端连接。

5.根据权利要求4所述的像素电路，其特征在于，所述恒定电压端为所述第一电压端或所述第二电压端。

6.根据权利要求2所述的像素电路，其特征在于，所述发光元件包括Micro LED。

7.根据权利要求1所述的像素电路，其特征在于，所述脉冲幅度调制模块还包括第三电容，所述第三电容的第一端与所述第三节点连接，所述第三电容的第二端与所述第一电压端连接。

8.一种阵列基板，其特征在于，包括：

基板；

位于所述基板一侧的如权利要求1～7任一所述的像素电路。

9.根据权利要求8所述的阵列基板，其特征在于，所述基板包括硅基板。

10.一种显示面板，其特征在于，包括权利要求8或9所述的阵列基板。

11.一种显示装置，其特征在于，包括权利要求10所述的显示面板。

12.一种像素电路的驱动方法，其特征在于，用于权利要求1～7任一所述的像素电路，所述像素电路的驱动过程包括第一驱动单元和第二驱动单元的阈值补偿阶段，所述驱动方法包括：

在所述阈值补偿阶段，第一发光控制单元隔离脉冲宽度调制模块和脉冲幅度调制模块，第一阈值补偿单元和第二阈值补偿单元分别同时为第一驱动单元和第二驱动单元阈值补偿。

13.根据权利要求12所述的驱动方法，其特征在于，所述像素电路还包括第一初始化单元和第二初始化单元，所述驱动方法包括：

在初始化阶段，所述第一初始化单元向第一节点输入第一初始化电压，所述第二初始化单元向第三节点输入第二初始化电压；

在阈值补偿阶段，所述第一阈值补偿单元对所述第一驱动单元进行阈值补偿，所述第二阈值补偿单元对所述第二驱动单元进行阈值补偿；

在数据写入阶段，第一数据写入单元向所述第一节点写入第一数据信号，第二数据写入单元向所述第三节点输入第二数据信号；

在发光阶段，脉冲宽度调制模块和脉冲幅度调制模块控制发光元件发光。

Images