CN114220474A - 一种数据处理方法、设备及存储介质 - Google Patents
一种数据处理方法、设备及存储介质 Download PDFInfo
- Publication number
- CN114220474A CN114220474A CN202111351149.0A CN202111351149A CN114220474A CN 114220474 A CN114220474 A CN 114220474A CN 202111351149 A CN202111351149 A CN 202111351149A CN 114220474 A CN114220474 A CN 114220474A
- Authority
- CN
- China
- Prior art keywords
- ecc check
- check code
- ecc
- target
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003672 processing method Methods 0.000 title claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 23
- 238000012937 correction Methods 0.000 claims abstract description 12
- 238000012545 processing Methods 0.000 claims description 24
- JJWKPURADFRFRB-UHFFFAOYSA-N carbonyl sulfide Chemical compound O=C=S JJWKPURADFRFRB-UHFFFAOYSA-N 0.000 description 7
- 238000004590 computer program Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000001514 detection method Methods 0.000 description 5
- 239000002245 particle Substances 0.000 description 5
- 230000002159 abnormal effect Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 210000004027 cell Anatomy 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000002787 reinforcement Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 210000000352 storage cell Anatomy 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
- G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本申请提供了一种数据处理方法、设备及存储介质，该方法包括：将原始数据进行纠错码(ECC)编码，生成原始ECC校验码；将原始ECC校验码复制，得到包括三个一样的原始ECC校验码的ECC校验码组；将原始数据和ECC校验码组存储于NAND闪存；当从NAND闪存获取原始数据时，基于ECC校验码组确定目标ECC校验码，基于目标ECC校验码校验NAND闪存中存储的原始数据，得到目标数据。本申请通过将ECC校验码复制提高ECC校验码的可靠性，大大降低了ECC校验码被攻击导致失效的概率，极大的提高了ECC校验码的正确性，从而提高了基于ECC校验码校验后的目标数据与最初的原始数据一致性的概率。
Description
技术领域
本发明涉及航空航天领域，尤其涉及一种数据处理方法、设备及存储介质。
背景技术
由于NAND闪存(NAND FLASH存储器)具有高密度，大容量的特点，广泛应用于各类电子系统上。在航空航天领域，通常也是将数据存储在NAND FLASH存储器中，等待主控制器调用数据进行数据存取。然而，在太空辐射环境中，存在着太阳宇宙线、银河宇宙线等，这些射线有极高的能量，当高能粒子打到NAND FLASH存储器单元时，会使得半导体器件出现单比特翻转，多比特翻转等异常现象，特别是多比特翻转，会导致存储在NAND FLASH器件中的数据大批量出错，严重的话将导致整个系统异常。
目前，为了解决NAND FLASH数据比特翻转的问题，通常的做法是对数据进行纠错码(error correcting code，ECC)校验，数据在写入NAND FLASH存储器时，进行ECC编码，并将原始数据和校验码一起存在NAND FLASH中。读取数据时，将原始数据和校验码一起读取，并进行ECC解码，纠正被翻转的错误比特。
但是ECC校验码也存储在NAND FLASH存储器中，由于存储在NAND FLASH存储器中的校验码同样会遭受宇宙射线的影响，当高能粒子打到ECC存储单元的位置时，会导致校验码翻转，校验码翻转比特数较多时，后续原始数据无法完成纠错。
发明内容
本申请的主要目的在于提供一种数据处理方法、设备及存储介质。采用一种系统级加固的方法，通过对校验码进行三模冗余，将ECC校验码被翻转的比特纠正回来，进行后续的ECC解码纠错。
有鉴于此，本申请实施例第一方面提供了一种数据处理方法，该数据处理方法包括：将原始数据进行纠错码ECC编码，生成原始ECC校验码；将所述原始ECC校验码复制，得到ECC校验码组，所述ECC校验码组包括多个原始ECC校验码，所述多个原始ECC校验码均为一样的ECC校验码；将所述原始数据和所述ECC校验码组存储于NAND闪存；当从所述NAND闪存获取所述原始数据时，基于所述ECC校验码组确定目标ECC校验码，基于所述目标ECC校验码校验所述NAND闪存中存储的所述原始数据，得到目标数据。本申请实施例通过将ECC校验码复制提高ECC校验码的可靠性，大大降低了ECC校验码被攻击导致失效的概率，极大的提高了ECC校验码的正确性，从而提高了基于ECC校验码校验后的目标数据与最初的原始数据一致性的概率。
在一个可能的实施方式中，所述ECC校验码组包括3个ECC校验码，所述基于所述ECC校验码组确定目标ECC校验码包括：依次比对3个ECC校验码间各个对应比特是否一致，所述3个ECC校验码分别包括m个比特；对于目标ECC校验码的第k个比特，若所述3个ECC校验码中有两个ECC校验码在第k个比特的值一致，则确定一致的值为所述目标ECC校验码第k个比特的值。
在一个可能的实施方式中，所述ECC校验码组包括3个ECC校验码，所述基于所述ECC校验码组确定目标ECC校验码包括：依次比对3个ECC校验码间各个对应比特是否一致，所述3个ECC校验码分别包括m个比特；对于目标ECC校验码的第k个比特，当所述3个ECC校验码在第k个比特的值一致时，确定一致的值为所述目标ECC校验码第k个比特的值。
在一个可能的实施方式中，将各项程序存储于可编程只读存储器PROM中。
在一个可能的实施方式中，所述各项程序包括ECC校验码三模冗余程序，ECC编码程序和ECC解码程序。
本申请实施例第二方面提供了一种数据处理设备，所述数据处理设备包括：生成单元，用于将原始数据进行纠错码ECC编码，生成原始ECC校验码；复制单元，用于将所述原始ECC校验码复制，得到ECC校验码组，所述ECC校验码组包括多个原始ECC校验码，所述多个原始ECC校验码均为一样的ECC校验码；存储单元，用于将所述原始数据和所述ECC校验码组存储于NAND闪存；确定单元，用于当从所述NAND闪存获取所述原始数据时，基于所述ECC校验码组确定目标ECC校验码，基于所述目标ECC校验码校验所述NAND闪存中存储的所述原始数据，得到目标数据。本申请实施例通过将ECC校验码复制提高ECC校验码的可靠性，大大降低了ECC校验码被攻击导致失效的概率，极大的提高了ECC校验码的正确性，从而提高了基于ECC校验码校验后的目标数据与最初的原始数据一致性的概率。
在一个可能的实施方式中，所述ECC校验码组包括3个ECC校验码，所述确定单元具体用于，依次比对3个ECC校验码间各个对应比特是否一致，所述3个ECC校验码分别包括m个比特；对于目标ECC校验码的第k个比特，若所述3个ECC校验码中有两个ECC校验码在第k个比特的值一致，则确定一致的值为所述目标ECC校验码第k个比特的值。
在一个可能的实施方式中，所述ECC校验码组包括3个ECC校验码，所述确定单元具体用于，依次比对3个ECC校验码间各个对应比特是否一致，所述3个ECC校验码分别包括m个比特；对于目标ECC校验码的第k个比特，当所述3个ECC校验码在第k个比特的值一致时，确定一致的值为所述目标ECC校验码第k个比特的值。
在一个可能的实施方式中，所述存储单元还用于将各项程序存储于可编程只读存储器PROM中。
在一个可能的实施方式中，所述各项程序包括ECC校验码冗余程序，ECC编码程序和ECC解码程序。在一个可能的实施方式中，所述NAND闪存包括数据区和冗余区；所述存储单元具体用于：将所述原始数据和所述ECC校验码组分别存储于所述数据区和所述冗余区。
本申请的第三方面提供了一种计算机可读存储介质，所述计算机可读存储介质中存储有指令，当其在计算机上运行时，使得计算机执行上述各方面所述的方法。
本申请的第四方面提供了一种计算机程序产品或计算机程序，该计算机程序产品或计算机程序包括计算机指令，该计算机指令存储在计算机可读存储介质中。计算机设备的处理器从计算机可读存储介质读取该计算机指令，处理器执行该计算机指令，使得该计算机设备执行上述各方面所提供的方法。
从以上技术方案可以看出，本申请实施例具有以下优点：
本申请提供了数据处理方法、设备及存储介质，该方法包括：将原始数据进行ECC编码，生成原始ECC校验码；将原始ECC校验码复制，得到ECC校验码组，所述ECC校验码组包括多个原始ECC校验码，所述多个原始ECC校验码均为一样的ECC校验码；将所述原始数据和所述ECC校验码组存储于NAND闪存；当从所述NAND闪存获取所述原始数据时，基于所述ECC校验码组确定目标ECC校验码，基于所述目标ECC校验码校验所述NAND闪存中存储的所述原始数据，得到目标数据。本申请实施例通过将ECC校验码复制提高ECC校验码的可靠性，大大降低了ECC校验码被攻击导致失效的概率，极大的提高了ECC校验码的正确性，从而提高了基于ECC校验码校验后的目标数据与最初的原始数据一致性的概率。
附图说明
图1为本申请实施例中一种数据处理方法的流程示意图；
图2为本申请实施例中NAND闪存一个结构示意图；
图3为本申请实施例中数据处理设备一个实施例的结构示意图；
图4为本申请实施例中数据处理系统一个实施例的结构示意图；
图5为本申请实施例中数据处理系统另一个实施例的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请中出现的术语“和/或”，可以是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本申请中字符“/”，一般表示前后关联对象是一种“或”的关系。
本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的实施例能够以除了在这里图示或描述的内容以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或模块的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或模块，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或模块。
由于NAND闪存(NAND FLASH存储器)具有高密度，大容量的特点，广泛应用于各类电子系统上。在航空航天领域，通常也是将数据存储在NAND FLASH存储器中，等待主控制器调用数据进行数据存取。然而，在太空辐射环境中，存在着太阳宇宙线、银河宇宙线等，这些射线有极高的能量，当高能粒子打到NAND FLASH存储器单元时，会使得半导体器件出现单比特翻转，多比特翻转等异常现象，特别是多比特翻转，会导致存储在NAND FLASH器件中的数据大批量出错，严重的话将导致整个系统异常。
目前，为了解决NAND FLASH数据比特翻转的问题，通常的做法是对数据进行纠错码(error correcting code，ECC)校验，数据在写入NAND FLASH存储器时，进行ECC编码，并将原始数据和校验码一起存在NAND FLASH中。读取数据时，将原始数据和校验码一起读取，并进行ECC解码，纠正被翻转的错误比特。
但是ECC校验码也存储在NAND FLASH存储器中，由于存储在NAND FLASH存储器中的校验码同样会遭受宇宙射线的影响，当高能粒子打到ECC存储单元的位置时，会导致校验码翻转，校验码翻转比特数较多时，后续原始数据无法完成纠错。
本申请的主要目的在于提供一种数据处理方法、设备及存储介质。采用一种系统级加固的方法，通过对校验码进行多模冗余，将ECC校验码被翻转的比特纠正回来，进行后续的ECC解码纠错。
参阅图1，为解决上述问题，本申请实施例提供了一种数据处理方法，该数据处理方法包括：
101、将原始数据进行ECC编码，生成原始ECC校验码；
ECC是在奇偶校验的基础上发展而来。我们知道，在数字电路中，最小的数据单位就是叫“比特(bit)”，也叫数据“位”，“比特”也是内存中的最小单位，它是通过“1”和“0”来表示数据高、低电平信号。在数字电路中8个连续的比特是一个字节(byte)，在内存中不带“奇偶校验”的内存中的每个字节只有8位，若它的某一位存储出了错误，就会使其中存储的相应数据发生改变而导致应用程序发生错误。而带有“奇偶校验”的内存在每一字节(8位)外又额外增加了一位用来进行错误检测。比如一个字节中存储了某一数值(1、0、1、0、1、0、1、1)，把这每一位相加起来(1+0+1+0+1+0+1+1＝5)，5是奇数，如果采用奇校验(即一个字节(8位)加上检错的那1位共9位对应数字的和为奇数)，那么检错的那一位就应该是0(5+0＝5才是奇数)，如果采用偶校验(即一个字节(8位)加上检错的那1位共9位对应数字的和为偶数)那么检错的那一位就应该是1(5+1＝6才是偶数)当CPU返回读取存储的数据时，它会再次相加前8位中存储的数据，计算结果是否与校验位相一致。当CPU发现二者不同时就会尝试纠正这些错误。但Parity的不足是：当内存查到某个数据位有错误时，不能准确定位存在错误的数据位，也就不一定能修正错误。
Parity内存是通过在原来数据位的基础上增加一个校验位来检查数据位上8位数据的正确性，但随着数据位的增加校验位也成倍增加，八位数据位需要一位校验位，十六位数据位需要两位校验位。ECC也是在原来的数据位上外加校验位来实现的。它与Parity不同的是如果数据位是8位，则需要增加5位来进行ECC错误检查和纠正，数据位每增加一倍，ECC只增加一位检验位，也就是说当数据位为16位时ECC位为6位，32位时ECC位为7位，数据位为64位时ECC位为8位，依此类推，数据位每增加一倍，ECC位只增加一位。ECC有更多位数的校验位，容错能力更强。
102、将原始ECC校验码复制，得到ECC校验码组，ECC校验码组包括多个原始ECC校验码，多个原始ECC校验码均为一样的ECC校验码；
通常的，出于ECC校验码可靠性的保障以及存储空间及效率的综合考量，可以将ECC校验码复制为3份，3个ECC校验码构成ECC校验码组。
103、将原始数据和所述ECC校验码组存储于NAND闪存；
参阅图2，NAND闪存可以包括数据区和冗余区，将原始数据和ECC校验码组存储于NAND闪存包括：将原始数据和ECC校验码组分别存储于数据区和冗余区。
104、当从NAND闪存获取所述原始数据时，基于ECC校验码组确定目标ECC校验码，基于目标ECC校验码校验NAND闪存中存储的原始数据，得到目标数据。
若所述ECC校验码组包括3个ECC校验码，且所述3个ECC校验码分别包括m个比特，则依次比对所述3个ECC校验码间各个对应比特是否一致；所述m为大于或等于2的正整数；当所述3个ECC校验码间第k个比特的值一致时，确定所述目标ECC校验码中第k个比特的值为所述3个ECC校验码中第k个比特的值，所述k属于1至m间任一自然数。
当各ECC校验码间第k个比特的值不一致时，若所述3个ECC校验码中有两个ECC校验码在第k个比特的值一致，则确定一致的值为所述目标ECC校验码第k个比特的值。例如，当ECC校验码组中各ECC校验码的第k个比特分别为0，0，1时，则认为ECC校验码的第k个比特的值为0，如上述例子中在3个ECC校验码中第k个比特为0的个数为2，1的个数为1，即认为出现1为ECC校验码组中该比特受到宇宙射线的影响导致了翻转。
本发明提出了一种数据处理方法：将原始数据进行误差校正ECC编码，生成原始ECC校验码；将原始ECC校验码复制，得到ECC校验码组，ECC校验码组包括多个原始ECC校验码，多个原始ECC校验码均为一样的ECC校验码；将原始数据和ECC校验码组存储于NAND闪存；当从NAND闪存获取所述原始数据时，基于ECC校验码组确定目标ECC校验码，基于目标ECC校验码校验NAND闪存中存储的原始数据，得到目标数据。本申请实施例通过将ECC校验码复制提高ECC校验码的可靠性，大大降低了ECC校验码被攻击导致失效的概率，极大的提高了ECC校验码的正确性，从而提高了基于ECC校验码校验后的目标数据与最初的原始数据一致性的概率。
上面对本方案中数据处理方法进行了详细介绍，下面介绍本方案所提供的数据处理设备，参阅图3，为本申请实施例提供的数据处理设备的一种结构示意图，数据处理设备300包括：
生成单元301，用于将原始数据进行误差校正ECC编码，生成原始ECC校验码。
复制单元302，用于将所述原始ECC校验码复制，得到ECC校验码组，所述ECC校验码组包括多个原始ECC校验码，所述多个原始ECC校验码均为一样的ECC校验码；
存储单元303，用于将所述原始数据和所述ECC校验码组存储于NAND闪存；
确定单元304，用于当从所述NAND闪存获取所述原始数据时，基于所述ECC校验码组确定目标ECC校验码，基于所述目标ECC校验码校验所述NAND闪存中存储的所述原始数据，得到目标数据。
本申请实施例通过将ECC校验码复制提高ECC校验码的可靠性，大大降低了ECC校验码被攻击导致失效的概率，极大的提高了ECC校验码的正确性，从而提高了基于ECC校验码校验后的目标数据与最初的原始数据一致性的概率。
可选地，在上述图3所对应的实施例的基础上，本申请实施例提供的数据处理设备300的另一实施例中，所述ECC校验码组包括3个ECC校验码，所述确定单元具体用于，依次比对3个ECC校验码间各个对应比特是否一致，所述3个ECC校验码分别包括m个比特；对于目标ECC校验码的第k个比特，若所述3个ECC校验码中有两个ECC校验码在第k个比特的值一致，则确定一致的值为所述目标ECC校验码第k个比特的值。
可选地，在上述图3所对应的实施例的基础上，本申请实施例提供的数据处理设备300的另一实施例中，所述ECC校验码组包括3个ECC校验码，所述确定单元具体用于，依次比对3个ECC校验码间各个对应比特是否一致，所述3个ECC校验码分别包括m个比特；对于目标ECC校验码的第k个比特，当所述3个ECC校验码在第k个比特的值一致时，确定一致的值为所述目标ECC校验码第k个比特的值。
可选地，在上述图3所对应的实施例的基础上，本申请实施例提供的数据处理设备300的另一实施例中，所述存储单元303还用于将各项程序存储于可编程只读存储器PROM中。
可选地，在上述图3所对应的实施例的基础上，本申请实施例提供的数据处理设备300的另一实施例中，所述各项程序包括ECC校验码冗余程序，ECC编码程序和ECC解码程序。
可选地，在上述图3所对应的实施例的基础上，本申请实施例提供的数据处理设备300的另一实施例中，所述NAND闪存包括数据区和冗余区；所述存储单元304具体用于：将所述原始数据和所述ECC校验码组分别存储于所述数据区和所述冗余区。
上面对本方案中数据处理方法和数据处理设备的进行了详细介绍，下面介绍本方案所提供的数据处理系统400，下面对本申请实施例中的数据处理系统进行描述。具体地，请参阅图4，图4为本申请实施例中数据处理系统一个实施例的结构示意图，如图4所示，数据处理系统包括处理器401，与所述处理器耦接的可编程只读存储器(programmable read-only memory，PROM)402，NAND闪存403。一些实现方式下，它们可以通过总线耦合在一起。其中，处理器401可以是中央处理器(central processing unit，CPU)，网络处理器(networkprocessor，NP)或者CPU和NP的组合。处理器还可以是专用集成电路(application-specific integrated circuit，ASIC)，可编程逻辑器件(programmable logic device，PLD)或其组合。可编程只读存储器PROM402中存储有冗余程序、ECC编码程序和ECC解码程序，NAND闪存403用于存储原始数据和ECC校验码。
PROM存储器402为只读存储器，编程1次后，PROM存储器只能进行读操作，PROM存储器402具有很高的抗辐照特性，基于此，本专利采用PROM402存放冗余程序、ECC编码程序和ECC解码程序，防止冗余程序、ECC编码程序和ECC解码程序出错。
参阅图5，冗余程序可以为三模冗余程序，其原理是三选二，通过将一份数据备份为三份，只要三份数据中不同时出现两份或三份数据出现同样的错误，就能还原初始数据。在NAND闪存中，将三份ECC校验数据分别放置在存储单元中，由于三份数据是互相独立的，高能粒子同时打翻两份或者三份数据中相同的数据为概率很低，因此，即使一份ECC数据被打翻出错，还是可以还原正确数据。
在本专利中，CPU读写数据的流程如下所示：
1、程序烧写：CPU控制器将三模冗余程序和ECC编码/解码程序烧写到PROM存储器中；
2、数据ECC编码：CPU从PROM中调用ECC编码程序，将原始数据进行ECC编码，并生成ECC校验码，并将ECC校验码复制三份；
3、写入数据；将原始数据和3份ECC校验码一起写入到NAND FLASH存储单元中，其中，原始数据存储在数据区，3份ECC校验码存储在冗余区；
4、读取数据：CPU控制器发送命令将原始数据和ECC校验码读取出来，然后从PROM中调用三模冗余程序，对比三份ECC校验码，纠正ECC校验码中的错误比特；
5、数据ECC解码：CPU控制器调用PROM中的ECC解码程序，通过ECC校验码对NANDFLASH数据进行纠错。
本申请实施例通过将ECC校验码复制提高ECC校验码的可靠性，大大降低了ECC校验码被攻击导致失效的概率，极大的提高了ECC校验码的正确性，从而提高了基于ECC校验码校验后的目标数据与最初的原始数据一致性的概率。
本申请实施例中还提供一种计算机可读存储介质，该计算机可读存储介质中存储有计算机程序，当其在计算机上运行时，使得计算机执行如前述图1所示实施例描述的方法中服务器所执行的步骤。
本申请实施例中还提供一种包括程序的计算机程序产品，当其在计算机上运行时，使得计算机执行如前述图1所示实施例描述的方法中服务器所执行的步骤。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统，装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在本申请所提供的几个实施例中，应该理解到，所揭露的系统，装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如至少两个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到至少两个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(read-only memory，ROM)、随机存取存储器(random access memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
在本申请所提供的实施例中，应该理解到，所揭露的方法，在没有超过本申请的范围内，可以通过其他的方式实现。当前的实施例只是一种示范性的例子，不应该作为限制，所给出的具体内容不应该限制本申请的目的。例如，一些特征可以忽略，或不执行。
本申请方案所公开的技术手段不仅限于上述实施方式所公开的技术手段，还包括由以上技术特征任意组合所组成的技术方案。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本申请的保护范围。
以上对本申请实施例所提供的一种脉冲幅度获取装置及脉冲幅度获取方法进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。
Claims (10)
1.一种数据处理方法，其特征在于，所述数据处理方法包括：
将原始数据进行纠错码ECC编码，生成原始ECC校验码；
将所述原始ECC校验码复制，得到ECC校验码组，所述ECC校验码组包括多个原始ECC校验码，所述多个原始ECC校验码均为一样的ECC校验码；
将所述原始数据和所述ECC校验码组存储于NAND闪存；
当从所述NAND闪存获取所述原始数据时，基于所述ECC校验码组确定目标ECC校验码，基于所述目标ECC校验码校验所述NAND闪存中存储的所述原始数据，得到目标数据。
2.根据权利要求1所述的数据处理方法，其特征在于，所述ECC校验码组包括3个ECC校验码，所述基于所述ECC校验码组确定目标ECC校验码包括：
依次比对3个ECC校验码间各个对应比特是否一致，所述3个ECC校验码分别包括m个比特；
对于目标ECC校验码的第k个比特，若所述3个ECC校验码中有两个ECC校验码在第k个比特的值一致，则确定一致的值为所述目标ECC校验码第k个比特的值。
3.根据权利要求1所述的数据处理方法，其特征在于，所述ECC校验码组包括3个ECC校验码，所述基于所述ECC校验码组确定目标ECC校验码包括：
依次比对3个ECC校验码间各个对应比特是否一致，所述3个ECC校验码分别包括m个比特；
对于目标ECC校验码的第k个比特，当所述3个ECC校验码在第k个比特的值一致时，确定一致的值为所述目标ECC校验码第k个比特的值。
4.根据权利要求1至3中任一项所述的数据处理方法，其特征在于，将各项程序存储于可编程只读存储器PROM中。
5.根据权利要求4所述的数据处理方法，其特征在于，所述各项程序包括ECC校验码三模冗余程序，ECC编码程序和ECC解码程序。
6.一种数据处理设备，其特征在于，所述数据处理设备包括：
生成单元，用于将原始数据进行纠错码ECC编码，生成原始ECC校验码；
复制单元，用于将所述原始ECC校验码复制，得到ECC校验码组，所述ECC校验码组包括多个原始ECC校验码，所述多个原始ECC校验码均为一样的ECC校验码；
存储单元，用于将所述原始数据和所述ECC校验码组存储于NAND闪存；
确定单元，用于当从所述NAND闪存获取所述原始数据时，基于所述ECC校验码组确定目标ECC校验码，基于所述目标ECC校验码校验所述NAND闪存中存储的所述原始数据，得到目标数据。
7.根据权利要求6所述的数据处理设备，其特征在于，所述ECC校验码组包括3个ECC校验码，所述确定单元具体用于依次比对3个ECC校验码间各个对应比特是否一致，所述3个ECC校验码分别包括m个比特；对于目标ECC校验码的第k个比特，若所述3个ECC校验码中有两个ECC校验码在第k个比特的值一致，则确定一致的值为所述目标ECC校验码第k个比特的值。
8.根据权利要求6所述的数据处理设备，其特征在于，所述ECC校验码组包括3个ECC校验码，所述确定单元具体用于，依次比对3个ECC校验码间各个对应比特是否一致，所述3个ECC校验码分别包括m个比特；对于目标ECC校验码的第k个比特，当所述3个ECC校验码在第k个比特的值一致时，确定一致的值为所述目标ECC校验码第k个比特的值。
9.一种计算机设备，其特征在于，包括：可编程只读存储器、收发器、处理器以及总线系统；
其中，所述可编程只读存储器用于存储程序；
所述处理器用于执行所述存储器中的程序，以实现权利要求1至5中任一项所述的方法；
所述总线系统用于连接所述存储器以及所述处理器，以使所述存储器以及所述处理器进行通信。
10.一种计算机可读存储介质，包括指令，当其在计算机上运行时，使得计算机执行如权利要求1至5中任一项所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111351149.0A CN114220474A (zh) | 2021-11-15 | 2021-11-15 | 一种数据处理方法、设备及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111351149.0A CN114220474A (zh) | 2021-11-15 | 2021-11-15 | 一种数据处理方法、设备及存储介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114220474A true CN114220474A (zh) | 2022-03-22 |
Family
ID=80697197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111351149.0A Pending CN114220474A (zh) | 2021-11-15 | 2021-11-15 | 一种数据处理方法、设备及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114220474A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116092567A (zh) * | 2023-01-09 | 2023-05-09 | 海光信息技术股份有限公司 | 数据的处理方法、处理装置以及存储系统 |
| CN117032579A (zh) * | 2023-08-21 | 2023-11-10 | 上海合芯数字科技有限公司 | 一种从机启动方法、装置及存储介质 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1480953A (zh) * | 2002-09-07 | 2004-03-10 | 鸿富锦精密工业（深圳）有限公司 | 在内存中存放校验码的方法及装置 |
| CN106919857A (zh) * | 2015-12-28 | 2017-07-04 | 上海新微技术研发中心有限公司 | 芯片、芯片的启动保护装置及方法 |
| US20170317693A1 (en) * | 2016-04-27 | 2017-11-02 | Silicon Motion Inc. | Flash memory apparatus and storage management method for flash memory |
| CN110489267A (zh) * | 2019-07-10 | 2019-11-22 | 中国科学院上海微系统与信息技术研究所 | 存储器及加固待存储数据的方法 |
-
2021
- 2021-11-15 CN CN202111351149.0A patent/CN114220474A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1480953A (zh) * | 2002-09-07 | 2004-03-10 | 鸿富锦精密工业（深圳）有限公司 | 在内存中存放校验码的方法及装置 |
| CN106919857A (zh) * | 2015-12-28 | 2017-07-04 | 上海新微技术研发中心有限公司 | 芯片、芯片的启动保护装置及方法 |
| US20170317693A1 (en) * | 2016-04-27 | 2017-11-02 | Silicon Motion Inc. | Flash memory apparatus and storage management method for flash memory |
| CN110489267A (zh) * | 2019-07-10 | 2019-11-22 | 中国科学院上海微系统与信息技术研究所 | 存储器及加固待存储数据的方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116092567A (zh) * | 2023-01-09 | 2023-05-09 | 海光信息技术股份有限公司 | 数据的处理方法、处理装置以及存储系统 |
| CN116092567B (zh) * | 2023-01-09 | 2024-03-22 | 海光信息技术股份有限公司 | 数据的处理方法、处理装置以及存储系统 |
| CN117032579A (zh) * | 2023-08-21 | 2023-11-10 | 上海合芯数字科技有限公司 | 一种从机启动方法、装置及存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6604222B1 (en) | Block code to efficiently correct adjacent data and/or check bit errors | |
| US7797609B2 (en) | Apparatus and method for merging data blocks with error correction code protection | |
| US6453440B1 (en) | System and method for detecting double-bit errors and for correcting errors due to component failures | |
| CN102567134B (zh) | 存储器模块的错误检查与校正系统以及方法 | |
| CA1284228C (en) | Byte write error code method and apparatus | |
| US20140310571A1 (en) | Local Erasure Codes for Data Storage | |
| CN107436821B (zh) | 为包括多个数据位和地址位的块生成错误码的装置和方法 | |
| TW201319800A (zh) | 使用置換子矩陣之總和的總和檢查碼 | |
| CN111338840B (zh) | 航天数据保护方法、存储介质、计算机程序、系统、终端 | |
| CN104658609B (zh) | 用于存储器系统的纠错码分布的方法和系统 | |
| TWI759673B (zh) | 快閃記憶體裝置、快閃記憶體控制器及快閃記憶體儲存管理方法 | |
| CN114220474A (zh) | 一种数据处理方法、设备及存储介质 | |
| JPS6349245B2 (zh) | ||
| CN114116297B (zh) | 一种数据编码方法、装置、设备及介质 | |
| CN103218271B (zh) | 一种数据纠错方法及装置 | |
| US6393597B1 (en) | Mechanism for decoding linearly-shifted codes to facilitate correction of bit errors due to component failures | |
| CN109947674A (zh) | 数据处理器件和数据处理方法 | |
| CN100468367C (zh) | 固态存储器的安全存储系统及方法 | |
| TW202246979A (zh) | 用於具有內建的錯誤校正和偵測的記憶體的錯誤率 | |
| US20240184665A1 (en) | Data processing method and apparatus | |
| JP3095380B2 (ja) | エラーを検出するための方法および装置 | |
| CN105575439B (zh) | 一种存储单元失效纠错的方法及存储器 | |
| US20240106462A1 (en) | G-ldpc decoder and g-ldpc decoding method | |
| CN115543693B (zh) | 数据恢复方法及相关设备 | |
| EP0310220A2 (en) | An apparatus useful for correction of single bit errors and detection of double bit errors in the transmission of data |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |