[go: up one dir, main page]

CN114203644B - 半导体装置及半导体装置的制造方法 - Google Patents

半导体装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN114203644B
CN114203644B CN202111060852.6A CN202111060852A CN114203644B CN 114203644 B CN114203644 B CN 114203644B CN 202111060852 A CN202111060852 A CN 202111060852A CN 114203644 B CN114203644 B CN 114203644B
Authority
CN
China
Prior art keywords
adhesive
base plate
semiconductor device
inclined surface
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111060852.6A
Other languages
English (en)
Other versions
CN114203644A (zh
Inventor
原田正刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN114203644A publication Critical patent/CN114203644A/zh
Application granted granted Critical
Publication of CN114203644B publication Critical patent/CN114203644B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

目的在于提供能够限定基座板与壳体之间的接合所使用的粘接剂的润湿扩展方向的技术。半导体装置具有基座板(2)和壳体(1)。壳体(1)经由粘接剂(5)而与基座板(2)的周缘部接合。在基座板(2)的周缘部形成有涂敷粘接剂(5)的涂敷位置即凹部(2a)和从凹部(2a)朝向外周侧而下降的斜面(2b)或者从凹部(2a)朝向内周侧而下降的斜面(2d)。

Description

半导体装置及半导体装置的制造方法
技术领域
本发明涉及半导体装置及半导体装置的制造方法。
背景技术
在半导体装置的制造工序中，基座板与壳体之间的接合使用粘接剂。存在具有在基座板与壳体之间的接合时，涂敷的粘接剂不滴落这样的构造的半导体装置。
例如，在专利文献1中公开了如下构造，即，盖体与绝缘基体之间的粘接面是斜面，对多余的粘接剂进行收容的凹部被设置于绝缘基体的凹部的内侧面，以使得过剩地涂敷的粘接剂不滴落。另外，在专利文献1中，作为粘接剂而举出了焊料、钎料、玻璃以及有机树脂粘接剂的例子。
专利文献1：日本特开2013-26506号公报
但是，在专利文献1所记载的技术中，由于未规定粘接剂的涂敷位置，因此粘接剂被涂敷于盖体与绝缘基体之间的粘接面整体。因此，当在封装树脂的硬化时粘接剂升温而使粘接剂的粘度下降的情况下，粘接剂沿斜面而向上侧和下侧润湿扩展。其结果，存在无法限定粘接剂的润湿扩展方向的问题。
发明内容
因此，本发明的目的在于提供能够限定基座板与壳体之间的接合所使用的粘接剂的润湿扩展方向的技术。
本发明涉及的半导体装置具有：基座板；以及壳体，其经由粘接剂而与所述基座板的周缘部接合，在所述基座板的周缘部形成有涂敷所述粘接剂的涂敷位置即凹部和从所述凹部朝向外周侧或者内周侧而下降的斜面。
发明的效果
根据本发明，当在封装树脂的硬化时粘接剂升温而使粘接剂的粘度下降的情况下，粘接剂从凹部沿斜面而润湿扩展，因此，能够限定粘接剂的润湿扩展方向。
附图说明
图1是实施方式1涉及的半导体装置的剖视图。
图2是实施方式1涉及的半导体装置所具有的基座板与壳体之间的接合部位的放大剖视图。
图3是实施方式1的变形例涉及的半导体装置的剖视图。
图4是实施方式2涉及的半导体装置的剖视图。
图5是实施方式2的变形例涉及的半导体装置的剖视图。
具体实施方式
＜实施方式1＞
下面，使用附图对实施方式1进行说明。图1是实施方式1涉及的半导体装置的剖视图。图2是实施方式1涉及的半导体装置所具有的基座板2与壳体1之间的接合部位的放大剖视图。
如图1所示，具有基座板2、壳体1、金属图案3和半导体元件4。基座板2在俯视观察时为矩形，由具有绝缘性的树脂构成。
金属图案3形成于基座板2的中央部。即，金属图案3未形成于基座板2的周缘部。金属图案3例如由铝、银或者铜构成。
在金属图案3的上表面通过焊接而固定有半导体元件4。此外，在图1中示出了1个半导体元件4，但不限定于1个，也可以是大于或等于2个。
半导体元件4例如是IGBT(Insulated Gate Bipolar Transistor)芯片或者续流二极管(Free Wheel diode)芯片。
壳体1在俯视观察时为矩形框状，例如由树脂构成。在壳体1的下端部，遍及整周而形成有凹部1a。凹部1a形成为能够与基座板2的周缘部嵌合的形状。此外，在壳体1的内部填充有未图示的封装树脂。
接下来，使用图1和图2，对基座板2与壳体1之间的接合进行说明。如图1和图2所示，壳体1经由粘接剂5而与基座板2的周缘部接合。在基座板2的周缘部形成有凹部2a、斜面2b和槽2c。
凹部2a是向下方凹陷的形状。凹部2a在基座板2的上表面，具体地说，在基座板2的周缘部的内周侧遍及整周而形成。凹部2a是涂敷粘接剂5的涂敷位置。斜面2b以从凹部2a朝向外周侧而下降的方式遍及整周而形成。从凹部2a溢出的粘接剂5沿斜面2b而向下侧润湿扩展。槽2c是向下方凹陷的形状，在斜面2b的下端部遍及整周而形成。沿斜面2b而向下侧润湿扩展的粘接剂5被收容于槽2c。
这里，为了使粘接剂5容易沿斜面2b润湿扩展，优选斜面2b的倾斜角α大于或等于45°且小于或等于60°。另外，粘接剂5例如是热固性的环氧树脂类粘接剂。优选在粘接剂5的温度为25℃的情况下，粘接剂5的粘度大于或等于25Pa·s，在粘接剂5的温度大于或等于50℃的情况下，粘接剂5的粘度小于或等于10Pa·s。
在半导体装置的制造工序中，当在金属图案3的上表面固定了半导体元件4之后，将粘接剂5的温度设为25℃，向基座板2的凹部2a涂敷粘接剂5，壳体1经由粘接剂5而与基座板2的周缘部接合。此时，被涂敷于凹部2a的粘接剂5变得难以润湿扩展。接下来，在向壳体1内填充了封装树脂之后，在封装树脂的硬化时，如果粘接剂5被升温至大于或等于50℃，则粘接剂5的粘度下降而变得容易润湿扩展。由此，能够使粘接剂5从凹部2a沿斜面2b而向下侧润湿扩展。
此时，优选基座板2的凹部2a和斜面2b通过冲压加工或者切削加工而形成。
接下来，使用图3，对实施方式1的变形例进行说明。图3是实施方式1的变形例涉及的半导体装置的剖视图。
如图3所示，基座板2的周缘部与基座板2的中央部相比，凸出至上方。在基座板2的周缘部形成有凹部2a、斜面2d和槽2e。凹部2a在基座板2的周缘部的外周侧遍及整周而形成。凹部2a的外周侧即基座板2的端部与凹部2a相比，凸出至上方，被涂敷于凹部2a的粘接剂5没有从凹部2a超过基座板2的端部而向外周侧润湿扩展。
斜面2d以从凹部2a朝向内周侧而下降的方式遍及整周而形成。从凹部2a溢出的粘接剂5沿斜面2d而向下侧润湿扩展。槽2e是向下方凹陷的形状，在斜面2d的下端部遍及整周而形成。沿斜面2d而向下侧润湿扩展的粘接剂5被收容于槽2e。此外，为了使粘接剂5容易沿斜面2d润湿扩展，优选斜面2d的倾斜角α大于或等于45°且小于或等于60°。
如上所述，实施方式1以及实施方式1的变形例涉及的半导体装置具有基座板2和经由粘接剂5而与基座板2的周缘部接合的壳体1，在基座板2的周缘部形成有涂敷粘接剂5的涂敷位置即凹部2a和从凹部2a朝向外周侧或者内周侧而下降的斜面2b、2d。
因此，当在封装树脂的硬化时粘接剂5升温而使粘接剂5的粘度下降的情况下，粘接剂5从凹部2a沿斜面2b、2d而润湿扩展，因此，能够限定粘接剂5的润湿扩展方向。另外，能够通过形成凹部2a而规定粘接剂5的涂敷位置。
另外，凹部2a设置于基座板2的上表面，斜面2b以从凹部2a朝向外周侧而下降的方式形成。因此，当在封装树脂的硬化时粘接剂5升温而使粘接剂5的粘度下降的情况下，能够将粘接剂5的润湿扩展方向限定为从凹部2a朝向外周侧。
另外，基座板2的周缘部与基座板2的中央部相比，凸出至上方，斜面2d以从凹部2a朝向内周侧而下降的方式形成。因此，当在封装树脂的硬化时粘接剂5升温而使粘接剂5的粘度下降的情况下，能够将粘接剂5的润湿扩展方向限定为从凹部2a朝向内周侧。由此，能够抑制粘接剂5向产品的外侧溢出。
另外，斜面2b、2d的倾斜角α为大于或等于45°且小于或等于60°，因此，在粘接剂5升温而使粘接剂5的粘度下降时，粘接剂5容易从凹部2a沿斜面2b、2d而润湿扩展。
另外，在粘接剂5的温度为25℃的情况下，粘接剂5的粘度大于或等于25Pa·s，在粘接剂5的温度大于或等于50℃的情况下，粘接剂5的粘度小于或等于10Pa·s。半导体装置的制造方法具有：工序(a)，将粘接剂5的温度设为25℃，向基座板2的凹部2a涂敷粘接剂5，将壳体1经由粘接剂5而与基座板2的周缘部接合；以及工序(b)，在填充于壳体1内的封装树脂的硬化时，使升温至大于或等于50℃的粘接剂5从凹部2a沿斜面2b、2d而向下侧润湿扩展。
因此，在涂敷了粘接剂5时，粘接剂5难以润湿扩展，所以，能够抑制粘接剂5向预想外的位置的附着以及溢出。另一方面，在基座板2与壳体1之间的接合之后，粘接剂5容易沿斜面2b、2d而润湿扩展。
另外，凹部2a和斜面2b、2d通过冲压加工或者切削加工而形成，因此，能够通过采用通常的基座板2的加工方法，从而抑制基座板2的加工费用。
＜实施方式2＞
接下来，对实施方式2涉及的半导体装置进行说明。图4是实施方式2涉及的半导体装置的剖视图。此外，在实施方式2中，对与在实施方式1中说明过的结构要素相同的结构要素标注相同的标号而省略说明。
如图4所示，在实施方式2中，基座板2的周缘部与基座板2的中央部相比，凸出至上方。在基座板2的周缘部形成有凹部2a、斜面6和槽2c、2e。
斜面6包含以从凹部2a朝向外周侧而下降的方式形成的作为第1斜面的斜面2b和以从凹部2a朝向内周侧而下降的方式形成的作为第2斜面的斜面2d。
凹部2a在基座板2的周缘部的中央处遍及整周而形成。斜面2b以从凹部2a朝向外周侧而下降的方式遍及整周而形成。槽2c在斜面2b的下端部遍及整周而形成。沿斜面2b而向下侧润湿扩展的粘接剂5被收容于槽2c。斜面2d以从凹部2a朝向内周侧而下降的方式遍及整周而形成。槽2e在斜面2d的下端部遍及整周而形成。沿斜面2d而向下侧润湿扩展的粘接剂5被收容于槽2e。此外，优选斜面2b、2d的倾斜角α大于或等于45°且小于或等于60°。
接下来，使用图5，对实施方式2的变形例进行说明。图5是实施方式2的变形例涉及的半导体装置的剖视图。
如图5所示，在壳体1的与凹部2a相对的部分设置有被凹部2a收容的凸起1b。凸起1b遍及壳体1的整周而设置。在将基座板2与壳体1进行接合时，凸起1b将涂敷于凹部2a的粘接剂5压溃，从而能够促进粘接剂5的润湿扩展。
如上所述，就实施方式2以及实施方式2的变形例涉及的半导体装置而言，基座板2的周缘部与基座板2的中央部相比，凸出至上方。斜面6包含以从凹部2a朝向外周侧而下降的方式形成的作为第1斜面的斜面2b和以从凹部2a朝向内周侧而下降的方式形成的作为第2斜面的斜面2d。
因此，能够将粘接剂5的润湿扩展方向设为2个方向而非1个方向，所以能够缩短润湿扩展时间。
另外，在壳体1的与凹部2a相对的部分设置有被凹部2a收容的凸起1b。因此，在将基座板2与壳体1进行接合时，凸起1b将涂敷于凹部2a的粘接剂5压溃而变得容易润湿扩展，从而能够进一步缩短润湿扩展时间。
此外，能够对各实施方式自由地进行组合，或者对各实施方式适当地进行变形、省略。
标号的说明
1壳体，1b凸起，2基座板，2a凹部，2b、2d斜面，5粘接剂，6斜面。

Claims (8)

1.一种半导体装置，其具有：
基座板；以及
壳体，其经由粘接剂而与所述基座板的周缘部接合，
在所述基座板的周缘部形成有涂敷所述粘接剂的涂敷位置即凹部和从所述凹部朝向外周侧或者内周侧而下降的斜面。
2.根据权利要求1所述的半导体装置，其中，
所述凹部设置于所述基座板的上表面，
所述斜面以从所述凹部朝向外周侧而下降的方式形成。
3.根据权利要求1所述的半导体装置，其中，
所述基座板的周缘部与所述基座板的中央部相比，凸出至上方，
所述斜面以从所述凹部朝向内周侧而下降的方式形成。
4.根据权利要求1所述的半导体装置，其中，
所述基座板的周缘部与所述基座板的中央部相比，凸出至上方，
所述斜面包含以从所述凹部朝向外周侧而下降的方式形成的第1斜面和以从所述凹部朝向内周侧而下降的方式形成的第2斜面。
5.根据权利要求4所述的半导体装置，其中，
在所述壳体的与所述凹部相对的部分设置有被所述凹部收容的凸起。
6.根据权利要求1至5中任一项所述的半导体装置，其中，
所述斜面的倾斜角大于或等于45°且小于或等于60°。
7.一种半导体装置的制造方法，其对权利要求1至权利要求6中任一项所述的半导体装置进行制造，
在该半导体装置的制造方法中，
在所述粘接剂的温度为25℃的情况下，所述粘接剂的粘度大于或等于25Pa·s，在所述粘接剂的温度大于或等于50℃的情况下，所述粘接剂的粘度小于或等于10Pa·s，
该半导体装置的制造方法具有以下工序：
工序(a)，将所述粘接剂的温度设为25℃，向所述基座板的所述凹部涂敷所述粘接剂，将所述壳体经由所述粘接剂而与所述基座板的周缘部接合；以及
工序(b)，在填充于所述壳体内的封装树脂的硬化时，使升温至大于或等于50℃的所述粘接剂从所述凹部沿所述斜面而向下侧润湿扩展。
8.根据权利要求7所述的半导体装置的制造方法，其中，
所述凹部和所述斜面通过冲压加工或者切削加工而形成。
CN202111060852.6A 2020-09-17 2021-09-10 半导体装置及半导体装置的制造方法 Active CN114203644B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020156028A JP7357595B2 (ja) 2020-09-17 2020-09-17 半導体装置および半導体装置の製造方法
JP2020-156028 2020-09-17

Publications (2)

Publication Number Publication Date
CN114203644A CN114203644A (zh) 2022-03-18
CN114203644B true CN114203644B (zh) 2024-12-10

Family

ID=80351565

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111060852.6A Active CN114203644B (zh) 2020-09-17 2021-09-10 半导体装置及半导体装置的制造方法

Country Status (4)

Country Link
US (1) US11640953B2 (zh)
JP (1) JP7357595B2 (zh)
CN (1) CN114203644B (zh)
DE (1) DE102021120887B4 (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2460248A1 (en) * 2001-09-14 2003-03-27 Lintec Corporation Easily applicable adhesive sheet and method for producing the same
JP2007281233A (ja) * 2006-04-07 2007-10-25 Denso Corp 半導体センサ装置およびその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55122359U (zh) * 1979-02-20 1980-08-30
JPS56144561A (en) * 1980-04-11 1981-11-10 Hitachi Ltd Semiconductor device
JPS5720153U (zh) * 1980-07-07 1982-02-02
DE19755734A1 (de) 1997-12-15 1999-06-24 Siemens Ag Verfahren zur Herstellung eines oberflächenmontierbaren optoelektronischen Bauelementes
JP3448211B2 (ja) * 1998-05-25 2003-09-22 三菱電機株式会社 高密度実装基板およびその製造方法
JP2011054794A (ja) * 2009-09-02 2011-03-17 Panasonic Corp 光学デバイス及びその製造方法
US8836100B2 (en) * 2009-12-01 2014-09-16 Cisco Technology, Inc. Slotted configuration for optimized placement of micro-components using adhesive bonding
KR101201808B1 (ko) 2010-06-03 2012-11-15 삼성에스디아이 주식회사 이차 전지 및 이차 전지의 전해액 주입 방법
JP2013026506A (ja) * 2011-07-22 2013-02-04 Kyocera Corp 電子部品収納用パッケージおよび電子装置
KR102076044B1 (ko) 2013-05-16 2020-02-11 삼성전자주식회사 반도체 패키지 장치
JP7052293B2 (ja) * 2017-10-31 2022-04-12 株式会社デンソー 半導体装置
JP6700362B2 (ja) * 2018-09-28 2020-05-27 日本特殊陶業株式会社 半導体製造用部品
JP2020064929A (ja) * 2018-10-16 2020-04-23 愛三工業株式会社 収容部材

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2460248A1 (en) * 2001-09-14 2003-03-27 Lintec Corporation Easily applicable adhesive sheet and method for producing the same
JP2007281233A (ja) * 2006-04-07 2007-10-25 Denso Corp 半導体センサ装置およびその製造方法

Also Published As

Publication number Publication date
DE102021120887A1 (de) 2022-03-17
JP7357595B2 (ja) 2023-10-06
JP2022049804A (ja) 2022-03-30
CN114203644A (zh) 2022-03-18
US11640953B2 (en) 2023-05-02
DE102021120887B4 (de) 2024-01-25
US20220084983A1 (en) 2022-03-17

Similar Documents

Publication Publication Date Title
US10431529B2 (en) Semiconductor device
TWI464833B (zh) 經熱增強之薄型半導體封裝件
CN101335263B (zh) 半导体模块和半导体模块的制造方法
JPWO2008078746A1 (ja) 半導体素子の実装構造体及び半導体素子の実装方法
WO2018055667A1 (ja) 半導体装置
JP5120032B2 (ja) 電子装置
JP2017174837A (ja) 半導体装置および半導体装置の製造方法
JP2006100752A (ja) 回路装置およびその製造方法
CN114203644B (zh) 半导体装置及半导体装置的制造方法
JP6797002B2 (ja) 半導体装置および半導体装置の製造方法
JP4737138B2 (ja) 半導体装置及びその製造方法
JP6766744B2 (ja) 半導体モジュール
JP2021145081A (ja) 半導体装置の製造方法および半導体装置
JPH0917827A (ja) 半導体装置
CN112997308B (zh) 半导体装置及半导体装置的制造方法
KR100571273B1 (ko) 반도체패키지 및 그 제조 방법
JP7482833B2 (ja) 半導体装置および半導体装置の製造方法
JP6421432B2 (ja) 半導体装置およびその製造方法
JP2003007933A (ja) 樹脂封止型半導体装置
JP4254487B2 (ja) 半導体装置
JP2008277594A (ja) 半導体装置、およびその製造方法、並びにその製造方法に用いるリードフレーム
WO2025062687A1 (ja) 半導体装置および半導体装置の製造方法
US9254532B2 (en) Methods of fabricating low melting point solder reinforced sealant and structures formed thereby
CN119631174A (zh) 半导体装置及半导体装置的制造方法
JPH06310621A (ja) 半導体パッケージ及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant