[go: up one dir, main page]

CN114203563A - 一种多层堆叠存储器封装方法及封装结构 - Google Patents

一种多层堆叠存储器封装方法及封装结构 Download PDF

Info

Publication number
CN114203563A
CN114203563A CN202111494369.9A CN202111494369A CN114203563A CN 114203563 A CN114203563 A CN 114203563A CN 202111494369 A CN202111494369 A CN 202111494369A CN 114203563 A CN114203563 A CN 114203563A
Authority
CN
China
Prior art keywords
memory
chip
passivation layer
micromodules
buffer chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111494369.9A
Other languages
English (en)
Inventor
杜茂华
吴明敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tongfu Microelectronics Co Ltd
Original Assignee
Tongfu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tongfu Microelectronics Co Ltd filed Critical Tongfu Microelectronics Co Ltd
Priority to CN202111494369.9A priority Critical patent/CN114203563A/zh
Publication of CN114203563A publication Critical patent/CN114203563A/zh
Priority to PCT/CN2022/137241 priority patent/WO2023104092A1/en
Priority to US18/731,884 priority patent/US20240321821A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种多层堆叠存储器封装方法及封装结构，该方法包括：提供缓冲芯片、多个假片和多个第一存储器芯片，假片设置有槽体，缓冲芯片设置有多个第一导电通孔，第一存储器芯片设置有与多个第一导电通孔相对应的多个第二导电通孔；分别将每个第一存储器芯片固定在对应的假片的槽体内，形成多个存储器微模组；将多个存储器微模组依次混合键合堆叠在缓冲芯片上，存储器微模组在缓冲芯片上的正投影与缓冲芯片重合。本方法通过假片将两种不同尺寸的第一存储器芯片和缓冲芯片调整为同一尺寸，即存储器微模组与缓冲芯片尺寸相同，可实现晶圆级混合键合，实现可量产性，产出率高。每相邻两个存储器微模组间混合键合，在同等密度下，提高数据吞吐量。

Description

一种多层堆叠存储器封装方法及封装结构
技术领域
本发明属于半导体封装技术领域，具体涉及一种多层堆叠存储器封装方法及封装结构。
背景技术
对于数据中心等企业级应用，大容量的高速存储成为必要项。为应对此需求，高宽带存储器(HBM，high bandwidth Memory)应运而生。如图1所示，HBM使用硅通孔(TSV，Through SiliconVia)12将数个存储器芯片11进行垂直互连，通过底层的缓冲芯片10与外界进行数据交互，由于TSV具有密度高，垂直互连距离短的优势，数据传输速度大大提高。
目前，HBM的多层芯片多叠采用热压键合(TCB，ThermalCompression Bond)工艺，通过快速加热，将微凸点14与芯片背部焊盘13连接，芯片背部焊盘13与芯片的硅通孔12连接。目前微凸点14的成分主要是铜-锡结构，而芯片背部焊盘13的主要成分为镍-金结构。最终堆叠结构由塑封层15进行保护。
在使用铜-锡微凸点的情况下，由于锡在回流时的变形性，为了防止微凸点之间短路，微凸点之间的间距以及锡的高度需要严格控制。目前间距在40um以上，当间距降低到25um以下时，由于锡的量过小，在热载条件下全面转换为金属间化合物，导致可靠性失效。
针对上述问题，有必要提出一种设计合理且可以有效解决上述问题的一种多层堆叠存储器封装方法及封装结构。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提供一种多层堆叠存储器封装方法及封装结构。
本发明的一方面提供一种多层堆叠存储器封装方法，所述方法包括：
提供缓冲芯片、多个假片和多个第一存储器芯片，所述假片设置有槽体，所述缓冲芯片设置有多个第一导电通孔，所述第一存储器芯片设置有与所述多个第一导电通孔相对应的多个第二导电通孔；
分别将每个所述第一存储器芯片固定在对应的所述假片的所述槽体内，形成多个存储器微模组；
将多个所述存储器微模组依次混合键合堆叠在所述缓冲芯片上，其中，所述存储器微模组在所述缓冲芯片上的正投影与所述缓冲芯片重合。
可选的，所述第一存储器芯片的第一表面设置有第一钝化层和第一金属焊盘，所述第一存储器芯片的第二表面设置有第二钝化层和第二金属焊盘；
所述分别将每个所述第一存储器芯片固定在对应的所述假片的所述槽体内，形成多个存储器微模组，包括：
在所述槽体底壁和所述第一存储器芯片的第一表面之间形成第一粘合胶，以将所述第一存储器芯片固定在所述槽体中；
在所述假片和所述第一存储器芯片的第二表面形成第二粘合胶，并使得部分所述第二粘合胶填充至所述槽体侧壁和所述第一存储器芯片之间的缝隙中；
将所述第一存储器芯片的第二表面的第二粘合胶去除，以露出所述第二钝化层和所述第二金属焊盘；
将所述第一存储器芯片的第一表面的第一粘合胶去除，以露出所述第一钝化层和所述第一金属焊盘，形成所述存储器微模组。
可选的，所述将所述第一存储器芯片的第二表面的第二粘合胶去除，以露出所述第二钝化层和所述第二金属焊盘，包括：
对所述假片以及所述第一存储器芯片的第二表面进行抛光和化学清洁处理，将所述第一存储器芯片的第二表面的第二粘合胶完全去除，同时保留部分所述假片表面的第二粘合胶。
可选的，所述缓冲芯片朝向所述存储器微模组的一侧设置有第三钝化层和第三金属焊盘，
所述将多个所述存储器微模组依次混合键合堆叠在所述缓冲芯片上，包括：
将第一层存储器微模组的第二钝化层与所述缓冲芯片上的第三钝化层进行键合，将该第一层存储器微模组的第二金属焊盘与所述缓冲芯片上的第三金属焊盘进行键合；
依次将其余各层存储器微模组混合键合堆叠在所述第一层存储器微模组上，其中，每相邻两层存储器微模组中的所述第一钝化层与所述第二钝化层键合；以及，每相邻两层存储器微模组中的所述第一金属焊盘与所述第二金属焊盘键合。
可选的，所述将多个所述存储器微模组依次混合键合堆叠在所述缓冲芯片上之后，所述方法还包括：
在所述缓冲芯片背离所述存储器模组的表面形成多个凸点，所述多个凸点与多个第一导电通孔相对应。
本发明的另一方面提供一种多层堆叠存储器封装结构，所述封装结构包括缓冲芯片和多个存储器微模组；
所述缓冲芯片设置有多个第一导电通孔；
所述多个存储器微模组依次堆叠设置在所述缓冲芯片上，并且所述存储器微模组在所述缓冲芯片的正投影与所述缓冲芯片重合；其中，
每个所述存储器微模组均包括假片和第一存储器芯片，所述假片设置有槽体，所述槽体设置有所述第一存储器芯片，所述第一存储器芯片设置有与所述多个第一导电通孔相对应且电连接的多个第二导电通孔。
可选的，所述第一存储器芯片背离所述缓冲芯片的第一表面设置有第一钝化层和第一金属焊焊盘，所述第一存储器芯片朝向所述缓冲芯片的第二表面设置有第二钝化层和第二金属焊盘；
每相邻两层存储器微模组中的所述第一钝化层与所述第二钝化层键合连接；以及，
每相邻两层存储器微模组中的所述第一金属焊盘与所述第二金属焊盘键合连接。
可选的，所述缓冲芯片朝向所述存储器微模组的表面设置有第三钝化层和第三金属焊盘；
所述第三钝化层与第一层存储器微模组中的所述第二钝化层键合连接，所述第三金属焊盘和所述第一层存储器微模组中的所述第二金属焊盘键合连接。
可选的，相邻两个所述假片之间、以及所述槽体侧壁和所述第一存储器芯片之间还设置有粘合胶。
可选的，所述缓冲芯片背离所述存储器微模组的表面设置有多个凸点，所述多个凸点与所述多个第一导电通孔相对应。
本发明提供的多层堆叠存储器封装方法及封装结构，封装方法中，分别将每个第一存储器芯片固定在对应的假片的槽体内，形成多个存储器微模组；将多个存储器微模组依次混合键合堆叠在缓冲芯片上，其中，所述存储器微模组在所述缓冲芯片上的正投影与所述缓冲芯片重合。本发明通过假片将两种不同尺寸的第一存储器芯片和缓冲芯片调整为同一尺寸，也即存储器微模组与缓冲芯片的尺寸相同，可以实现晶圆级混合键合，混合键合的效率比单芯片键合要大大提高，实现可量产性，产出率高。另外，每相邻两个存储器微模组之间也进行混合键合，可以实现更小间距，在同等密度下，增加垂直互连的数量，数据通道的数量增加可以提高数据吞吐量。本发明的封装结构，每相邻两个存储器微模组之间混合键合连接以及存储器微模组与缓冲芯片之间混合键合连接，实现了超细间距的互联，并且大大提高产出效率，降低生产成本。
附图说明
图1为现有技术典型的传统多层存储器封装结构的结构示意图；
图2本发明一实施例的一种多层堆叠存储器封装方法流程示意图；
图3～图10为本发明另一实施例的一种多层堆叠存储器封装方法的封装工艺示意图。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。
如图2所示，本发明的一方面提供一种多层堆叠存储器封装方法S100，该封装方法S100包括：
S110、提供缓冲芯片、多个假片和多个第一存储器芯片，所述假片设置有槽体，所述缓冲芯片设置有多个第一导电通孔，所述第一存储器芯片设置有与所述多个第一导电通孔相对应的多个第二导电通孔。
具体地，如图10所示，提供缓冲芯片110、多个假片120和多个存储器芯片130，假片120上设置有槽体(图中未标出)，缓冲芯片110设置有多个导电通孔111，第一存储器芯片130上设置有与第一导电通孔111相对应的多个第二导电通孔131，其中，第一导电通孔111和第二导电通孔131均可以为硅通孔。采用硅通孔技术实现硅通孔的垂直电气互连，降低了封装高度。
S120、分别将每个所述第一存储器芯片固定在对应的所述假片的所述槽体内，形成多个存储器微模组。
具体地，如图3所示，分别将每个第一存储器芯片130固定在对应的假片120的槽体内，形成多个存储器微模组140。需要说明的是，槽体的尺寸略大于第一存储器芯片130的尺寸，槽体的深度低于第一存储器芯片130的高度，也就是说，第一存储器芯片130的表面凸出于假片120的表面。
示例性的，如图3所示，第一存储器芯片130的第一表面设置有第一钝化层132和第一金属焊盘133，第一存储器芯片130的第二表面设置有第二钝化层134和第二金属焊盘135，本实施例中，第一存储器芯片130的第一表面为背面，第一存储器芯片130的第二表面为正面。需要说明的是，在本实施例中，第一钝化层132和第二钝化层134的材料均可以是二氧化硅材料或者氮化硅材料，第一金属焊盘133和第二金属焊盘135可以为铜焊盘。
分别将每个所述第一存储器芯片固定在对应的所述假片的所述槽体内，形成多个存储器微模组，具体还包括如下步骤：
首先，在所述槽体底壁和所述第一存储器芯片的第一表面之间形成第一粘合胶，以将所述第一存储器芯片固定在所述槽体中。
具体地，如图3所示，在槽体底壁和第一存储器芯片130的背面之间形成第一粘合胶150，第一粘合胶150压合在槽体底壁以将第一存储器芯片130定在槽体中。
其次，在所述假片表面和所述第一存储器芯片的第二表面形成第二粘合胶，并使得部分所述第二粘合胶填充至所述槽体侧壁和所述第一存储器芯片之间的缝隙中。
具体地，如图4所示，在假片120的表面和第一存储器芯片130的正面形成第二粘合胶160，并使得部分第二粘合胶160填充至槽体侧壁和第一存储器芯片130之间的缝隙，将第一存储器芯片130进一步固定在槽体内。
再次，将所述第一存储器芯片的第二表面的第二粘合胶去除，以露出所述第二钝化层和所述第二金属焊盘。
具体地，如图5所示，对假片120以及第一存储器芯片130的第二表面进行抛光和化学清洁处理，将第一存储器芯片130的第二表面的第二粘合胶160完全去除，以露出第二钝化层134和第二金属焊盘135。同时保留部分假片120表面的第二粘合胶160，在本实施例中，假片120表面保留的第二粘合胶160与第二钝化层齐平。
最后，将所述第一存储器芯片的第一表面的第一粘合胶去除，以露出所述第一钝化层和所述第一金属焊盘，形成所述存储器微模组。
具体地，如图6所示，对假片120远离第一存储器芯片130的一侧，也就是假片120的背面进行研磨抛光，去除假片120背面的硅及第一存储器芯片130第一表面的第一粘合胶150，也就是说，将假片120的背面减薄至完全暴露出第一钝化层132和第一金属焊盘133，形成存储器微模组140。
S130、将多个所述存储器微模组依次混合键合堆叠在所述缓冲芯片上，其中，所述存储器微模组在所述缓冲芯片上的正投影与所述缓冲芯片重合。
具体地，如图7所示，缓冲芯片110朝向存储器微模组140的一侧设置有第三钝化层112和第三金属焊盘113，其中，本实施例中，第三钝化层112可以为二氧化硅材料或者氮化硅材料，第三金属焊盘113可以为铜焊盘。
将多个所述存储器微模组依次混合键合堆叠在所述缓冲芯片上，具体包括以下步骤：
首先，将第一层存储器微模组的第二钝化层与所述缓冲芯片上的第三钝化层进行键合，将该第一层存储器微模组的第二金属焊盘与所述缓冲芯片上的第三金属焊盘进行键合。
具体地，如图7和图8所示，将第一层存储器微模组141的第二钝化层134与缓冲芯片110上的第三钝化层112进行加热及加压的混合键合，将第一层存储器微模组140的第二金属焊盘135与缓冲芯片110上的第三金属焊盘113对准，通过高温压合作用，利用铜受热膨胀实现键合连接。其中，第一层存储器微模组141中假片120表面保留的第二粘合胶160可以将第一层存储器微模组141粘贴在缓冲芯片110上。
其次，依次将其余各层存储器微模组混合键合堆叠在所述第一层存储器微模组上，其中，每相邻两层存储器微模组中的所述第一钝化层与所述第二钝化层键合；以及，每相邻两层存储器微模组中的所述第一金属焊盘与所述第二金属焊盘键合。
具体地，如图8所示，依次将其余各层存储器微模组142混合键合堆叠在第一层存储器微模组141上，其中，每相邻两层存储器微模组140中的其中一者的第一钝化层132与其中另一者的第二钝化层134在加热和加压条件下进行混合键合，每相邻两层存储器微模组140中的其中一者的第一金属焊盘133与其中另一者的第二金属焊盘135在加热和加压条件下进行混合键合。
也就是说，如图9所示，第一层存储器微模组141与缓冲芯片110混合键合，第二层存储器微模组设置在第一层存储器微模组之上并与第一层存储器微模组141混合键合，第三层存储器微模组设置在第二层存储器微模组之上并与第二层存储器微模组混合键合等等，以此类推将各层存储器微模组依次混合键和堆叠在缓冲芯片110上。
如图10所示，最上层存储器微模组140只有朝向缓冲芯片110的一侧设置有第二钝化层134和第二金属焊盘135，因为顶层的存储器微模组140对封装结构起到保护作用，所以顶层的存储器微模组140的厚度要比其他的存储器微模组140的厚度要厚一些，且第一存储器芯片130上没有设置第二导电通孔。
如图7、图8、图9和图10所示，存储器微模组140在缓冲芯片上110的正投影与缓冲芯片110重合，也就是说，存储器微模组140的尺寸与缓冲芯片110的尺寸相同，通过假片120将第一存储器芯片130的尺寸调整为与缓冲芯片110的尺寸相同，形成存储器微模组，这样可以实现晶圆级混合键和，在实现高密度互连的同时混合键合的效率比单芯片键合要大大提高，实现可量产性。
示例性的，如图10所示，所述将多个所述存储器微模组依次混合键合堆叠在所述缓冲芯片上之后，所述方法还包括：
在所述缓冲芯片背离所述存储器模组的表面形成多个凸点，所述多个凸点与多个第一导电通孔相对应。
具体地，如图10所示，在缓冲芯片背离存储器微模组140的表面形成多个凸点170，多个凸点170与多个第一导电通孔111相对应。其中，凸点170可以为铜-锡凸点。
形成多个凸点170之后进行切割，形成多个独立的存储器封装结构。
本发明提供的多层堆叠存储器封装方法，该封装方法分别将每个第一存储器芯片固定在对应的假片的槽体内，形成多个存储器微模组；将多个存储器微模组依次混合键合堆叠在缓冲芯片上，其中，所述存储器微模组在所述缓冲芯片上的正投影与所述缓冲芯片重合。本发明通过假片将两种不同尺寸的第一存储器芯片和缓冲芯片调整为同一尺寸，也即存储器微模组与缓冲芯片的尺寸调整为相同，可以实现晶圆级混合键合，混合键合的效率比单芯片键合要大大提高，实现可量产性，产出率高。另外，每相邻两个存储器微模组之间也进行混合键合，可以实现更小间距，在同等密度下，增加垂直互连的数量，数据通道的数量增加可以提高数据吞吐量。
如图10所示，本发明的另一方面提供一种多层堆叠存储器封装结构100，该封装结构100包括缓冲芯片110和多个存储器微模组140；
缓冲芯片110设置有多个第一导电通孔111；
多个存储器微模组140依次堆叠设置在缓冲芯片110上，并且存储器微模组140在缓冲芯片110的正投影与缓冲芯片110重合；其中，
每个存储器微模组140均包括假片120和第一存储器芯片130，假片120设置有槽体，槽体设置有第一存储器芯片130，第一存储器芯片130设置有与多个第一导电通孔111相对应且电连接的多个第二导电通孔131。
示例性的，如图10所示，第一存储器芯片130背离缓冲芯片110的第一表面设置有第一钝化层132和第一金属焊焊盘133，第一存储器芯片130朝向缓冲芯片的第二表面设置有第二钝化层134和第二金属焊盘135；
每相邻两层存储器微模组140中的第一钝化层132与第二钝化层134键合连接；以及，
每相邻两层存储器微模组140中的第一金属焊盘133与第二金属焊盘135键合连接。
需要说明的是，在本实施例中，第一钝化层132与第二钝化层134的材料可以是二氧化硅材料或者氮化硅材料，第一金属焊盘133与第二金属焊盘135可以为铜焊盘。
示例性的，如图10所示，缓冲芯片110朝向存储器微模组140的表面设置有第三钝化层112和第三金属焊盘113；
第三钝化层112与第一层存储器微模组141中的第二钝化层134键合连接，第三金属焊盘113和第一层存储器微模组141中的第二金属焊盘135键合连接。
需要说明的是，在本实施例中，第三钝化层112的材料可以是二氧化硅材料或者氮化硅材料，第三金属焊盘113可以为铜焊盘。
示例性的，如图10所示，相邻两个假片120之间、以及槽体侧壁和第一存储器芯片130之间还设置有粘合胶160。粘合胶160将相邻两个存储器微模组140进一步固定。
示例性的，如图10所示，缓冲芯片110背离存储器微模组140的表面设置有多个凸点170，多个凸点170与多个第一导电通孔111相对应。本实施例中，凸点170可以为铜-锡凸点。
本发明的封装结构，每相邻两个存储器微模组之间混合键合连接以及存储器微模组与缓冲芯片之间混合键合连接，实现了超细间距的互联，并且大大提高产出效率，降低生产成本。通过假片将两种不同尺寸的第一存储器芯片和缓冲芯片调整为同一尺寸，也即存储器微模组与缓冲芯片的尺寸相同，可以实现晶圆级混合键合，混合键合的效率比单芯片键合要大大提高，实现可量产性，产出率高。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (10)

1.一种多层堆叠存储器封装方法，其特征在于，所述方法包括：
提供缓冲芯片、多个假片和多个第一存储器芯片，所述假片设置有槽体，所述缓冲芯片设置有多个第一导电通孔，所述第一存储器芯片设置有与所述多个第一导电通孔相对应的多个第二导电通孔；
分别将每个所述第一存储器芯片固定在对应的所述假片的所述槽体内，形成多个存储器微模组；
将多个所述存储器微模组依次混合键合堆叠在所述缓冲芯片上，其中，所述存储器微模组在所述缓冲芯片上的正投影与所述缓冲芯片重合。
2.根据权利要求1所述的方法，其特征在于，所述第一存储器芯片的第一表面设置有第一钝化层和第一金属焊盘，所述第一存储器芯片的第二表面设置有第二钝化层和第二金属焊盘；
所述分别将每个所述第一存储器芯片固定在对应的所述假片的所述槽体内，形成多个存储器微模组，包括：
在所述槽体底壁和所述第一存储器芯片的第一表面之间形成第一粘合胶，以将所述第一存储器芯片固定在所述槽体中；
在所述假片和所述第一存储器芯片的第二表面形成第二粘合胶，并使得部分所述第二粘合胶填充至所述槽体侧壁和所述第一存储器芯片之间的缝隙中；
将所述第一存储器芯片的第二表面的第二粘合胶去除，以露出所述第二钝化层和所述第二金属焊盘；
将所述第一存储器芯片的第一表面的第一粘合胶去除，以露出所述第一钝化层和所述第一金属焊盘，形成所述存储器微模组。
3.根据权利要求2所述的方法，其特征在于，所述将所述第一存储器芯片的第二表面的第二粘合胶去除，以露出所述第二钝化层和所述第二金属焊盘，包括：
对所述假片以及所述第一存储器芯片的第二表面进行抛光和化学清洁处理，将所述第一存储器芯片的第二表面的第二粘合胶完全去除，同时保留部分所述假片表面的第二粘合胶。
4.根据权利要求2所述的方法，其特征在于，所述缓冲芯片朝向所述存储器微模组的一侧设置有第三钝化层和第三金属焊盘；
所述将多个所述存储器微模组依次混合键合堆叠在所述缓冲芯片上，包括：
将第一层存储器微模组的第二钝化层与所述缓冲芯片上的第三钝化层进行键合，将该第一层存储器微模组的第二金属焊盘与所述缓冲芯片上的第三金属焊盘进行键合；
依次将其余各层存储器微模组混合键合堆叠在所述第一层存储器微模组上，其中，每相邻两层存储器微模组中的所述第一钝化层与所述第二钝化层键合；以及，每相邻两层存储器微模组中的所述第一金属焊盘与所述第二金属焊盘键合。
5.根据权利要求1所述的方法，其特征在于，所述将多个所述存储器微模组依次混合键合堆叠在所述缓冲芯片上之后，所述方法还包括：
在所述缓冲芯片背离所述存储器微模组的表面形成多个凸点，所述多个凸点与多个第一导电通孔相对应。
6.一种多层堆叠存储器封装结构，其特征在于，包括缓冲芯片和多个存储器微模组；
所述缓冲芯片设置有多个第一导电通孔；
所述多个存储器微模组依次堆叠设置在所述缓冲芯片上，并且所述存储器微模组在所述缓冲芯片的正投影与所述缓冲芯片重合；其中，
每个所述存储器微模组均包括假片和第一存储器芯片，所述假片设置有槽体，所述槽体设置有所述第一存储器芯片，所述第一存储器芯片设置有与所述多个第一导电通孔相对应且电连接的多个第二导电通孔。
7.根据权利要求6所述的封装结构，其特征在于，所述第一存储器芯片背离所述缓冲芯片的第一表面设置有第一钝化层和第一金属焊焊盘，所述第一存储器芯片朝向所述缓冲芯片的第二表面设置有第二钝化层和第二金属焊盘；
每相邻两层存储器微模组中的所述第一钝化层与所述第二钝化层键合连接；以及，
每相邻两层存储器微模组中的所述第一金属焊盘与所述第二金属焊盘键合连接。
8.根据权利要求7所述的封装结构，其特征在于，所述缓冲芯片朝向所述存储器微模组的表面设置有第三钝化层和第三金属焊盘；
所述第三钝化层与第一层存储器微模组中的所述第二钝化层键合连接，所述第三金属焊盘和所述第一层存储器微模组中的所述第二金属焊盘键合连接。
9.根据权利要求6至8任一项所述的封装结构，其特征在于，相邻两个所述假片之间、以及所述槽体侧壁和所述第一存储器芯片之间还设置有粘合胶。
10.根据权利要求6至8任一项所述的封装结构，其特征在于，所述缓冲芯片背离所述存储器微模组的表面设置有多个凸点，所述多个凸点与所述多个第一导电通孔相对应。
CN202111494369.9A 2021-12-08 2021-12-08 一种多层堆叠存储器封装方法及封装结构 Pending CN114203563A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202111494369.9A CN114203563A (zh) 2021-12-08 2021-12-08 一种多层堆叠存储器封装方法及封装结构
PCT/CN2022/137241 WO2023104092A1 (en) 2021-12-08 2022-12-07 Packaging method and packaging structure of multi-layer stacked memory
US18/731,884 US20240321821A1 (en) 2021-12-08 2024-06-03 Packaging method and packaging structure of multi-layer stacked memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111494369.9A CN114203563A (zh) 2021-12-08 2021-12-08 一种多层堆叠存储器封装方法及封装结构

Publications (1)

Publication Number Publication Date
CN114203563A true CN114203563A (zh) 2022-03-18

Family

ID=80651401

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111494369.9A Pending CN114203563A (zh) 2021-12-08 2021-12-08 一种多层堆叠存储器封装方法及封装结构

Country Status (1)

Country Link
CN (1) CN114203563A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115475797A (zh) * 2022-09-30 2022-12-16 肇庆绿宝石电子科技股份有限公司 一种叠层电容器及其制造方法、载条清洗液及制备方法
WO2023104092A1 (en) * 2021-12-08 2023-06-15 Tongfu Microelectronics Co., Ltd. Packaging method and packaging structure of multi-layer stacked memory

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1893053A (zh) * 2005-07-08 2007-01-10 三星电子株式会社 插件结构及其制造方法、晶片级堆叠结构和封装结构
CN107564894A (zh) * 2016-06-30 2018-01-09 三星电子株式会社 制造半导体封装的方法
CN110660783A (zh) * 2018-06-29 2020-01-07 台湾积体电路制造股份有限公司 半导体器件封装件和方法
CN112385036A (zh) * 2018-07-06 2021-02-19 伊文萨思粘合技术公司 模制的直接键合和互连的堆叠
CN114171414A (zh) * 2021-12-08 2022-03-11 通富微电子股份有限公司 多层堆叠存储器封装方法及封装结构
CN114171408A (zh) * 2021-12-08 2022-03-11 通富微电子股份有限公司 多层堆叠存储器封装方法及封装结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1893053A (zh) * 2005-07-08 2007-01-10 三星电子株式会社 插件结构及其制造方法、晶片级堆叠结构和封装结构
CN107564894A (zh) * 2016-06-30 2018-01-09 三星电子株式会社 制造半导体封装的方法
CN110660783A (zh) * 2018-06-29 2020-01-07 台湾积体电路制造股份有限公司 半导体器件封装件和方法
CN112385036A (zh) * 2018-07-06 2021-02-19 伊文萨思粘合技术公司 模制的直接键合和互连的堆叠
CN114171414A (zh) * 2021-12-08 2022-03-11 通富微电子股份有限公司 多层堆叠存储器封装方法及封装结构
CN114171408A (zh) * 2021-12-08 2022-03-11 通富微电子股份有限公司 多层堆叠存储器封装方法及封装结构

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023104092A1 (en) * 2021-12-08 2023-06-15 Tongfu Microelectronics Co., Ltd. Packaging method and packaging structure of multi-layer stacked memory
CN115475797A (zh) * 2022-09-30 2022-12-16 肇庆绿宝石电子科技股份有限公司 一种叠层电容器及其制造方法、载条清洗液及制备方法
CN115475797B (zh) * 2022-09-30 2024-04-05 肇庆绿宝石电子科技股份有限公司 一种叠层电容器及其制造方法、载条清洗液及制备方法

Similar Documents

Publication Publication Date Title
US12033982B2 (en) Fully interconnected heterogeneous multi-layer reconstructed silicon device
CN103311230B (zh) 芯片堆叠结构及其制造方法
US10867897B2 (en) PoP device
JP6198322B2 (ja) 埋め込み構造およびその製造方法
US8026586B2 (en) Semiconductor package
CN101542726A (zh) 具有硅通孔和侧面焊盘的半导体芯片
US8600202B2 (en) Process for enhanced 3D integration and structures generated using the same
CN104051354A (zh) 半导体封装件及其制法
CN114171408A (zh) 多层堆叠存储器封装方法及封装结构
CN111128914A (zh) 一种低翘曲的多芯片封装结构及其制造方法
CN114914196B (zh) 基于芯粒概念的局部中介层2.5d扇出封装结构及工艺
CN114171414A (zh) 多层堆叠存储器封装方法及封装结构
CN114171506A (zh) 多层堆叠存储器封装结构及封装方法
CN114203563A (zh) 一种多层堆叠存储器封装方法及封装结构
CN114496960A (zh) 基于tsv硅转接基板堆叠的集成封装结构及制造方法
US20120193809A1 (en) Integrated circuit device and method for preparing the same
US20240321821A1 (en) Packaging method and packaging structure of multi-layer stacked memory
CN114464542A (zh) 多层堆叠高宽带存储器的封装方法及封装结构
US8384215B2 (en) Wafer level molding structure
CN114203564A (zh) 一种多层堆叠高宽带存储器的封装方法及封装结构
CN111477588B (zh) 一种垂直互连晶圆级封装方法及结构
CN114203562A (zh) 多层堆叠高宽带存储器封装方法及封装结构
CN210692483U (zh) 一种封装结构
CN114725033A (zh) 具有tsv内联机的芯片堆栈封装结构及其制造方法
CN115547843A (zh) 高密度互连转接板、封装结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination