[go: up one dir, main page]

CN114171479B - 一种陶瓷封装基座及其制备方法和应用 - Google Patents

一种陶瓷封装基座及其制备方法和应用 Download PDF

Info

Publication number
CN114171479B
CN114171479B CN202210131888.7A CN202210131888A CN114171479B CN 114171479 B CN114171479 B CN 114171479B CN 202210131888 A CN202210131888 A CN 202210131888A CN 114171479 B CN114171479 B CN 114171479B
Authority
CN
China
Prior art keywords
ceramic
hole
phase
conductor
hole conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210131888.7A
Other languages
English (en)
Other versions
CN114171479A (zh
Inventor
张磊
李钢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Deyang Sanhuan Technology Co ltd
Chaozhou Three Circle Group Co Ltd
Original Assignee
Deyang Sanhuan Technology Co ltd
Chaozhou Three Circle Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deyang Sanhuan Technology Co ltd, Chaozhou Three Circle Group Co Ltd filed Critical Deyang Sanhuan Technology Co ltd
Priority to CN202210131888.7A priority Critical patent/CN114171479B/zh
Publication of CN114171479A publication Critical patent/CN114171479A/zh
Application granted granted Critical
Publication of CN114171479B publication Critical patent/CN114171479B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481Internal lead connections, e.g. via connections, feedthrough structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/14Conductive material dispersed in non-conductive inorganic material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486Via connections through the substrate with or without pins
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15Ceramic or glass substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Compositions Of Oxide Ceramics (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种陶瓷封装基座及其制备方法和应用,所述陶瓷封装基座包括层叠设置的至少两层陶瓷基板;所述陶瓷基板表面设有导电层;所述陶瓷基板上设有贯穿陶瓷基板的通孔;所述通孔内填充通孔导体;所述通孔导体与导电层连接,所述通孔导体包括玻璃相和结晶相;所述结晶相包括Mg‑Al‑O尖晶石相、W晶相中的至少一种;所述玻璃相和Mg‑Al‑O尖晶石相的质量比为(2~4.2):1。本发明中的通孔导体可以避免陶瓷封装基座在烧结、封焊加工等高温加工过程中因为通孔导体与陶瓷基板材料收缩不匹配而出现的通孔导体开裂、脱离通孔侧壁,以及通孔崩瓷等问题。

Description

一种陶瓷封装基座及其制备方法和应用
技术领域
本发明属于电子元器件领域,具体涉及一种陶瓷封装基座及其制备方法和应用。
背景技术
近年来,随着5G等通讯领域的快速发展,谐振器、音叉、3D深度摄像模块用TOF等电子元器件被广泛应用于信号传输终端设备中,为了保证电子元器件不受外界环境的影响,需要采用陶瓷封装基座对其进行封装。
通常,陶瓷封装基座包含有多层相互层叠的陶瓷基板,在陶瓷基板表面形成有用于电连接的导电层,不同陶瓷基板的导电层或者同一陶瓷基板不同表面的导电层一般通过填充于陶瓷基板通孔的通孔导体实现电连接。然而,通孔导体和陶瓷基板为两种不同的材料体系,其热膨胀系数差异较大,在基座生产的烧结工序和后续的盖板封焊工序等高温加工过程中,会出现两种材料的收缩以及热膨胀系数不匹配的问题,从而产生机械应力,导致发生通孔导体开裂、通孔导体与通孔侧壁脱离、以及通孔崩瓷等问题。
发明内容
为了克服上述现有技术存在的问题,本发明的目的之一在于提供一种通孔导体。
本发明的目的之二在于提供一种陶瓷封装基座。
本发明的目的之三在于提供一种陶瓷封装基座的制备方法。
本发明的目的之四在于提供一种陶瓷封装基座在电子产品中的应用。
为了实现上述目的,本发明所采取的技术方案是:
本发明的第一个方面提供了一种通孔导体,所述通孔导体包括玻璃相和结晶相;所述结晶相包括Mg-Al-O尖晶石相、W晶相中的至少一种;所述玻璃相和Mg-Al-O尖晶石相的质量比为(2~4.2):1。
优选地,所述玻璃相和Mg-Al-O尖晶石相的质量比为(2~4):1。
优选地,所述通孔导体的半径为R;距通孔导体边缘(通孔导体边缘即通孔导体与通孔侧壁接触处)L1范围内的通孔导体中,玻璃相与Mg-Al-O尖晶石相的质量比为(3.2~4.2):1;距通孔导体轴心L2范围内的通孔导体中,玻璃相与Mg-Al-O尖晶石相的质量比为(2~3.1):1,其中,L2=R-L1,L1≤0.6R。
由于玻璃相和Mg-Al-O尖晶石相以上述比例范围存在,玻璃相可以充分浸润导电金属粉W,使得通孔导体具有较高致密度,且将通孔导体应用于陶瓷封装基座时,通孔导体与通孔侧壁陶瓷的界面存在较好的玻璃相迁移和相互渗透,从而保证了通孔导体与通孔侧壁的紧密结合;同时,Mg-Al-O尖晶石相可以提高通孔导体的抗热冲击性能,从而降低封焊加工等高温加工过程出现的通孔导体开裂、通孔崩瓷等问题。
优选地,所述通孔导体是由包括无机成分的原料制成,所述无机成分包括以下质量百分比的成分:82~90%的W,5~11%的Al2O3,1~3.4%的SiO2,0.8~2.7%的MgO,1.3~3.2%的CaO,0.2~1.1%的TiO2
优选地,所述无机成分还包括以下质量百分比的成分:0.1~2wt%的Mo,0.6~1.6wt%的BaO,0.1~0.8wt%的ZrO2
优选地,Al2O3的平均粒径为0.8-5.5μm。
优选地,SiO2和MgO的平均粒径均为1-2μm。
优选地,TiO2的平均粒径为0.5-2μm。
优选地,W粉的平均粒径为1-5μm。如果钨粉平均粒径太大,则在烧结时,与陶瓷相比,通孔导体收缩慢、且最终收缩量过小,陶瓷挤压通孔导体而产生内部应力,导致通孔导体或者陶瓷开裂;如果钨粉平均粒径太小,则在烧结时,与陶瓷相比,通孔导体收缩快,最终收缩量过大,导致通孔导体与通孔侧壁结合不紧密。
在本发明的通孔导体中,Mo和ZrO2用于调节通孔导体的热膨胀系数,控制其受热收缩程度;BaO用于调节通孔导体中玻璃相和Mg-Al-O尖晶石相的生成温度。
优选地,以无机成分的质量百分数为100%计,所述W的质量百分比为82~88%;进一步优选地,以无机成分的质量百分数为100%计,所述W的质量百分比为85~88%。
优选地,以无机成分的质量百分数为100%计,所述Al2O3的质量百分比为6~10%;进一步优选地,以无机成分的质量百分数为100%计,所述Al2O3的质量百分比为6~8%。
优选地,以无机成分的质量百分数为100%计,所述SiO2的质量百分比为1.5~3%;进一步优选地,以无机成分的质量百分数为100%计,所述SiO2的质量百分比为1.5~2.5%。
优选地,以无机成分的质量百分数为100%计,所述MgO的质量百分比为1~2.5%;进一步优选地,以无机成分的质量百分数为100%计,所述MgO的质量百分比为1~2%。
优选地,以无机成分的质量百分数为100%计,所述CaO的质量百分比为1.3~3%;进一步优选地,以无机成分的质量百分数为100%计,所述CaO的质量百分比为1.3~2.5%。
优选地,以无机成分的质量百分数为100%计,所述TiO2的质量百分比为0.5~1%;进一步优选地,以无机成分的质量百分数为100%计,所述TiO2的质量百分比为0.5~0.8%。
优选地,以无机成分的质量百分数为100%计,所述Mo的质量百分比为0.3~1.8%;进一步优选地,以无机成分的质量百分数为100%计,所述Mo的质量百分比为0.5~1.5%。
优选地,以无机成分的质量百分数为100%计,所述BaO的质量百分比为0.8~1.5%;进一步优选地,以无机成分的质量百分数为100%计,所述BaO的质量百分比为1~1.5%。
优选地,以无机成分的质量百分数为100%计,所述ZrO2的质量百分比为0.1~0.6%;进一步优选地,以无机成分的质量百分数为100%计,所述ZrO2的质量百分比为0.1~0.4%。
优选地,所述W晶相的晶粒粒径为2-6μm;进一步优选地,所述W晶相的晶粒粒径为3-5μm;更进一步优选地,所述W晶相的晶粒粒径为4-5μm。
优选地,所述Mg-Al-O尖晶石相的晶粒粒径为3-7μm;进一步优选地,所述Mg-Al-O尖晶石相的晶粒粒径为4-6μm。
优选地,所述玻璃相包括以下成分:Al2O3、SiO2、MgO、CaO、TiO2、BaO、ZrO2
优选地,所述通孔导体是由包括无机成分和有机成分的原料制成。
优选地,所述无机成分和有机成分的质量比为(0.12~0.3):1;进一步优选地,所述无机成分和有机成分的质量比为(0.15~0.25):1;更进一步优选地,所述无机成分和有机成分的质量比为(0.2~0.25):1。
优选地,以有机成分的质量百分比为100%计,所述有机成分包括以下质量百分数的原料:溶剂83~93%,分散剂0.8~2.5%,树脂3~11%,增塑剂1.5~3.5%。
优选地,以有机成分的质量百分比为100%计,所述溶剂的质量百分比为85~90%;进一步优选地,以有机成分的质量百分比为100%计,所述溶剂的质量百分比为88~90%。
优选地,所述溶剂为丙酮、松油醇、丁基卡必醇、醋酸丁酯中的至少一种。
优选地,以有机成分的质量百分比为100%计,所述分散剂的质量百分比为1~2.5%;进一步优选地,以有机成分的质量百分比为100%计,所述分散剂的质量百分比为1.5~2%。
优选地,所述分散剂为司班、吐温中的至少一种。
优选地,所述司班为司班40、司班60、司班80、司班85中的至少一种。
优选地,所述吐温为吐温20,吐温40,吐温60,吐温80中的至少一种。
优选地,以有机成分的质量百分比为100%计,所述树脂的质量百分比为4~10%;进一步优选地,以有机成分的质量百分比为100%计,所述树脂的质量百分比为5~8%。
优选地,所述树脂为纤维素、丙烯酸树脂、PVB中的至少一种。
优选地,以有机成分的质量百分比为100%计,所述增塑剂的质量百分比为2~3.5%;进一步优选地,以有机成分的质量百分比为100%计,所述增塑剂的质量百分比为2.5~3%。
优选地,所述增塑剂为DBP、DOP、DEP中的至少一种。
本发明的第二个方面提供了一种陶瓷封装基座,包括层叠设置的至少两层陶瓷基板;所述陶瓷基板表面设有导电层;所述陶瓷基板上设有贯穿陶瓷基板的通孔;所述通孔内填充本发明的第一个方面提供的通孔导体;所述通孔导体与导电层连接。通孔导体用于连接不同陶瓷基板表面的导电层。
优选地,所述通孔导体的半径为R;距通孔侧壁L1范围内的通孔导体中,玻璃相与Mg-Al-O尖晶石相的质量比为(3.2~4.2):1;距通孔导体轴心L2范围内的通孔导体中,玻璃相与Mg-Al-O尖晶石相的质量比为(2~3.1):1,其中,L2=R-L1,L1≤0.6R。由于通孔导体上不同区域中,玻璃相含量占比不同,其中,靠近通孔侧壁处的通孔导体中玻璃相含量占比高、Mg-Al-O尖晶石相含量相对低,而靠近通孔导体轴心处的区域则相反,从而更加有效地加强通孔导体和陶瓷基板上的通孔侧壁的紧密结合,并实现通孔导体较优异的抗热冲击性能。
优选地,所述通孔导体中,玻璃相和Mg-Al-O尖晶石相的质量比K为(2~4):1;所述通孔导体的半径为R;距通孔侧壁L1范围内的通孔导体中,玻璃相与Mg-Al-O尖晶石相的质量比K2为(3.2~4.2):1;距通孔导体轴心L2范围内的通孔导体中,玻璃相与Mg-Al-O尖晶石相的质量比K1为(2~3.1):1,其中,K=AK1+BK2,L2=R-L1,L1≤0.6R,A表示距通孔导体轴心距离为L2的区域面积占比,B表示距通孔侧壁的距离为L1的区域面积占比,A+B=1。
本发明的第三个方面提供了一种本发明第二个方面提供的陶瓷封装基座的制备方法,包括以下步骤:
S1:将陶瓷浆料加工成型为陶瓷生坯;
S2:在陶瓷生坯上制作贯穿陶瓷生坯的通孔;
S3:填充通孔并在陶瓷生坯表面印刷形成导电层;
S4:层叠多个陶瓷生坯,形成陶瓷封装基座生坯;
S5:将所述陶瓷封装基座生坯排胶并煅烧,制得所述陶瓷封装基座。
优选地,所述陶瓷生坯是由陶瓷浆料加工成型。陶瓷浆料选用现有技术中的陶瓷浆料制成。
优选地,所述排胶步骤中,以2~4℃/min的升温速率将温度升至200~380℃排胶2~4h。
优选地,所述排胶温度为250~350℃,进一步优选地,所述排胶温度为300~350℃。
优选地,所述煅烧步骤中,以3~7℃/min的升温速率将温度升至1400~1650℃煅烧12~36h。
优选地,所述煅烧温度为1450~1600℃;进一步优选地,所述煅烧温度为1500~1600℃。
排胶温度的合适与否会直接影响碳残留量以及产品表面的碳沉积量,排胶速率过快会导致产品产生缺陷,如裂纹、孔洞。煅烧升温速率过快会导致局部玻璃相及尖晶石相过多,迁移过快,影响产品性能。而烧结时间过短会导致玻璃相和尖晶石相形成不完全,产品强度降低,脆性大,抗热震性降低。烧结时间过长会增加耗能,增加成本,但有益于产品的稳定性,提高产品强度。
本发明的第四个方面提供了一种本发明第二个方面提供的陶瓷封装基座在电子产品中的应用。
本发明的有益效果是:本发明中的通孔导体可以避免陶瓷封装基座在烧结、封焊加工等高温加工过程中因为通孔导体与陶瓷基板材料收缩不匹配而出现的通孔导体开裂、脱离通孔侧壁,以及通孔崩瓷等问题。本发明中的通孔导体因含有特定种类和比例的玻璃相和尖晶石相,可以提高通孔导体与通孔侧壁的界面结合性能和通孔导体的抗热冲击性能。
本发明中的陶瓷封装基座在高温加工时不会出现通孔导体开裂、脱离通孔侧壁,以及通孔崩瓷等问题,且本发明中的陶瓷封装基座的强度高,不存在裂纹和孔洞。
附图说明
下面结合附图和实施例对本发明做进一步的说明,其中:
图1为通孔导体中L1和L2的关系示意图。
附图标记:
通孔导体1;A区域2;B区域3。
具体实施方式
以下结合实例对本发明的具体实施作进一步详细说明,但本发明的实施和保护不限于此。需要指出的是,以下若为有未特别详细说明之过程,均是本领域技术人员可参照现有技术实现或理解的。所用试剂或仪器未注明生产厂商者,视为可以通过市售购买得到的常规产品。
实施例1~23和对比例1~5中的陶瓷封装基座的结构如下:包括层叠设置的两层陶瓷基板;所述陶瓷基板表面设有导电层;所述陶瓷基板上设有贯穿陶瓷基板的通孔;所述通孔内填充通孔导体1;所述通孔导体1与导电层连接。通孔导体1可以用于连接不同陶瓷基板表面的导电层。
实施例1~23和对比例1~5中的陶瓷封装基座均采用以下制备方法进行制备:包括以下步骤:
(1)、将陶瓷浆料加工成型为陶瓷生坯;
(2)、按不同层陶瓷基板的结构要求,将陶瓷生坯进行冲孔成型;
(3)、配置导电层浆料和通孔导体1浆料(按照下表1和表2中的无机成分配比和下表3中的有机成分配比,分别配制实施例1~23和对比例1~5中的通孔导体1所使用的通孔导体1浆料,其中无机成分原料的平均粒径如表4所示),按不同层陶瓷基板的导电层图案要求,将步骤(2)得到的陶瓷生坯进行导电层印刷和通孔填孔;
(4)、将步骤(3)得到的2个陶瓷生坯进行叠层,形成陶瓷封装基座生坯;
(5)、将陶瓷封装基座生坯进行排胶并烧结,分别得到实施例1~23和对比例1~5中的陶瓷封装基座。
其中,排胶阶段的温度为290℃,升温速率为2.3℃/min,总排胶时间为3h45min;烧结阶段的温度为1520℃,升温速率为4.7℃/min,总烧结时间为16h。
分别测试实施例1~23和对比例1~5中的陶瓷封装基座中的通孔导体1中玻璃相与Mg-Al-O尖晶石相的质量比。结晶相的类型和含量占比可以通过XRD—K值法检测获得,而玻璃相含量占比可通过100wt%减去结晶相总含量占比获得。实施例1~23和对比例1~5陶瓷封装基座中的通孔导体1的无机成分原料配比分别见表1和表2、玻璃相和Mg-Al-O尖晶石相的比例如下表5所示;有机成分的原料配比如表3所示,无机成分原料的平均粒径如表4所示。
表1实施例1~14中的通孔导体的无机成分原料配比
Figure 490637DEST_PATH_IMAGE001
表2实施例15~23和对比例1~5中的通孔导体的无机成分原料配比
Figure 757670DEST_PATH_IMAGE002
表3实施例1~23和对比例1~5中的通孔导体的有机成分配比
Figure 894253DEST_PATH_IMAGE003
表4 实施例1~23和对比例1~5中的通孔导体中的无机成分的平均粒径
Figure 563132DEST_PATH_IMAGE004
表5实施例1~23和对比例1~5通孔导体中的玻璃相和Mg-Al-O尖晶石相的质量比
Figure 556496DEST_PATH_IMAGE005
表5中实施例2、实施例4、实施例11、实施例13、实施例16和实施例22中的通孔导体1中玻璃相与Mg-Al-O尖晶石相的比例均为2.9:1,其区别在于通孔导体1界面区域的玻璃相与Mg-Al-O尖晶石相的比例不同,分别测试实施例2、实施例4、实施例11、实施例13、实施例16和实施例22中的通孔导体1界面区域的玻璃相与Mg-Al-O尖晶石相的比例,具体测试结果记录在下表6中,其中表6中的通孔导体1的L1和L2的关系示意图见图1所示。
表6通孔导体1中玻璃相与Mg-Al-O尖晶石相的比例
Figure 248508DEST_PATH_IMAGE006
K1、K2、K之间的关系可由公式K=AK1+BK2计算,其中,A表示通孔导体1距通孔导体1轴心距离为L2的区域(即A区域2)面积占比,B表示通孔导体1距通孔侧壁的距离为L1的区域(B区域3)面积占比,A+B=1。L1≤0.6R,L2=R-L1,R为通孔导体1半径;A和B的值可通过L1计算得到。上表6中,通孔导体1的半径为R,L1=0.272R,A=0.53,B=0.47。
性能测试:
按照下表7中的测试要求和测试条件分别测试实施例1~23和对比例1~5中的陶瓷封装基座的性能,具体测试结果记录在下表8和下表9中。
表7测试要求和测试条件
Figure 985520DEST_PATH_IMAGE007
表8实施例1~14中的陶瓷封装基座的性能
Figure 508905DEST_PATH_IMAGE008
表9实施例15~23和对比例1~5中的陶瓷封装基座的性能
Figure 876433DEST_PATH_IMAGE009
由上表8和上表9可以看出,相对于对比例1~5而言,本发明实施例1~23中的陶瓷封装基座的烧结开裂率和热冲击开裂率均有了显著降低,且同时具有优异的抗烧结开裂、界面结合和抗热冲击开裂性能。相对于其他实施例,实施例2、实施例4、实施例11、实施例13、实施例16和实施例22在抗烧结开裂、界面结合和抗热冲击开裂方面的性能更佳。
综上所述,本发明通过对通孔导体1浆料的材料配方进行设计,并控制通孔导体1烧结后尖晶石相的种类、以及尖晶石相与玻璃相的比例,提高了通孔导体1与通孔侧壁的界面结合性能和通孔导体1的抗热冲击性能,从而抑制陶瓷封装基座在烧结、封焊加工等高温加工过程中因为通孔导体1材料与陶瓷基板材料收缩不匹配而出现的通孔导体1开裂、脱离通孔侧壁,以及通孔崩瓷等问题。
上述具体实施方式对本发明作了详细说明,但是本发明不限于上述实施例,在所属技术领域普通技术人员所具备的知识范围内,还可以在不脱离本发明宗旨的前提下做出各种变化。此外,在不冲突的情况下,本发明的实施例及实施例中的特征可以相互组合。

Claims (10)

1.一种通孔导体,其特征在于:所述通孔导体包括玻璃相和结晶相;所述结晶相包括Mg-Al-O尖晶石相和W晶相;所述玻璃相和Mg-Al-O尖晶石相的质量比为(2~4.2):1;所述通孔导体是由包括无机成分的原料制成,所述无机成分包括以下质量百分比的成分:82~90%的W,5~11%的Al2O3,1~3.4%的SiO2,0.8~2.7%的MgO,1.3~3.2%的CaO,0.2~1.1%的TiO2;所述通孔导体的半径为R;距通孔导体边缘L1范围内的通孔导体中,玻璃相与Mg-Al-O尖晶石相的质量比为(3.2~4.2):1;距通孔导体轴心L2范围内的通孔导体中,玻璃相与Mg-Al-O尖晶石相的质量比为(2~3.1):1,其中,L2=R-L1,L1≤0.6R。
2.根据权利要求1所述的通孔导体,其特征在于:所述无机成分还包括以下质量百分比的成分:0.1~2wt%的Mo,0.6~1.6wt%的BaO,0.1~0.8wt%的ZrO2
3.根据权利要求1或2所述的通孔导体,其特征在于:所述W晶相的晶粒粒径为2-6μm。
4.根据权利要求1或2所述的通孔导体,其特征在于:所述Mg-Al-O尖晶石相的晶粒粒径为3-7μm。
5.根据权利要求1所述的通孔导体,其特征在于:所述玻璃相包括以下成分:Al2O3、SiO2、MgO、CaO、TiO2、BaO、ZrO2
6.一种陶瓷封装基座,包括层叠设置的至少两层陶瓷基板,所述陶瓷基板表面设有导电层,所述陶瓷基板上设有贯穿陶瓷基板的通孔,其特征在于:所述通孔内填充权利要求1至5任一项所述的通孔导体;所述通孔导体与导电层电连接。
7.根据权利要求6所述的陶瓷封装基座,其特征在于:所述通孔导体的半径为R;距通孔侧壁L1范围内的通孔导体中,玻璃相与Mg-Al-O尖晶石相的质量比为(3.2~4.2):1;距通孔导体轴心L2范围内的通孔导体中,玻璃相与Mg-Al-O尖晶石相的质量比为(2~3.1):1,其中,L2=R-L1,L1≤0.6R。
8.权利要求6或7所述的陶瓷封装基座的制备方法,其特征在于:包括以下步骤:
S1:将陶瓷浆料加工成型为陶瓷生坯;
S2:在陶瓷生坯上制作贯穿陶瓷生坯的通孔;
S3:填充通孔并在陶瓷生坯表面印刷形成导电层;
S4:层叠多个陶瓷生坯,形成陶瓷封装基座生坯;
S5:将所述陶瓷封装基座生坯排胶并煅烧,制得所述陶瓷封装基座。
9.根据权利要求8所述的陶瓷封装基座的制备方法,其特征在于:所述步骤S5具体为:将所述陶瓷封装基座生坯以2~4℃/min的升温速率将温度升至200~380℃排胶2~4h,然后以3~7℃/min的升温速率将温度升至1400~1650℃煅烧12~36h。
10.权利要求6或7所述的陶瓷封装基座在电子产品中的应用。
CN202210131888.7A 2022-02-14 2022-02-14 一种陶瓷封装基座及其制备方法和应用 Active CN114171479B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210131888.7A CN114171479B (zh) 2022-02-14 2022-02-14 一种陶瓷封装基座及其制备方法和应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210131888.7A CN114171479B (zh) 2022-02-14 2022-02-14 一种陶瓷封装基座及其制备方法和应用

Publications (2)

Publication Number Publication Date
CN114171479A CN114171479A (zh) 2022-03-11
CN114171479B true CN114171479B (zh) 2022-05-24

Family

ID=80489910

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210131888.7A Active CN114171479B (zh) 2022-02-14 2022-02-14 一种陶瓷封装基座及其制备方法和应用

Country Status (1)

Country Link
CN (1) CN114171479B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0444820A2 (en) * 1990-02-26 1991-09-04 Raytheon Company MMIC package and connection
US5163499A (en) * 1988-11-10 1992-11-17 Lanxide Technology Company, Lp Method of forming electronic packages
CN102898027A (zh) * 2012-10-17 2013-01-30 电子科技大学 电子元器件封装材料用陶瓷粉及其生产方法
CN108025982A (zh) * 2016-06-16 2018-05-11 日本碍子株式会社 陶瓷基体及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0396806B1 (en) * 1989-05-12 1994-02-02 Ibm Deutschland Gmbh Glass-ceramic structure and method for making same
JP4780995B2 (ja) * 2005-04-01 2011-09-28 京セラ株式会社 ガラスセラミック焼結体およびそれを用いた配線基板
JP2009091227A (ja) * 2007-10-12 2009-04-30 Tdk Corp フェライト粉末の製造方法、フェライト粉末及び磁気記録媒体
JP5132387B2 (ja) * 2008-03-26 2013-01-30 京セラ株式会社 多層配線基板およびその製造方法
JP2010232257A (ja) * 2009-03-26 2010-10-14 Kyocera Corp 多層配線基板
CN102324909A (zh) * 2011-07-05 2012-01-18 台晶(宁波)电子有限公司 一种玻璃封装音叉式石英晶体谐振器及其制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5163499A (en) * 1988-11-10 1992-11-17 Lanxide Technology Company, Lp Method of forming electronic packages
EP0444820A2 (en) * 1990-02-26 1991-09-04 Raytheon Company MMIC package and connection
CN102898027A (zh) * 2012-10-17 2013-01-30 电子科技大学 电子元器件封装材料用陶瓷粉及其生产方法
CN108025982A (zh) * 2016-06-16 2018-05-11 日本碍子株式会社 陶瓷基体及其制造方法

Also Published As

Publication number Publication date
CN114171479A (zh) 2022-03-11

Similar Documents

Publication Publication Date Title
JP5617637B2 (ja) セラミック積層部品とその製造方法
KR101108958B1 (ko) 적층 세라믹 콘덴서 및 그 제조방법
US4109377A (en) Method for preparing a multilayer ceramic
CN103050278B (zh) 多层陶瓷电容器及其制备方法
JPS6036369A (ja) 磁器製造法
EP0125730A1 (en) Copper metallization for dielectric materials
CN102964122A (zh) 介电陶瓷组合物及其电子元器件制作方法
CN101367651A (zh) 一种高频低温烧结陶瓷介质材料及所得电容器的制备方法
CN114171479B (zh) 一种陶瓷封装基座及其制备方法和应用
US8231961B2 (en) Low temperature co-fired ceramic material, low temperature co-fired ceramic body, and multilayer ceramic substrate
CN108293302B (zh) 多层陶瓷基板及电子部件
US20090032168A1 (en) Method for producing ceramic compact
CN1323969C (zh) 玻璃陶瓷组合物及使用了该组合物的电子部件和叠层式lc复合部件
CN103748048A (zh) 用于低k、低温共烧复合材料(ltcc)带材的组合物以及由此形成的低收缩、多层ltcc结构
JPH0558645B2 (zh)
JPH11340039A (ja) 積層セラミック部品およびその製造方法
CN103146345B (zh) 可与铜电极共烧的微波介质材料、制备方法及其应用
CN113178327A (zh) 一种mlcc铜包覆镍合金内电极浆料及其应用
WO2020176584A1 (en) Ltcc dielectric compositions and devices having high q factors
JPH0558646B2 (zh)
CN113571230B (zh) 导电银浆、电极结构和叠层共模滤波器
CN113773071B (zh) 一种陶瓷材料、陶瓷浆料和多层片式陶瓷电容器
WO2001056047A1 (fr) Reseau conducteur integre a une carte multicouche, carte multicouche a reseau conducteur integre et procede de fabrication de carte multicouche
JP2658356B2 (ja) 複合セラミックス基板の製法
JPH06338686A (ja) 多層基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant