[go: up one dir, main page]

CN114156288A - 阵列基板及显示面板 - Google Patents

阵列基板及显示面板 Download PDF

Info

Publication number
CN114156288A
CN114156288A CN202111450410.2A CN202111450410A CN114156288A CN 114156288 A CN114156288 A CN 114156288A CN 202111450410 A CN202111450410 A CN 202111450410A CN 114156288 A CN114156288 A CN 114156288A
Authority
CN
China
Prior art keywords
layer
electrode
via hole
array substrate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111450410.2A
Other languages
English (en)
Inventor
艾飞
宋德伟
罗成志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN202111450410.2A priority Critical patent/CN114156288A/zh
Priority to PCT/CN2021/136695 priority patent/WO2023097728A1/zh
Priority to US17/621,257 priority patent/US20240038765A1/en
Publication of CN114156288A publication Critical patent/CN114156288A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/411—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by materials, geometry or structure of the substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本申请公开了一种阵列基板及显示面板。所述阵列基板包括依次设置的基底、阵列层、无机绝缘层、导电电极、钝化层以及像素电极；所述阵列层包括源极和漏极，所述阵列基板中开设有第一过孔，所述第一过孔贯穿所述钝化层和所述无机绝缘层并裸露出所述漏极，所述像素电极在所述第一过孔内与所述漏极连接。本申请减少了阵列基板制备工艺中所用的光罩数量。

Description

阵列基板及显示面板
技术领域
本申请涉及显示技术领域，具体涉及一种阵列基板及显示面板。
背景技术
薄膜晶体管液晶显示器(Thin Film Transistor-Liquid Crystal Display,TFT-LCD)具有耗电量小、对比度高以及节省空间等优点，已成为市场上主流的显示装置。
与传统A-Si技术相比，低温多晶硅(Low Temperature Poly-Silicon,LTPS)技术具有更高的载流子迁移率，被广泛用于中小尺寸高分辨率的TFT-LCD和有源矩阵有机发光二极管(Active-Matrix Organic Light-Emitting Diode,AMOLED)显示面板的制作，但相应的TFT阵列基板制作所需的光罩数量更多，产品制作周期更长。因此，如何有效地降低LTPS阵列基板的制作周期，提升生产产能及降低成本，以增加市场竞争力，是目前面板行业关注的重点，而改善上述问题的有效方法是开发新型的LTPS阵列基板结构，减少阵列基板制作所需的光罩数量。在传统的LTPS阵列技术中，通常采用10道以上光罩的技术，由此带来较高的成本。
发明内容
本申请实施例提供一种阵列基板及显示面板，以解决现有的LTPS阵列技术中所用光罩数量较多的技术问题。
本申请实施例提供一种阵列基板，其包括：
基底；
阵列层，设置于所述基底的一侧，所述阵列层包括源极和漏极；
无机绝缘层，设置于所述阵列层远离所述基底的一侧；
导电电极，设置于所述无机绝缘层远离所述阵列层的一侧；
钝化层，设置于所述导电电极远离所述无机绝缘层的一侧；以及
像素电极，设置于所述钝化层远离所述导电电极的一侧；
其中，所述阵列基板中开设有第一过孔，所述第一过孔贯穿所述钝化层和所述无机绝缘层并裸露出所述漏极，所述像素电极在所述第一过孔内与所述漏极连接。
可选的，在本申请的一些实施例中，所述第一过孔包括第一子过孔和连通于所述第一子过孔的第二子过孔，所述第一子过孔位于所述无机绝缘层中并裸露出所述漏极，所述第二子过孔位于所述钝化层中，所述像素电极分别与所述第一子过孔的孔壁和所述第二子过孔的孔壁接触。
可选的，在本申请的一些实施例中，所述导电电极复用为触控电极，所述阵列基板还包括与所述漏极同层且间隔设置的触控走线，所述连接电极位于所述钝化层远离所述导电电极的一侧，所述触控电极通过所述连接电极与所述触控走线电连接。
可选的，在本申请的一些实施例中，所述触控电极中开设有开口，所述开口与所述触控走线对应设置；所述无机绝缘层中开设有第二过孔，所述第二过孔裸露出所述触控走线，所述钝化层中开设有第三过孔，所述第三过孔连通于所述开口和所述第二过孔，所述连接电极填充在所述第二过孔、所述开口以及所述第三过孔内，并与所述开口的侧壁接触。
可选的，在本申请的一些实施例中，所述第三过孔裸露出所述触控电极远离所述基底的表面。
可选的，在本申请的一些实施例中，所述触控电极中开设有开口，所述开口与所述触控走线对应设置，所述钝化层填充在所述开口内；所述无机绝缘层中开设有第二过孔，所述第二过孔的孔径小于所述开口的孔径，所述第二过孔裸露出所述触控走线，所述钝化层中开设有间隔设置的第三过孔和第四过孔，所述第三过孔连通于所述开口和所述第二过孔，所述第四过孔裸露出所述触控电极，所述连接电极填充在所述第二过孔、所述第三过孔、所述第四过孔以及部分所述开口内，所述连接电极位于所述开口内的部分与所述触控电极绝缘。
可选的，在本申请的一些实施例中，所述第二过孔和所述第三过孔在同一道光罩下形成。
可选的，在本申请的一些实施例中，所述连接电极与所述像素电极同层且绝缘设置。
可选的，在本申请的一些实施例中，所述阵列层还包括：
有源层，设置于所述基底的一侧，所述有源层具有沟道区；
栅极绝缘层，设置于所述有源层远离所述基底的一侧；
栅极，设置于所述栅极绝缘层远离所述有源层的一侧；以及
层间介质层，设置于所述栅极远离所述栅极绝缘层的一侧，所述层间介质层位于所述漏极远离所述无机绝缘层的一侧；
其中，所述有源层的厚度为30nm-45nm；和/或
所述沟道区的宽度为1.5μm-2.5μm。
可选的，在本申请的一些实施例中，所述阵列基板还包括缓冲层，所述缓冲层设置在所述基底和所述阵列层之间，所述缓冲层靠近所述基底的一面与所述基底接触。
本申请实施例提供一种显示面板，所述显示面板包括相对设置的阵列基板、彩膜基板以及设置在所述阵列基板和所述彩膜基板之间的液晶，所述阵列基板为如前述任一实施例所述的阵列基板。
相较于现有技术中的阵列基板，本申请提供的阵列基板通过在阵列层和导电电极之间设置无机绝缘层，以无机绝缘层来代替传统阵列结构中的平坦化有机层，由于钝化层也为无机膜层，因此，在阵列基板的制备工艺中，能够在同一道光罩下对钝化层和无机绝缘层进行开孔，以形成连接像素电极和漏极的第一过孔，从而省去了传统制程中单独对平坦化有机层开孔所需的光罩，减少了阵列基板制备工艺中所用的光罩数量。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有技术中的阵列基板的结构示意图。
图2是本申请第一实施例提供的阵列基板的结构示意图。
图3是本申请第二实施例提供的阵列基板的结构示意图。
图4是本申请第三实施例提供的阵列基板的结构示意图。
图5是本申请第四实施例提供的阵列基板的结构示意图。
图6是本申请示例一提供的阵列基板的制备方法的流程示意图。
图7A至图7L是本申请示例一提供的阵列基板的制备方法中各阶段依次得到的结构示意图。
图8A至图8D是本申请示例二提供的阵列基板的制备方法中部分阶段得到的结构示意图。
图9A和图9B是本申请示例三提供的阵列基板的制备方法中部分阶段得到的结构示意图。
图10A和图10B是本申请示例四提供的阵列基板的制备方法中部分阶段得到的结构示意图。
图11是本申请提供的显示面板的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本申请，并不用于限制本申请。在本申请中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。
本申请实施例提供一种阵列基板及显示面板。以下分别进行详细说明。需说明的是，以下实施例的描述顺序不作为对实施例优选顺序的限定。
如图1所示，现有技术中的阵列基板100’包括依次设置的基底10’、遮光层101’、缓冲层11’、阵列层12’、平坦化有机层13’、触控电极14’、钝化层15’以及像素电极16’。平坦化有机层13’中开设有裸露出漏极(图中未标识)的第一开孔131’，钝化层15’中开设有第二开孔151’，第一开孔131’套设在第二开孔151’的外侧。像素电极16’通过第二开孔151’与漏极电连接。阵列基板100’还包括触控走线17’，触控走线17’与漏极同层设置，平坦化有机层13’中还开设有第三开孔132’，触控电极14’通过第三开孔132’与触控走线17’电连接。
然而，由于平坦化有机层13’为有机膜层，钝化层15’为无机膜层，因此，平坦化有机层13’中的第一开孔131’和钝化层15’中的第二开孔151’各自需要一道光罩才能形成。具体的，当采用一道光罩在平坦化有机层13’中开设裸露出漏极的第一开孔131’之后，在采用另一道光罩在钝化层15’中开设第二开孔151’时，受到工艺制程的限制，第二开孔151’的孔径会小于第一开孔131’的孔径，进而在第一开孔131’内，会形成第一开孔131’套设在第二开孔151’外侧的嵌套结构。综上，在上述阵列基板100’的制程中，由于需要两道光罩才能形成像素电极16’和漏极电连接的过孔结构，故而会增加阵列基板100’制程中所用的光罩总量。
针对现有技术中存在的上述技术问题，本申请提供一种阵列基板，其包括基底、阵列层、无机绝缘层、导电电极、钝化层以及像素电极。阵列层设置于基底的一侧，阵列层包括源极和漏极；无机绝缘层设置于阵列层远离基底的一侧；导电电极设置于无机绝缘层远离阵列层的一侧；钝化层设置于导电电极远离无机绝缘层的一侧；像素电极设置于钝化层远离导电电极的一侧；其中，阵列基板中开设有第一过孔，第一过孔贯穿钝化层和无机绝缘层并裸露出漏极，像素电极在第一过孔内与漏极连接。
由此，本申请提供的阵列基板通过在阵列层和导电电极之间设置无机绝缘层，以无机绝缘层来代替传统阵列结构中的平坦化有机层，由于钝化层也为无机膜层，因此，在阵列基板的制备工艺中，能够在同一道光罩下对钝化层和无机绝缘层进行开孔，以形成连接像素电极和漏极的第一过孔，从而省去了传统制程中单独对平坦化有机层开孔所需的光罩，减少了阵列基板制备工艺中所用的光罩数量。
请参照图2，本申请第一实施例提供的阵列基板100包括基底10、缓冲层11、阵列层12、无机绝缘层13、导电电极14、钝化层15以及像素电极16。
具体的，基底10可以为硬质基板，如可以为玻璃基板；或者，基底10也可以为柔性基板，如可以为聚酰亚胺基板，本申请对基底10的材质不作具体限定。
缓冲层11设置在基底10的一侧。缓冲层11靠近基底10的一面与基底10接触。缓冲层11的材料可以包括氧化硅、氮化硅和氮氧化硅中的一种或多种。
阵列层12设置于缓冲层11远离基底10的一侧。阵列层12包括有源层121、栅极绝缘层122、栅极123、层间介质层124、源极125以及漏极126。
其中，有源层121设置于缓冲层11远离基底10的一侧。有源层121的材料包括低温多晶硅。具体的，有源层121具有沟道区121a、第一轻掺杂区121b、第二轻掺杂区121c、第一重掺杂区121d以及第二重掺杂区121e。第一轻掺杂区121b和第二轻掺杂区121c位于沟道区121a的相对两侧。第一重掺杂区121d位于第一轻掺杂区121b远离沟道区121a的一侧。第二重掺杂区121e位于第二轻掺杂区121c远离沟道区121a的一侧。
具体的，第一轻掺杂区121b和第二轻掺杂区121c是通过对有源层121进行离子轻掺杂而形成。第一重掺杂区121d以及第二重掺杂区121e是通过对有源层121进行离子重掺杂而形成。以NMOS型LTPS TFT基板为例，所述离子重掺杂和所述离子轻掺杂均为N型离子掺杂，所掺入的离子为磷(P)离子或其他N型元素离子。同理，以PMOS型LTPS TFT基板为例，所述离子重掺杂和所述离子轻掺杂均为P型离子掺杂，所掺入的离子为硼(B)离子或其他P型元素离子。
栅极绝缘层122设置于有源层121远离缓冲层11的一侧。栅极绝缘层122的材料可以包括氧化硅、氮化硅和氮氧化硅中的一种或多种。
栅极123设置于栅极绝缘层122远离有源层121的一侧。栅极123与沟道区121a对应设置。具体来说，栅极123于基底10所在平面的正投影覆盖沟道区121a于基底10所在平面的正投影。其中，栅极123的材料可以包括铜、铝、钼和钛中的一种或多种。
层间介质层124设置于栅极123远离栅极绝缘层122的一侧。层间介质层124位于漏极126远离无机绝缘层13的一侧。其中，层间介质层124的材料可以包括氧化硅、氮化硅和氮氧化硅中的一种或多种。
源极125和漏极126设置于层间介质层124远离栅极123的一侧。其中，源极125与有源层121位于第一重掺杂区121d的部分接触。漏极126与有源层121位于第二重掺杂区121e的部分接触。源极125和漏极126的材料相同，均可以包括铜、铝、钼和钛中的一种或多种。
无机绝缘层13设置于阵列层12远离层间介质层124的一侧。无机绝缘层13的材料可以包括氧化硅、氮化硅和氮氧化硅中的一种或多种。在本实施例中，无机绝缘层13的厚度为100nm-1000nm，如可以为100nm、200nm、500nm、600nm、700nm、800nm、900nm或1000nm。其中，无机绝缘层13可以为单层结构、双层结构或多层结构，本实施例仅以无机绝缘层13为单层结构为例进行说明，但并不限于此。
导电电极14设置于无机绝缘层13远离阵列层12的一侧。在本实施例中，导电电极14整面设置。其中，导电电极14可以为公共电极。导电电极14的材料可以包括氧化铟锡等透明导电材料。
钝化层15设置于导电电极14远离无机绝缘层13的一侧。钝化层15的材料可以包括氧化硅、氮化硅和氮氧化硅中的一种或多种。
像素电极16设置于钝化层15远离导电电极14的一侧。像素电极16的材料可以包括氧化铟锡等透明导电材料。
在本实施例中，阵列基板100中开设有第一过孔10A。第一过孔10A贯穿钝化层15和无机绝缘层13并裸露出漏极126。像素电极16在第一过孔10A内与漏极126连接。
具体的，第一过孔10A包括第一子过孔131和连通于第一子过孔131的第二子过孔151。其中，第一子过孔131位于无机绝缘层13中并裸露出漏极126。第二子过孔151位于钝化层15中。
在本实施例中，第一子过孔131和第二子过孔151在同一光罩下形成。由此，本实施例通过采用无机绝缘层13来替代传统阵列结构中的平坦化有机层，由于钝化层15也为无机膜层，使得无机绝缘层13中的第一子过孔131和钝化层15中的第二子过孔151能够在同一光罩下形成，以实现像素电极16和漏极126的连接，从而省去了传统制程中单独对平坦化有机层开孔所需的一道光罩，减少了阵列基板100制备工艺中所用的光罩数量，有效降低了阵列基板100的制作周期，提升了生产产能，降低了工艺成本，提高了显示产品的市场竞争力。
进一步的，在本实施例中，有源层121的厚度为30nm-45nm。沟道区121a的宽度为1.5μm-2.5μm。
传统设计中通常在有源层121靠近基底10的一侧设置遮光层来遮挡外界环境光，以保证薄膜晶体管具有较低的光生漏电流。然而，由于上述设置需要额外设置图案化的遮光层，因而需要在原有制程的基础上增加一道光罩，由此增加了阵列基板100制备工艺所用的光罩数量。
针对上述技术问题，由于本申请中的缓冲层11靠近基底10的一面直接与基底10接触，也即，本申请省去了遮光层的设置，进而可以减少阵列制程所用的光罩数量。进一步的，本申请的发明人在实验探究中发现，薄膜晶体管的光生漏电流与有源层121的厚度以及沟道区121a的宽度正相关。在传统设计中，为了保证薄膜晶体管的驱动性能，有源层121的厚度通常设置在45nm以上，沟道区121a的宽度通常设置在2.5μm以上，对此，为了避免因省略遮光层而增加薄膜晶体管的光生漏电流，本实施例将有源层121的厚度设置在30nm-45nm，沟道区121a的宽度设置在1.5μm-2.5μm，在上述范围内，薄膜晶体管的光生漏电流能够得到显著降低。
在一些具体实施方式中，有源层121的厚度可以为30nm、31nm、32nm、33nm、34nm、35nm、36nm、37nm、38nm、39nm、40nm、41nm、42nm、43nm、44nm或45nm。沟道区121a的宽度可以为1.5μm、1.6μm、1.7μm、1.8μm、1.9μm、2.0μm、2.1μm、2.2μm、2.3μm、2.4μm或2.5μm。
请参考表1，表1为薄膜晶体管的光生漏电流在不同有源层121厚度和沟道区121a宽度下的数值。
表1
Figure BDA0003385673180000081
Figure BDA0003385673180000091
由表1可知，在有源层121的厚度不变，如有源层121的厚度为45nm时，通过减小沟道区121a的宽度，光生漏电流的数值明显下降；在沟道区121a的宽度不变，如沟道区121a的宽度为2.5μm时，通过减小有源层121的厚度，光生漏电流的数值明显下降。因此，本实施例通过将有源层121的厚度为30nm-45nm、沟道区121a的宽度为1.5μm-2.5μm能够弥补因省略遮光层而带来的光生漏电流增大的缺陷，进而在保证薄膜晶体管驱动性能的前提下，节省了阵列基板100制备工艺所用的光罩数量，降低了工艺成本。
在一些实施例中，也可以将有源层121的厚度设置在30nm-45nm，沟道区121a的宽度设置在2.5μm以上；或者，还可以将沟道区121a的厚度设置在1.5μm-2.5μm，有源层121的厚度设置在45nm以上。上述设置同样能达到节省光罩并降低薄膜晶体管的光生漏电流的效果。
请参照图3，本申请第二实施例提供一种阵列基板100。本申请第二实施例提供的阵列基板100与第一实施例的不同之处在于：当阵列基板100具有触控功能时，导电电极14可以复用为触控电极。阵列基板100还包括触控走线17和连接电极18。触控走线17与漏极126同层且间隔设置。无机绝缘层13中开设有第二过孔132。第二过孔132裸露出触控走线17。导电电极14中开设有开口141。开口141与触控走线17对应设置。钝化层15中开设有第三过孔152。第三过孔152连通于开口141和第二过孔132。连接电极18位于钝化层15远离导电电极14的一侧，且与像素电极16绝缘。连接电极18填充在第二过孔132、开口141以及第三过孔152内，并与开口141的侧壁接触。触控电极通过导电电极14与触控走线17相连。
其中，第二过孔132和第三过孔152在同一道光罩下形成。本实施例通过采用无机绝缘层13来替代传统阵列结构中的平坦化有机层，由于钝化层15也为无机膜层，因此，当需要制备具有内嵌式触控功能的阵列基板100时，能够在一道光罩下形成无机绝缘层13中的第二过孔132和钝化层15中的第三过孔152，并在连接电极18的搭接下实现触控走线17和触控电极的导通。
需要说明的是，本实施例中导电电极14复用为触控电极是指当需要执行触控操作时，导电电极14可以作为触控电极使用。另外，当不需要执行触控操作时，导电电极14可以作为公共电极使用，以与像素电极16之间形成存储电容，相关技术均可以参照现有技术，在此不再赘述。
具体的，在本实施例中，触控走线17设置在源极125远离漏极126的一侧。触控走线17、源极125以及漏极126可以采用同一道光罩制备得到。需要说明的是，在一些实施例中，触控走线17也可以设置在漏极126远离源极125的一侧，本实施例对触控走线17的位置不作具体限定。
其中，触控走线17于触控电极所在平面的正投影至少部分位于开口141内，以使得触控电极能够通过连接电极18与触控走线17连接。
在本实施例中，连接电极18与像素电极16同层设置。具体来说，连接电极18和像素电极16可以采用同一道光罩制备得到，由此，本实施例能够在原有制程的基础上形成连接电极18，不会增加工艺制造成本。另外，在一些实施例中，连接电极18和像素电极16也可以异层设置，在此不再赘述。
请参照图4，本申请第三实施例提供一种阵列基板100。本申请第三实施例提供的阵列基板100与第二实施例的不同之处在于：第三过孔152裸露出触控电极远离基底10的表面。
在本实施例中，第三过孔152的孔径大于开口141的孔径，以使触控电极的表面裸露，使得连接电极18能够与触控电极的上表面接触，从而增大了连接电极18与触控电极的接触面积，有利于提高触控电极和触控走线17的导通效果，提高触控灵敏度。
请参照图5，本申请第四实施例提供一种阵列基板100。本申请第四实施例提供的阵列基板100与第三实施例的不同之处在于：钝化层15填充在开口141内。第二过孔132的孔径小于开口141的孔径。钝化层15中还开设有第四过孔153。第四过孔153和第三过孔152间隔设置。第四过孔153裸露出触控电极。连接电极18填充在第二过孔132、第三过孔152、第四过孔153以及部分开口141内。连接电极18位于开口141内的部分与触控电极绝缘。
本实施例通过在钝化层15中增设第四开孔153，使得连接电极18通过第二开孔132、第三开孔152以及第四开孔153来实现触控电极和触控走线17的导通，进而能够增加导通效果，进一步提高触控灵敏度。
请参照图6，本申请示例一提供一种阵列基板的制备方法，其包括以下步骤：
B1：提供一基底；
B2：在基底的一侧形成阵列层，阵列层包括源极和漏极；
B3：在阵列层远离基底的一侧依次形成无机绝缘层、导电电极以及钝化层；
B4：在同一光罩下，对钝化层和无机绝缘层进行蚀刻，以形成第一过孔，第一过孔裸露出漏极；
B5：在钝化层远离导电电极的一侧形成像素电极，像素电极在第一过孔内与漏极连接。
由此，本申请提供的阵列基板的制备方法通过在阵列层和导电电极之间形成无机绝缘层，以无机绝缘层来代替传统阵列结构中的平坦化有机层，由于钝化层也为无机膜层，因此，在阵列基板的制备工艺中，能够在同一道光罩下对钝化层和无机绝缘层进行开孔，以形成连接像素电极和漏极的第一过孔，从而省去了传统制程中单独对平坦化有机层开孔所需的光罩，减少了阵列基板制备工艺中所用的光罩数量。
请一并参照图6以及图7A至图7L，下面对本实施例提供的阵列基板100的制备方法进行详细的阐述。
B1：提供一基底10，如图7A所示。
其中，基底10可以为硬质基板，如可以为玻璃基板；或者，基底10也可以为柔性基板，如可以为聚酰亚胺基板，本申请对基底10的材质不作具体限定。
B2：在基底10的一侧形成阵列层12，阵列层12包括漏极126。
其中，步骤B2具体包括：
B21：在基底10的一侧依次形成缓冲层11和有源层121，如图7B所示。
首先，采用化学气相沉积工艺形成缓冲层11。其中，缓冲层11的材料可以包括氧化硅、氮化硅和氮氧化硅中的一种或多种。
其次，在缓冲层11上沉积低温多晶硅，并进行激光镭射退火，以形成整面的有源基层(图中未示出)，然后依次通过曝光、显影和蚀刻工艺对有源基层进行图案化处理，以形成有源层121。其中，有源层121的厚度为30nm-45nm。
B22：在有源层121远离缓冲层11的一侧依次形成栅极绝缘层122和栅极图案123A，如图7C所示。
首先，采用化学气相沉积工艺形成栅极绝缘层122。其中，栅极绝缘层122的材料可以包括氧化硅、氮化硅和氮氧化硅中的一种或多种。
其次，采用物理气相沉积工艺在栅极绝缘层122上形成一层栅极金属层(图中未示出)，然后依次通过曝光、显影和蚀刻工艺对栅极金属层进行图案化处理，以形成栅极图案123A。具体的，栅极123的材料可以包括铜、铝、钼和钛中的一种或多种。
其中，有源层121包括第一区域1211和设置在第一区域1211相对两侧的第二区域1212。第一区域1211与栅极图案123A对应设置。具体来说，栅极图案123A于基底10所在平面的正投影完全覆盖有源层121位于第一区域1211的部分于基底10所在平面的正投影。
B23：在有源层121中形成第一重掺杂区121d和第二重掺杂区121e，如图7D所示。
以栅极图案123A为掩膜，对有源层121位于第二区域1212的部分进行离子重掺杂，以分别形成第一重掺杂区121d和第二重掺杂区121e。具体的，以NMOS型LTPS TFT基板为例，所述离子重掺杂为N型离子掺杂，所掺入的离子为磷(P)离子或其他N型元素离子。
B24：对栅极图案123A进行蚀刻处理，以形成栅极123，如图7E所示。
其中，采用蚀刻工艺对栅极图案123A进行图案化，以形成栅极123。有源层121对应栅极123的区域为沟道区121a，也即，栅极123于基底10所在平面的正投影完全覆盖有源层121位于沟道区121a的部分于基底10所在平面的正投影。
在本实施例中，沟道区121a的宽度为1.5μm-2.5μm。有源层121还包括位于沟道区121a相对两侧的第三区域1213。沟道区121a一侧的第三区域1213位于沟道区121a和第一重掺杂区121d之间。沟道区121a另一侧的第三区域1213位于沟道区121a和第二重掺杂区121e之间。
B25：在有源层121中形成第一轻掺杂区121b和第二轻掺杂区121c，如图7F所示。
以栅极123为掩膜，对有源层121位于第三区域1213的部分进行离子轻掺杂，沟道区121a靠近第一重掺杂区121d一侧的第三区域1213形成为第一轻掺杂区121b，沟道区121a靠近第二重掺杂区121e一侧的第三区域1213形成为第二轻掺杂区121c。具体的，以NMOS型LTPS TFT基板为例，所述离子轻掺杂为N型离子掺杂，所掺入的离子为磷(P)离子或其他N型元素离子。
B26：在栅极123远离栅极绝缘层122的一侧形成层间介质层124，并对层间介质层124进行图案化处理，以形成裸露出第一重掺杂区121d的第一开孔(图中未标识)和裸露出第二重掺杂区121e的第二开孔(图中未标识)，如图7G所示。
首先，采用化学气相沉积工艺形成层间介质层124。其中，层间介质层124的材料可以包括氧化硅、氮化硅和氮氧化硅中的一种或多种。
其次，依次通过曝光、显影和蚀刻工艺对层间介质层124进行图案化处理，以形成所述第一开孔和所述第二开孔。
B27：在层间介质层124远离栅极123的一侧形成源极125和漏极126，如图7H所示。
首先，采用物理气相沉积工艺形成源漏金属层(图中未示出)。其中，源漏金属层的材料可以包括铜、铝、钼和钛中的一种或多种。
其次，依次通过曝光、显影和蚀刻工艺对源漏金属层进行图案化处理，以形成源极125和漏极126。
在本实施例中，有源层121、栅极绝缘层122、栅极123、层间介质层124、源极125以及漏极126构成阵列层12。
B3：在阵列层12远离基底10的一侧依次形成无机绝缘层13、导电电极14以及钝化层15。
其中，步骤B3具体包括：
B31：在阵列层12远离基底10的一侧依次形成无机绝缘层13和导电电极14，如图7I所示。
首先，采用化学气相沉积工艺形成一层无机绝缘层13。其中，无机绝缘层13的材料可以包括氧化硅、氮化硅和氮氧化硅中的一种或多种。无机绝缘层13的厚度为100nm-1000nm。其中，无机绝缘层13可以为单层结构、双层结构或多层结构，本实施例仅以无机绝缘层13为单层结构为例进行说明，但并不限于此。
接着，在无机绝缘层13上形成整面的导电电极层，并对导电电极层进行图案化处理以形成导电电极14。其中，导电电极14中形成有对应漏极126的开口(图中未标识)。在本实施例中，导电电极14可以为公共电极。导电电极14的材料可以包括氧化铟锡等透明导电材料。
B32：在所述导电电极14远离无机绝缘层13的一侧形成钝化层15，如图7J所示。
具体的，采用化学气相沉积工艺形成钝化层15。其中，钝化层15的材料可以包括氧化硅、氮化硅和氮氧化硅中的一种或多种。
B4：在同一光罩下，对钝化层15和无机绝缘层13进行蚀刻，以形成第一过孔10A，第一过孔10A裸露出漏极126，如图7K所示。
具体的，在一道光罩下，依次通过曝光、显影和蚀刻工艺对钝化层15和无机绝缘层13进行蚀刻，以在无机绝缘层13中形成裸露出漏极126的第一子过孔131，在钝化层15中形成连通于第一子过孔131的第二子过孔151，第一子过孔131的第二子过孔151构成第一过孔10A。
B5：在钝化层15远离导电电极14的一侧形成像素电极16，像素电极16在第一过孔10A内与漏极126连接，如图7L所示。
具体的，采用物理气相沉积工艺形成一层导电层(图中未示出)，并依次通过曝光、显影和蚀刻工艺对导电层进行图案化处理，以形成像素电极16。
由此，本实施例通过在阵列层12和导电电极14之间形成无机绝缘层13，以无机绝缘层13来代替传统阵列结构中的平坦化有机层，由于钝化层15也为无机膜层，使得能够在同一道光罩下对钝化层15和无机绝缘层13进行开孔，以形成连接像素电极16和漏极126的第一过孔10A，从而省去了传统制程中单独对平坦化有机层开孔所需的光罩，减少了阵列基板100制备工艺中所用的光罩数量。
需要说明的是，采用上述实施例提供的阵列基板100的制备方法可以制备得到本申请第一实施例提供的阵列基板100。
本申请示例二提供一种阵列基板100的制备方法，在示例二中，当阵列基板100具有触控功能时，导电电极14可以复用为公共电极。请参照图8A至图8D，示例二提供的制备方法与示例一的不同之处在于以下步骤：
在步骤B27中，还包括形成触控走线17的步骤，如图8A所示。其中，触控走线17与漏极126同层且绝缘设置。具体的，触控走线17位于源极125远离漏极126的一侧。在本实施例中，触控走线17、源极125以及漏极126可以采用同一道光罩制备得到。
在步骤B31中，还包括在导电电极14中形成开口141的步骤，如图8B所示。其中，开口141与触控走线17对应设置。
步骤B4包括：在同一光罩下，对钝化层15和无机绝缘层13对应漏极126的区域和对应触控走线17的区域分别进行蚀刻，以形成第一过孔10A、第二过孔132以及第三过孔152，第二过孔132贯穿无机绝缘层13且裸露出触控走线17，第三过孔152贯穿钝化层15且连通于开口141和第二过孔132，如图8C所示。
在步骤B5中，还包括形成连接电极18的步骤，如图8D所示。具体的，在对导电层进行蚀刻时，同时形成相互绝缘的像素电极16和连接电极18，连接电极18填充在第二过孔132、开口141以及第三过孔152内，并与开口141的侧壁接触，触控电极通过连接电极18与触控走线17相连。
本申请示例三提供一种阵列基板100的制备方法。请参照图9A和图9B，示例三提供的制备方法与示例二的不同之处在于以下步骤：
在步骤B4中，第三过孔152裸露出触控电极远离基底10的表面。具体的，在蚀刻时，第三过孔152的孔径大于开口141的孔径，以使触控电极的表面裸露。
在步骤B5中，连接电极18分别与开口141的侧壁以及触控电极远离基底10的表面接触。
本申请示例四提供一种阵列基板100的制备方法。请参照图10A和图10B，示例四提供的制备方法与示例三的不同之处在于以下步骤：
步骤B4包括：在同一光罩下，对钝化层15和无机绝缘层13对应漏极126的区域和对应触控走线17的区域分别进行蚀刻，以形成第一过孔10A、第二过孔132、第三过孔152以及第四过孔153，第二过孔132贯穿无机绝缘层13且裸露出触控走线17，第三过孔152贯穿钝化层15且连通于开口141和第二过孔132，第二过孔132的孔径小于开口141的孔径，第四过孔153与第三过孔152间隔设置，第四过孔153贯穿钝化层15且裸露出触控电极，如图10A所示。
在步骤B5中，还包括形成连接电极18的步骤，如图10B所示。具体的，在对导电层进行蚀刻时，同时形成相互绝缘的像素电极16和连接电极18，连接电极18填充在第二过孔132、第三过孔152、第四过孔153以及部分开口141内，连接电极18位于开口141内的部分与触控电极绝缘，触控电极通过连接电极18与触控走线17相连。
请参照图11，本申请还提供一种显示面板1000。显示面板1000包括相对设置的阵列基板100、彩膜基板200以及设置在阵列基板100和彩膜基板200之间的液晶300。阵列基板100可以为如前述任一实施例所述的阵列基板100，阵列基板100的具体结构可以参照前述实施例的描述，在此不再赘述。
以上对本申请实施例所提供的一种阵列基板及显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (11)

1.一种阵列基板，其特征在于，包括：
基底；
阵列层，设置于所述基底的一侧，所述阵列层包括源极和漏极；
无机绝缘层，设置于所述阵列层远离所述基底的一侧；
导电电极，设置于所述无机绝缘层远离所述阵列层的一侧；
钝化层，设置于所述导电电极远离所述无机绝缘层的一侧；以及
像素电极，设置于所述钝化层远离所述导电电极的一侧；
其中，所述阵列基板中开设有第一过孔，所述第一过孔贯穿所述钝化层和所述无机绝缘层并裸露出所述漏极，所述像素电极在所述第一过孔内与所述漏极连接。
2.根据权利要求1所述的阵列基板，其特征在于，所述第一过孔包括第一子过孔和连通于所述第一子过孔的第二子过孔，所述第一子过孔位于所述无机绝缘层中并裸露出所述漏极，所述第二子过孔位于所述钝化层中，所述像素电极分别与所述第一子过孔的孔壁和所述第二子过孔的孔壁接触。
3.根据权利要求1所述的阵列基板，其特征在于，所述导电电极复用为触控电极，所述阵列基板还包括与所述漏极同层且间隔设置的触控走线，所述连接电极位于所述钝化层远离所述导电电极的一侧，所述触控电极通过所述连接电极与所述触控走线电连接。
4.根据权利要求3所述的阵列基板，其特征在于，所述触控电极中开设有开口，所述开口与所述触控走线对应设置；所述无机绝缘层中开设有第二过孔，所述第二过孔裸露出所述触控走线，所述钝化层中开设有第三过孔，所述第三过孔连通于所述开口和所述第二过孔，所述连接电极填充在所述第二过孔、所述开口以及所述第三过孔内，并与所述开口的侧壁接触。
5.根据权利要求4所述的阵列基板，其特征在于，所述第三过孔裸露出所述触控电极远离所述基底的表面。
6.根据权利要求3所述的阵列基板，其特征在于，所述触控电极中开设有开口，所述开口与所述触控走线对应设置，所述钝化层填充在所述开口内；所述无机绝缘层中开设有第二过孔，所述第二过孔的孔径小于所述开口的孔径，所述第二过孔裸露出所述触控走线，所述钝化层中开设有间隔设置的第三过孔和第四过孔，所述第三过孔连通于所述开口和所述第二过孔，所述第四过孔裸露出所述触控电极，所述连接电极填充在所述第二过孔、所述第三过孔、所述第四过孔以及部分所述开口内，所述连接电极位于所述开口内的部分与所述触控电极绝缘。
7.根据权利要求4或6所述的阵列基板，其特征在于，所述第二过孔和所述第三过孔在同一道光罩下形成。
8.根据权利要求3所述的阵列基板，其特征在于，所述连接电极与所述像素电极同层且绝缘设置。
9.根据权利要求1所述的阵列基板，其特征在于，所述阵列层还包括：
有源层，设置于所述基底的一侧，所述有源层具有沟道区；
栅极绝缘层，设置于所述有源层远离所述基底的一侧；
栅极，设置于所述栅极绝缘层远离所述有源层的一侧；以及
层间介质层，设置于所述栅极远离所述栅极绝缘层的一侧，所述层间介质层位于所述漏极远离所述无机绝缘层的一侧；
其中，所述有源层的厚度为30nm-45nm；和/或
所述沟道区的宽度为1.5μm-2.5μm。
10.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括缓冲层，所述缓冲层设置在所述基底和所述阵列层之间，所述缓冲层靠近所述基底的一面与所述基底接触。
11.一种显示面板，其特征在于，所述显示面板包括相对设置的阵列基板、彩膜基板以及设置在所述阵列基板和所述彩膜基板之间的液晶，所述阵列基板为如权利要求1至10任一项所述的阵列基板。
CN202111450410.2A 2021-11-30 2021-11-30 阵列基板及显示面板 Pending CN114156288A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202111450410.2A CN114156288A (zh) 2021-11-30 2021-11-30 阵列基板及显示面板
PCT/CN2021/136695 WO2023097728A1 (zh) 2021-11-30 2021-12-09 阵列基板及显示面板
US17/621,257 US20240038765A1 (en) 2021-11-30 2021-12-09 Array substrate and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111450410.2A CN114156288A (zh) 2021-11-30 2021-11-30 阵列基板及显示面板

Publications (1)

Publication Number Publication Date
CN114156288A true CN114156288A (zh) 2022-03-08

Family

ID=80455482

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111450410.2A Pending CN114156288A (zh) 2021-11-30 2021-11-30 阵列基板及显示面板

Country Status (3)

Country Link
US (1) US20240038765A1 (zh)
CN (1) CN114156288A (zh)
WO (1) WO2023097728A1 (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104808376A (zh) * 2015-05-11 2015-07-29 厦门天马微电子有限公司 阵列基板及显示装置
CN106775108A (zh) * 2016-12-30 2017-05-31 武汉华星光电技术有限公司 一种In‑Cell触控阵列基板及其制作方法
CN107479284A (zh) * 2017-08-30 2017-12-15 武汉华星光电技术有限公司 一种阵列基板及其制作方法、显示面板
CN108649036A (zh) * 2018-04-28 2018-10-12 武汉华星光电技术有限公司 一种阵列基板及其制作方法
CN109742088A (zh) * 2018-12-29 2019-05-10 武汉华星光电技术有限公司 一种tft阵列基板
CN109887885A (zh) * 2019-03-01 2019-06-14 武汉华星光电技术有限公司 阵列基板的制作方法及阵列基板
CN110634804A (zh) * 2019-08-09 2019-12-31 武汉华星光电技术有限公司 一种阵列基板及其制备方法、触控显示面板
CN111403338A (zh) * 2020-04-29 2020-07-10 武汉华星光电技术有限公司 阵列基板及其制备方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101524449B1 (ko) * 2011-12-22 2015-06-02 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
CN105487718B (zh) * 2016-01-29 2019-03-15 武汉华星光电技术有限公司 阵列基板及其制作方法
CN105717690A (zh) * 2016-04-27 2016-06-29 武汉华星光电技术有限公司 内嵌触摸屏及其制备方法、液晶显示器
CN106292035B (zh) * 2016-09-22 2018-05-08 京东方科技集团股份有限公司 压感显示面板及其制造方法、压感显示装置
CN107132685B (zh) * 2017-06-23 2020-04-17 厦门天马微电子有限公司 一种显示基板、显示面板和显示装置
US10473965B2 (en) * 2017-08-30 2019-11-12 Wuhan China Star Optoelectronics Technology Co., Ltd Array substrate and its manufacturing method and display panel
CN108110010B (zh) * 2017-12-15 2021-10-01 京东方科技集团股份有限公司 阵列基板及其制备方法、触控显示面板
TWI671578B (zh) * 2018-03-30 2019-09-11 友達光電股份有限公司 畫素結構及觸控面板
CN109101138A (zh) * 2018-08-21 2018-12-28 武汉华星光电半导体显示技术有限公司 阵列基板及显示面板
CN109101136B (zh) * 2018-08-21 2021-09-03 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
KR102747549B1 (ko) * 2018-12-13 2025-01-02 삼성디스플레이 주식회사 디스플레이 장치
GB201821084D0 (en) * 2018-12-21 2019-02-06 Univ Manchester Device and method
CN110196521A (zh) * 2019-05-30 2019-09-03 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
US20210041733A1 (en) * 2019-08-09 2021-02-11 Wuhan China Star Optoelectronics Technology Co., Ltd. Array substrate, method manufacturing same and touch display panel
KR20210037062A (ko) * 2019-09-26 2021-04-06 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 리페어 방법
CN110750021B (zh) * 2019-10-31 2022-04-12 厦门天马微电子有限公司 一种阵列基板、显示面板及显示装置
KR102737869B1 (ko) * 2019-12-23 2024-12-05 엘지디스플레이 주식회사 표시 장치
CN113257835B (zh) * 2020-02-07 2024-11-26 夏普株式会社 有源矩阵基板及其制造方法
CN111341794A (zh) * 2020-04-08 2020-06-26 武汉华星光电技术有限公司 显示面板、阵列基板及其制作方法
US20230135065A1 (en) * 2021-11-01 2023-05-04 Sharp Display Technology Corporation Active matrix substrate

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104808376A (zh) * 2015-05-11 2015-07-29 厦门天马微电子有限公司 阵列基板及显示装置
CN106775108A (zh) * 2016-12-30 2017-05-31 武汉华星光电技术有限公司 一种In‑Cell触控阵列基板及其制作方法
CN107479284A (zh) * 2017-08-30 2017-12-15 武汉华星光电技术有限公司 一种阵列基板及其制作方法、显示面板
CN108649036A (zh) * 2018-04-28 2018-10-12 武汉华星光电技术有限公司 一种阵列基板及其制作方法
CN109742088A (zh) * 2018-12-29 2019-05-10 武汉华星光电技术有限公司 一种tft阵列基板
CN109887885A (zh) * 2019-03-01 2019-06-14 武汉华星光电技术有限公司 阵列基板的制作方法及阵列基板
CN110634804A (zh) * 2019-08-09 2019-12-31 武汉华星光电技术有限公司 一种阵列基板及其制备方法、触控显示面板
CN111403338A (zh) * 2020-04-29 2020-07-10 武汉华星光电技术有限公司 阵列基板及其制备方法

Also Published As

Publication number Publication date
US20240038765A1 (en) 2024-02-01
WO2023097728A1 (zh) 2023-06-08

Similar Documents

Publication Publication Date Title
TWI515910B (zh) 薄膜電晶體基板與其製作方法、顯示器
CN108598089B (zh) Tft基板的制作方法及tft基板
US7413940B2 (en) Thin-film transistor and fabrication method thereof
US11087985B2 (en) Manufacturing method of TFT array substrate
JP4406415B2 (ja) 液晶表示装置用アレイ基板及びその製造方法
US8143117B2 (en) Active device array substrate and method for fabricating the same
CN108682653A (zh) 阵列基板及其制作方法
TWI464787B (zh) 邊緣電場切換型液晶顯示面板之陣列基板及其製作方法
TW201418855A (zh) 顯示面板之陣列基板及其製作方法
CN103681514B (zh) 阵列基板及其制作方法、显示装置
CN110600425A (zh) 阵列基板的制备方法及阵列基板
CN103227150A (zh) 显示面板及其制作方法
CN111739841B (zh) 一种顶栅结构的In-cell触控面板及制作方法
US8541268B2 (en) Method for manufacturing thin film transistor
CN101150093B (zh) 像素结构的制作方法
CN114156288A (zh) 阵列基板及显示面板
CN107092111B (zh) 主动元件阵列基板以及显示面板
CN101409262B (zh) 像素结构的制造方法
CN102830531B (zh) Tft阵列基板、制造方法及液晶显示装置
CN100414367C (zh) 液晶显示结构及其制造方法
CN100371814C (zh) 薄膜晶体管液晶显示器的像素电极接触点的制造方法
TWI388035B (zh) 畫素結構及其製造方法
CN102176458B (zh) 像素结构及其制作方法
CN111613578B (zh) 低温多晶硅阵列基板的制备方法、阵列基板、显示面板
CN101566768B (zh) 薄膜晶体管液晶显示器像素结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20220308