[go: up one dir, main page]

CN114143483B - 图像感测装置 - Google Patents

图像感测装置 Download PDF

Info

Publication number
CN114143483B
CN114143483B CN202110795305.6A CN202110795305A CN114143483B CN 114143483 B CN114143483 B CN 114143483B CN 202110795305 A CN202110795305 A CN 202110795305A CN 114143483 B CN114143483 B CN 114143483B
Authority
CN
China
Prior art keywords
gain conversion
transistor
region
conversion transistor
gain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110795305.6A
Other languages
English (en)
Other versions
CN114143483A (zh
Inventor
朴淳烈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN114143483A publication Critical patent/CN114143483A/zh
Application granted granted Critical
Publication of CN114143483B publication Critical patent/CN114143483B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H10F39/80373—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor characterised by the gate of the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H10F39/80377—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/813—Electronic components shared by multiple pixels, e.g. one amplifier shared by two pixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明提供一种图像感测装置，其包括：多个单位像素，该多个单位像素被包括在第一行中；以及增益转换信号线，该增益转换信号线被配置为发送增益转换信号以调节单位像素的灵敏度。每一个单位像素包括：第一增益转换晶体管，该第一增益转换晶体管包括联接到增益转换信号线的第一栅极；第二增益转换晶体管，该第二增益转换晶体管包括联接到第一增益转换晶体管的一端的第二栅极；以及浮置扩散FD区，该浮置扩散FD区联接到第一增益转换晶体管的另一端。第二增益转换晶体管的电容大于第一增益转换晶体管的电容。

Description

图像感测装置
技术领域
在本专利文件中公开的技术和实现方式总体涉及一种图像感测装置，更具体地，涉及一种设置有增益转换晶体管(gain conversion transistor)以减少由增益转换信号线引起的带状噪声(banding noise)的图像感测装置。
背景技术
图像感测装置在电子装置中用于将光学图像转换成电信号。汽车、医疗、计算机和通信行业的最新发展导致在诸如智能电话、数码相机、摄像机、个人通信系统(PCS)、游戏机、监控摄像头、医用微型摄像头、机器人、红外(IR)感测装置等的各种装置中对高性能图像感测装置的需求增加。
图像感测装置可以大致分为电荷联接器件(CCD)图像感测装置和互补金属氧化物半导体(CMOS)图像感测装置。
CMOS图像感测装置可以比CCD感测装置更容易被驱动。CMOS图像感测装置使常规电路能够被集成到单个芯片中，使得CMOS图像感测装置能够被容易地制造为小尺寸产品，并且具有更高的集成度和非常低的功耗。此外，CMOS图像感测装置与CMOS制造技术兼容，从而降低了生产成本。近来，CMOS图像感测装置已经得到深入研究，并且迅速得到广泛应用。
发明内容
所公开技术的各种实施方式涉及一种能够调节单位像素的灵敏度水平的图像感测装置。
所公开技术的各种实施方式涉及一种能够减少通过增益转换信号线施加到相邻像素的带状噪声的图像感测装置。
根据所公开技术的一个实施方式，一种图像感测装置可以包括：多个单位像素，所述多个单位像素被包括在第一行中；以及增益转换信号线，该增益转换信号线被配置为发送增益转换信号以调节单位像素的灵敏度。每一个单位像素包括：第一增益转换晶体管，该第一增益转换晶体管包括联接到增益转换信号线的第一栅极；第二增益转换晶体管，该第二增益转换晶体管包括联接到第一增益转换晶体管的一端的第二栅极；以及浮置扩散(FD)区，该浮置扩散(FD)区联接到第一增益转换晶体管的另一端。第二增益转换晶体管的电容可以大于第一增益转换晶体管的电容。
在一些实现方式中，第二栅极的尺寸可以大于第一栅极的尺寸。
在一些实现方式中，第二增益转换晶体管的源极和第二增益转换晶体管的漏极可以接地。
在一些实现方式中，第二栅极可以被形成为与电介质层交叠。
在一些实现方式中，第二增益转换晶体管可以包括联接到第二栅极的附加掺杂区。
在一些实现方式中，附加掺杂区可以在半导体基板中比第二增益转换晶体管的沟道、源极和漏极更深地形成。
在一些实现方式中，图像感测装置还可以包括第N增益转换晶体管，该第N增益转换晶体管包括联接到第一增益转换晶体管的一端的第N栅极(其中“N”是3或更大的整数)。
在一些实现方式中，第N增益转换晶体管可以包括形成在半导体基板中的沟道、源极和漏极，以及被形成为与沟道、源极和漏极交叠的电介质层。
在一些实现方式中，第N增益转换晶体管的源极和第N增益转换晶体管的漏极可以接地。
在一些实现方式中，第N栅极可以被形成为与电介质层交叠。
在一些实现方式中，第N增益转换晶体管可以包括联接到第N栅极的附加掺杂区。
在一些实现方式中，附加掺杂区可以在半导体基板中比第N增益转换晶体管的沟道、源极和漏极中的每一个更深地形成。
在一些实现方式中，增益转换信号线可以被配置为通过发送具有逻辑高电平的信号来使第一增益转换晶体管导通，并且可以被配置为通过发送具有逻辑低电平的信号来使第一增益转换晶体管截止。
在一些实现方式中，如果第一增益转换晶体管截止，则浮置扩散(FD)区和第二增益转换晶体管可以彼此电隔离。
应当理解，所公开技术的前述一般描述和以下详细描述都是例示性和解释性的，并且旨在提供对所要求保护的公开内容的进一步解释。
附图说明
当结合附图考虑时，参照以下详细描述，所公开技术的上述和其它特征和有益方面将变得显而易见。
图1是示出基于所公开技术的一些实现方式的图像感测装置的示例的框图。
图2是示出基于所公开技术的一些实现方式的包括在一行中彼此相邻的第一单位像素和第二单位像素的图像传感器的像素阵列的示例的示意图。
图3是示出基于所公开技术的一些实现方式的第一单位像素中包括的晶体管的操作的示例的时序图。
图4是示出基于所公开技术的一些实现方式的第一单位像素和第二单位像素的等效电路的示例的电路图。
图5A是示出基于所公开技术的一些实现方式的沿着第一切割线截取的第一增益转换晶体管和第二增益转换晶体管的截面图。
图5B是示出基于所公开技术的一些实现方式的第一增益转换晶体管和第二增益转换晶体管的等效电容的示例的电路图。
图6是示出基于所公开技术的其它实现方式的在图像传感器的像素阵列内布置在一行中的第三单位像素的示例的示意图。
图7是示出基于所公开技术的实现方式的第三单位像素的示例的电路图。
图8A是示出基于所公开技术的实现方式的沿第二切割线截取的第一增益转换晶体管和第二增益转换晶体管的示例的截面图。
图8B是示出基于所公开技术的实现方式的第一增益转换晶体管和第二增益转换晶体管的等效电容的示例的电路图。
图9是示出基于所公开技术的实现方式的图像传感器的像素阵列内布置在一行中的第四单位像素的示例的示意图。
具体实施方式
本专利文件提供了一种图像感测装置的实现方式和示例，该图像感测装置设置有增益转换晶体管以减少由增益转换信号线引起的带状噪声。所公开技术的一些实现方式涉及一种图像感测装置，该图像感测装置能够调节图像传感器的单位像素的灵敏度(sensitivity)，同时减少由于使用增益转换信号线引起的带状噪声。所公开技术提供了图像感测装置的各种实现方式，该图像感测装置包括有助于减少布置在同一行中的像素之间出现的带状噪声的增益转换晶体管。
现在将详细参照所公开技术的实施方式，其示例在附图中示出。虽然本公开容许各种变型和替代形式，但是其特定实施方式通过示例的方式在附图中示出。
将尽可能在所有附图中使用相同的附图标记来表示相同或相似的部分。在以下描述中，将省略对并入本文的相关已知配置或功能的详细描述，以避免混淆主题。
图1是示出基于所公开技术的一些实现方式的图像感测装置10的示例的框图。
参照图1，图像感测装置10可以包括图像传感器100和图像处理器200。
图像传感器100可以包括像素阵列110、相关双采样器(CDS)120、模数转换器(ADC)130、缓冲器140、行驱动器150、定时发生器160、控制寄存器170和斜坡信号发生器180，像素阵列110包括以矩阵阵列布置的多个像素。
当从图像处理器200接收到控制信号时，图像传感器100可以感测由透镜(未示出)捕获(或聚焦)的从物体反射的不同波长的光束。图像处理器200可以将由图像传感器100感测的输出图像发送到设置有显示器等的电子装置。
图像处理器200可以包括相机控制器220、图像信号处理器210和PC接口(I/F)(未示出)。相机控制器220可以控制控制寄存器170。在这种情况下，尽管相机控制器220可以使用集成电路总线(inter-integrated circuit，I2C)来控制图像传感器100的控制寄存器170的操作，但是所公开技术的范围不限于此。
图像信号处理器210可以接收与缓冲器140的输出信号相对应的图像信息，并且可以以人能够以裸眼视觉识别和辨认所接收的图像的方式来制作和处理所接收的图像信息，使得图像信号处理器210可以将得到的经处理图像输出到显示器。
像素阵列110可以包括以矩阵阵列布置的多个单位像素115。单位像素115中的每一个可以将光学图像信息转换为电子图像信号，并且可以将电子图像信号输出到相关双采样器(CDS)120。像素阵列110可以包括多个感光元件，所述多个感光元件感测光并且将所感测到的光转换成电信号。
相关双采样器(CDS)120可以对从像素阵列110的像素接收的电子图像信号进行保持和采样。例如，相关双采样器(CDS)120可以响应于从定时发生器160接收的时钟信号而对参考电压电平和所接收的电子图像信号的电压电平进行采样，并且可以将与参考电压电平和所接收的电子图像信号的电压电平之差相对应的模拟信号发送到模数转换器(ADC)130。
模数转换器(ADC)130可以将所接收的模拟信号转换为数字信号，并且可以将数字信号发送到缓冲器140。
缓冲器140可以存储或锁存从模数转换器(ADC)300接收的每个数字信号，并可以顺序地将数字信号输出到图像信号处理器。缓冲器140可以包括用于存储或锁存数字信号的存储器和用于放大数字信号的感测放大器。
行驱动器150可以响应于定时发生器160的输出信号而驱动像素阵列110的多个像素。例如，行驱动器150可以产生能够选择多条行线中的任意一条的选择信号和/或用于驱动多条行线中的任意一条的驱动信号。
定时发生器160可以产生定时信号以控制相关双采样器(CDS)120、模数转换器(ADC)130、行驱动器150和斜坡信号发生器180。
控制寄存器170可以产生控制信号以控制缓冲器140、定时发生器160和斜坡信号发生器180。结果，缓冲器140、定时发生器160和斜坡信号发生器180的操作可以由所产生的控制信号控制。在这种情况下，控制寄存器170可以在相机控制器的控制下操作。
斜坡信号发生器180可以响应于定时发生器160的控制信号而产生用于控制从缓冲器140产生的图像信号的斜坡信号。
图2是示出沿着行方向彼此相邻的第一单位像素315和第二单位像素415的示例的示意图20。第一单位像素315和第二单位像素415布置在图像传感器100的像素阵列110内的同一行中。
在一些实现方式中，第一单位像素315可以包括用于将光转换成光电荷的光电二极管区和用于收集光电荷并且将光电荷转换成单位像素信号的晶体管区。在这种情况下，光电二极管区可以包括：多个光电二极管，例如两个光电二极管组中的八个光电二极管PD11～PD18，其中四个光电二极管PD11～PD14在第一位置处形成第一光电二极管组，并且四个光电二极管PD15～PD18在第二位置处形成第二光电二极管组；八个传输晶体管栅极(transfer transistor gate)TG11～TG18，所述八个传输晶体管栅极TG11～TG18分别联接到光电二极管PD11～PD18，以分别将光电荷传输出光电二极管PD11～PD18；第一位置处的浮置扩散(FD)区FD11，其用于经由传输晶体管栅极TG11～TG14从四个光电二极管PD11～PD14的第一光电二极管组接收光电荷；以及第二位置处的第二浮置扩散(FD)区FD12，其用于经由传输晶体管栅极TG15～TG18从四个光电二极管PD15～PD18的第二光电二极管组接收光电荷。晶体管区可以包括用于对浮置扩散区FD11和FD12进行复位的复位晶体管RX1、第一增益转换晶体管DCG11、第二增益转换晶体管DCG12、驱动晶体管DX1和选择晶体管SX1。
第二单位像素415可以包括光电二极管区和晶体管区。光电二极管区可以包括八个光电二极管PD21～PD28、八个传输晶体管栅极TG21～TG28以及两个浮置扩散(FD)区FD21和FD22。晶体管区可以包括复位晶体管RX2、第一增益转换晶体管DCG21、第二增益转换晶体管DCG22、驱动晶体管DX2和选择晶体管SX2。
第一单位像素315和第二单位像素415在像素阵列110的行方向上彼此相邻。第一单位像素315和第二单位像素415可以被构造成在结构上彼此基本相同。以下描述将集中于第一单位像素315，并且也可以应用于第二单位像素415。
尽管上述实现方式已经公开了包括八个光电二极管的8-共享单位像素结构的示例，但是例如4-共享单位像素结构或2-共享单位像素结构的其它结构也是可能的。在一些实现方式中，图像传感器可以具有非共享像素结构。
第一单位像素315中包括的第一光电二极管至第八光电二极管PD11～PD18可以分别联接到第一传输晶体管栅极至第八传输晶体管栅极TG11～TG18，使得第一光电二极管至第八光电二极管PD11～PD18可以通过第一传输晶体管栅极至第八传输晶体管栅极TG11～TG18联接到第一浮置扩散(FD)区FD11或第二浮置扩散(FD)区FD12。在这种情况下，浮置扩散(FD)区FD11或FD12可以作为每个传输晶体管的漏极进行操作，并且光电二极管PD11～PD18中的每一个可以作为每个传输晶体管的源极进行操作。
更详细地，第一单位像素315中包括的第一光电二极管至第四光电二极管PD11～PD14可以分别联接到第一传输晶体管栅极至第四传输晶体管栅极TG11～TG14，使得第一光电二极管至第四光电二极管PD11～PD14能够通过第一传输晶体管栅极至第四传输晶体管栅极TG11～TG14联接到第一浮置扩散(FD)区FD11。第一单位像素315中包括的第五光电二极管至第八光电二极管PD15～PD18可以分别联接到第五传输晶体管栅极至第八传输晶体管栅极TG15～TG18，使得第五光电二极管至第八光电二极管PD15～PD18能够通过第五传输晶体管栅极至第八传输晶体管栅极TG15～TG18联接到第二浮置扩散(FD)区FD12。
第一传输信号线至第八传输信号线(未示出)可以分别联接到第一传输晶体管栅极至第八传输晶体管栅极TG11～TG18。如果将具有激活电平的电压的传输信号施加到第一传输晶体管栅极至第八传输晶体管栅极TG11～TG18，则第一传输晶体管至第八传输晶体管可以将光电荷从第一光电二极管至第八光电二极管PD11～PD18发送到第一浮置扩散(FD)区FD11或第二浮置扩散(FD)区FD12。
在一些实现方式中，第一浮置扩散(FD)区FD11可以通过第一金属线(M1)电联接到第二浮置扩散(FD)区FD12，使得第一浮置扩散(FD)区FD11和第二浮置扩散(FD)区FD12共同形成第一单位像素315的第一感测节点。
第一浮置扩散(FD)区FD11和第二浮置扩散(FD)区FD12可以共享复位晶体管RX1、第一增益转换晶体管DCG11、第二增益转换晶体管DCG12、驱动晶体管DX1和选择晶体管SX1。
复位晶体管RX1、第一增益转换晶体管DCG11、第二增益转换晶体管DCG12、驱动晶体管DX1和选择晶体管SX1也可以被称为共享晶体管。下面将参照附图描述共享晶体管RX1、DCG11、DCG12、DX1和SX1之间的结构关系和连接关系。
复位晶体管RX1可以包括第一掺杂区310、第二掺杂区320和复位栅极312。第一掺杂区310和第二掺杂区320中的每一个可以包括掺杂有与半导体基板的杂质不同的杂质的硅区。例如，形成在P型半导体基板中的第一掺杂区310和第二掺杂区320中的每一个可以包括掺杂有N型杂质的硅区(以下称为N型杂质掺杂硅区)。第一掺杂区310可以作为复位晶体管RX1的漏极进行操作。第二掺杂区320可以作为复位晶体管RX1的源极进行操作。
第一掺杂区310可以接收电源电压VDD(未示出)作为输入。复位晶体管RX1可以通过第二掺杂区320联接到第一增益转换晶体管DCG11。
复位栅极312可以包括金属层和掺杂硅层中的至少一个，并且可以联接到复位信号线(未示出)。
复位信号线(未示出)可以联接到与第一单位像素315相邻的第二单位像素415中包括的另一复位晶体管RX2的复位栅极412。因此，复位信号线(未示出)可以联接到布置在同一行中的单位像素315和415中分别包括的复位栅极312和412。
复位晶体管RX1和RX2可以响应于通过复位信号线(未示出)施加到复位栅极312和412的复位信号的电压电平而导通或截止。
当第一单位像素315中包括的复位晶体管RX1导通时，电荷能够从用作源极的第二掺杂区320流向用作漏极的第一掺杂区310。当复位晶体管RX1导通时，第一传输晶体管至第八传输晶体管和第一增益转换晶体管DCG11能够同时导通，使得复位晶体管RX1可以电联接到所有光电二极管(例如，第一光电二极管至第八光电二极管PD11～PD18)、第一感测节点、第一掺杂区310、第二掺杂区320和第二栅极332，以将它们复位至电源电压(VDD)电平。该操作在完成对由第一光电二极管至第八光电二极管PD11～PD18产生的光电荷的读出之后对光电二极管PD11～PD18中的光电荷进行复位，因此，能够在随后的读出过程中准确地测量由第一光电二极管至第八光电二极管PD11～PD18产生的光电荷的量。
用于第一单位像素315的第一增益转换晶体管DCG11可以包括第三掺杂区330、与复位晶体管RX1共享的第二掺杂区320以及第一栅极322。链接两个浮置扩散区FD11和FD12的第一感测节点可以联接到与第一增益转换晶体管DCG11的一端相对应的第三掺杂区330。第三掺杂区330和第二掺杂区320中的每一个可以包括掺杂有与半导体基板的杂质不同的杂质的硅区。例如，形成在P型半导体基板中的第三掺杂区330和第二掺杂区320中的每一个可以包括N型杂质掺杂硅区。第一栅极322可以包括金属和掺杂硅中的至少一种，并且可以联接到增益转换信号线(DCG信号线)300。在这种设计下，第二掺杂区320可以作为第一增益转换晶体管DCG11的漏极进行操作。第三掺杂区330可以作为第一增益转换晶体管DCG11的源极进行操作。
增益转换信号线300可以联接到与第一单位像素315相邻的第二单位像素415中包括的第一增益转换晶体管DCG21的第一栅极422。因此，增益转换信号线(DCG信号线)300可以联接到布置在同一行中的第一单位像素315和第二单位像素415中包括的第一增益转换晶体管DCG11和DCG12的第一栅极322和422。
第一增益转换晶体管DCG11能够响应于施加到第一栅极322的增益转换信号的电压电平而导通或截止，从而能够通过导通或截止第一增益转换晶体管DCG11来调节图像传感器100的灵敏度。这是因为DCG12以如下方式作为附加电容元件连接到DCG11：通过导通和截止DCG11，能够将DCG12的电容添加到与第一感测节点联接的总电容或者从与第一感测节点联接的总电容中消除DCG12的电容，从而改变用于由第一单位像素315产生像素输出信号的单位像素增益。当入射光明亮时，由于明亮的入射光可以产生足够的光电荷，因此可以导通DCG11，从而将第一单位像素的增益设置为低增益。当入射光暗淡时，由于暗淡的入射光可以产生相对不足的光电荷，因此可以截止DCG11，从而将增益设置为高增益。在将具有激活电平的电压的信号施加到第一栅极322时，第二栅极332可以电联接到第一感测节点。
当第一增益转换晶体管DCG11导通时，第一感测节点的总电容可以由第一浮置扩散(FD)区FD11、第二浮置扩散(FD)区FD12、第一增益转换晶体管DCG11和第二增益转换晶体管DCG12的等效电容之和来表示。
当第一增益转换晶体管DCG11截止时，第一感测节点的总电容可以由第一浮置扩散(FD)区FD11、第二浮置扩散(FD)区FD12和第一增益转换晶体管DCG11的等效电容之和来表示。当第一增益转换晶体管DCG11截止时，第二增益转换晶体管DCG12能够从第一增益转换晶体管DCG11断开，并且可以不将第二增益转换晶体管DCG12的电容添加到第一感测节点的总电容。
可以控制第一传输晶体管DCG11的导通/截止操作，以调节图像传感器100的灵敏度。
降低图像传感器100的灵敏度，从而能够在高照度环境中防止溢出和模糊(blooming)现象。
第二单位像素415中包括的第一增益转换晶体管DCG21也可以与第一单位像素315中包括的第一增益转换晶体管DCG11执行类似的操作。
增益转换信号线300由布置在同一行中的单位像素315和415共享，从而能够将相同的增益转换信号施加到布置在同一行中的单位像素315和415。
回到第一单位像素315，第二增益转换晶体管DCG12可以包括第五掺杂区350、第四掺杂区340和第二栅极332。第五掺杂区350和第四掺杂区340中的每一个可以包括掺杂有与半导体基板的杂质不同的杂质的硅区。例如，形成在P型半导体基板中的第五掺杂区350和第四掺杂区340中的每一个可以包括N型杂质掺杂硅区。第四掺杂区340可以作为第二增益转换晶体管DCG12的漏极进行操作。第五掺杂区350可以作为第二增益转换晶体管DCG12的源极进行操作。
DCG 12的第二栅极332可以通过第二金属线(M2)联接到第二掺杂区320(由DCG11和复位晶体管RX1共享)。接地电压GND可以施加到第五掺杂区350和第四掺杂区340，DCG12的漏极和源极。在这种配置下，第二增益转换晶体管DCG12可以作为电容元件进行操作。第二增益转换晶体管DCG12可以通过与第一增益转换晶体管DCG11的制造工艺相似的制造工艺形成。
第二增益转换晶体管DCG12的等效电容可以由第五掺杂区350和第二栅极332之间的重叠电容(overlap capacitance)、第二栅极332和第二沟道区之间的重叠电容、第四掺杂区340和第二栅极332之间的重叠电容、半导体基板和第五掺杂区350之间的结电容、半导体基板和第四掺杂区340之间的结电容以及第二沟道区和半导体基板之间的结电容等来确定。将参照图5A和图5B来描述第二增益转换晶体管DCG12的详细等效电容。
第二增益转换晶体管DCG12的等效电容可以大于第一增益转换晶体管DCG11的等效电容。在一些实现方式中，第二栅极332的尺寸大于第一栅极322，使得第二增益转换晶体管DCG12的电容可以比第一增益转换晶体管DCG11的电容增加很多。
包括一对间隔开的导体板的电容器的每个电容可以与每个导体板的宽度成正比，并且可以与导体板之间的距离成反比。因此，当第二栅极332的尺寸大于第一栅极322时，第二增益转换晶体管DCG12的等效电容可以大于第一增益转换晶体管DCG11的等效电容。
在一些其它实现方式中，电容元件(未示出)可以另外联接到第二增益转换晶体管DCG12，以使得第二增益转换晶体管DCG12的电容可以比第一增益转换晶体管DCG11的电容增加很多。
与第一增益转换晶体管DCG11相比，随着第二增益转换晶体管DCG12的电容增加，能够改善图像传感器100的灵敏度控制特性和带状噪声。
带状噪声可以由浮置扩散(FD)区电联接到相邻信号线从而使得在联接到该相邻信号线的另一单位像素的浮置扩散(FD)区中发生电压变化的现象引起。由于在联接到该相邻信号线的另一单位像素中包括的浮置扩散(FD)区中发生电压变化，所以在从联接到该相邻信号线的另一单位像素读出的信号中可能出现噪声。
在一些实现方式中，可能由于共同联接到第一单位像素315的第一栅极322和第二单位像素415的第一栅极422的增益转换信号线300而出现这种带状噪声。
下文将参照来自高照度光源的光入射到第一单位像素315所位于的区域上的示例来描述产生这种带状噪声的过程。
第一单位像素315中包括的第一光电二极管至第八光电二极管PD11～PD18可以将入射光转换成光电荷。这种光电荷可以通过第一传输晶体管栅极至第八传输晶体管栅极TG11～TG18流入第一浮置扩散(FD)区FD11或第二浮置扩散(FD)区FD12。
由第一浮置扩散(FD)区FD11和第二浮置扩散(FD)区FD12形成的第一感测节点可以联接到第三掺杂区330，并且增益转换信号线300可以联接到第一栅极322。
第二单位像素415中包括的第一增益转换晶体管DCG21可以联接到第二单位像素415中包括的第一浮置扩散(FD)区FD21和第二浮置扩散(FD)区FD22。第二单位像素415的第一浮置扩散(FD)区FD21和第二浮置扩散(FD)区FD22可以形成第二感测节点。
第一单位像素315中包括的第一浮置扩散(FD)区FD11和第二浮置扩散(FD)区FD12可以电联接到增益转换信号线300。第二单位像素415中包括的第一浮置扩散(FD)区FD21和第二浮置扩散(FD)区FD22可以电联接到增益转换信号线300。
因此，在将从入射到第一单位像素315上的高照度光源的光产生的光电荷施加到第一浮置扩散(FD)区FD11和第二浮置扩散(FD)区FD12时，由增益转换信号线引起的带状噪声可能会影响第二单位像素415的第一浮置扩散(FD)区FD21和第二浮置扩散(FD)区FD22的电压电平。
相邻单位像素之间产生的带状噪声的大小可以根据直接联接到浮置扩散(FD)区的第一元件的等效电容和联接到第一元件的第二元件的等效电容之间的比率而改变。由于第一元件直接联接到浮置扩散(FD)区，所以第一元件的电容直接添加到浮置扩散(FD)区的电容。随着浮置扩散(FD)区的总电容增加，通过增益转换信号线连接到浮置扩散(FD)区的其它浮置扩散区的带状噪声可以增加。
直接联接到浮置扩散(FD)区的第一元件可以包括晶体管、电容器或其它。例如，晶体管可以被配置为使得其源极、漏极或栅极联接到浮置扩散(FD)区，并且电容器可以被配置为使得其一端联接到浮置扩散(FD)区。
例如，第一单位像素315中包括的第一增益转换晶体管DCG11可以对应于直接联接到第一浮置扩散(FD)区FD11和第二浮置扩散(FD)区FD12的第一元件。此外，第二增益转换晶体管DCG12可以对应于第二元件。
施加到联接的信号线的电压变化可以与联接到浮置扩散(FD)区的元件的电容成比例。因此，随着直接联接到浮置扩散(FD)区的元件的电容增加，影响相邻像素的带状噪声的影响也可以增加。
当第二增益转换晶体管DCG12的等效电容小于第一增益转换晶体管DCG11的等效电容时，由光电荷引起的第一浮置扩散(FD)区FD11和第二浮置扩散(FD)区FD12的电压变化可以导致在第二单位像素415中出现较大的带状噪声。
当联接到浮置扩散(FD)区的增益转换晶体管的电容没有得到充分保证时，可能难以在高照度环境中调节图像传感器的灵敏度。
由于所公开技术的一些实现方式提出实现两个单独的增益转换晶体管(即，第一增益转换晶体管DCG11和第二增益转换晶体管DCG12)而不是单个增益转换晶体管，因此，能够最小化带状噪声的影响，并且能够在高照度环境中调节灵敏度。
与单位像素包括具有大电容的单个增益转换晶体管的情况相比，第一单位像素315包括第一增益转换晶体管DCG11和第二增益转换晶体管DCG12。第二增益转换晶体管DCG12可以被配置为包括第二栅极332，第二栅极332联接到第二掺杂区320和施加有接地电压的第五掺杂区350和第四掺杂区340。因此，第一单位像素315能够获取在高照度环境中调节灵敏度和最小化带状噪声所需的电容。
第一感测节点可以联接到驱动晶体管DX1的驱动栅极352。驱动晶体管DX1可以包括第八掺杂区380、第七掺杂区370和驱动栅极352。
第七掺杂区370和第八掺杂区380中的每一个可以包括掺杂有与半导体基板的杂质不同的杂质的硅区。例如，形成在P型半导体基板中的第七掺杂区370和第八掺杂区380中的每一个可以包括N型杂质掺杂硅区。
第七掺杂区370可以作为驱动晶体管DX1的漏极进行操作。第八掺杂区380可以作为驱动晶体管DX1的源极进行操作。
可以将电源电压VDD(未示出)施加到第八掺杂区380。第七掺杂区370可以被包括在选择晶体管SX1中。因此，驱动晶体管DX1可以联接到选择晶体管SX1。
驱动晶体管DX1的驱动栅极352可以包括金属层和掺杂硅层中的至少一个。
驱动晶体管DX1可以作为源极跟随器晶体管进行操作。驱动晶体管DX1可以放大第一感测节点的电压电平变化。
选择晶体管SX1可以包括第七掺杂区370、第六掺杂区360和选择栅极342。选择晶体管SX1可以响应于通过联接到选择栅极342的选择信号线(未示出)接收的电压信号，而选择性地输出由驱动晶体管DX1放大的信号。
图3是示出基于所公开技术的一些实现方式的第一单位像素中包含的晶体管的操作示例的时序图。
图3示出根据灵敏度水平或操作阶段施加到晶体管的信号电平。
在一些实现方式中，图像传感器100可以根据图像捕获(拍摄)环境或图像捕获(拍摄)模式来调节灵敏度水平。
根据图像捕获环境或图像捕获模式，增益转换信号DCGS可以具有逻辑高电平或逻辑低电平。如果增益转换信号DCGS处于逻辑高电平，则第一增益转换晶体管DCG11和DCG21可以导通。如果增益转换信号DCGS处于逻辑低电平，则第一增益转换晶体管DCG11和DCG21可以截止。
在低照度环境或一般捕获(拍摄)模式下，图像捕获可能需要高转换增益。这是因为当感测节点的电容之和减小时，灵敏度增加。在低照度环境中，可以将感测阶段的增益转换信号DCGS设置为对应于逻辑低电平的零“0”。
在高照度环境或高动态范围(HDR)捕获模式下，图像捕获可能需要低转换增益。这是因为当感测节点的电容之和增大时，灵敏度降低。在高照度环境中，可以将感测阶段的增益转换信号DCGS设置为对应于逻辑高电平的“1”。
从图像传感器中包括的单位像素读出的输出信号可以大致分为复位输出信号和感测输出信号。复位输出信号可以指在复位阶段从时间段T2输出的信号。感测输出信号可以指在感测阶段从时间段T4输出的信号。
不管图像捕获环境如何，测量复位输出信号和感测输出信号的定时是相同的。因此，尽管为了便于描述而参照具有低转换增益的时序图(见图3中的“低转换增益”)给出以下描述，但是相同的描述可以应用于具有高转换增益的时序图。
在时间段T1中，为了去除单位像素的残留电荷，复位信号RS、传输信号TS和增益转换信号DCG中的每一个可以处于逻辑高电平。在时间段T1中，复位晶体管、传输晶体管和第一增益转换晶体管导通，从而可以去除存储在单位像素中的电荷。
可以在经过时间段T1之后立即测量复位输出信号。由于复位输出信号是通过去除感测节点的光电荷来测量的信号，所以可以通过复位输出信号从感测输出信号中去除由留在浮置扩散(FD)区中的残留电荷引起的噪声。
在测量复位输出信号之后，光电二极管可以在时间段T2中从入射光产生光电荷。
在时间段T3中，可以导通传输晶体管以将由光电二极管产生的光电荷移动到浮置扩散(FD)区。已经移动到浮置扩散(FD)区的光电荷可以改变感测节点的电压。感测输出信号的大小可以根据感测节点的电压电平而改变。
在时间段T4中，可以感测感测节点的电压电平，以测量由光电二极管产生的光电荷的量。在这种情况下，时间段T4中的输出信号可以被称为感测输出信号。
如果受到这种带状噪声影响的浮置扩散(FD)区的电压电平变化影响了复位输出信号，则由图像传感器100测量的图像可能看起来比实际图像更暗。
如果带状噪声在复位阶段影响相邻单位像素的浮置扩散(FD)区，则浮置扩散(FD)区的电压可能不会充分复位到电源电压VDD。如果相邻单位像素的浮置扩散(FD)区的电压未充分复位到电源电压VDD，则留在相邻单位像素的浮置扩散(FD)区中的残留电荷的量可能被测量为大于存储在相邻单位像素的浮置扩散(FD)区中的实际电荷的量。
因此，当带状噪声在复位阶段影响相邻单位像素时，可能从感测输出信号中减去与大于实际残留电荷的量的电荷量相对应的信号，并且由图像传感器100测量的图像可能看起来比实际图像更暗。
与上述示例相反，当受带状噪声影响的浮置扩散(FD)区的电压电平变化影响感测输出信号时，由图像传感器100测量的图像可能看起来比实际图像更亮。
当带状噪声在感测阶段期间影响相邻单位像素的浮置扩散(FD)区时，由于这种带状噪声的影响，浮置扩散(FD)区的电压可能被测量为低于浮置扩散(FD)区的实际电压。如果相邻单位像素的浮置扩散(FD)区的电压被测量为低于浮置扩散(FD)区的实际电压，则可能测量到比光电二极管实际产生的电荷多很多的电荷。
因此，当带状噪声在感测阶段影响相邻的单位像素时，感测输出信号可能被检测为对应于比实际电荷的量多很多的电荷的信号，并且由图像传感器100测量的图像可能看起来比实际图像更亮。
在一些实现方式中，图像传感器100可以减小直接联接到浮置扩散(FD)区的元件的电容，使得图像传感器100能够防止由带状噪声引起的图像失真。图像传感器100可以减小直接联接到浮置扩散(FD)区的元件的电容，使得图像传感器100能够防止在用于测量复位输出信号的时间段T2中或者在用于测量感测输出信号的时间段T4中的信号失真。
图4是示出基于所公开技术的一些实现方式的图2中所示的第一单位像素315和第二单位像素415的等效电路的示例的电路图40。
图4示出两个相邻单位像素315和415中包括的组成元件(例如，光电二极管、浮置扩散(FD)区、晶体管等)之间的连接关系的示例。已经参照图2描述了组成元件(例如，光电二极管、浮置扩散(FD)区、晶体管等)的功能，因此为了简洁起见，将省略冗余的描述。
第一单位像素315和第二单位像素415在结构上彼此基本相同。因此，参照第一单位像素315给出的以下描述也能够应用于第二单位像素415。
第一光电二极管至第四光电二极管PD11～PD14可以通过第一传输晶体管栅极至第四传输晶体管栅极TG11～TG14联接到第一浮置扩散(FD)区。第五光电二极管至第八光电二极管PD15～PD18可以通过第五传输晶体管栅极至第八传输晶体管栅极TG15～TG18联接到第二浮置扩散(FD)区。
第一浮置扩散(FD)区和第二浮置扩散(FD)区可以通过金属线彼此联接，从而形成第一感测节点SN1。
第一增益转换晶体管DCG11可以联接到第一感测节点SN1。第一增益转换晶体管DCG11可以通过增益转换信号线接收增益转换信号DCGS。可以基于增益转换信号DCGS的电平来确定第二增益转换晶体管DCG12是否联接到第一浮置扩散(FD)区FD11和第二浮置扩散(FD)区FD12。
可以基于第二增益转换晶体管DCG12是否联接到第一感测节点SN1来确定感测节点SN1的电容之和。
图5A是示出基于所公开技术的一些实现方式的沿着图2所示的第一切割线A-A’截取的第一增益转换晶体管DCG11和第二增益转换晶体管DCG12的截面图50a。
图5B是示出基于所公开技术的一些实现方式的图2所示的第一增益转换晶体管DCG11和第二增益转换晶体管DCG12的等效电容的示例的电路图。
图5A示出由第一增益转换晶体管DCG11的掺杂区或栅极引起的电容COD1、COG1、COS1、CJD1、CJC1和CJS1。此外，图5A示出由第二增益转换晶体管DCG12的掺杂区或栅极引起的电容COD2、COG2和COS2。
第一增益转换晶体管DCG11可以包括第一栅极322、第三掺杂区330和第二掺杂区320。第三掺杂区330可以作为第一增益转换晶体管的源极进行操作，并且第二掺杂区320可以作为第一增益转换晶体管的漏极进行操作。第三掺杂区330和第二掺杂区320中的每一个可以包括以与半导体基板500的导电类型相反的导电类型进行掺杂的区域。
第一增益转换晶体管DCG11的第一沟道区512可以在第三掺杂区330和第二掺杂区320之间形成在半导体基板500中。第一沟道区512可以是以与第三掺杂区330和第二掺杂区320的掺杂密度不同的掺杂密度进行掺杂的区域，或者可以是以与第三掺杂区330和第二掺杂区320的导电类型不同的导电类型进行掺杂的区域。
第一电介质层510可以被形成为与用作第一增益转换晶体管DCG11的源极的第三掺杂区330、用作第一增益转换晶体管DCG11的漏极的第二掺杂区320以及第一沟道区512交叠。此外，第一栅极322可以被形成为与第一电介质层510交叠。
如果将具有逻辑高电平的电压的增益转换信号DCGS施加到第一栅极322，则光电荷可以通过第一沟道区512从第三掺杂区330移动到第二掺杂区320。
第一增益转换晶体管DCG11的总等效电容可以由第一栅极322和第二掺杂区320之间的重叠电容(COD1)、第一栅极322和第一沟道区512之间的重叠电容(COG11)、第一栅极322和第三掺杂区330之间的重叠电容(COS11)、第二掺杂区320和半导体基板500之间的结电容(CJD1)、第一沟道区512和半导体基板500之间的结电容(CJC1)以及第三掺杂区330和半导体基板500之间的结电容(CJS1)来表示。稍后将参照图5B描述第一增益转换晶体管DCG11的总电容。
第二增益转换晶体管DCG12可以包括第二栅极332、第五掺杂区350和第四掺杂区340。第五掺杂区350可以作为第二增益转换晶体管DCG12的源极进行操作，并且第四掺杂区340可以作为第二增益转换晶体管DCG12的漏极进行操作。第五掺杂区350和第四掺杂区340中的每一个可以包括以与半导体基板500的导电类型相反的导电类型进行掺杂的区域。
第二增益转换晶体管DCG12的第二沟道区522可以在第五掺杂区350和第四掺杂区340之间形成在半导体基板500中。第二沟道区522可以是以与第五掺杂区350和第四掺杂区340的掺杂密度不同的掺杂密度进行掺杂的区域，或者可以是以与第五掺杂区350和第四掺杂区340的导电类型不同的导电类型进行掺杂的区域。
第二电介质层520可以被形成为与用作第二增益转换晶体管DCG12的源极的第五掺杂区350、用作第二增益转换晶体管DCG12的漏极的第四掺杂区340以及第二沟道区522交叠。此外，第二栅极332可以被形成为与第二电介质层520交叠。
第二增益转换晶体管DCG12的总等效电容可以由第二栅极332和第四掺杂区340之间的重叠电容(COD2)、第二栅极332和第二沟道区522之间的重叠电容(COG2)以及第二栅极332和第五掺杂区350之间的重叠电容(COS2)来表示。
由于第五掺杂区350和第四掺杂区340接地并且半导体基板500接地，第五掺杂区350、第四掺杂区340、第二沟道区522和半导体基板500之间的结电容可以对第二增益转换晶体管DCG12的电容没有贡献。下文将参照图5B描述第二增益转换晶体管DCG12的总电容。
在一些实现方式中，第二增益转换晶体管DCG12可以与第一增益转换晶体管DCG11通过相同的工艺形成。例如，第二增益转换晶体管DCG12的第五掺杂区350和第四掺杂区340中的每一个可以包括与第一增益转换晶体管DCG11的第三掺杂区330和第二掺杂区320的杂质区具有相同的密度和导电类型的杂质区。此外，杂质区可以与第一增益转换晶体管DCG11的第三掺杂区330和第二掺杂区320的杂质区具有相同的掺杂深度。类似地，第二电介质层520和第一电介质层510可以被形成为具有相同的厚度。
第二增益转换晶体管DCG12的等效电容可以大于第一增益转换晶体管DCG11的等效电容。
在包括一对间隔开的导体板的电容器中，如果导体板之间的距离是恒定的，并且设置在导体板之间的电介质层由相同的材料形成，则电容器的电容可以与导体板的宽度成正比。因此，当通过与第一增益转换晶体管DCG11的工艺相同的工艺形成第二增益转换晶体管DCG12时，第二栅极332和第二沟道区522之间的电容(COG2)可以大于第一栅极322和第一沟道区512之间的电容(COG1)。
图5B是示出第一增益转换晶体管DCG11和第二增益转换晶体管DCG12的总电容的等效电路50b。
能够看出，在第一增益转换晶体管DCG11中形成的电容器中，具有重叠电容COD1、COG1和COS1的电容器并联联接到第一增益转换晶体管DCG11的第一栅极322。
此外，能够看出，在第一增益转换晶体管DCG11中形成的电容器中，具有结电容CJD1、CJC1和CJS1的电容器并联联接到第一增益转换晶体管DCG11的第一沟道区512。这是因为在将具有激活电平的电压施加到第一栅极322时，源极330和漏极320通过第一沟道区512彼此电联接。
因此，与联接到第一增益转换晶体管DCG11的源极330的第一感测节点SN1相关联的第一增益转换晶体管DCG11的总电容可以由重叠电容COD1、COG1和COS1以及结电容CJD1、CJC1和CJS1之和来表示。
相反，由于第四掺杂区340和第五掺杂区350接地并且半导体基板500接地，第二增益转换晶体管DCG12中形成的电容器中的具有结电容的电容器可以不影响第二增益转换晶体管DCG12的总电容。
因此，与第二栅极332相关联的第二增益转换晶体管DCG12的总电容可以由重叠电容COD2、COG2和COS2之和来表示。
如先前在图5A中所述，当第一栅极322和第一沟道区512之间的电容(COG1)小于第二栅极332和第二沟道区522之间的电容(COG2)时，直接联接到第一感测节点SN1的第一增益转换晶体管DCG11的重叠电容COD1、COG1和COS1以及结电容CJD1、CJC1和CJS1的总和可以小于第二增益转换晶体管DCG12的重叠电容COD2、COG2和COS2的总和。
当第一增益转换晶体管DCG11的总电容小于第一增益转换晶体管DCG12的总电容时，可以减少通过增益转换信号线施加的带状噪声的量。
在将具有激活电平的增益转换信号DCGS施加到第一栅极322时，第二栅极332和第一感测节点SN1可以彼此电联接。
当第二栅极332电联接到第一感测节点SN1时，第一感测节点SN1的电容总和可以增加，从而能够降低图像传感器100的转换增益。
图6是示出基于所公开技术的其它实现方式的在图像传感器100的像素阵列110内布置在一行中的第三单位像素615的示例的示意图60。
在一些其它实现方式中，以与图2所示的第一单位像素315和第二单位像素415相同的方式，第三单位像素615可以包括光电二极管区和晶体管区。在这种情况下，光电二极管区可以包括八个光电二极管PD1～PD8、八个传输晶体管栅极TG1～TG8以及两个浮置扩散(FD)区FD11和FD12。晶体管区可以包括复位晶体管RX1、第一增益转换晶体管DCG1、第二增益转换晶体管DCG2、驱动晶体管DX1和选择晶体管SX1。
然而，第三单位像素615的第二增益转换晶体管DCG2还可以包括通过第二金属线(M2)联接到第二增益转换晶体管DCG2的第二栅极632的附加掺杂区690。
由于图6所示的第三单位像素615中包括的其它组成元件在结构上与图2所示的第一单位像素315和第二单位像素415基本相同，因此为了便于描述，以下描述将围绕附加掺杂区690给出。由于附加掺杂区690的存在，图6所示的第二增益转换晶体管DCG2的总等效电容可能与上述实现方式的总等效电容不同。
第三单位像素615中包括的第一光电二极管至第八光电二极管PD1～PD8可以通过第一传输晶体管栅极至第八传输晶体管栅极TG1～TG8联接到第一浮置扩散(FD)区FD11或第二浮置扩散(FD)区FD2。在这种情况下，浮置扩散(FD)区FD1或FD2可以作为每个传输晶体管的漏极进行操作，并且光电二极管PD1～PD8可以作为每个传输晶体管的源极进行操作。
第一传输信号线至第八传输信号线(未示出)可以分别联接到第一传输晶体管栅极至第八传输晶体管栅极TG1～TG8。在将具有激活电平的电压的传输信号施加到第一传输晶体管栅极至第八传输晶体管栅极TG1～TG8中的每一个时，第一传输晶体管至第八传输晶体管可以将光电荷从第一光电二极管至第八光电二极管PD1～PD8中的每一个传输到第一浮置扩散(FD)区FD1或第二浮置扩散(FD)区FD2。
第一浮置扩散(FD)区FD1通过第一金属线(M1)电联接到第二浮置扩散(FD)区FD2，从而形成第一感测节点。
第一浮置扩散(FD)区FD1和第二浮置扩散(FD)区FD2可以共享复位晶体管RX1、第一增益转换晶体管DCG1、第二增益转换晶体管DCG2、驱动晶体管DX1和选择晶体管SX1。
复位晶体管RX1、第一增益转换晶体管DCG11、第二增益转换晶体管DCG12、驱动晶体管DX1和选择晶体管SX1可以被称为共享晶体管。共享晶体管RX1、DCG1、DCG2、DX1和SX1之间的结构关系和连接关系可以与图2中的结构关系和连接关系基本相同。
复位晶体管RX1可以包括第一掺杂区610、第二掺杂区620和复位栅极612。第一掺杂区610可以作为复位晶体管RX1的漏极进行操作。第二掺杂区620可以作为复位晶体管RX1的源极进行操作。
电源电压VDD(未示出)可以施加到第一掺杂区610。复位晶体管RX1可以通过第二掺杂区620联接到第一增益转换晶体管DCG1。
复位栅极612可以包括金属层和掺杂硅层中的至少一个，并且可以联接到复位信号线(未示出)。
第一增益转换晶体管DCG1可以包括第三掺杂区630、第二掺杂区620和第一栅极622。第一感测节点可以联接到与第一增益转换晶体管DCG1的一端相对应的第三掺杂区630。
第二掺杂区620可以作为第一增益转换晶体管DCG1的漏极进行操作。第三掺杂区630可以作为第一增益转换晶体管DCG1的源极进行操作。
第一栅极622可以包括金属层和掺杂硅层中的至少一个，并且可以联接到增益转换信号线600。
第二增益转换晶体管DCG2可以包括第五掺杂区650、第四掺杂区640和第二栅极632，并且还可以包括附加掺杂区690。
第四掺杂区640可以作为第二增益转换晶体管DCG2的漏极进行操作。第五掺杂区650可以作为第二增益转换晶体管DCG2的源极进行操作。
附加掺杂区690可以是不作为晶体管的源极或漏极进行操作的掺杂区。附加掺杂区690可以是比第一掺杂区至第八掺杂区610～680中的每一个形成得更深的掺杂区，并且可以作为电容元件进行操作。稍后将参考图8A描述附加掺杂区690的详细结构。
第二栅极632可以通过第二金属线(M2)联接到第二掺杂区620。接地电压GND可以施加到第五掺杂区650和第四掺杂区640。
第二栅极632可以联接到第二掺杂区620，并且接地电压GND可以施加到第五掺杂区650和第四掺杂区640，使得第二增益转换晶体管DCG2可以作为电容元件进行操作。
此外，第二栅极632可以通过第二金属线(M2)联接到附加掺杂区690。接地电压GND也可以施加到附加掺杂区690，使得第二增益转换晶体管DCG2能够由于附加掺杂区690的存在而获得附加电容。
由于附加掺杂区690的存在，第二增益转换晶体管DCG2的等效电容可以与图2所示的第一单位像素315和图2所示的第二单位像素415的等效电容不同。
第二增益转换晶体管DCG2的等效电容可以由第五掺杂区650和第二栅极632之间的重叠电容、第二栅极632和第二沟道区之间的重叠电容、第四掺杂区640和第二栅极632之间的重叠电容、附加掺杂区690和半导体基板之间的结电容等来确定。稍后将参照图8A和图8B描述第二增益转换晶体管DCG2的详细等效电容。
第三单位像素615的第一感测节点可以联接到驱动晶体管DX1的驱动栅极652。驱动晶体管DX1可以包括第八掺杂区680、第七掺杂区670和驱动栅极652。
第七掺杂区670可以作为驱动晶体管DX1的漏极进行操作。第八掺杂区680可以作为驱动晶体管DX1的源极进行操作。
电源电压VDD(未示出)可以施加到第八掺杂区680。第七掺杂区670可以被包括在选择晶体管SX1中。因此，驱动晶体管DX1可以联接到选择晶体管SX1。
驱动晶体管DX1的驱动栅极652可以包括金属层和掺杂硅层中的至少一个。
驱动晶体管DX1可以作为源极跟随器晶体管进行操作。驱动晶体管DX1可以放大第一感测节点的电压电平变化。
选择晶体管SX1可以包括第七掺杂区670、第六掺杂区660和选择栅极642。选择晶体管SX1可以响应于通过联接到选择栅极642的选择信号线(未示出)接收的电压，选择性地输出由驱动晶体管SX1放大的信号。
图7是示出基于所公开技术的一些实现方式的图6所示的第三单位像素615的示例的电路图70。
图7示出第三单位像素615中包括的组成元件(例如，光电二极管、浮置扩散(FD)区、晶体管等)之间的连接关系。图7中所示的组成元件(例如，光电二极管、浮置扩散(FD)区、晶体管等)在功能和连接关系上可以与图2和图4的组成元件基本相同。因此，为了简洁起见，将省略冗余的描述。
与图4不同，图7所示的第二增益转换晶体管DCG2可以包括由附加掺杂区690形成的电容元件C，并且可以由图7所示的等效电路图表示。
基于施加到第一增益转换晶体管DCG1的增益转换信号DCGS来确定第二增益转换晶体管DCG2是否联接到第一感测节点SN1。可以基于第二增益转换晶体管DCG2是否联接到第一感测节点SN1来改变感测节点SN1的电容之和。
图8A是示出基于所公开技术的一些实现方式的沿着图6所示的第二切割线B-B’截取的第一增益转换晶体管DCG1和第二增益转换晶体管DCG2的示例的截面图80a。
图8B是示出基于所公开技术的一些实现方式的图6所示的第一增益转换晶体管DCG1和第二增益转换晶体管DCG2的等效电容的示例的电路图。
图8A示出由第一增益转换晶体管DCG1的掺杂区或栅极引起的电容COD1、COG1、COS1、CJD1、CJC1和CJS1。此外，图8A示出由第二增益转换晶体管DCG2的掺杂区或栅极引起的电容COD2、COG2和COS2，以及由附加掺杂区690引起的电容CJE。
第一增益转换晶体管DCG1可以包括第一栅极622、第三掺杂区630和第二掺杂区620。第三掺杂区630可以作为第一增益转换晶体管DCG1的源极进行操作，并且第二掺杂区620可以作为第一增益转换晶体管DCG1的漏极进行操作。第三掺杂区630和第二掺杂区620中的每一个可以包括以与半导体基板800的导电类型相反的导电类型进行掺杂的区域。
第一增益转换晶体管DCG1的第一沟道区812可以在第三掺杂区630和第二掺杂区620之间形成在半导体基板800中。第一沟道区812可以是以与第三掺杂区630和第二掺杂区620的掺杂密度不同的掺杂密度进行掺杂的区域，或者可以是以与第三掺杂区630和第二掺杂区620的导电类型不同的导电类型进行掺杂的区域。
第一电介质层810可以被形成为与第三掺杂区630、第二掺杂区620和第一沟道区812交叠。此外，第一栅极622可以被形成为与第一电介质层810交叠。
如果将具有逻辑高电平的电压的增益转换信号DCGS施加到第一栅极622，则光电荷可以通过第一沟道区812从第三掺杂区630移动到第二掺杂区620。
第一增益转换晶体管DCG1的总等效电容可以由第一栅极622和第二掺杂区620之间的重叠电容(COD1)、第一栅极622和第一沟道区812之间的重叠电容(COG1)、第一栅极622和第三掺杂区630之间的重叠电容(COS1)、第二掺杂区620和半导体基板800之间的结电容(CJD1)、第一沟道区812和半导体基板800之间的结电容(CJC1)以及第三掺杂区630和半导体基板800之间的结电容(CJS1)来表示。稍后将参照图8B描述第一增益转换晶体管DCG1的总电容。
第二增益转换晶体管DCG2可以包括第二栅极632、第五掺杂区650、第四掺杂区640和附加掺杂区690。第五掺杂区650可以作为第二增益转换晶体管DCG2的源极进行操作，并且第四掺杂区640可以作为第二增益转换晶体管DCG2的漏极进行操作。第五掺杂区650和第四掺杂区640中的每一个可以包括以与半导体基板800的导电类型相反的导电类型进行掺杂的区域。
附加掺杂区690可以包括以与半导体基板800的导电类型相反的导电类型进行掺杂的区域。附加掺杂区690可以比其它掺杂区更深地形成在半导体基板800中。
第二增益转换晶体管DCG2的第二沟道区822可以在第五掺杂区650和第四掺杂区640之间形成在半导体基板800中。第二沟道区822可以是以与第五掺杂区650和第四掺杂区640的掺杂密度不同的掺杂密度进行掺杂的区域，或者可以是以与第五掺杂区650和第四掺杂区640的导电类型不同的导电类型进行掺杂的区域。
第二电介质层820可以被形成为与用作第二增益转换晶体管DCG2的源极的第五掺杂区650、用作第二增益转换晶体管DCG2的漏极的第四掺杂区640以及第二沟道区822交叠。此外，第二栅极632可以被形成为与第二电介质层820交叠。
第二增益转换晶体管DCG2中包括的附加掺杂区690可以作为电容元件进行操作。附加掺杂区690的电容可以根据附加掺杂区690的掺杂分布(doping profile)而改变。在这种情况下，掺杂分布可以包括掺杂区的形状和深度、掺杂杂质的密度等。
第二增益转换晶体管DCG2的总电容可以由第二栅极632和第四掺杂区640之间的重叠电容(COD2)、第二栅极632和第二沟道区822之间的重叠电容(COG2)、第二栅极632和第五掺杂区650之间的重叠电容(COS2)以及附加掺杂区690和半导体基板800之间的结电容(CJE)来表示。
附加掺杂区690联接到第二栅极632，使得附加掺杂区690和半导体基板800之间的结电容(CJE)可以添加到第二增益转换晶体管DCG2的总电容。下文将参照图8B描述第二增益转换晶体管DCG2的总电容。
图8B是示出第一增益转换晶体管DCG1和第二增益转换晶体管DCG2的总电容的等效电路图80b。
第一增益转换晶体管DCG1中形成的电容器中的具有重叠电容COD1、COG1和COS1的电容器可以并联联接到第一增益转换晶体管DCG1的第一栅极622。
此外，第一增益转换晶体管DCG1中形成的电容器中的具有结电容CJD1、CJC1和CJS1的电容器可以并联联接到第一增益转换晶体管DCG1的第一沟道区812。这是因为在将具有激活电平的电压施加到第一栅极622时，源极630和漏极620通过第一沟道区812彼此电联接。
因此，与联接到第一增益转换晶体管DCG1的源极630的第一感测节点SN1相关联的第一增益转换晶体管DCG1的总电容可以由重叠电容COD1、COG1和COS1以及结电容CJD1、CJC1和CJS1的总和来表示。
在将具有激活电平的电压施加到第一栅极622时，第二栅极632可以电联接到第一感测节点SN1。
如先前在图5B中所述，当第四掺杂区640和第五掺杂区650接地并且半导体基板800接地时，第二增益转换晶体管DCG2中形成的电容器中的各自具有结电容的电容器可以不影响第二增益转换晶体管DCG2的总电容。
然而，第二增益转换晶体管DCG2包括附加掺杂区690，使得第二增益转换晶体管DCG2针对第一感测节点SN1的等效电容可以增加。
附加掺杂区690联接到第二栅极632，从而可以附加地形成与第二增益转换晶体管DCG2中形成的电容器并联联接的电容器(例如，电容元件)。在这种情况下，附加形成的元件的电容可以由附加掺杂区690和半导体基板800之间的结电容(CJE)来表示。
因此，与第二栅极632相关联的第二增益转换晶体管DCG2的总电容可以由重叠电容COD2、COG2和COS2以及附加掺杂区690的结电容(CJE)的总和来表示。
第二增益转换晶体管DCG2的等效电容大于第一增益转换晶体管DCG1的等效电容，从而能够减小带状噪声的影响，并且能够改善图像传感器100的增益转换控制特性。
图9是示出基于所公开技术的又一实现方式的在图像传感器100的像素阵列110内布置在一行中的第四单位像素915的示例的示意图90。
在一些其它实现方式中，以与图2所示的第一单位像素315和第二单位像素415相同的方式，第四单位像素915可以包括光电二极管区和晶体管区。在这种情况下，光电二极管区可以包括八个光电二极管PD1～PD8、八个传输晶体管栅极TG1～TG8以及两个浮置扩散(FD)区FD1和FD2。晶体管区可以包括复位晶体管RX1、第一增益转换晶体管DCG1、第二增益转换晶体管DCG2、驱动晶体管DX1和选择晶体管SX1。
然而，第四单位像素915还可以包括第三增益转换晶体管DCG3。第三增益转换晶体管DCG3的第三栅极942可以联接到第二掺杂区920。
第四单位像素915中包括的其它组成元件在结构上可以与图2所示的第一单位像素315和第二单位像素415的组成元件基本相同，因此为了便于描述，以下描述将围绕第三增益转换晶体管DCG3给出。由于第三增益转换晶体管DCG3的存在，能够调节图像传感器100的转换增益。
第四单位像素915中包括的第一光电二极管至第八光电二极管PD1～PD8可以通过第一传输晶体管栅极至第八传输晶体管栅极TG1～TG8联接到第一浮置扩散(FD)区FD1或第二浮置扩散(FD)区FD2。在这种情况下，浮置扩散(FD)区FD1或FD2可以作为每个传输晶体管的漏极进行操作，并且可以作为每个光电二极管PD1～PD8的源极进行操作。
第一传输信号线至第八传输信号线(未示出)可以分别联接到第一传输晶体管栅极至第八传输晶体管栅极TG1～TG8。在将具有激活电平的电压的传输信号施加到第一传输晶体管栅极至第八传输晶体管栅极TG1～TG8中的每一个时，第一传输晶体管至第八传输晶体管可以将光电荷从第一光电二极管至第八光电二极管PD1～PD8中的每一个传输到第一浮置扩散(FD)区FD1或第二浮置扩散(FD)区FD2。
第一浮置扩散(FD)区FD1通过第一金属线(M1)电联接到第二浮置扩散(FD)区FD2，从而形成第一感测节点。
第一浮置扩散(FD)区FD1和第二浮置扩散(FD)区FD2可以共享复位晶体管RX1、第一增益转换晶体管DCG1、第二增益转换晶体管DCG2、第三增益转换晶体管DCG3、驱动晶体管DX1和选择晶体管SX1。
复位晶体管RX1、第一增益转换晶体管DCG1、第二增益转换晶体管DCG2、第三增益转换晶体管DCG3、驱动晶体管DX1和选择晶体管SX1可以被称为共享晶体管。共享晶体管RX1、DCG1、DCG2、DCG3、DX1和SX1之间的结构关系和连接关系可以与图2的结构关系和连接关系基本相同。
复位晶体管RX1可以包括第一掺杂区910、第二掺杂区920和复位栅极912。第一掺杂区910可以作为复位晶体管RX1的漏极进行操作。第二掺杂区920可以作为复位晶体管RX1的源极进行操作。
电源电压VDD(未示出)可以施加到第一掺杂区910。复位晶体管RX1可以通过第二掺杂区920联接到第一增益转换晶体管DCG1。
复位栅极912可以包括金属层和掺杂硅层中的至少一个，并且可以联接到复位信号线(未示出)。
第一增益转换晶体管DCG1可以包括第三掺杂区930、第二掺杂区920和第一栅极922。第一感测节点可以联接到与第一增益转换晶体管DCG1的一端相对应的第三掺杂区930。
第二掺杂区920可以作为第一增益转换晶体管DCG1的漏极进行操作。第三掺杂区930可以作为第一增益转换晶体管DCG1的源极进行操作。
第一栅极922可以包括金属层和掺杂硅层中的至少一个，并且可以联接到增益转换信号线900。
第二增益转换晶体管DCG2可以包括第五掺杂区950、第四掺杂区940和第二栅极932。
第四掺杂区940可以作为第二增益转换晶体管DCG2的漏极进行操作。第五掺杂区950可以作为第二增益转换晶体管DCG2的源极进行操作。
第二栅极932可以联接到第二掺杂区920。接地电压GND可以施加到第五掺杂区950和第四掺杂区940。
第二栅极932可以联接到第二掺杂区920，并且地电压GND可以施加到第五掺杂区950和第四掺杂区940，使得第二增益转换晶体管DCG2可以作为电容元件进行操作。
第二增益转换晶体管DCG2可以通过与第一增益转换晶体管DCG1的工艺相似的工艺形成。
在一些其它实现方式中，图像传感器还可以包括第三增益转换晶体管DCG3。
第三增益转换晶体管DCG3可以包括第六掺杂区960、第五掺杂区950和第三栅极942。
第五掺杂区950可以作为第三增益转换晶体管DCG3的漏极进行操作。第六掺杂区960可以作为第三增益转换晶体管DCG3的源极进行操作。
第三栅极942可以联接到第二掺杂区920。接地电压GND可以施加到第六掺杂区960和第五掺杂区950。
第三栅极942可以联接到第二掺杂区920，并且接地电压GND可以施加到第六掺杂区960和第五掺杂区950，使得第三增益转换晶体管DCG3可以作为电容元件进行操作。
第三增益转换晶体管DCG3可以通过与第一增益转换晶体管DCG1和第二增益转换晶体管DCG2的工艺相似的工艺形成。
如果第三栅极942联接到第二掺杂区920，并且将具有激活电平或更高的电压的增益转换信号施加到第一增益转换晶体管DCG1的栅极922，则第一增益转换晶体管DCG1、第二增益转换晶体管DCG2和第三增益转换晶体管DCG3可以彼此电联接。
第五掺杂区950可以作为第二增益转换晶体管DCG2的源极进行操作，并且同时可以作为第三增益转换晶体管DCG3的漏极进行操作。然而，在一些其它实现方式中，第三增益转换晶体管DCG3的漏极和第二增益转换晶体管DCG2的源极也可以根据需要彼此隔离。
此外，尽管为了便于描述，在图9中示出了还包括第三增益转换晶体管DCG3的布局结构的示例，但是其它实现方式也是可能的。例如，图9所示的布局结构可以根据需要被形成为扩展到第N增益转换晶体管(其中“N”是3或更大的整数)。
可以通过调节在单位像素的晶体管区中形成的增益转换晶体管的数量来控制由通过第一增益转换晶体管DCG1联接到第一感测节点的晶体管引起的电容。
可以由第六掺杂区960和第三栅极942之间的重叠电容、第三栅极942和第三沟道区之间的重叠电容、第五掺杂区950和第三栅极942之间的重叠电容、半导体基板和第六掺杂区960之间的结电容、半导体基板和第五掺杂区950之间的结电容以及第三沟道区和半导体基板之间的结电容等来确定第三增益转换晶体管DCG3的电容。
第四单位像素915的第一感测节点可以联接到驱动晶体管DX1的驱动栅极962。驱动晶体管DX1可以包括第九掺杂区990、第八掺杂区980和驱动栅极962。
第八掺杂区980可以作为驱动晶体管DX1的漏极进行操作。第九掺杂区990可以作为驱动晶体管DX1的源极进行操作。
电源电压VDD(未示出)可以施加到第九掺杂区990。第八掺杂区980可以被包括在选择晶体管SX1中。因此，驱动晶体管DX1可以联接到选择晶体管SX1。
驱动晶体管DX1的驱动栅极962可以包括金属层和掺杂硅层中的至少一个。
驱动晶体管DX1可以作为源极跟随器晶体管进行操作。驱动晶体管DX1可以放大第一感测节点的电压电平变化。
选择晶体管SX1可以包括第八掺杂区980、第七掺杂区970和选择栅极952。选择晶体管SX1可以响应于通过联接到选择栅极952的选择信号线(未示出)接收的电压信号，选择性地输出由驱动晶体管DX1放大的信号。
如从以上描述显而易见的那样，包括增益转换晶体管的图像感测装置能够减少属于同一行的像素之间的带状噪声。
本领域的技术人员应当理解，所公开技术可以以不同于本文阐述的方式的其它方式来实现。本专利文件中在分开的实施方式的上下文中描述的某些特征也能够在单个实施方式中组合实现。相对地，在单个实施方式的上下文中描述的各种特征也能够在多个实施方式中分开实现或者以任何合适的子组合实现。
尽管已经描述了所公开技术的多个例示性实施方式，但是能够基于本专利文件中描述和/或示出的内容来设计对所公开实施方式的各种变型或增强以及其它实施方式。
相关申请的交叉引用
本专利文件要求2020年9月3日提交的韩国专利申请No.10-2020-0112606的优先权和利益，其公开内容通过引用整体并入，作为本专利文件公开内容的一部分。

Claims (16)

1.一种图像感测装置，所述图像感测装置包括：
多个单位像素，所述多个单位像素设置在第一行中；以及
增益转换信号线，所述增益转换信号线联接到所述多个单位像素中的每一个，并且将增益转换信号发送到所述多个单位像素中的每一个，
其中，
所述多个单位像素中的每一个包括：
第一增益转换晶体管，所述第一增益转换晶体管包括被布置和联接为形成晶体管的第一漏极区、第一源极区和第一栅极，所述第一栅极联接到所述增益转换信号线，所述第一源极区联接到感测节点；
第二增益转换晶体管，所述第二增益转换晶体管包括被布置和联接为形成晶体管的第二漏极区、第二源极区和第二栅极，其中，所述第二栅极联接到所述第一增益转换晶体管的所述第一漏极区，并且所述第二增益转换晶体管展现出大于所述第一增益转换晶体管的电容的电容，
其中，所述第二增益转换晶体管包括设置在半导体基板中的沟道区、所述第二源极区和所述第二漏极区；
浮置扩散区，所述浮置扩散区联接到所述第一增益转换晶体管的所述第一源极区，
其中，所述第二增益转换晶体管包括联接到所述第二栅极的附加掺杂区，
其中，所述附加掺杂区与所述第二源极区和所述第二漏极区间隔开，
其中，所述附加掺杂区在所述半导体基板中设置在比所述第二增益转换晶体管的所述沟道区、所述第二源极区和所述第二漏极区更深的位置处，并且
其中，所述第一增益转换晶体管响应于施加到所述第一栅极的增益转换信号的电压电平而导通或截止，以通过调节连接到所述感测节点的增益转换晶体管的数量来控制所述感测节点的电容。
2.根据权利要求1所述的图像感测装置，其中，
所述第二栅极的尺寸大于所述第一栅极的尺寸。
3.根据权利要求1所述的图像感测装置，其中，所述第二增益转换晶体管包括：
电介质层，所述电介质层与所述沟道、所述第二源极区和所述第二漏极区交叠。
4.根据权利要求3所述的图像感测装置，其中，
所述第二增益转换晶体管的所述第二源极区和所述第二增益转换晶体管的所述第二漏极区接地。
5.根据权利要求3所述的图像感测装置，其中，
所述第二栅极与所述电介质层交叠。
6.根据权利要求1所述的图像感测装置，所述图像感测装置还包括：
第N增益转换晶体管，所述第N增益转换晶体管包括联接到所述第一增益转换晶体管的所述第一漏极区的第N栅极，其中“N”是3或更大的整数，
其中，所述第一增益转换晶体管、所述第二增益转换晶体管和所述第N增益转换晶体管响应于所述第一增益转换晶体管的导通而彼此电联接。
7.根据权利要求6所述的图像感测装置，其中，所述第N增益转换晶体管包括：
设置在半导体基板中的沟道、第N源极区和第N漏极区；以及
电介质层，所述电介质层与所述沟道、所述第N源极区和所述第N漏极区交叠。
8.根据权利要求7所述的图像感测装置，其中，
所述第N增益转换晶体管的所述第N源极区和所述第N增益转换晶体管的所述第N漏极区接地。
9.根据权利要求7所述的图像感测装置，其中，
所述第N栅极与所述电介质层交叠。
10.根据权利要求7所述的图像感测装置，其中，所述第N增益转换晶体管还包括：
联接到所述第N栅极的附加掺杂区。
11.根据权利要求10所述的图像感测装置，其中，
所述附加掺杂区在所述半导体基板中形成在比所述第N增益转换晶体管的所述沟道、所述第N源极区和所述第N漏极区中的每一个更深的位置处。
12.根据权利要求1所述的图像感测装置，其中，
所述增益转换信号线通过具有逻辑高电平的信号的发送来使所述第一增益转换晶体管导通；并且
所述增益转换信号线通过具有逻辑低电平的信号的发送来使所述第一增益转换晶体管截止。
13.根据权利要求12所述的图像感测装置，其中，
所述浮置扩散区和所述第二增益转换晶体管响应于所述第一增益转换晶体管的截止而彼此电隔离。
14.一种图像感测装置，所述图像感测装置包括：
多个单位像素，所述多个单位像素包括设置在同一行中的第一单位像素和第二单位像素；以及
增益转换信号线，所述增益转换信号线联接到所述第一单位像素和所述第二单位像素，
其中，
所述第一单位像素和所述第二单位像素中的每一个包括：
第一增益转换晶体管，所述第一增益转换晶体管包括第一端、联接到感测节点的第二端和联接到所述增益转换信号线的第一栅极；
第二增益转换晶体管，所述第二增益转换晶体管包括第二栅极，其中，所述第二栅极联接到所述第一增益转换晶体管的所述第一端，并且所述第二增益转换晶体管展现出大于所述第一增益转换晶体管的电容的电容，
其中，所述第二增益转换晶体管包括设置在半导体基板中的沟道区、第二源极区和第二漏极区；
浮置扩散区，所述浮置扩散区联接到所述第一增益转换晶体管的所述第二端，
其中，所述第二增益转换晶体管包括联接到所述第二栅极的附加掺杂区，
其中，所述附加掺杂区与所述第二源极区和所述第二漏极区间隔开，
其中，所述附加掺杂区在所述半导体基板中设置在比所述第二增益转换晶体管的所述沟道区、所述第二源极区和所述第二漏极区更深的位置处，并且
其中，所述第一增益转换晶体管响应于施加到所述第一栅极的增益转换信号的电压电平而导通或截止，以通过调节连接到所述感测节点的增益转换晶体管的数量来控制所述感测节点的电容。
15.根据权利要求14所述的图像感测装置，其中，所述第一单位像素和所述第二单位像素中的每一个还包括附加浮置扩散区。
16.根据权利要求15所述的图像感测装置，其中，针对所述第一单位像素和所述第二单位像素中的每一个，所述浮置扩散区和所述附加浮置扩散区彼此联接以提供所述感测节点。
CN202110795305.6A 2020-09-03 2021-07-14 图像感测装置 Active CN114143483B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200112606A KR20220030802A (ko) 2020-09-03 2020-09-03 이미지 센싱 장치
KR10-2020-0112606 2020-09-03

Publications (2)

Publication Number Publication Date
CN114143483A CN114143483A (zh) 2022-03-04
CN114143483B true CN114143483B (zh) 2024-12-31

Family

ID=80357402

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110795305.6A Active CN114143483B (zh) 2020-09-03 2021-07-14 图像感测装置

Country Status (3)

Country Link
US (1) US20220068987A1 (zh)
KR (1) KR20220030802A (zh)
CN (1) CN114143483B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11658201B2 (en) * 2021-08-25 2023-05-23 Silead Inc. Dual conversion gain image sensor pixels

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6534393B1 (en) * 1999-01-25 2003-03-18 Chartered Semiconductor Manufacturing Ltd. Method for fabricating local metal interconnections with low contact resistance and gate electrodes with improved electrical conductivity
US6791383B2 (en) * 2002-10-07 2004-09-14 Texas Instruments Incorporated Reduced gate leakage current in thin gate dielectric CMOS integrated circuits
US7087944B2 (en) * 2003-01-16 2006-08-08 Micron Technology, Inc. Image sensor having a charge storage region provided within an implant region
JP2008205638A (ja) * 2007-02-16 2008-09-04 Texas Instr Japan Ltd 固体撮像装置及びその動作方法
TWI527245B (zh) * 2010-07-03 2016-03-21 生命技術公司 具有微摻雜汲極之化學感測器
US8896733B2 (en) * 2011-01-21 2014-11-25 Aptina Imaging Corporation Imaging system with automatic conversion gain selection
US8698247B2 (en) * 2011-06-09 2014-04-15 United Microelectronics Corp. Semiconductor device
US9167182B2 (en) * 2011-09-26 2015-10-20 Semiconductor Components Industries, Llc Charge sensing in image sensors with output channel having multiple-gain output paths
US9247170B2 (en) * 2012-09-20 2016-01-26 Semiconductor Components Industries, Llc Triple conversion gain image sensor pixels
US9231007B2 (en) * 2013-08-27 2016-01-05 Semiconductor Components Industries, Llc Image sensors operable in global shutter mode and having small pixels with high well capacity
US10154222B2 (en) * 2014-11-17 2018-12-11 Tohoku University Optical sensor, signal reading method therefor, solid-state imaging device, and signal reading method therefor
US9888191B2 (en) * 2015-04-21 2018-02-06 Semiconductor Components Industries, Llc Imaging systems and methods for performing unboosted image sensor pixel conversion gain adjustments
CN105304665A (zh) * 2015-10-29 2016-02-03 上海华力微电子有限公司 改善像素单元满阱容量的cmos图像传感器
US9942503B2 (en) * 2016-02-23 2018-04-10 Semiconductor Components Industries, Llc Image sensors having high-efficiency charge storage capabilities
DE102016208343B4 (de) * 2016-05-13 2020-02-27 Infineon Technologies Ag Optische Sensoreinrichtung und Verfahren zur Herstellung der optischen Sensoreinrichtung
JP6832649B2 (ja) * 2016-08-17 2021-02-24 ブリルニクス インク 固体撮像装置、固体撮像装置の駆動方法、および電子機器
US9936153B1 (en) * 2016-10-04 2018-04-03 Omnivision Technologies, Inc. CMOS image sensor with dual floating diffusions per pixel for flicker-free detection of light emitting diodes
US10070079B2 (en) * 2017-01-30 2018-09-04 Semiconductor Components Industries, Llc High dynamic range global shutter image sensors having high shutter efficiency
EP3712957B1 (en) * 2017-11-13 2022-12-14 Shindengen Electric Manufacturing Co., Ltd. Wide band gap semiconductor device
CN108270981B (zh) * 2017-12-19 2021-05-14 思特威(上海)电子科技股份有限公司 像素单元及其成像方法和成像装置
KR102540242B1 (ko) * 2018-01-12 2023-06-02 삼성전자주식회사 이미지 센서
WO2021003635A1 (en) * 2019-07-08 2021-01-14 Yangtze Memory Technologies Co., Ltd. Structure and method for forming capacitors for three-dimensional nand
CN210956675U (zh) * 2019-10-31 2020-07-07 思特威(上海)电子科技有限公司 像素单元、图像传感器及电子设备
US20210289154A1 (en) * 2020-03-10 2021-09-16 Semiconductor Components Industries, Llc High dynamic range imaging pixels with charge overflow

Also Published As

Publication number Publication date
US20220068987A1 (en) 2022-03-03
KR20220030802A (ko) 2022-03-11
CN114143483A (zh) 2022-03-04

Similar Documents

Publication Publication Date Title
CN109922287B (zh) 降低图像传感器像素阵列固定图像噪声的方法、成像系统
US9961262B2 (en) Solid-state imaging device having a switchable conversion gain in the floating diffusion, method for driving solid-state imaging device, and electronic apparatus
CN209488695U (zh) 图像传感器像素
US10044947B2 (en) Electronic apparatus and driving method therefor
US8174601B2 (en) Image sensor with controllable transfer gate off state voltage levels
US11043518B2 (en) Image sensor including a pixel block having 8-shared pixel structure
US9117728B2 (en) Solid-state imaging device, method of manufacturing same, and electronic apparatus
CN108282625B (zh) 像素单元和形成像素单元的方法及数字相机成像系统组件
CN106713789B (zh) 图像传感器
CN108269819B (zh) 像素单元和形成像素单元的方法及数字相机成像系统组件
US7807955B2 (en) Image sensor having reduced well bounce
CN108200366B (zh) 像素单元和形成像素单元的方法及数字相机成像系统
US9456159B1 (en) Pixels with an active reset circuit in CMOS image sensors
CN110915199A (zh) 固态摄像装置、固态摄像装置的驱动方法、以及电子设备
US10084007B2 (en) Image sensor having pickup region
US11961855B2 (en) Image sensing device
KR20170104047A (ko) 이미지 센서
CN114143483B (zh) 图像感测装置
CN110099228B (zh) 包括具有锯齿形排列的像素块的像素阵列的图像传感器
US11330217B2 (en) Image sensing device including dual conversion gain transistor
US8106427B2 (en) Image sensor with well bounce correction
CN110557583B (zh) 图像传感器、操作图像传感器的方法及成像系统
CN113497904B (zh) 图像感测装置
US20220256106A1 (en) Imaging device and control method
US20230199346A1 (en) Image sensor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant