[go: up one dir, main page]

CN114141222A - 高速累加卡残留噪声抑制装置及抑制方法 - Google Patents

高速累加卡残留噪声抑制装置及抑制方法 Download PDF

Info

Publication number
CN114141222A
CN114141222A CN202111160636.9A CN202111160636A CN114141222A CN 114141222 A CN114141222 A CN 114141222A CN 202111160636 A CN202111160636 A CN 202111160636A CN 114141222 A CN114141222 A CN 114141222A
Authority
CN
China
Prior art keywords
noise
clock
pulse signal
pulse
clock phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111160636.9A
Other languages
English (en)
Inventor
夏旭鹏
秦一涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Zhendong Photoelectric Technology Co ltd
Original Assignee
Zhejiang Zhendong Photoelectric Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Zhendong Photoelectric Technology Co ltd filed Critical Zhejiang Zhendong Photoelectric Technology Co ltd
Priority to CN202111160636.9A priority Critical patent/CN114141222A/zh
Publication of CN114141222A publication Critical patent/CN114141222A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G10—MUSICAL INSTRUMENTS; ACOUSTICS
    • G10K—SOUND-PRODUCING DEVICES; METHODS OR DEVICES FOR PROTECTING AGAINST, OR FOR DAMPING, NOISE OR OTHER ACOUSTIC WAVES IN GENERAL; ACOUSTICS NOT OTHERWISE PROVIDED FOR
    • G10K11/00—Methods or devices for transmitting, conducting or directing sound in general; Methods or devices for protecting against, or for damping, noise or other acoustic waves in general
    • G10K11/16—Methods or devices for protecting against, or for damping, noise or other acoustic waves in general
    • G10K11/162—Selection of materials
    • G—PHYSICS
    • G10—MUSICAL INSTRUMENTS; ACOUSTICS
    • G10L—SPEECH ANALYSIS TECHNIQUES OR SPEECH SYNTHESIS; SPEECH RECOGNITION; SPEECH OR VOICE PROCESSING TECHNIQUES; SPEECH OR AUDIO CODING OR DECODING
    • G10L21/00—Speech or voice signal processing techniques to produce another audible or non-audible signal, e.g. visual or tactile, in order to modify its quality or its intelligibility
    • G10L21/02—Speech enhancement, e.g. noise reduction or echo cancellation
    • G10L21/0208—Noise filtering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Multimedia (AREA)
  • Computational Linguistics (AREA)
  • Quality & Reliability (AREA)
  • Signal Processing (AREA)
  • Health & Medical Sciences (AREA)
  • Audiology, Speech & Language Pathology (AREA)
  • Human Computer Interaction (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明涉及一种高速累加卡残留噪声抑制装置及抑制方法。它解决了现有技术中的信号处理系统中残留噪音抑制效果不佳且操作过程复杂，使用不便的问题。它包括环形脉冲发生器，环形脉冲发生器连接有晶体振荡器，晶体振荡器设置于具有可调时钟源的振荡电路内，且晶体振荡器连接有位于不同子系统的锁相环，振荡电路连接有噪声监测机构，振荡电路通过电路安装板设置在时钟相位调节箱体内，且时钟相位调节箱体与累加间隙监测系统连接。本发明的优点在于：残留噪声抑制效果好，操作简单，使用便捷。

Description

高速累加卡残留噪声抑制装置及抑制方法
技术领域
本发明涉及噪音控制技术领域，具体涉及一种高速累加卡残留噪声抑制装置及抑制方法。
背景技术
信号处理系统前端采集的信号会受环境、设备等因素影响，掺杂了大量的噪声，或者由于远距离拾音等问题使得采集到的信号电平低、辨识度低。为了使采集到的信号更加清晰，信号处理系统在获取到信号后进行自动增益控制和噪声抑制，以提高信号电平、降低噪声，进而提升信号的清晰度和辨识度。然而，现有技术中信号处理系统无法对信噪比发生变化的信号进行噪声更新，导致输出信号产生残留噪声；除此之外，现有的信号处理系统中的高速累加卡使用高稳定晶振做时钟同步，信号噪声中与时钟同步的部分不会被累加抑制，完全同步时无抑制效果，且易叠加形成峰值，产生短时高频噪音，使用效果不佳，而且操作方法复杂，过程繁琐，使用不便。
为了解决现有技术存在的不足，人们进行了长期的探索，提出了各式各样的解决方案。例如，中国专利文献公开了一种噪声抑制装置及其方法[CN201210562803.7]，它包括获取当前信号帧的特征参数，并根据特征参数产生辅助更新标志；对当前信号帧率进行增益调整；根据辅助更新标志对增益调整后的当前信号帧率进行噪声更新，并对当前信号帧率进行噪声抑制。
上述方案在一定程度上解决了现有技术中信号处理系统无法对信噪比发生变化的信号进行噪声更新，导致输出信号产生残留噪声的问题，但是该方案依然存在着诸多不足，例如：信号噪声中与时钟同步的部分不会被累加抑制，完全同步时无抑制效果，且易叠加形成峰值，产生短时高频噪音，使用效果不佳，而且操作方法复杂，过程繁琐，使用不便。
发明内容
本发明的目的是针对上述问题，提供一种设计合理、使用效果好的高速累加卡残留噪声抑制装置。
本发明的目的是针对上述问题，提供一种设计合理、使用便捷的高速累加卡残留噪声抑制方法。
为达到上述目的，本发明采用了下列技术方案：本高速累加卡残留噪声抑制装置，包括环形脉冲发生器，环形脉冲发生器连接有晶体振荡器，晶体振荡器设置于具有可调时钟源的振荡电路内，且晶体振荡器连接有位于不同子系统的锁相环，振荡电路连接有噪声监测机构，振荡电路通过电路安装板设置在时钟相位调节箱体内，且时钟相位调节箱体与累加间隙监测系统连接。通过可调时钟源使信号噪声与时钟不产生累加抑制，利用噪声监测机构对残留噪声大小进行实时监测，并通过累加间隙监测检测检测累加间隙，根据累加间隙的长短随机调节可调时钟源和信号持续时间的方式调节时钟相位，其中，各次累加过程的残留噪声相位随机变化，极大减少了叠加音噪叠加产生峰值从而出现短时高频噪音的情况，使用效果好。
在上述的高速累加卡残留噪声抑制装置中，时钟相位调节箱体一端设有时钟相位显示屏幕，时钟相位显示屏幕与可调时钟源连接，且时钟相位显示屏幕一侧设有时钟相位手动调节旋钮，时钟相位调节箱体两侧具有散热通道，散热通道内设有吸音海绵，且吸音海绵与设置在时钟相位调节箱体内壁的条形散热风口相互贴合。通过时钟相位显示屏幕能够实时观察可调节时钟的相位数据，且时钟相位手动调节旋钮便于随时手动调节时钟相位。
在上述的高速累加卡残留噪声抑制装置中，时钟相位调节箱体远离时钟相位显示屏幕的一端设有接线区，接线区设有发生器脉冲信号输入口，发生器脉冲信号输入口上端设有时钟脉冲信号输出口，发生器脉冲信号输入口及时钟发生器脉冲信号输入口通过信号传输连接线与可调时钟源连接，信号传输连接线两端周向外侧均设有隔音材料。隔音材料的设置可以有效减少脉冲信号的噪音。
在上述的高速累加卡残留噪声抑制装置中，噪声监测机构包括设置在时钟相位调节箱体上端的噪声大小显示屏幕，环形脉冲发生器上设有第一噪声监测模块连接，可调时钟源上设有第二噪声监测模块，且第一噪声监测模块以及第二噪声监测模块周向设有噪声收集结构且分别与噪声大小显示屏幕连接；噪声收集结构包括脉冲信号防护壳，脉冲信号防护壳周向内侧设有噪声收集盒体，第一噪声监测模块和第二噪声监测模块分别设置在对应的噪声收集盒体内，噪声收集盒体周向设有若干呈错位分布的条形音频收集槽，且噪声收集盒体上端设有若干音频收集孔，噪声收集盒体固定设置在脉冲信号防护壳底部的定位座体内，且脉冲信号防护壳底部设有连接底座，第一噪声监测模块或第二噪声监测模块底部通过振荡噪声收集条与对应的环形脉冲发生器、可调时钟源焊接相连。噪声监测机构便于及时了解原信号和发出的信号噪音。
在上述的高速累加卡残留噪声抑制装置中，累加间隙监测系统包括设置在环形脉冲发生器上的脉冲信号计数模块，脉冲信号计数模块与设置在时钟相位调节箱体上的脉冲间隙计时模块连接，脉冲间隙计时模块与设置在电路安装板上的时钟相位控制模块连接。通过累加间隙监测系统可以有效检测累加间隙的长度，从而准确调节可调时钟源的相位。
根据上述的高速累加卡残留噪声抑制装置提供一种高速累加卡残留噪声抑制方法，本方法包括以下步骤：
S1、环形脉冲发生器发出脉冲信号，脉冲信号通过信号传输连接线传输至可调时钟源，可调时钟源通过晶体振荡器提供时钟脉冲信号；
S2、第一噪声监测模块对环形脉冲发生器输入的脉冲信号以进行检测，第二噪声监测模块对可调时钟源输出的时钟脉冲信号进行噪声检测；
S3、脉冲信号计数模块对环形脉冲发生器发出脉冲信号进行次数计数，脉冲间隙计数模块对相邻两条脉冲信号的间隙时长进行计时；
S4、时钟相位控制模块根据脉冲信号的累加次数和相邻两条脉冲信号的间隙时长随机调节可调时钟源的时钟脉冲信号输出时间和时钟相位。
在上述的高速累加卡残留噪声抑制方法中，在步骤S1中，晶体振荡器与锁相环配合使用提供所需的时钟脉冲信号频率，不同频率的时钟脉冲信号通过不同子系统内的锁相环提供。这样设置使时钟脉冲信号频率的精确度更好。
在上述的高速累加卡残留噪声抑制方法中，在步骤S2中，第一噪声监测模块用于检测原始噪声，第二噪声监测模块用于检测残留噪声。对输入脉冲信号和输出的时钟脉冲信号进行分开检测，从而有效判断残留噪声的来源。
在上述的高速累加卡残留噪声抑制方法中，在步骤S3中，脉冲信号的次数和间隙时长的变化与时钟脉冲信号同步。这样可以对残留噪声进行有效抑制。
在上述的高速累加卡残留噪声抑制方法中，在步骤S4中，可调时钟源的相位也可以通过时钟相位手动调节旋钮进行手动调节。通过时钟相位手动调节旋钮能够进行手动调节，而时钟相位控制模块可以实现自动调节，使用灵活。
与现有的技术相比，本发明的优点在于：设计合理，结构简单，采用可调时钟源替代传统的稳定时钟，根据累加间隙监测系统检测脉冲信号累加过程中的累加间隙，以随机调节可调时钟源和持续时间的方式调节时钟相位，使各次累加过程的残留噪声相位随机变化，有效减少残留噪声叠加形成峰值的概率，不仅结构简单，而且操作便捷，使用效果好。
附图说明
图1是本发明的整体结构连接框图；
图2是本发明的局部结构连接框图；
图3是本发明中的时钟相位调节箱体半剖图；
图4是本发明中的时钟相位调节箱体侧剖图；
图5是本发明中的时钟相位调节箱体正视图；
图6是本发明中的噪声收集结构示意图；
图7是本发明中的噪声收集结构剖视图。
图中，环形脉冲发生器1、晶体振荡器11、可调时钟源12、锁相环13、振荡电路14、电路安装板15、噪声监测机构2、噪声大小显示屏幕21、第一噪声监测模块22、第二噪声监测模块23、时钟相位调节箱体3、时钟相位显示屏幕31、时钟相位手动调节旋钮32、散热通道33、吸音海绵34、条形散热风口35、累加间隙监测系统4、脉冲信号计数模块41、脉冲间隙计时模块42、时钟相位控制模块43、接线区5、发生器脉冲信号输入口51、时钟脉冲信号输出口52、信号传输连接线53、隔音材料54、噪声收集结构6、脉冲信号防护壳61、噪声收集盒体62、条形音频收集槽63、音频收集孔64、定位座体65、连接底座66、振荡噪声收集条67。
具体实施方式
下面结合附图和具体实施方式对本发明做进一步详细的说明。
如图1-7所示，本高速累加卡残留噪声抑制装置，包括环形脉冲发生器1，环形脉冲发生器1连接有晶体振荡器11，晶体振荡器11设置于具有可调时钟源12的振荡电路14内，且晶体振荡器11连接有位于不同子系统的锁相环13，振荡电路14连接有噪声监测机构2，振荡电路14通过电路安装板15设置在时钟相位调节箱体3内，且时钟相位调节箱体3与累加间隙监测系统4连接。通过在振荡电路14内设置可调时钟源12替代传统的稳定时钟源，利用累加间隙监测系统4检测每次环形脉冲发生器1发出的脉冲信号间隙时长，根据脉冲信号间隙时长随机调节可调时钟源12和脉冲信号持续时间的方式调节时钟相位，使各次累加过程的残留噪声相位随机变化，从而减少残留噪声叠加形成峰值的概率，即将窄带宽的残留噪声重新分配至大带宽内，减小残留噪声峰值，其中，噪声监测机构2对残留噪声随时检测，便于随时调节可调时钟源12的相位。
其中，时钟相位调节箱体3一端设有时钟相位显示屏幕31，时钟相位显示屏幕31与可调时钟源12连接，且时钟相位显示屏幕31一侧设有时钟相位手动调节旋钮32，时钟相位调节箱体3两侧具有散热通道33，散热通道33内设有吸音海绵34，且吸音海绵34与设置在时钟相位调节箱体3内壁的条形散热风口35相互贴合。时钟相位显示屏幕31用于实时显示可调时钟源12的相位，若噪声大小显示屏幕21检测到残留噪声产生峰值，则此时通过时钟相位手动调节旋钮32进行相位调节。
可见地，时钟相位调节箱体3远离时钟相位显示屏幕31的一端设有接线区5，接线区5设有发生器脉冲信号输入口51，发生器脉冲信号输入口51上端设有时钟脉冲信号输出口52，发生器脉冲信号输入口51及时钟发生器脉冲信号输入口51通过信号传输连接线53与可调时钟源12连接，信号传输连接线53两端周向外侧均设有隔音材料54。
显然地，噪声监测机构2包括设置在时钟相位调节箱体3上端的噪声大小显示屏幕21，环形脉冲发生器1上设有第一噪声监测模块22连接，可调时钟源12上设有第二噪声监测模块23，且第一噪声监测模块22以及第二噪声监测模块23周向设有噪声收集结构6且第一噪声监测模块22以及第二噪声监测模块23分别与噪声大小显示屏幕21连接；噪声收集结构6包括脉冲信号防护壳61，脉冲信号防护壳61周向内侧设有噪声收集盒体62，第一噪声监测模块22和第二噪声监测模块23分别设置在对应的噪声收集盒体62内，噪声收集盒体62周向设有若干呈错位分布的条形音频收集槽63，且噪声收集盒体62上端设有若干音频收集孔64，噪声收集盒体62固定设置在脉冲信号防护壳61底部的定位座体65内，且脉冲信号防护壳61底部设有连接底座66，第一噪声监测模块22或第二噪声监测模块23底部通过振荡噪声收集条67与对应的环形脉冲发生器、可调时钟源12焊接相连。第一噪声监测模块22以及第二噪声监测模块23进行分开检测，提高残留噪声的声源位置的检测准确性，且噪声收集结构6能够有效提高噪音检测质量。
进一步地，累加间隙监测系统4包括设置在环形脉冲发生器1上的脉冲信号计数模块41，脉冲信号计数模块41与设置在时钟相位调节箱体3上的脉冲间隙计时模块42连接，脉冲间隙计时模块42与设置在电路安装板15上的时钟相位控制模块43连接。时钟相位控制模块43根据脉冲间隙计时模块42检测的脉冲信号累加间隙的时长自动调节可调时钟源12的相位。
一种高速累加卡残留噪声抑制方法，本方法包括以下步骤：
S1、环形脉冲发生器1发出脉冲信号，脉冲信号通过信号传输连接线53传输至可调时钟源12，可调时钟源12通过晶体振荡器11提供时钟脉冲信号；
S2、第一噪声监测模块22对环形脉冲发生器1输入的脉冲信号以进行检测，第二噪声监测模块23对可调时钟源12输出的时钟脉冲信号进行噪声检测；
S3、脉冲信号计数模块41对环形脉冲发生器1发出脉冲信号进行次数计数，脉冲间隙计数模块对相邻两条脉冲信号的间隙时长进行计时；
S4、时钟相位控制模块43根据脉冲信号的累加次数和相邻两条脉冲信号的间隙时长随机调节可调时钟源12的时钟脉冲信号输出时间和时钟相位。
其中，在步骤S1中，晶体振荡器11与锁相环13配合使用提供所需的时钟脉冲信号频率，不同频率的时钟脉冲信号通过不同子系统内的锁相环13提供。锁相环13利用输入的参考信号控制晶体振荡器11振荡信号的频率和相位，实现输出信号频率对输入信号频率的自动跟踪。
详细地，在步骤S2中，第一噪声监测模块22用于检测原始噪声，第二噪声监测模块23用于检测残留噪声。这样设置便于提高判断残留噪声位置的准确性。
优选地，在步骤S3中，脉冲信号的次数和间隙时长的变化与时钟脉冲信号同步。
进一步地，在步骤S4中，可调时钟源12的相位也可以通过时钟相位手动调节旋钮32进行手动调节。
综上所述，本实施例的原理在于：通过在振荡电路14内设置可调时钟源12替代传统的稳定时钟源，利用累加间隙监测系统4检测每次环形脉冲发生器1发出的脉冲信号间隙时长，根据脉冲信号间隙时长随机调节可调时钟源12和脉冲信号持续时间的方式调节时钟相位，使各次累加过程的残留噪声相位随机变化，从而减少残留噪声叠加形成峰值的概率。
其中，噪声监测机构2对残留噪声随时检测，便于利用时钟相位手动调节旋钮32随时调节相位。
本文中所描述的具体实施例仅仅是对本发明精神作举例说明。本发明所属技术领域的技术人员可以对所描述的具体实施例做各种各样的修改或补充或采用类似的方式替代，但并不会偏离本发明的精神或者超越所附权利要求书所定义的范围。
尽管本文较多地使用了环形脉冲发生器1、晶体振荡器11、可调时钟源12、锁相环13、振荡电路14、电路安装板15、噪声监测机构2、噪声大小显示屏幕21、第一噪声监测模块22、第二噪声监测模块23、时钟相位调节箱体3、时钟相位显示屏幕31、时钟相位手动调节旋钮32、散热通道33、吸音海绵34、条形散热风口35、累加间隙监测系统4、脉冲信号计数模块41、脉冲间隙计时模块42、时钟相位控制模块43、接线区5、发生器脉冲信号输入口51、时钟脉冲信号输出口52、信号传输连接线53、隔音材料54、噪声收集结构6、脉冲信号防护壳61、噪声收集盒体62、条形音频收集槽63、音频收集孔64、定位座体65、连接底座66、振荡噪声收集条67等术语，但并不排除使用其它术语的可能性。使用这些术语仅仅是为了更方便地描述和解释本发明的本质；把它们解释成任何一种附加的限制都是与本发明精神相违背的。

Claims (10)

1.一种高速累加卡残留噪声抑制装置，包括环形脉冲发生器(1)，所述的环形脉冲发生器(1)连接有晶体振荡器(11)，其特征在于，所述的晶体振荡器(11)设置于具有可调时钟源(12)的振荡电路(14)内，且晶体振荡器(11)连接有位于不同子系统的锁相环(13)，所述的振荡电路(14)连接有噪声监测机构(2)，所述的振荡电路(14)通过电路安装板(15)设置在时钟相位调节箱体(3)内，且时钟相位调节箱体(3)与累加间隙监测系统(4)连接。
2.根据权利要求1所述的高速累加卡残留噪声抑制装置，其特征在于，所述的时钟相位调节箱体(3)一端设有时钟相位显示屏幕(31)，所述的时钟相位显示屏幕(31)与可调时钟源(12)连接，且时钟相位显示屏幕(31)一侧设有时钟相位手动调节旋钮(32)，所述的时钟相位调节箱体(3)两侧具有散热通道(33)，所述的散热通道(33)内设有吸音海绵(34)，且吸音海绵(34)与设置在时钟相位调节箱体(3)内壁的条形散热风口(35)相互贴合。
3.根据权利要求2所述的高速累加卡残留噪声抑制装置，其特征在于，所述的时钟相位调节箱体(3)远离时钟相位显示屏幕(31)的一端设有接线区(5)，所述的接线区(5)设有发生器脉冲信号输入口(51)，所述的发生器脉冲信号输入口(51)上端设有时钟脉冲信号输出口(52)，所述的发生器脉冲信号输入口(51)及时钟发生器脉冲信号输入口(51)通过信号传输连接线(53)与可调时钟源(12)连接，所述的信号传输连接线(53)两端周向外侧均设有隔音材料(54)。
4.根据权利要求4所述的高速累加卡残留噪声抑制装置，其特征在于，所述的噪声监测机构(2)包括设置在时钟相位调节箱体(3)上端的噪声大小显示屏幕(21)，所述的环形脉冲发生器(1)上设有第一噪声监测模块(22)连接，所述的可调时钟源(12)上设有第二噪声监测模块(23)，且所述的第一噪声监测模块(22)以及第二噪声监测模块(23)周向设有噪声收集结构(6)且第一噪声监测模块(22)以及第二噪声监测模块(23)分别与噪声大小显示屏幕(21)连接；所述的噪声收集结构(6)包括脉冲信号防护壳(61)，所述的脉冲信号防护壳(61)周向内侧设有噪声收集盒体(62)，所述的第一噪声监测模块(22)和第二噪声监测模块(23)分别设置在对应的噪声收集盒体(62)内，所述的噪声收集盒体(62)周向设有若干呈错位分布的条形音频收集槽(63)，且噪声收集盒体(62)上端设有若干音频收集孔(64)，所述的噪声收集盒体(62)固定设置在脉冲信号防护壳(61)底部的定位座体(65)内，且脉冲信号防护壳(61)底部设有连接底座(66)，所述的第一噪声监测模块(22)或第二噪声监测模块(23)底部通过振荡噪声收集条(67)与对应的环形脉冲发生器或可调时钟源(12)焊接相连。
5.根据权利要求1所述的高速累加卡残留噪声抑制装置，其特征在于，所述的累加间隙监测系统(4)包括设置在环形脉冲发生器(1)上的脉冲信号计数模块(41)，所述的脉冲信号计数模块(41)与设置在时钟相位调节箱体(3)上的脉冲间隙计时模块(42)连接，所述的脉冲间隙计时模块(42)与设置在电路安装板(15)上的时钟相位控制模块(43)连接。
6.根据权利要求1-5任意一项所述的高速累加卡残留噪声抑制装置的高速累加卡残留噪声抑制方法，其特征在于，本方法包括以下步骤：
S1、环形脉冲发生器(1)发出脉冲信号，脉冲信号通过信号传输连接线(53)传输至可调时钟源(12)，可调时钟源(12)通过晶体振荡器(11)提供时钟脉冲信号；
S2、第一噪声监测模块(22)对环形脉冲发生器(1)输入的脉冲信号以进行检测，第二噪声监测模块(23)对可调时钟源(12)输出的时钟脉冲信号进行噪声检测；
S3、脉冲信号计数模块(41)对环形脉冲发生器(1)发出脉冲信号进行次数计数，脉冲间隙计数模块对相邻两条脉冲信号的间隙时长进行计时；
S4、时钟相位控制模块(43)根据脉冲信号的累加次数和相邻两条脉冲信号的间隙时长随机调节可调时钟源(12)的时钟脉冲信号输出时间和时钟相位。
7.根据权利要求6所述的高速累加卡残留噪声抑制方法，其特征在于，在步骤S1中，所述的晶体振荡器(11)与锁相环(13)配合使用提供所需的时钟脉冲信号频率，不同频率的时钟脉冲信号通过不同子系统内的锁相环(13)提供。
8.根据权利要求7所述的高速累加卡残留噪声抑制方法，其特征在于，在步骤S2中，所述的第一噪声监测模块(22)用于检测原始噪声，所述的第二噪声监测模块(23)用于检测残留噪声。
9.根据权利要求8所述的高速累加卡残留噪声抑制方法，其特征在于，在步骤S3中，所述的脉冲信号的次数和间隙时长的变化与时钟脉冲信号同步。
10.根据权利要求9所述的高速累加卡残留噪声抑制方法，其特征在于，在步骤S4中，所述的可调时钟源(12)的相位也可以通过时钟相位手动调节旋钮(32)进行手动调节。
CN202111160636.9A 2022-01-26 2022-01-26 高速累加卡残留噪声抑制装置及抑制方法 Pending CN114141222A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111160636.9A CN114141222A (zh) 2022-01-26 2022-01-26 高速累加卡残留噪声抑制装置及抑制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111160636.9A CN114141222A (zh) 2022-01-26 2022-01-26 高速累加卡残留噪声抑制装置及抑制方法

Publications (1)

Publication Number Publication Date
CN114141222A true CN114141222A (zh) 2022-03-04

Family

ID=80394110

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111160636.9A Pending CN114141222A (zh) 2022-01-26 2022-01-26 高速累加卡残留噪声抑制装置及抑制方法

Country Status (1)

Country Link
CN (1) CN114141222A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07191681A (ja) * 1993-12-27 1995-07-28 Hitachi Ltd 能動型騒音制御装置
US5706394A (en) * 1993-11-30 1998-01-06 At&T Telecommunications speech signal improvement by reduction of residual noise
CN101015198A (zh) * 2004-07-02 2007-08-08 皇家飞利浦电子股份有限公司 用于检测视频信号中的垂直同步脉冲的噪声消除设备
CN101477801A (zh) * 2009-01-22 2009-07-08 东华大学 一种检测和消除数字音频信号中脉冲噪声的方法
CN102281059A (zh) * 2010-03-25 2011-12-14 硅谷实验室公司 用于在分数-n型锁相环中量化降噪的方法和设备
CN102901880A (zh) * 2012-08-03 2013-01-30 郑州轻工业学院 一种宽频率范围、快响应时间及高分辨率的相位噪声测量方法
CN104157295A (zh) * 2014-08-22 2014-11-19 中国科学院上海高等研究院 用于检测及抑制瞬态噪声的方法
CN104993887A (zh) * 2015-05-08 2015-10-21 中国电子科技集团公司第四十一研究所 一体化脉冲状态噪声系数测试方法及测试仪

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5706394A (en) * 1993-11-30 1998-01-06 At&T Telecommunications speech signal improvement by reduction of residual noise
JPH07191681A (ja) * 1993-12-27 1995-07-28 Hitachi Ltd 能動型騒音制御装置
CN101015198A (zh) * 2004-07-02 2007-08-08 皇家飞利浦电子股份有限公司 用于检测视频信号中的垂直同步脉冲的噪声消除设备
CN101477801A (zh) * 2009-01-22 2009-07-08 东华大学 一种检测和消除数字音频信号中脉冲噪声的方法
CN102281059A (zh) * 2010-03-25 2011-12-14 硅谷实验室公司 用于在分数-n型锁相环中量化降噪的方法和设备
CN102901880A (zh) * 2012-08-03 2013-01-30 郑州轻工业学院 一种宽频率范围、快响应时间及高分辨率的相位噪声测量方法
CN104157295A (zh) * 2014-08-22 2014-11-19 中国科学院上海高等研究院 用于检测及抑制瞬态噪声的方法
CN104993887A (zh) * 2015-05-08 2015-10-21 中国电子科技集团公司第四十一研究所 一体化脉冲状态噪声系数测试方法及测试仪

Similar Documents

Publication Publication Date Title
JP3913748B2 (ja) いびき検出方法及び検出装置
EP3010249B1 (en) Heartrate detection method applicable in headphone and headphone capable of detecting heartrate
JPH07255069A (ja) テレビジョンの視聴者調査におけるデータ捕獲の方法及び装置
CN104115393B (zh) 用于借助于脉冲宽度调制(pwm)来控制电机的方法
CN104660359B (zh) 一种时钟频偏检测的方法、装置和设备
JPH06261888A (ja) 磁気共鳴装置
CN114141222A (zh) 高速累加卡残留噪声抑制装置及抑制方法
US10879910B1 (en) Method and apparatus for locking a transmitter oscillator to a reference clock signal in a frequency domain
CN112361404A (zh) 油烟机降噪方法、降噪系统及应用有该降噪系统的油烟机
US10134442B2 (en) Method for synchronising and rendering multimedia streams
CN107026664B (zh) 一种消除接收机互调干扰的方法
JP2024542468A (ja) 液体ヘリウムフリー超伝導動的能動安定場方法、システム及び装置
JPH05172966A (ja) 計時装置
EP1655991A1 (en) Speaker system for video receiver and method for installing speaker
JPS58151737A (ja) 干渉検出回路
JP2000261334A (ja) 無線基地局の無線周波数自己診断測定装置及びその無線周波数調整方法
JP6290540B2 (ja) レーダ装置
JPH08130687A (ja) 映像信号受信装置
JP4415429B2 (ja) 水平同期回路
JP2985518B2 (ja) 車載テレビ用ダイバーシティ受信システム
US1682495A (en) Superheterodyne receiver
JPS6320218Y2 (zh)
JP3208619B2 (ja) 赤外線撮像装置
JP2005278088A (ja) 外部同期信号生成回路および位相差測定回路
GB456564A (en) Improvements in and relating to television systems

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination