[go: up one dir, main page]

CN114121073B - 存储器的调节方法、调节系统以及半导体器件 - Google Patents

存储器的调节方法、调节系统以及半导体器件 Download PDF

Info

Publication number
CN114121073B
CN114121073B CN202010880935.9A CN202010880935A CN114121073B CN 114121073 B CN114121073 B CN 114121073B CN 202010880935 A CN202010880935 A CN 202010880935A CN 114121073 B CN114121073 B CN 114121073B
Authority
CN
China
Prior art keywords
memory
transistor
length ratio
temperature
adjusting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010880935.9A
Other languages
English (en)
Other versions
CN114121073A (zh
Inventor
寗树梁
何军
应战
刘杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202010880935.9A priority Critical patent/CN114121073B/zh
Priority to PCT/CN2021/106060 priority patent/WO2022042099A1/zh
Priority to KR1020227038966A priority patent/KR102751914B1/ko
Priority to JP2022554313A priority patent/JP7392170B2/ja
Priority to EP21859939.7A priority patent/EP4089679A4/en
Priority to US17/510,453 priority patent/US11984190B2/en
Publication of CN114121073A publication Critical patent/CN114121073A/zh
Application granted granted Critical
Publication of CN114121073B publication Critical patent/CN114121073B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093—Input synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50012—Marginal testing, e.g. race, voltage or current testing of timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

本发明实施例提供一种存储器的调节方法、调节系统以及半导体器件，其中，存储器的调节方法包括：获取晶体管的温度、敏感放大器中敏感放大晶体管的等效宽长比以及存储器的实际数据写入时间的映射关系；获取晶体管的当前温度；基于当前温度以及映射关系调整等效宽长比，以使调整后的等效宽长比对应的实际数据写入时间在预设写入时间内。由于温度会影响存储器的实际数据写入时间，首先获取晶体管的温度、敏感放大器中敏感放大晶体管的等效宽长比以及实际数据写入时间之间的映射关系，根据晶体管的当前温度获取存储器的实际数据写入时间，通过调整敏感放大器中敏感放大晶体管的等效宽长比以调整晶体管在当前温度下存储器的实际数据写入时间。

Description

存储器的调节方法、调节系统以及半导体器件
技术领域
本发明涉及半导体领域，特别涉及一种存储器的调节方法、调节系统以及半导体器件。
背景技术
存储器作为计算机必不可少的三大件之一，存储器是决定系统性能的关键设备之一，它就像一个临时的仓库，负责数据的中转、暂存。
存储器的关键性能指标即存储器读/写数据的时间，存储器的数据写入并不是即时地写入存储电容，因为选通三极管与电容的充电必须要有一段时间，即存储器的数据写入需要一定的写入周期，为了保证数据的写入的准确性，都会预留出足够的数据写入时间。
然而，存储器的实际数据写入时间会受到温度的影响，会导致存储器的实际数据写入时间大于预留出足够的数据写入时间，从而导致数据并未完全写入到存储电容。
发明内容
本发明实施例提供一种存储器的调节方法、调节系统以及半导体器件，通过调节存储器的实际数据写入时间，以保证实际数据写入时间在预设时间内，从而保证数据完全写入到存储电容。
为解决上述技术问题，本发明的实施例提供了一种存储器的调节方法，存储器包括晶体管，晶体管的栅极与存储器的字线电连接，晶体管的源极/漏极的一端通过敏感放大器与存储器的位线电连接，另一端与存储器的存储电容电连接，包括：获取晶体管的温度、敏感放大器中敏感放大晶体管的等效宽长比以及存储器的实际数据写入时间的映射关系；获取晶体管的当前温度；基于当前温度以及映射关系调整等效宽长比，以使调整后的等效宽长比对应的实际数据写入时间在预设写入时间内。
与现有技术相比，由于温度会影响存储器的实际数据写入时间，首先获取晶体管的温度、敏感放大器中敏感放大晶体管的等效宽长比以及存储器的实际数据写入时间之间的映射关系，根据晶体管的当前温度获取存储器的实际数据写入时间，通过调整敏感放大器中敏感放大晶体管的等效宽长比以调整晶体管在当前温度下存储器的实际数据写入时间，以使调整后存储器的数据写入时间在预设时间内，保证数据完成写入到存储电容。
另外，基于当前温度以及映射关系调整等效宽长比的方法包括：获取预设写入时间对应的预设温度；获取当前温度与预设温度的温度差值；根据温度差值与映射关系，调整等效宽长比。
另外，根据温度差值与映射关系，调整等效宽长比之前，还包括以下步骤：判断温度差值是否超过预设范围；若温度差值超过预设范围，则执行根据温度差值与映射关系，调整等效宽长比。当温度差值超值超过预设范围时才对实际数据写入时间进行调节，减少了不必要的调节操作，节约了调节成本。
另外，根据温度差值与映射关系，调整等效宽长比的方法，包括：根据映射关系，获取当前温度对应的实际数据写入时间与预设写入时间的时间差值；根据映射关系以及时间差值，调整等效宽长比，以抵消时间差值。本发明实施例给出的一种具体调节方式。
另外，预设范围至少包括第一预设范围和第二预设范围，第二预设范围大于第一预设范围；若温度差值超过第一预设范围且不超过第二预设范围，增大或减少等效宽长比，增大或者减少的量为第一预设值；若温度差值超过第二预设范围，增大或减小等效宽长比，增大或者减少的量为第二预设值，第二预设值大于第一预设值。本发明实施例给出的一种具体根据预设范围进行调节的方式。
另外，获取晶体管的温度、敏感放大器中敏感放大晶体管的等效宽长比以及存储器的实际数据写入时间的映射关系的方法包括：获取晶体管的温度与存储器的实际数据写入时间的第一映射关系；获取敏感放大器中敏感放大晶体管的等效宽长比与存储器的实际数据写入时间的第二映射关系；基于第一映射关系以及第二映射关系，获取晶体管的温度、敏感放大器中敏感放大晶体管的等效宽长比以及存储器的实际数据写入时间的映射关系。在温度一定时，获取敏感放大器中敏感放大晶体管的等效宽长比与存储器的实际数据写入时间之间变化关系，即第一映射关系；在等效宽长比一定时，获取晶体管的温度与实际数据写入时间的变化关系，即第二映射关系；基于第一映射关系和第二映射关系获取晶体管的温度、敏感放大器中敏感放大晶体管的等效宽长比与写入时间的映射关系，数据一一对应，确保存储器的实际数据写入时间调控的准确性。
敏感放大晶体管为并列设置的敏感放大晶体管阵列，调整等效宽长比的方法包括：通过调整接入敏感放大器的敏感放大晶体管阵列的数量，以调整敏感放大器中敏感放大晶体管的等效宽长比。
本发明实施例还提供了一种存储器的调节系统，包括：第一获取模块，用于获取晶体管的温度、敏感放大器中敏感放大晶体管的等效宽长比以及存储器的实际数据写入时间的映射关系；第二获取模块，用于获取晶体管的当前温度；处理模块，用于基于当前温度以及映射关系，获取等效宽长比的调节方式；调节模块，用于基于调节方式，调整等效宽长比，以使调整后的等效宽长比对应的实际数据写入时间在预设写入时间内。
另外，第二获取模块包括设置在存储器中的温度传感器。
另外，处理模块包括：比较单元，用于获取预设写入时间对应的预设温度，并获取当前温度与预设温度的温度差值；处理单元，用于根据温度差值与映射关系，获取等效宽长比的调节方式。
另外，处理模块还包括：判断单元，用于判断温度差值是否超过预设范围，当温度差值超过预设范围，处理单元用于根据温度差值与映射关系，获取等效宽长比的调节方式。
另外，判断单元至少包括第一判断子单元和第二判断子单元；第一判断子单元用于，判断温度差值是否超过第一预设范围；第二判断子单元用于，判断温度差值是否超过第二预设范围；第二预设范围大于第一预设范围。
另外，第一获取模块包括：第一获取子模块，用于获取晶体管的温度与存储器的实际数据写入时间的第一映射关系；第二获取子模块，用于获取敏感放大器中敏感放大晶体管的等效宽长比与存储器的实际数据写入时间的第二映射关系；第三获取子模块，基于第一映射关系以及第二映射关系，获取晶体管的温度、敏感放大器中敏感放大晶体管的等效宽长比以及存储器的实际数据写入时间的映射关系。
本发明实施例还提供了一种半导体器件，包括存储器，以及上述存储器调节系统，包括：存储器中敏感放大器中的敏感放大晶体管为并列设置的敏感放大晶体管阵列；存储器调节系统基于存储器中晶体管的温度，调节敏感放大器中敏感放大晶体管的等效宽长比，以使调整后的等效宽长比对应的存储器的实际数据写入时间在预设写入时间内；调节等效宽长比，包括：通过调整接入敏感放大器的敏感放大晶体管阵列的数量，以调整等效宽长比。
相比于现有技术而言，由于温度会影响存储器的实际数据写入时间，通过第一获取模块获取晶体管的温度、敏感放大器中敏感放大晶体管的等效宽长比以及存储器的实际数据写入时间之间的映射关系，通过第二获取模块根据晶体管的当前温度获取实际数据写入时间，通过处理模块获取敏感放大器中敏感放大晶体管的等效宽长比调节方式，然后通过调节模块调整敏感放大器中敏感放大晶体管的等效宽长比以调整晶体管在当前温度下存储器的实际数据写入时间，以使调整后存储器的数据写入时间在预设时间内，保证数据完成写入到存储电容。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，除非有特别申明，附图中的图不构成比例限制。
图1为本发明第一实施例提供的存储器晶体管的连接结构示意图；
图2为本发明第一实施例提供的存储器的写入时序的结构示意图；
图3为本发明第一实施例提供的存储器的调节方法的流程示意图；
图4为本发明第二实施例提供的存储器的调节方法的流程示意图；
图5为本发明第三实施例提供的存储器的调节系统的结构示意图。
具体实施方式
存储器的实际数据写入时间会受到温度的影响，会导致实际数据写入时间大于预留出足够的数据写入时间，从而导致数据并未完全写入到存储电容。
为解决上述问题，本发明第一实施例提供了一种存储器的调节方法，存储器包括晶体管，晶体管的栅极与存储器的字线电连接，晶体管的源极/漏极的一端通过敏感放大器与存储器的位线电连接，另一端与存储器的存储电容电连接，包括：获取晶体管的温度、敏感放大器中敏感放大晶体管的等效宽长比以及存储器的实际数据写入时间的映射关系；获取晶体管的当前温度；基于当前温度以及映射关系调整等效宽长比，以使调整后的等效宽长比对应的实际数据写入时间在预设写入时间内。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。以下各个实施例的划分是为了描述方便，不应对本发明的具体实现方式构成任何限定，各个实施例在不矛盾的前提下可以相互结合，相互引用。
图3为本发明实施例提供的存储器的调节方法对应的流程示意图，下面对本实施例的存储器的调节方法进行具体说明。
参考图1，图1为存储器中单个存储单元的结构示意图，存储器中具有多个存储电容，选取目标存储电容是通过位线结构(Bit Line，BL)以及字线结构(Word Line，WL)实现的，字线结构连接晶体管的栅极，位线结构通过敏感放大器(Sense Amplifier，SA)连接晶体管的源极/漏极的其中一端，晶体管的源极/漏极的另一端连接存储电容。以此种方式形成的连接结构中，晶体管起到开关的作用。当字线结构中输入到晶体管的栅电压大于晶体管的阈值电压时，晶体管导通，存储电容与位线结构之间形成电连接。当存储电容的电压小于位线结构的电压，存储电容放电，即数据读取的过程；当存储电容的电压大于位线结构的电压，存储电容充电，即数据写入的过程。由上述内容可知存储器的数据读取/写入是通过对存储器中对存储电容的充/放电实现的。而充电需要一定的时间来保证充电过程的执行，即存储器中对数据的写入需要预留出一定的时间来保证数据的完全写入。
参考图2，图2为存储器中进行数据写入的时序图，需要说明的是，图3仅为一段存储区写入时序的示意图，并不构成对本发明实施例的限定，目的在于使本领域技术人员了解本方案的实现目的。如图所示，T0时刻接收到执行数据写入的命令；由于存储中包含很多存储电容，因此在执行数据写入前需要找到目标存储电容，即T1～T9为寻址时间；寻找到目标存储电容后即开始执行写入操作，T9～T11为写入过程的执行；T11～T23为保证写入的完整执行空余的时间，即写回延迟(Write Recovery Time，tWR)；T23之后与预充电过程，数据写入后，需要对位线结构进行预充电，才能使得存储器能够正常执行下一个操作命令，其中T9～T23都为存储器的数据写入时间。
在存储器工作之前，会对存储器设定一个预设写入时间，用于存储器的数据写入。存储器在实际工作过程中，由于晶体管的温度、敏感放大器中敏感放大晶体管的等效宽长比等因素的影响，会影响存储器的实际数据写入时间。当存储器的实际数据写入时间小于等于预设写入时间，存储器的数据写入正常执行，此时存在空余时间；当存储器的实际数据写入时间大于预设写入时间，存储的数据写入无法正常执行；且预设写入时间若设置过大，会导致存储器的读写效率较低。需要说明的时，在本发明实施例中，晶体管的温度指晶体管的本身温度。
参考图3，存储器的调节方法，包括以下步骤：
需要说明的时，本发明实施例主要通过调控晶体管的敏感放大器中敏感放大晶体管的等效宽长比，来补偿晶体管的温度对存储器的实际数据写入时间带来的影响，并不代表其他条件并不影响存储器的实际数据写入时间，在本发明实施例中，除了晶体管的温度以及晶体管的敏感放大器中敏感放大晶体管的等效宽长比，其他影响存储器的实际数据写入时间的条件，默认为保持不变的状态。
步骤101，获取温度与实际数据写入时间的第一映射关系。
由于晶体管的温度降低会导致晶体管的接触电阻R变大，且晶体管的温度降低会导致会晶体管的阈值电压Vth变大。相应地，晶体管的温度升高会导致会晶体管的接触电阻R变小，且晶体管的温度升高会导致会晶体管的阈值电压Vth变小。
由前文的结构描述可知，当晶体管导通时，位线结构才与存储电容之间形成电连接，晶体管导通即晶体管的栅电压Vgs大于Vth，且Vgs与Vth之间的差值Vgs-Vth与晶体管的源漏电流Ids呈正相关，即Vgs与Vth的差值Vgs-Vth越大，Ids越大，Ids作为存储电容的充电电流，Ids越大，存储器的实际数据写入时间越短。
即晶体管的温度降低，阈值电压Vth变大，晶体管的源漏电流Ids减小，存储器的实际数据写入时间变长；晶体管的温度升高，阈值电压Vth变小，晶体管的源漏电流Ids增大，存储器的实际数据写入时间变短。
具体地，获取第一映射关系的方法包括：保持敏感放大器中敏感放大晶体管的等效宽长比不变，改变晶体管的温度，获取晶体管的温度与存储器的实际数据写入时间的第一映射关系，其中，第一映射关系为二维映射关系，自变量为晶体管的温度，因变量为存储器的实际数据写入时间。然后，改变敏感放大器中敏感放大晶体管的等效宽长比，改变敏感放大器中敏感放大晶体管的等效宽长比后保持敏感放大器中敏感放大晶体管的等效宽长比不变，改变晶体管的温度，获取晶体管的温度与存储器的实际数据写入时间的第一映射关系，从而获取不同敏感放大器中敏感放大晶体管的等效宽长比下存储器的实际数据写入时间随晶体管的温度变化的第一映射关系。
步骤102，获取等效宽长比与实际数据写入时间的第二映射关系。
当晶体管处于线性放大区时，且晶体管的栅电压Vgs不变，晶体管的源漏电流Ids与晶体管的源漏电压Vds呈正相关，即Vds越大，Ids越大。由前文的描述可知，使晶体管的源漏电流Ids增大，存储电容的数据写入时间变小。由于敏感放大器中敏感放大晶体管的等效宽长比决定了敏感放大器的放大效果，敏感放大器的放大效果越好，晶体管的源漏电压Vds越大，使得晶体管的源漏电流Ids变大。
此时，敏感放大晶体管的等效宽长比越大，放大晶体管输入到晶体管的源漏电压Vds越大，使得晶体管的源漏电流Ids增大，存储电容的数据写入时间变短；敏感放大晶体管的等效宽长比越小，放大晶体管输入到晶体管的源漏电压Vds越小，使得晶体管的源漏电流Ids减小，存储电容的数据写入时间变长。
具体地，获取第二映射关系的方法包括：保持晶体管的温度不变，改变敏感放大器中敏感放大晶体管的等效宽长比，获取敏感放大器中敏感放大晶体管的等效宽长比与存储器的实际数据写入时间的第二映射关系，其中，第二映射关系为二维映射关系，自变量为敏感放大器中敏感放大晶体管的等效宽长比，因变量为存储器的实际数据写入时间。然后，改变晶体管的温度，改变晶体管的温度后保持晶体管的温度不变，改变敏感放大器中敏感放大晶体管的等效宽长比，获取敏感放大器中敏感放大晶体管的等效宽长比与存储器的实际数据写入时间的第二映射关系，从而获取不同温度下存储器的实际数据写入时间随敏感放大器中敏感放大晶体管的等效宽长比变化的第二映射关系。
步骤103，获取晶体管的温度、等效宽长比以及实际数据写入时间的映射关系。
具体地，基于第一映射关系以及以及第二映射关系，获取晶体管的温度、敏感放大器中敏感放大晶体管的等效宽长比以及存储器的实际数据写入时间的映射关系，映射关系为三维映射关系。
需要说明的是，本实施例中步骤101、步骤102以及步骤103给出了一种获取晶体管的温度、敏感放大器中敏感放大晶体管的等效宽长比以及存储器的实际数据写入时间的映射关系的具体方法，数据一一对应，确保存储器的实际数据写入时间调控的准确性，在其他实施例中可以直接通过调控三者之间的关系，以获取上述映射关系。
步骤104，获取晶体管的当前温度。
具体地，在本实施例中通过设置在存储器中的温度传感器获取晶体管的当前温度。通过温度传感器直接获取晶体管的当前温度，获取的温度准确，误差较小。在其他实施例中，还可以通过获取存储器工作的环境温度以获取晶体管的当前温度。
步骤105，获取预设温度，以及当前温度与预设温度的温度差值。
步骤106，根据温度差值与映射关系，调整等效宽长比。在本实施例中，根据温度差值与映射关系调整等效宽长比的方式包括以下步骤：
步骤116，获取当前温度对应的实际数据写入时间与预设写入时间的时间差值。
存储器在上电工作之前会设置有晶体管的预设温度，敏感放大器中敏感放大晶体管的等效宽长比，以及晶体管的预设写入时间，其中，预设温度，预设等效宽长比以及预设写入时间也可以满足上述映射关系。
根据当前温度与预设温度的温度差值，获取存储器在当前等效宽长比下，实际数据写入时间与预设写入时间的时间差值。即获取因温度变化导致的存储器的实际数据写入时间的变化。
步骤126，根据映射关系以及时间差值，调整等效宽长比，以抵消时间差值。
由于晶体管的温度变化，导致了存储器的实际数据写入时间发生变化，但这一改变并不是有利于存储器使用的，因此需要通过调控敏感放大器中敏感放大晶体管的等效宽长比以稳定存储器的实际数据写入时间。即通过调整等效宽长比，以抵消时间差值，从而稳定存储器的实际数据写入时间。
在本实施例中，敏感放大晶体管为并列设置的敏感放大晶体管阵列。调节等效宽长比的方法包括：通过调整接入敏感放大器的敏感放大晶体管阵列的数量，以调整所述敏感放大器中敏感放大晶体管的等效宽长比，并联接入的敏感放大器的数量越多，敏感放大晶体管的等效宽长比越大；并联接入的敏感放大器的数量越少，敏感放大晶体管的等效宽长比越小。
相对于现有技术而言，由于温度会影响存储器的实际数据写入时间，首先获取晶体管的温度、敏感放大器中敏感放大晶体管的等效宽长比以及存储器的实际数据写入时间之间的映射关系，根据晶体管的当前温度获取存储器的实际数据写入时间，通过调整敏感放大器中敏感放大晶体管的等效宽长比以调整晶体管在当前温度下存储器的实际数据写入时间，以使调整后存储器的数据写入时间在预设时间内，保证数据完成写入到存储电容。
上面各种步骤划分，只是为了描述清楚，实现时可以合并为一个步骤或者对某些步骤进行拆分，分解为多个步骤，只要包括相同的逻辑关系，都在本专利的保护范围内；对流程中添加无关紧要的修改或者引入无关紧要的设计，但不改变其流程的核心设计都在该专利的保护范围内。
本发明第二实施例涉及一种存储器的调节方法，与第一实施例不同的是本实施里在根据温度差值调控等效宽长比之前会判断温度差值是否超过预设范围，当温度差值超值超过预设范围时才对实际数据写入时间进行调节，减少了不必要的调节操作，节约了调节成本。
图4为本发明实施例提供的存储器的调节方法对应的流程示意图，下面对本实施例的存储器的调节方法进行具体说明。
参考图4，存储器的调节方法，包括以下步骤：
步骤201，获取晶体管的温度与实际数据写入时间的第一映射关系。
步骤202，获取等效宽长比与实际数据写入时间的第二映射关系。
步骤203，获取晶体管的温度、等效宽长比以及实际写入时间的映射关系。
步骤204，获取晶体管的当前温度。
步骤205，获取预设温度，以及当前温度与预设温度的温度差值。
其中，步骤201～步骤205同第一实施例中的步骤101～步骤105，本实施例不再赘述。
步骤206，温度差值是否超过预设范围。
本实施例在对敏感放大器中敏感放大晶体管的等效宽长比进行调整前还用于判断晶体管的当前温度与预设温度的温度差值是否超过预设范围。
若温度差值超过预设范围，则执行根据温度差值与映射关系，调整敏感放大器中敏感放大晶体管的等效宽长比，即执行步骤207。
步骤207，根据温度差值与映射关系，调整等效宽长比。
具体地，若当前温度大于预设温度超过预设范围，且晶体管的N型晶体管，调节方式为增大等效宽长比；若当前温度小于预设温度超过预设范围，且晶体管的N型晶体管，调节方式为减小等效宽长比；若当前温度大于预设温度超过预设范围，且晶体管的P型晶体管，调节方式为减小等效宽长比；若当前温度小于预设温度超过预设范围，且晶体管的P型晶体管，调节方式为增大等效宽长比。
进一步地，本实施例还对预设范围进行了划分，预设范围至少包括第一预设范围和第二预设范围，第二预设范围大于第一预设范围。
若温度差值超过第一预设范围且不超过第二预设范围，增大或减少等效宽长比，增大或减小的量为第一预设值；若温度差值超过第二预设范围，增大或减小等效宽长比，增大或减小的量为第二预设值，第二预设值大于第一预设值，且第一预设值和第二预设值为定值。通过对预设分为进行分段调控，在节约调节成本的基础上，提高了对存储器的实际数据写入时间调节的准确性。
需要说明的是，在其他实施例中，预设范围被划分为至少三个子预设范围，通过划分为更多的子预设范围，进一步提高对存储器的实际数据写入时间调节的准确性。
相对于现有技术而言，由于温度会影响存储器的实际数据写入时间，首先获取晶体管的温度、敏感放大器中敏感放大晶体管的等效宽长比以及存储器的实际数据写入时间之间的映射关系，根据晶体管的当前温度获取存储器的实际数据写入时间，通过调整敏感放大器中敏感放大晶体管的等效宽长比以调整晶体管在当前温度下存储器的实际数据写入时间，以使调整后存储器的数据写入时间在预设时间内，保证数据完成写入到存储电容。
上面各种步骤划分，只是为了描述清楚，实现时可以合并为一个步骤或者对某些步骤进行拆分，分解为多个步骤，只要包括相同的逻辑关系，都在本专利的保护范围内；对流程中添加无关紧要的修改或者引入无关紧要的设计，但不改变其流程的核心设计都在该专利的保护范围内。
本发明第三实施例涉及一种存储器的调节系统。
参考图5，以下将结合附图对本实施例提供的存储器的调节系统进行详细说明，与第一实施例和第二实施例相同或相应的部分，以下将不做详细赘述。
存储器的调节系统300，包括：
第一获取模块301，用于获取晶体管的温度、敏感放大器中敏感放大晶体管的等效宽长比以及存储器的实际数据写入时间的映射关系，其中，映射关系为三维映射关系。
第二获取模块302，用于获取晶体管的当前温度。
具体地，在本实施例中通过设置在存储器中的温度传感器获取晶体管的当前温度。通过温度传感器直接获取晶体管的当前温度，获取的温度准确，误差较小。在其他实施例中，还可以通过获取存储器工作的环境温度以获取晶体管的当前温度。
处理模块303，用于基于当前温度以及映射关系，获取等效宽长比的调节方式。
在本实施例中，处理模块包括：比较单元313和处理单元333。
比较单元313，用于获取预设写入时间对应的预设温度，并获取当前温度与预设温度的温度差值。
处理单元333，用于根据温度差值与映射关系，获取等效宽长比的调节方式。
具体地，存储器在上电工作之前会设置有晶体管的预设温度，敏感放大器中敏感放大晶体管的等效宽长比，以及存储器的预设写入时间，其中，预设温度，预设等效宽长比以及预设写入时间也可以满足上述映射关系。处理单元333根据当前温度与预设温度的温度差值，获取存储器在当前等效宽长比下，实际数据写入时间与预设写入时间的时间差值，即获取因温度变化导致的存储器的实际数据写入时间的变化。由于晶体管的温度变化，导致了存储器的实际数据写入时间发生变化，但这一改变并不是有利于存储器使用的，因此需要通过处理单元333调控敏感放大器中敏感放大晶体管的等效宽长比以稳定存储器的实际数据写入时间。即根据映射关系以及时间差值，调整等效宽长比，以抵消时间差值，从而稳定存储器的实际数据写入时间。
调节模块304，用于基于调节方式，调整等效宽长比，以使调整后的等效宽长比对应的存储器的实际数据写入时间在预设写入时间内。
在一个例子中，第一获取模块301包括：第一获取子模块311、第二获取子模块321和第三获取子模块331。
第一获取子模块311，用于获取晶体管的温度与存储器的实际数据写入时间的第一映射关系。具体地，保持敏感放大器中敏感放大晶体管的等效宽长比不变，获取晶体管的温度与存储器的实际数据写入时间的第一映射关系，其中自变量为晶体管的温度，因变量为存储器的实际数据写入时间，第一映射关系为二维映射关系。
第二获取子模块321，用于获取敏感放大器中敏感放大晶体管的等效宽长比与实际数据写入时间的第二映射关系。具体地，保持晶体管的温度不变，获取敏感放大器中敏感放大晶体管的等效宽长比与存储器的实际数据写入时间的第二映射关系，其中自变量为敏感放大器中敏感放大晶体管的等效宽长比，因变量为存储器的实际数据写入时间，第二映射关系为二维映射关系。
第三获取子模块331，基于第一映射关系以及第二映射关系，获取晶体管的温度、敏感放大器中敏感放大晶体管的等效宽长比以及存储器的实际数据写入时间的映射关系。
在一个例子中，处理模块303还包括：判断单元323，用于判断温度差值是否超过预设范围，当温度差值超过预设范围，处理单元333用于根据温度差值与映射关系，获取等效宽长比的调节方式。
具体地，判断单元323至少包括第一判断子单元305和第二判断子单元306。通过对预设分为进行分段调控，在节约调节成本的基础上，提高了对存储器的实际数据写入时间调节的准确性。
第一判断子单元305，用于判断温度差值是否超过第一预设范围。
第二判断子单元306，用于判断温度差值是否超过第二预设范围，第二预设范围大于第一预设范围。
需要说明的是，在其他实施例中，判断单元包括至少三个判断子单元，通过将预设范围划分为至少三个子预设范围，通过划分为更多的子预设范围，进一步提高对存储器的实际数据写入时间调节的准确性。
相比于现有技术而言，由于温度会影响存储器的实际数据写入时间，通过第一获取模块获取晶体管的温度、敏感放大器中敏感放大晶体管的等效宽长比以及存储器的实际数据写入时间之间的映射关系，通过第二获取模块根据晶体管的当前温度获取实际数据写入时间，通过处理模块获取敏感放大器中敏感放大晶体管的等效宽长比调节方式，然后通过调节模块调整敏感放大器中敏感放大晶体管的等效宽长比以调整晶体管在当前温度下存储器的实际数据写入时间，以使调整后存储器的数据写入时间在预设时间内，保证数据完成写入到存储电容。
值得一提的是，本实施例中所涉及到的各模块均为逻辑模块，在实际应用中，一个逻辑单元可以是一个物理单元，也可以是一个物理单元的一部分，还可以以多个物理单元的组合实现。此外，为了突出本发明的创新部分，本实施例中并没有将与解决本发明所提出的技术问题关系不太密切的单元引入，但这并不表明本实施例中不存在其它的单元。
由于第一实施例和第二实施例与本实施例相互对应，因此本实施例可与第一实施例和第二实施例互相配合实施。第一实施例和第二实施例中提到的相关技术细节在本实施例中依然有效，在第一实施例和第二实施例中所能达到的技术效果在本实施例中也同样可以实现，为了减少重复，这里不再赘述。相应地，本实施例中提到的相关技术细节也可应用在第一实施例和第二实施例中。
本发明第四实施例涉及一种半导体器件。
半导体器件，包括存储器，以及第三实施例提供的存储器调节系统，包括：存储器中敏感放大器中的敏感放大晶体管为并列设置的敏感放大晶体管阵列；存储器调节系统基于存储器中晶体管的温度，调节敏感放大器中敏感放大晶体管的等效宽长比，以使调整后的等效宽长比对应的存储器的实际数据写入时间在预设写入时间内；调节等效宽长比，包括：通过调整接入敏感放大器的敏感放大晶体管阵列的数量，以调整等效宽长比。
由于第一实施例和第二实施例与本实施例相互对应，因此本实施例可与第一实施例和第二实施例互相配合实施。第一实施例和第二实施例中提到的相关技术细节在本实施例中依然有效，在第一实施例和第二实施例中所能达到的技术效果在本实施例中也同样可以实现，为了减少重复，这里不再赘述。相应地，本实施例中提到的相关技术细节也可应用在第一实施例和第二实施例中。
本领域的普通技术人员可以理解，上述各实施例是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。

Claims (13)

1.一种存储器的调节方法，所述存储器包括晶体管，所述晶体管的栅极与存储器的字线电连接，所述晶体管的源极/漏极的一端通过敏感放大器与存储器的位线电连接，另一端与存储器的存储电容电连接，其特征在于，包括：
获取所述晶体管的温度、所述敏感放大器中敏感放大晶体管的等效宽长比以及所述存储器的实际数据写入时间的映射关系；
获取所述晶体管的当前温度；
基于所述当前温度以及所述映射关系调整所述等效宽长比，以使调整后的所述等效宽长比对应的所述实际数据写入时间在预设写入时间内；
其中，所述敏感放大晶体管为并列设置的敏感放大晶体管阵列，所述调整所述等效宽长比的方法包括：通过调整接入所述敏感放大器的敏感放大晶体管阵列的数量，以调整所述敏感放大器中敏感放大晶体管的等效宽长比。
2.根据权利要求1所述的存储器的调节方法，其特征在于，基于所述当前温度以及所述映射关系调整所述等效宽长比的方法包括：
获取预设写入时间对应的预设温度；
获取所述当前温度与所述预设温度的温度差值；
根据所述温度差值与所述映射关系，调整所述等效宽长比。
3.根据权利要求2所述的存储器的调节方法，其特征在于，根据所述温度差值与所述映射关系，调整所述等效宽长比之前，还包括以下步骤：
判断所述温度差值是否超过预设范围；
若所述温度差值超过所述预设范围，则执行所述根据所述温度差值与所述映射关系，调整所述等效宽长比。
4.根据权利要求2或3所述的存储器的调节方法，其特征在于，根据所述温度差值与所述映射关系，调整所述等效宽长比的方法，包括：
根据所述映射关系，获取所述当前温度对应的所述实际数据写入时间与所述预设写入时间的时间差值；
根据所述映射关系以及所述时间差值，调整所述等效宽长比，以抵消所述时间差值。
5.根据权利要求3所述的存储器的调节方法，其特征在于，所述预设范围至少包括第一预设范围和第二预设范围，所述第二预设范围大于所述第一预设范围；
若所述温度差值超过所述第一预设范围且不超过所述第二预设范围，增大或减少所述等效宽长比，增大或者减少的量为第一预设值；
若所述温度差值超过所述第二预设范围，增大或减小所述等效宽长比，增大或者减少的量为第二预设值，所述第二预设值大于所述第一预设值。
6.根据权利要求1所述的存储器的调节方法，其特征在于，获取所述晶体管的温度、所述敏感放大器中敏感放大晶体管的等效宽长比以及所述存储器的实际数据写入时间的映射关系的方法包括：
获取所述晶体管的温度与所述存储器的实际数据写入时间的第一映射关系；
获取所述敏感放大器中敏感放大晶体管的等效宽长比与所述存储器的实际数据写入时间的第二映射关系；
基于所述第一映射关系以及所述第二映射关系，获取所述晶体管的温度、所述敏感放大器中敏感放大晶体管的等效宽长比以及所述存储器的实际数据写入时间的映射关系。
7.一种存储器的调节系统，其特征在于，应用于存储器，包括：
第一获取模块，用于获取晶体管的温度、敏感放大器中敏感放大晶体管的等效宽长比以及存储器的实际数据写入时间的映射关系；
第二获取模块，用于获取所述晶体管的当前温度；
处理模块，用于基于所述当前温度以及所述映射关系，获取所述等效宽长比的调节方式；
调节模块，用于基于所述调节方式，调整所述等效宽长比，以使调整后的所述等效宽长比对应的所述实际数据写入时间在预设写入时间内；
其中，所述敏感放大晶体管为并列设置的敏感放大晶体管阵列，所述调整所述等效宽长比的方法包括：通过调整接入所述敏感放大器的敏感放大晶体管阵列的数量，以调整所述敏感放大器中敏感放大晶体管的等效宽长比。
8.根据权利要求7所述的存储器的调节系统，其特征在于，所述第二获取模块包括设置在所述存储器中的温度传感器。
9.根据权利要求7所述的存储器的调节系统，其特征在于，所述处理模块包括：
比较单元，用于获取所述预设写入时间对应的预设温度，并获取所述当前温度与所述预设温度的温度差值；
处理单元，用于根据所述温度差值与所述映射关系，获取所述等效宽长比的调节方式。
10.根据权利要求9所述的存储器的调节系统，其特征在于，所述处理模块还包括：判断单元，用于判断所述温度差值是否超过预设范围，当所述温度差值超过所述预设范围，所述处理单元用于根据所述温度差值与所述映射关系，获取所述等效宽长比的调节方式。
11.根据权利要求10所述的存储器的调节系统，其特征在于，所述判断单元至少包括第一判断子单元和第二判断子单元；
所述第一判断子单元用于，判断所述温度差值是否超过第一预设范围；
所述第二判断子单元用于，判断所述温度差值是否超过第二预设范围；
所述第二预设范围大于所述第一预设范围。
12.根据权利要求7所述的存储器的调节系统，其特征在于，所述第一获取模块包括：
第一获取子模块，用于获取所述晶体管的温度与所述存储器的实际数据写入时间的第一映射关系；
第二获取子模块，用于获取所述敏感放大器中敏感放大晶体管的等效宽长比与所述存储器的实际数据写入时间的第二映射关系；
第三获取子模块，基于所述第一映射关系以及所述第二映射关系，获取所述晶体管的温度、所述敏感放大器中敏感放大晶体管的等效宽长比以及存储器的实际数据写入时间的映射关系。
13.一种半导体器件，包括存储器，以及权利要求7~12任一项所述的存储器调节系统，其特征在于，包括：
所述存储器中敏感放大器中的敏感放大晶体管为并列设置的敏感放大晶体管阵列；
所述存储器调节系统基于所述存储器中晶体管的温度，调节所述敏感放大器中敏感放大晶体管的等效宽长比，以使调整后的所述等效宽长比对应的所述存储器的实际数据写入时间在预设写入时间内；
所述调节所述等效宽长比，包括：通过调整接入所述敏感放大器的敏感放大晶体管阵列的数量，以调整所述等效宽长比。
CN202010880935.9A 2020-08-27 2020-08-27 存储器的调节方法、调节系统以及半导体器件 Active CN114121073B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN202010880935.9A CN114121073B (zh) 2020-08-27 2020-08-27 存储器的调节方法、调节系统以及半导体器件
PCT/CN2021/106060 WO2022042099A1 (zh) 2020-08-27 2021-07-13 存储器的调节方法、调节系统以及半导体器件
KR1020227038966A KR102751914B1 (ko) 2020-08-27 2021-07-13 메모리의 조절 방법, 조절 시스템 및 반도체 소자
JP2022554313A JP7392170B2 (ja) 2020-08-27 2021-07-13 メモリの調節方法、調節システム及び半導体デバイス
EP21859939.7A EP4089679A4 (en) 2020-08-27 2021-07-13 MEMORY ADJUSTMENT METHOD AND SYSTEM AND SEMICONDUCTOR DEVICE
US17/510,453 US11984190B2 (en) 2020-08-27 2021-10-26 Method and system for adjusting memory, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010880935.9A CN114121073B (zh) 2020-08-27 2020-08-27 存储器的调节方法、调节系统以及半导体器件

Publications (2)

Publication Number Publication Date
CN114121073A CN114121073A (zh) 2022-03-01
CN114121073B true CN114121073B (zh) 2023-09-12

Family

ID=80354511

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010880935.9A Active CN114121073B (zh) 2020-08-27 2020-08-27 存储器的调节方法、调节系统以及半导体器件

Country Status (6)

Country Link
US (1) US11984190B2 (zh)
EP (1) EP4089679A4 (zh)
JP (1) JP7392170B2 (zh)
KR (1) KR102751914B1 (zh)
CN (1) CN114121073B (zh)
WO (1) WO2022042099A1 (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4806801A (en) * 1987-08-27 1989-02-21 American Telephone And Telegraph Company, At&T Bell Laboratories TTL compatible CMOS input buffer having a predetermined threshold voltage and method of designing same
JPH0950325A (ja) * 1995-08-10 1997-02-18 Denso Corp 基準電圧発生回路
JP2008270732A (ja) * 2007-03-28 2008-11-06 Renesas Technology Corp 半導体装置
JP2009295246A (ja) * 2008-06-06 2009-12-17 Renesas Technology Corp 半導体記憶装置
JP2012161090A (ja) * 2006-09-25 2012-08-23 Fujitsu Semiconductor Ltd 温度特性補正回路
CN111009276A (zh) * 2018-10-04 2020-04-14 三星电子株式会社 非易失性存储器器件的感测电路和操作方法

Family Cites Families (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05160707A (ja) * 1991-12-06 1993-06-25 Nec Corp 出力回路
JP3186276B2 (ja) 1992-01-21 2001-07-11 松下電器産業株式会社 温度検知回路およびダイナミック・ランダムアクセス・メモリ装置
WO1996028826A1 (fr) * 1995-03-15 1996-09-19 Hitachi, Ltd. Dispositif a memoire a semiconducteur dote d'une fonction de determination de la deterioration
US6223311B1 (en) 1995-03-15 2001-04-24 Hitachi, Ltd. Semiconductor memory device having deterioration determining function
DK136595A (da) 1995-12-01 1997-03-17 Aeromatic Fielder Ag An apparatus and a method for treating particulate materials
JP2924774B2 (ja) 1996-03-28 1999-07-26 日本電気株式会社 不揮発性半導体記憶装置
US5768189A (en) 1996-03-28 1998-06-16 Nec Corporation Circuitry and method for stabilizing operating characteristics of memory against temperature variations
JPH10105533A (ja) 1996-09-25 1998-04-24 Matsushita Electron Corp フラッシュメモリ内蔵マイクロコンピュータ
US6694460B2 (en) 1997-09-11 2004-02-17 Renesas Technology Corporation Semiconductor memory device having deterioration determining function
US6097242A (en) 1998-02-26 2000-08-01 Micron Technology, Inc. Threshold voltage compensation circuits for low voltage and low power CMOS integrated circuits
JP2002319286A (ja) * 2001-04-19 2002-10-31 Hitachi Ltd 不揮発性記憶装置および記憶システム
US6518827B1 (en) 2001-07-27 2003-02-11 International Business Machines Corporation Sense amplifier threshold compensation
TW563088B (en) 2001-09-17 2003-11-21 Semiconductor Energy Lab Light emitting device, method of driving a light emitting device, and electronic equipment
JP3942425B2 (ja) 2001-12-25 2007-07-11 富士通テン株式会社 Ｒｏｍ書込装置
US6754120B1 (en) * 2003-02-11 2004-06-22 Rambus Inc. DRAM output circuitry supporting sequential data capture to reduce core access times
JP2004288311A (ja) * 2003-03-24 2004-10-14 Toshiba Corp 半導体記憶装置及びその制御方法
US6944057B1 (en) 2003-05-06 2005-09-13 Fasl Llc Method to obtain temperature independent program threshold voltage distribution using temperature dependent voltage reference
DE102004005667B4 (de) 2004-02-05 2006-02-09 Infineon Technologies Ag Integrierter Halbleiterspeicher mit temperaturabhängiger Spannungserzeugung und Verfahren zum Betrieb
FR2874734A1 (fr) * 2004-08-26 2006-03-03 St Microelectronics Sa Procede de lecture de cellules memoire programmables et effacables electriquement, a precharge anticipee de lignes de bit
DE102004055674A1 (de) 2004-11-18 2006-05-24 Infineon Technologies Ag Vorrichtung und Verfahren zum Beschreiben und/oder Lesen einer Speicherzelle eines Halbleiterspeicher
KR100670683B1 (ko) * 2005-03-31 2007-01-17 주식회사 하이닉스반도체 반도체 소자의 데이터 입력 버퍼
JP2006338793A (ja) * 2005-06-02 2006-12-14 Toshiba Corp 半導体記憶装置
KR20060131561A (ko) 2005-06-16 2006-12-20 주식회사 하이닉스반도체 반도체 메모리 장치
KR20070022555A (ko) * 2005-08-22 2007-02-27 삼성전자주식회사 반도체 메모리 장치
US7209384B1 (en) 2005-12-08 2007-04-24 Juhan Kim Planar capacitor memory cell and its applications
KR100655084B1 (ko) 2006-01-17 2006-12-08 삼성전자주식회사 센스앰프 인에이블 회로 및 이를 갖는 반도체 메모리 장치
KR100744131B1 (ko) 2006-02-21 2007-08-01 삼성전자주식회사 냉온에서 동작 속도가 향상되는 메모리 집적회로 장치
JP4865360B2 (ja) 2006-03-01 2012-02-01 パナソニック株式会社 半導体記憶装置
JP2008004153A (ja) 2006-06-21 2008-01-10 Toshiba Corp 半導体記憶装置
US20080238530A1 (en) * 2007-03-28 2008-10-02 Renesas Technology Corp. Semiconductor Device Generating Voltage for Temperature Compensation
JP4660526B2 (ja) * 2007-09-21 2011-03-30 株式会社東芝 負電圧検知回路を備えた半導体集積回路
JP5554935B2 (ja) 2008-03-17 2014-07-23 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
JP5303985B2 (ja) * 2008-03-27 2013-10-02 富士通セミコンダクター株式会社 半導体記憶装置、半導体記憶装置の動作方法およびメモリシステム
US7933141B2 (en) * 2008-04-04 2011-04-26 Elpida Memory, Inc. Semiconductor memory device
KR100924205B1 (ko) 2008-05-28 2009-10-29 주식회사 하이닉스반도체 반도체 기억 장치
KR20100129991A (ko) 2009-06-02 2010-12-10 주식회사 하이닉스반도체 반도체 메모리 장치의 기판 바이어스 전압 레벨 감지 장치
JP2011028827A (ja) 2009-06-25 2011-02-10 Toshiba Corp 半導体記憶装置
US8437171B1 (en) * 2009-12-31 2013-05-07 Adesto Technologies Corporation Methods and circuits for temperature varying write operations of programmable impedance elements
US8619477B2 (en) 2010-07-20 2013-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Two-port SRAM write tracking scheme
US8422272B2 (en) 2010-08-06 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
EP2444406A1 (en) 2010-10-07 2012-04-25 L'Air Liquide Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Metal compounds for deposition of chalcogenide films at low temperature
US8542537B2 (en) 2011-04-29 2013-09-24 Spansion Llc Method and apparatus for temperature compensation for programming and erase distributions in a flash memory
CN103474093B (zh) * 2012-06-07 2016-08-03 中芯国际集成电路制造(上海)有限公司 控制灵敏放大器开启的追踪电路和采用追踪电路的sram
CN103677966B (zh) 2012-08-31 2019-03-01 研祥智能科技股份有限公司 内存管理方法和系统
WO2014192153A1 (ja) 2013-05-31 2014-12-04 株式会社日立製作所 半導体装置
US9257167B2 (en) * 2014-03-13 2016-02-09 Katsuyuki Fujita Resistance change memory
JP6424448B2 (ja) 2014-03-28 2018-11-21 株式会社ソシオネクスト 半導体記憶装置
TWI541810B (zh) 2014-04-21 2016-07-11 群聯電子股份有限公司 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置
US9330790B2 (en) * 2014-04-25 2016-05-03 Seagate Technology Llc Temperature tracking to manage threshold voltages in a memory
US9559665B2 (en) 2015-06-30 2017-01-31 Stmicroelectronics International N.V. Ultra-low voltage temperature threshold detector
CN105677593B (zh) 2016-01-11 2018-09-28 福州瑞芯微电子股份有限公司 芯片存储器写操作时序路径自适应调节方法及装置
JP2017174484A (ja) 2016-03-25 2017-09-28 ルネサスエレクトロニクス株式会社 半導体記憶装置
CN205845518U (zh) 2016-05-10 2016-12-28 北京兆易创新科技股份有限公司 一种非易失性存储器
CN107358976A (zh) 2016-05-10 2017-11-17 北京兆易创新科技股份有限公司 一种非易失性存储器的编程方法及非易失性存储器
KR20180043924A (ko) 2016-10-21 2018-05-02 에스케이하이닉스 주식회사 메모리 장치 및 메모리 컨트롤러를 포함하는 메모리 시스템
CN108109646A (zh) 2016-11-24 2018-06-01 北京兆易创新科技股份有限公司 一种存储单元的编程方法及装置
JP2018116755A (ja) 2017-01-19 2018-07-26 東芝メモリ株式会社 半導体記憶装置
US10090065B1 (en) * 2017-03-14 2018-10-02 International Business Machines Corporation Simultaneous write, read, and command-address-control calibration of an interface within a circuit
CN108447511B (zh) 2017-08-21 2021-03-23 长鑫存储技术有限公司 半导体存储器及其控制方法
WO2019102293A1 (en) 2017-11-24 2019-05-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and dynamic logic circuit
US20200343245A1 (en) 2017-12-06 2020-10-29 Semiconductor Energy Laboratory Co., Ltd. Storage device and electronic device
KR102526637B1 (ko) * 2017-12-27 2023-04-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치
US10957365B2 (en) 2018-08-31 2021-03-23 Micron Technology, Inc. Setting local power domain timeout via temperature sensor systems and methods
US10679714B2 (en) 2018-09-12 2020-06-09 Nxp B.V. ROM cell with transistor body bias control circuit
KR102510497B1 (ko) 2018-09-17 2023-03-16 삼성전자주식회사 누설 전류를 감소시키기 위한 메모리 장치
KR102571616B1 (ko) 2018-12-06 2023-08-29 에스케이하이닉스 주식회사 슈도 극저온 온도 센싱부 및 전압 공급부를 갖는 슈도 극저온용 반도체 소자 및 반도체 스택
CN110159352A (zh) 2019-04-03 2019-08-23 刘江 圆盘式气、液动力机
US11443819B2 (en) 2020-07-24 2022-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device, integrated circuit device and method

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4806801A (en) * 1987-08-27 1989-02-21 American Telephone And Telegraph Company, At&T Bell Laboratories TTL compatible CMOS input buffer having a predetermined threshold voltage and method of designing same
JPH0950325A (ja) * 1995-08-10 1997-02-18 Denso Corp 基準電圧発生回路
JP2012161090A (ja) * 2006-09-25 2012-08-23 Fujitsu Semiconductor Ltd 温度特性補正回路
JP2008270732A (ja) * 2007-03-28 2008-11-06 Renesas Technology Corp 半導体装置
JP2009295246A (ja) * 2008-06-06 2009-12-17 Renesas Technology Corp 半導体記憶装置
CN111009276A (zh) * 2018-10-04 2020-04-14 三星电子株式会社 非易失性存储器器件的感测电路和操作方法

Also Published As

Publication number Publication date
US11984190B2 (en) 2024-05-14
US20220068321A1 (en) 2022-03-03
KR102751914B1 (ko) 2025-01-07
JP2023517217A (ja) 2023-04-24
CN114121073A (zh) 2022-03-01
KR20220164054A (ko) 2022-12-12
EP4089679A4 (en) 2023-08-02
JP7392170B2 (ja) 2023-12-05
WO2022042099A1 (zh) 2022-03-03
EP4089679A1 (en) 2022-11-16

Similar Documents

Publication Publication Date Title
US7593257B2 (en) Memory
US8545095B2 (en) Temperature sensing circuit and semiconductor memory device using the same
US9047927B2 (en) Semiconductor device latching data signal in response to strobe signal and information processing system including the same
US9530470B2 (en) Method and apparatus for pre-charging data lines in a memory cell array
CN114121096B (zh) 存储器的调节方法、调节系统以及半导体器件
CN114121073B (zh) 存储器的调节方法、调节系统以及半导体器件
US8213219B2 (en) Transistor-based memory cell and related operating methods
CN114121072B (zh) 存储器的调节方法、调节系统以及半导体器件
CN114121058B (zh) 存储器的调节方法、调节系统以及半导体器件
US8014216B2 (en) Devices, systems, and methods for a power generator system
KR102787413B1 (ko) 메모리의 조절 방법, 조절 시스템 및 반도체 소자
US11776616B2 (en) DRAM memory device with oxide semiconductor access transistor and method of controlling plate line potential
US10515707B2 (en) Temperature compensation for unselected memory cells and string select switches in NAND flash memory
US8259505B2 (en) Nonvolatile memory device with reduced current consumption
US9343146B2 (en) Apparatuses and methods for low power current mode sense amplification
US20240119973A1 (en) Memory devices performing offset compensating operation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant