CN114097086A - 在真空填充的晶片级壳体中生产热红外传感器阵列的方法 - Google Patents

Abstract

本发明涉及在真空填充的晶片级壳体中生产热红外传感器阵列的方法，所述晶片级壳体具有特别小的尺寸，所述晶片级壳体包括至少两个晶片，该两个晶片为盖晶片(1)和中央晶片(3)，所述中央晶片(3)具有多个灵敏的红外敏感的传感器像素(5)，其分别位于绝热的空腔(11)上方的具有狭缝的薄膜(5”)上。本发明的目的是提供一种使用晶片级封装技术生产高分辨率的单片硅微机械热电堆阵列传感器的方法，其中，所述传感器在非常小的壳体尺寸下，特别是非常小的总厚度下，实现了特别高的空间分辨率和非常高的填充因数，并且可以通过与标准CMOS工艺兼容以经济地生产。这是通过以下方式实现的，即，盖晶片(1)首先通过晶片键合与所提供的包括具有红外敏感像素的传感器像素(5)的中央晶片(3)刚性地机械连接，然后中央晶片(3)从晶片背面减薄以达到指定的厚度。

Description

在真空填充的晶片级壳体中生产热红外传感器阵列的方法

技术领域

本发明涉及一种在晶片级封装中采用单片硅微机械技术在真空填充的晶片级壳体中生产热红外传感器阵列的方法。

背景技术

对于小型的经济型热成像摄像机的红外传感器阵列的应用，重要的是传感器模块具有高的空间分辨率和热分辨率以及最小壳体尺寸。

这尤其适用于所谓的移动应用，例如智能手机等。

这些应用必须在最小的空间内实现良好测量精度和高热分辨率，并且同时具有最小的传感器模块总体尺寸。例如，为了能够在智能手机本身的壳体中容纳由红外阵列传感器模块构建的小型化热成像摄像机，在这种情况下红外阵列传感器模块具有非常小的总高度是特别重要的。为了能够在具有相同观察方向的小型CMOS摄像头旁边的电路板上容纳热成像微型摄像机，传感器阵列的总高度(包括所有光学器件)必须小于2.5-3mm。

为此，仅可以将热(非制冷)传感器设想为红外传感器阵列。这组热传感器包括所谓的微测辐射热计、热电阵列和热电堆阵列(TP阵列)。

为了达到要求的测量精度，热电阵列需要连续调制的机械斩波器，微测辐射热计需要所谓的机械快门，并且除传感器阵列和红外光学器件外，还需要将这些器件(机械斩波器和机械快门)安装在光束路径中。受控的斩波器或快门模块的附加机械尺寸增加了壳体高度，并且使得在智能手机壳体中的安装变得困难。只有热电堆传感器阵列(TP阵列)才能达到所需的测量精度，而无需在光束路径中使用额外的机械斩波器或机械快门。

对于小型化的高分辨率TP阵列，像素尺寸必须很小，这是灵敏的阵列芯片在真空下的气密封装所必要的。由于传统的壳体(例如金属壳体，如TO系列)同样太大，晶片级封装(WLP)仍然是最有前景的改进。这是热电堆阵列芯片真空密封的一种特别经济的形式，其中晶片组件以气密方式封闭，中间的有源元件处在高真空下。

WLP还具有进一步的优势，即所有基于硅的晶片都具有相同的热膨胀系数。这意味着，如果传感器的温度在封装或使用过程中发生变化，则盖/传感器和/或底部晶片之间不会出现额外的应力，因为它们都具有相同的膨胀系数。

由于传感器阵列的单个传感器像素仅提供非常小的电压信号(通常在μV范围内)，因此如果可能，需要在传感器封装本身中对信号进行局部放大。由于高分辨率阵列传感器中的同一传感器芯片上有非常多的像素，因此还需要提供非常多的前置放大器(并行运行)。

红外热电堆传感器阵列早已以各种形式和设计为人所知。以硅微机械制造的热电堆传感器通常由薄膜组成，在薄膜上有以薄膜技术制造的热电偶。在薄膜下方，基底中具有空腔。

热电偶的“热”触点位于薄膜的中心部分，“冷”触点位于用作散热器的硅边缘。在薄膜的中心部分与散热器之间，例如有尽可能长的窄梁(杆)，它们将薄膜的中心部分(吸收区)连接到散热器(像素的硅边缘)并包含一个或多个热电偶。

在长梁的两侧，具有狭缝将梁与中心部分或硅散热器(支撑体)分开。IR辐射的大部分吸收发生在薄膜的中心区域。特别是在具有高空间分辨率的阵列中，像素很小并且孔口(狭缝)非常窄。为了增加传感器的填充因数，可以在薄膜或像素上铺有红外屏蔽(伞状结构)，以便能够通过更大的区域接收更多的红外辐射。

热电偶(在梁上)位于相对靠近硅散热器的位置，因此较大比例的热量可以通过位于散热器之间的气体流走。这会导致信号丢失。为了消除这一点，需要真空密封。

薄膜中的狭缝用于在其下方产生空腔。粘合在薄膜上的晶片用于产生气密密封的闭合件。然而，薄膜下方基底的各向同性蚀刻需要保护附近的电子器件以避免可能的损坏。

US 2008/0128620 A1描述了一种用于在薄膜上的多个热电堆的晶片级封装，在薄膜下方或上方具有用于隔热的腔体，该腔体通常以各向异性(KOH)蚀刻，但也可选地通过DRIE蚀刻。

为了提供具有许多小像素的高分辨率TP阵列，需要许多通道以进行必要的并行信号处理，这由于空间不足而无法实现。

EP 2889 909提出了一种在像素的吸收体区域中设有多个狭缝的解决方案，以便更好地将薄膜下方的硅牺牲层从凹槽向外引导。然而，以这种方式会损失有效的吸收体面积，并且因此信号和测量精度也会损失。

WO 2015004166 A1描述了一种用于降低应力的电子器件的气密密封方法。同样，需要精细的处理来曝光像素，并且在位于像素下方的腔体底部上施加反射金属层是困难的或非常昂贵的。

没有一种解决方案能够产生特别小的且高度灵敏的像素，并且能够在特别小的区域上容纳必要的信号处理通道。

DE 10 2006 122 850提出了WLP中的高分辨率热电堆阵列。该阵列具有三个相互连接的晶片(盖、传感器芯片和底部)。

然而，相互连接的三个晶片的厚度大约相等，即，中央传感器晶片的腔体以体微机械蚀刻，腔体的垂直孔穿过整个晶片，由于要遵守公差，这限制了可实现的像素尺寸。此外，由于没有足够的空间用于所需的并行信号处理通道，因此在传感器晶片上不能容纳很多像素。

US 8519336 B2提出了一种IR检测装置位于反射层之上的配置。此外，算法评估电路位于下方的电路板上。在此，三个硅衬底(晶片)组合在一起。接收器单元由热电堆和硅衬底中的减压密封凹槽组成。反射层在接收器单元下方形成一种凹口。凹口的表面由反射材料组成，例如金或铝。通过这种布置，在接收器单元中最初未检测到的IR辐射被反射并再次聚焦回到接收器单元上，从而重新获得检测的可能性。

具有反射结构的“凹口”具有类似于抛物面反射镜的配置，因此可以将尽可能高比例的红外辐射反射回接收器单元。

必要的电接触部通过所谓的硅通孔(TSV)(即，直通接触部)(其本身是已知的)从上部晶片的背面延伸到中央晶片的正面，穿过“三晶片夹层”中的中央晶片一直到晶片的背面和信号处理单元，最后进一步通过通孔到达底部晶片的背面和焊接触点。因此，WLP中的这种热电堆阵列具有SMD功能。

因此，信号线原则上可以在像素区域外部或像素之间布线，在这种情况下，每个像素的信号处理操作可以在像素下方的底部晶片中进行。

根据当前的现有技术生产的典型TSV需要晶片上的横向尺寸，其大约为晶片厚度的十分之一。因此，对于400-500μm的晶片厚度，典型的通孔尺寸约为40-50μm。

因此，不能产生具有特别小的像素并具有特别高的空间分辨率的阵列，因为仅像素区域中的通孔的尺寸就增加了横向像素尺寸。

然而，这对于作为智能手机中的小型摄像机芯片的阵列来说则难以兼容，因为具有相应焦距的镜头光学器件实际上仍然需要安装在传感器阵列芯片上。

根据现有技术的解决方案都不能生产具有非常多、非常小的像素和特别小的总高度(例如，适合于智能手机等)的高分辨率的红外传感器阵列，并且该红外传感器阵列可以与标准CMOS工艺兼容以直接生产。

红外传感器的灵敏度还取决于通过围绕传感器的气体的热耗散，并且可以通过真空密封封装来增加。在真空密封的壳体中，由于通过气体的热传导导致的信号损失不存在或非常小。然而，为了实现必要的真空密封性，在构造和连接技术方面，常规真空壳体在材料和成本方面是昂贵的。在这种情况下，即使是普通的芯片粘合剂也会因为脱气和泄漏而成为成本和问题因素。由于壳体的各个材料通常不同(底部、帽盖、光学窗口)，它们也具有不同的热膨胀系数，这可能导致机械应力和泄漏。

晶片级的封装和真空密封是经济的，并且可以批量生产。必要的真空密封性是通过用盖晶片和下方的底部晶片封装热电堆传感器晶片来实现的。

热电堆阵列的已知晶片级封装(WLP)的一个缺点是多个单独晶片的组装会导致非常大的总高度。这是因为每个单独的晶片都必须处理并且具有空腔、金属喷镀、滤光层等。对于现代的半导体晶片的尺寸(直径为200mm和300mm)，这需要一定的最小晶片厚度。如果它太薄(例如，只有100-200μm)，在生产过程中，它会在遇到的大多数系统的加工(处理)期间破裂。

目前，典型的晶片厚度为大约400-500μm，并且可以以合理的产量进行批量生产。2个晶片的组件已经具有大约0.8-1mm的厚度，2个复合晶片，以及大约1.2-1.5mm的3个晶片的组件(在已知解决方案中特别优选的体微机械加工变体)。这会阻止实现非常小的总高度(例如，用于智能手机)。

现有技术的第二个缺点是由于热电堆像素过大而导致空间分辨率低。迄今为止，已知的最小热电堆阵列的像素尺寸为90μm。

已知的热红外阵列的解决方案(例如，热电堆阵列)的第三个缺点是具有较大的横向总体尺寸，这同样使得其难以容纳在诸如智能手机的小型移动设备中。传感器阵列芯片通常安装在TO金属外壳或金属密封外壳中，其外部尺寸远大于传感器芯片本身。

发明内容

本发明的目的是提供一种在晶片级封装中采用单片硅微机械技术在真空填充的晶片级壳体中生产热红外传感器阵列的方法，所述方法在最小的壳体尺寸下，特别是非常小的总厚度下，实现了特别高的空间分辨率(因为非常小的像素)和非常高的填充因数，并且可以通过与标准CMOS工艺兼容以经济地生产。

本发明的目的通过独立权利要求的特征实现。本发明的进一步改进体现在相关的从属权利要求中。

根据本发明，该目的通过以下步骤实现：首先分别处理至少两个、优选三个或更多个半导体晶片，例如用于盖晶片的硅或红外透射玻璃，然后进行安装，并且在这种情况下分阶段减薄：

-优选地，盖晶片在下侧设置有尺寸从几十到几百微米的空腔，并且随后在晶片两侧设置有所谓的抗反射层或滤光层。一方面，这些滤光层旨在允许盖晶片在红外范围内具有特别高的透射率，并且旨在能够额外阻挡某些光谱范围，在这些光谱范围内，例如在大气中，会存在透射损失，这导致了远程物体测量中的距离依赖性。

这些滤光层也可能由特殊的亚波长结构组成。

-例如，空腔的深度可以达到盖晶片总厚度的大约一半，因为这也增加了晶片对于IR辐射的透射。然而，剩余厚度不应变得太小，以便晶片组件保持机械稳定。

中央晶片或具有传感器像素的晶片设有本身已知的功能层。例如，这些包括多个不同导电性的多晶硅层或非晶硅层、吸收体结构(优选为所谓的伞状部)和用于信号处理的CMOS结构。表面侧的所有步骤(例如，在薄膜中引入之后的狭缝以与硅衬底隔热)都需要在连接之前进行。

根据本发明，中央传感器晶片在减薄之后具有小于200-300μm，优选小于50-100μm的较小的剩余厚度。与先前已知的热电堆阵列的解决方案相比，这具有两个优点。

一方面，可以处理比先前已知的小得多的热电堆像素，因为在DRIE蚀刻工艺(用于热分离和作为冷触点的散热器)之后保留的像素的硅边缘可以减少到几微米。

另一方面，与使用例如大约400-500μm厚的标准晶片厚度相比，从热电堆晶片(或底部晶片)的正面到背面的电气直通接触部也可以产生更小的横向尺寸。

在当前的现有技术中，通常可实现的TSV横向尺寸约为晶片厚度的十分之一。因此，对于400μm的晶片厚度，典型的通孔尺寸约为40μm。然而，如果晶片减薄到30μm，那么通孔的尺寸将例如只有大约3μm。在进一步的实施例中，即使热电堆像素尺寸特别小，每个像素仍可因此连接到背面。

制备电接触部以用于进一步地外部处理来自阵列像素的传感器信号，包括：

具有传感器像素和部分信号处理的电子器件的中央晶片通过中央晶片中准备好的焊盘和后续的线桥直接引出外部，或者

信号处理例如通过非常小的通孔(所谓的硅通孔，TSV)馈通到底部晶片。进一步的信号处理(ROIC)可以容纳在底部晶片上。那里的空间比中央晶片上的热电堆阵列旁边的空间要大。

在最大的情况下，甚至每个像素都单独连通到底部晶片。这由于特别薄的中央晶片而成为可能，使得在像素的角部中形成非常小且特别精确的直通接触部，因此进一步增加了阵列的封装密度。

除了例如前置放大器和模拟/数字转换器等信号处理之外，包括图像评估在内的大部分数字信号处理可以以处理器的形式容纳在下层底部晶圆(ROIC)上。

为了将信号进一步向下传送到载体衬底，底部晶片中可能存在更多的通孔/直通接触部，以便能够将信号直接向下馈送到合适的接触部(例如，焊料凸块)上。

因此，与四方扁平无引线封装(QFN封装)的热焊盘对齐也可能有用，从而消散在ASIC中无意产生的热量。

在盖晶片中，具有通过合适的方法(例如，湿蚀刻或DRIE)产生的凹陷，出于机械稳定性的原因，凹陷的深度应不超过盖晶片厚度的50％。

在一种变体中，底部晶圆(ROIC)也可以大幅减薄至小于0.2-0.3mm，使得三个晶圆的整体堆叠变得尽可能薄，以便适应智能手机等移动设备。

附图说明

下面将参照示例性实施例更详细地解释本发明。在附图的相关图中：

图1：示出了真空晶片级封装中根据本发明的非常薄的红外传感器阵列的基本结构的剖视图；

图2：示出了在进行晶片级封装的组装之前，作为独立晶片的盖晶片、传感器晶片和底部晶片的制备；

图3：示出了在晶片级封装中形成根据本发明的薄晶片组件的各个晶片的各个组装步骤，其中空腔从传感器晶片中的像素下方的背面蚀刻出；

图4：示出了WLP中非常薄的热阵列芯片的一种配置，其中该芯片无需直通接触部(TSV)；

图5：示出了WLP中非常薄的热阵列芯片的一种配置，其中在传感器晶片的正面蚀刻出空腔；

图6：示出了仅具有两个晶片的晶片级壳体中非常薄的热电堆阵列的特别简化配置；

图7：示出了用于可表面贴装的壳体(SMD壳体)的非常薄的热阵列的配置；

图8：示出了具有附加的底部晶片的热电堆阵列的进一步配置，其中附加的底部晶片包含进一步的信号或图像处理组件；以及

图9：示出了热电堆晶片的倒转安装的非常薄的红外阵列的一种配置。

具体实施方式

应当理解，图1至图9中仅分别表示了各种晶片的细节，事实上，这些晶片的面积要大得多，并且分别包含多个彼此相邻的所描述的结构，这些结构在制造后通过分割成单独的热红外传感器阵列而单片化。

图1示出了在各自的晶片安装之后但在单片化之前的真空晶片级封装中非常薄的红外传感器阵列的基本结构，其具有上部盖晶片1、减薄的中央晶片3和底部晶片4。在盖晶片1中，分别在一组传感器像素5上方具有腔体10。

根据图1，红外传感器阵列包括具有多个传感器像素5、窄条带5'和腔体10的多组红外传感器阵列，其中多个传感器像素5彼此相邻或以四个或更多个为一组规则排布，中央晶片3上的窄条带5'保持空置，使得组之间没有传感器像素5，以及腔体10分别位于盖晶片1中的每组传感器像素5上方。各个腔体10由杆1'彼此隔开，杆1'分别支撑在条带5'上并机械稳定盖晶片1。

例如，四组传感器像素5可以以分布式的方式在中央晶片3上的分区中区域地布置，使得条带5'以十字形相交。然后，可以相应地设置盖晶片1中的腔体10，使得杆1'同样以十字形相交并且支撑在中央晶片3的条带5'上。

可在中央晶片3上制造生产的传感器像素5或相应组的最大数量仅受传感器像素5的尺寸和晶片的横向尺寸的限制。

具有滤光层2的盖晶片1是最厚的，并且与支撑在条带5'上的杆1'一起，将其稳定性赋予待提供的晶片组件。中央晶片3包括多个热传感器像素5和在每个传感器像素5下方的中央晶片3中的空腔11，传感器像素5和空腔11分别由连接到周围的中央晶片3的膜5”界定。在每个膜5”上，具有伞状部7的形式的IR辐射吸收体(图2)。空腔11由中央晶片3中基本垂直的壁横向界定，并且在根据附图的顶部上，空腔11由膜界定。

为避免重复，这些解释原则上也适用于进一步描述的实施例。

底部晶片4在每组传感器像素5的下方设置有引入的吸气剂14，在相应的安装之后，底部晶片4通常已经大大减薄到厚度小于50-100μm。在闭合期间，传感器像素5具有以绝热方式围绕其自身的腔体10和空腔11，所述传感器像素5在真空环境下气密地密封。如有必要，通过点燃吸气剂14来抑制脱气对稳定真空的影响。

为了传输由像素5产生的电信号，在盖晶片1外部的边缘区域中的底部晶片4上存在用于线桥17的接触焊盘15。

图2示出了制备用于晶片级封装(WLP)的三个部分晶片(盖晶片1、中央晶片3、底部晶片4)的方法。

在第一步中，双面抛光硅晶片(图2a)，之后，如上所述的盖晶片1设有腔体10(图2b)，随后在盖晶片两侧涂上抗反射层或滤光层2(图2c)。这些滤光层2也可以应用在光学透镜上，该光学透镜可以位于腔体10之上。然而，单个透镜的成本支出明显高于晶片组件中的滤光片的成本。

在中央晶片3(传感器晶片)上，产生传感器像素5(图2d)并且优选地设有附加的三维吸收体结构，即膜5”上的伞状部7(图2e)，并且为了增加传感器像素5上的填充因数，伞状部7区域性地延伸超出位于下方的膜5”的尺寸而不接触相邻的伞状部5”。

另外的CMOS结构8集成在底部晶片4的上侧(图2f)，并且对于每个芯片(即，对于每组传感器像素5)，在底部晶片4中创建至少一个空腔13用于引入吸气剂14(图3g)。由于CMOS结构8的制造是众所周知的，这里不再详细讨论。

CMOS结构8包括CMOS评估电路和可选的用于信号处理以及图像处理器的其他电路。EEPROM的集成也是特别有利的，从而随后将各个传感器像素5的测量值和校准值存储在红外传感器阵列本身中。此外，中央晶片3优选地设置有从具有电端子的CMOS侧到晶片下侧的直通接触部6(图7)。

在后面的像素区域下方的位置处，优选地通过常规硅湿法蚀刻或干法蚀刻步骤在底部晶片4中或在每组传感器像素5下方形成空腔13，并且将吸气剂14沉积在空腔中以便能够产生长期稳定的真空。该区域可能很小并且位于像素下方和旁边，但必须通过在膜5”中蚀刻的一个或多个孔连接到中央晶片3的正面。

图3示出了在第一实施例中组装三个单独的晶片以形成完整的晶片堆叠，其中通过三个单独的晶片的组装步骤在晶片级封装中形成薄晶片组件，并且空腔11从传感器像素5下方的中央晶片3的背面蚀刻。

盖晶片1和中央热电堆晶片(即，中央晶片3)(图3a)，例如通过晶片键合或粘合剂键合以结合形成固定组件(图3c)。随后从背面或下侧减薄传感器晶片3(图3d)，并且对传感器晶片3进行深度蚀刻的步骤(图3e)，从而分别在每个像素5下方产生空腔11，以及在中央晶片3上对准和安装底部晶片4(图3f)。最后，底部晶片4(图g)的减薄也是从背面进行的，以及通过线桥17或替代地通过传感器像素5之间的直通接触部6(图7)的布线支撑完成夹层布置的电接触(图3h)。

尽管其他的热传感器方法，例如热电或热辐射传感器像素也是可能的，但是下面将参考热电堆像素的示例来描述传感器原理，其设计基本上是已知的。

为了完整起见，然而，应该提到的是，与图1相反，膜5”上的伞状部7通过窄梁11'悬挂在空腔11上，如图9g所示，用于绝热的狭缝11”形成于在梁11'和膜5”之间以及在梁11'和横向围绕空腔11的中央晶片3的边缘之间。在热电堆像素处，耐高温结构在梁11'上延伸，耐高温结构“热”触点位于膜5”上，而其“冷”触点位于围绕空腔11的边缘上并用作散热器。

还应该提到的是，这种特殊的变体是通过倒转的底部晶片4与热电堆晶片连接在一起而获得的，其中膜5”的下侧施加了倒转的晶片组件(图9f、图9g)。

在组装过程中，在第一主要步骤中，具有腔体10和所施加的滤光层2的盖晶片1相对于中央晶片3对齐(图3b)，使得灵敏的传感器像素5可以与位于其上的相应吸收体层(例如膜5”上的伞状部7)一起凸出到盖晶片的腔体10中。

例如，通过合适的红外显微镜，三个晶片的对齐可以通过盖晶片1中的干蚀刻或湿蚀刻结构进行。

两个晶片(盖晶片1和中央晶片3)以机械方式牢固且气密地相互连接(图3c)。这通过本身已知的共晶晶片键合方法(例如阳极键合、焊接或熔合玻璃料、粘合剂键合或焊接)来完成。虽然玻璃料法是优选的(因为这是众所周知的)，但是共晶键合法，特别是使用固液相互扩散的SLID法也非常具有优势。键合温度有时明显低于400℃，因此完全兼容CMOS。当然，必须根据所需的CMOS兼容性谨慎地选择材料。

在两个晶片之间的界面上键合期间形成液态共晶。在冷却过程中，然后在晶片之间形成材料键合。由于这种材料键合，除了非常好的气密性外，所生产的堆叠的稳定性也非常高，这有利于后续的工艺步骤。

随后，参见图3d，减薄中央晶片3的背面(例如，通过如研磨和抛光的机械方法)。中央晶片3或具有传感器像素5的晶片的剩余厚度应不超过200-300μm，优选地是小于20-50μm，然后膜5”从传感器像素5下部的背面例如通过干蚀刻(DRIE)被蚀刻掉，从而形成绝热的空腔11(参见图3e)。在这种情况下，直通接触部6(所谓的通孔6，例如，参见图5、7或8)也可以从中央晶片3贯通到底部晶片4形成，底部晶片4具有CMOS信号处理8的另外的模块。同样，对于直通接触部6，发现它们可以以明显更小的横向尺寸并且更精确地通过大大减薄的中央晶片或晶片3制造。

在本发明的背景下，在DRIE蚀刻工艺和制造直通接触部6之前进行减薄具有几个重要的功能：

-通常为400-500μm的中央晶片3的厚度可以减小到优选为小于20-50μm的非常小的衬底厚度，从而减小了整体结构的厚度。

-中央晶片3的非常薄的残留衬底可以通过DRIE蚀刻更精确地蚀刻，因为随着晶片厚度的减小，蚀刻过程中的公差(所谓的倾斜)自然对用于蚀刻的蚀刻掩模的转移精度没有影响或只有很小的影响。通过DRIE，以非常高的精度将蚀刻掩模转移到面向上部的盖晶片1的一侧上，使得非常小的像素结构成为可能。

-由于非常薄的中央晶片3，可以非常显着地减小直通接触部6的横向尺寸。

-由于这种较小的蚀刻深度，DRIE蚀刻工艺(通常主要作为单晶片工艺进行)可能更快，因此更经济。

在下一组装步骤中，正面具有CMOS电路8的底部晶片4和用于吸气剂14的腔体13在正面与已彼此组装的两个上部晶片(盖晶片1和中央晶片3)对齐(图3f)，并且通过晶片键合牢固地机械连接。该底部晶片4随后也在主体侧(背面)上减薄(图3g)，并且可能需要的或存在的电直通接触部6(所谓的硅通孔TSV)6形成和与底部晶片4接触。

为了达到尽可能高的温度分辨率，中央晶片3应该气密地密封在真空环境中。这可能已经在普通的晶片级封装中完成。

虽然不一定需要额外的吸气剂，但是已经发现引入的吸气剂14优选地在晶片键合期间或之后通过热激发(“加热”)激活，这有助于保持长期稳定的真空。电激活的吸气剂14也是可能的，并且为此必须将相应的供电线引入底部晶片4中。

吸气剂原则上也可以容纳在盖晶片1中(参见图6a)或在靠近传感器像素5的中央晶片3的边缘处。由于中央晶片3在功能上必须有孔(穿过膜5”中的狭缝11”和衬底中的孔)，然而，最高效和最优选的方法是在传感器像素5下方的底部晶片4中容纳吸气剂14。这是因为中央晶片3中的狭缝11”和孔的布置容易允许从上侧到下侧的气体交换。

在最后一步中，在单片化成单独的独立阵列芯片之后，由连接并减薄的三个晶片组成的夹层安装在布线支撑上(在图3h中未示出)并通过例如引线键合桥17进行电接触(图3h)。这种布线支撑可以是电路板(PCB，例如手机中的电路板)、金属壳体或底部非常薄的所谓QFN壳体。

以此方式，根据本发明的单块晶片的整体组件的厚度不会比单块晶片的厚度大很多。这是因为，作为具有例如仅500μm厚度的整体组件，它可以容易地处理(加工、测量和运输)并且可以分成单独的芯片。

如图4所示，热电堆阵列的一种特别易于生产的配置完全没有TSV(通孔)。

如图3a-3d所示，相应地执行前四个步骤。这里，为了简洁起见，该方法结合在图4a和图4b中。

接着是背面蚀刻步骤(图4c)，在此期间形成空腔11，而不形成直通接触部，该空腔11用于为传感器像素5的位于空腔上方的膜提供隔热。底部晶片4设有用于吸气剂14的腔体13，并且引入吸气剂14(图4d)，并且底部晶片4连接到已经彼此安装并且减薄的上部的两个晶片(图4e)。在具有传感器像素5和CMOS信号处理8的中央晶片3的上侧，常规的焊盘15施加在每个芯片的外边缘。

例如，在使用薄锯片将组件分离成单个芯片之前，通过使用较宽的锯片从上方锯切到晶片组件中，将这些芯片暴露出来。在焊盘15暴露之后并且在晶片堆叠的单片化之前，热电堆阵列即使仍然在晶片组件中也可以用常规的自动晶片采样器来测试它们的功能。

在最后一步(图4f)中，由三个部分晶片组成的单片化热电堆传感器阵列芯片通过常规的引线键合方法使用线桥17电连接到外部模块。通过这些线桥17和简单的粘合剂或焊接连接，整个阵列芯片可以安装在例如电路板上的载芯片板、陶瓷或金属壳体中，或者特别优选地安装在底部非常薄的所谓的QFN封装中，从而保持扁平壳体的优势。

用于具有特别小的传感器像素5的热传感器的非常薄的晶片级封装的基本原理也可以配置为用于变体，在该变体中，用于传感器像素5的热绝缘的腔体10和空腔11不通过中央晶片从下方蚀刻，而是通过本身已知的牺牲层技术从上方引入(所谓的表面微加工)。

这种变体在图5中示出，在该变体中描述了具有三个晶片的真空晶片级封装(WLP)中的高分辨率热传感器的配置，以及用于传感器像素5的热绝缘的空腔16通过已知的牺牲层技术从中央晶片3的上方蚀刻出。

在具有热敏传感器像素5的中央晶片3中的每个传感器像素5的下方，通过膜5”中的狭缝11”使用本身已知的牺牲层技术在中央晶片3中产生空腔16(图5b)。这可以例如使用本身已知的牺牲层(例如多孔硅)或作为SOI技术中的氧化物来完成，或者通过各向异性湿蚀刻传感器像素5的膜下方的块状硅来完成。分离的材料通过膜5”中的狭缝11”向外引出。

在每个传感器像素5下方产生的空腔16确保具有传感器像素5的红外敏感功能层的开缝膜5”与硅衬底(中央晶片3)热绝缘，并且允许后续的真空环境下的高传感器信号。

如果特别使用各向异性蚀刻的方法，那么对于非常小的像素(例如小于50μm)，也存在仅几十微米的较浅的蚀刻深度，从而可以相应地大大减薄中央晶片3，而空腔16没有被向外蚀刻到穿过中央晶片3的下侧，这将防止真空密封。

在安装过程中，中央晶片3(图5b)通过晶片键合(图5c)以等效的方式牢固地连接到盖晶片1(图5a)，随后减薄到较小的厚度(图5d)。如在图3中先前的示例性实施例中一样，在中央晶片3的正面和背面之间提供电直通接触部6(TSV)，并且传感器像素5或第一阶段的信号处理通道8集成在中央晶片3上(图5e)。此外，至少一个孔应该优选地蚀刻穿过中央晶片(未示出)，或者一个或多个空腔16应该各向异性地蚀刻以穿过整个晶片，或者晶片应该减薄到暴露空腔16的程度，从而底部晶片4的腔体13中的吸气剂14(图5f)可以确保传感器像素5下方和上方的腔体10和空腔16中的稳定真空。

原则上，吸气剂也可以沉积在具有滤光层的盖晶片的腔体10中(参见图6a)，尽管底部晶片4中有更多的空间，并且在吸气剂14激活期间，对传感器像素5和滤光层的干扰效应也更少。

具有另外的CMOS信号处理组件8的底部晶片4通过常规的晶片键合机械牢固且气密地连接到盖晶片1(图5g)，并且底部晶片4减薄到很小的厚度使得该WLP的三重组件也可以非常薄(小于0.5mm到小于1.0mm)。

作为特殊的形式(与组件中具有三个或更多晶片的所有其他解决方案不同)，热电堆阵列还有一种特别简单的配置，该热电堆阵列具有从上方蚀刻的空腔16(如图6所示)。

图6示出了真空晶片级封装中高分辨率热传感器的配置，该配置只有两个晶片，即盖晶圆1和中央晶片3，其中用于传感器像素5的热绝缘的空腔16通过已知的牺牲层技术从中央晶片3上方蚀刻出。

第一步是以与根据图5的变体等效的方式进行的。然而，与图5中的解决方案相比，图6中所示的配置不需要任何直通接触部6或底部晶片4。

在这种情况下，必须在盖晶片1的腔体10的最外边缘上以尽可能远的间距设置吸气剂14，该最外边缘靠近与传感器像素5相对的滤光层2(图6a)，使得传感器阵列的视角不受限制。

在盖晶片1和具有传感器像素5下方的空腔16的中央晶片3进行晶片到晶片的键合之后，具有像素5的(中央)晶片3在组件中变薄(图6b)，并且通过芯片边缘处的焊盘15和接触桥17(图6c)，电接触部被馈送到阵列芯片外部的电子器件。应当理解，为此可能需要多个具有线桥17的焊盘15。

尽管根据本发明的这种双晶片的解决方案看起来非常简单，但与具有三个或更多晶片的根据本发明的所有其他解决方案相比，需要指出某些缺点：

-集成密度明显低于之前的解决方案，因为没有信号处理可以“转移”到底部晶片，底部晶片在此处不存在，并且吸气剂14必须容纳在盖晶片1的腔体10中的滤光层2的旁边。

-虽然在(中央)晶片3减薄之后，阵列的最终厚度可能非常小(图6中的解决方案实现了这个目标)，但是(中央)晶片3的横向尺寸必须更大，使得在晶片3上容纳整个像素侧的信号处理。这增加了阵列芯片的外部尺寸，或者在具有相同尺寸的芯片上可以容纳更少的传感器像素5。

-由于集成度较低，而总尺寸相同，因此与前述解决方案相比，温度分辨率和/或空间分辨率(最小像素尺寸)存在损失。

在该变体中，需要中央晶片3的厚度减薄得更少，或者留下与盖晶片1的腔体10相似的厚度。由于内部的真空，这在盖晶片1和中央晶片3的芯片的弯曲方面具有更少的问题。

在另一个实施例中，由三个晶片组成的特别平坦的“夹层”可以以“可表面贴装”(可SMD)的方式配置(参见图7)。

在这种情况下，中央晶片3和底部晶片4中的传感器芯片都必须配备本身已知的直通接触部6、18(TSV通孔)(图7a)。

在当前的现有技术中，这种直通接触部6、18可以具有几微米的横向尺寸。非常薄的晶片是实现此目的的先决条件。以此方式，它们既可以容纳在各个传感器像素5的角区域中(这可能导致整个像素侧的信号处理8重新定位到底部晶片4中)和靠近像素场(焦平面)的中央晶片3的边缘区域中，以便将信号处理8的一部分放入底部晶片4中。

直通接触部6分别以接触焊盘(未单独示出)终止，从而在安装后允许直通接触部18(电接触部)在两个晶片之间穿过的底部晶片4。

底部晶片4的背面接收焊料凸块9，在减薄之后，焊料凸块9放置在减薄的底部晶片4的直通接触部18上(图7b)。

为了实现表面贴装性，底部晶片4包括：

-直通接触部18(TSV)，其具有特别小的直径并且从CMOS结构8的表面延伸到中央晶片3和底部晶片4的下侧，用于接口的触点从直通接触部18向外馈送到其他信号处理的外部模块，或馈送到电压供应处；

-焊料凸块9，其设置在直通接触部18的下端上，以便将传感器芯片(中央晶片3)机械地和电气地连接到下面的布线支撑(例如电路板，其未示出)。

但是，在安装三个晶片的过程中，应注意一些细节：

例如，晶片必须相对于彼此非常准确地定向，这可以例如通过在盖晶片1中使用干蚀刻技术(DRIE)或类似的蚀刻方法来蚀刻的孔实现，使得可以比较对准标记。红外线对准方法也适用于此，因为硅晶片对于红外辐射是透明的。

在上部的盖晶片1(过滤晶片)的角部中的对准孔或多个非对称的孔或凹口可有助于在SMD工艺期间晶片堆叠的精确的、定位的安装。

在一个特定实施例中，通到下面的底部晶片4的直通接触部6在每个传感器像素5的角部中引入到中央晶片3中，在该底部晶片4上进行CMOS信号处理。

在另一特定实施例中，另一底部晶片19(CMOS晶片)可以安装在底部晶片4下方，该底部晶片19具有传感器侧(模拟/数字)信号处理(参见图8)。该附加底部晶片19可以包含另外的图像处理功能，例如图像处理器、大数据存储器或其他数字计算单元。在相同的外部尺寸(长度/宽度)和仅厚度稍大的情况下，传感器芯片因此可以具有更多的图像处理功能。

为此，如上所述，在晶片堆叠中预先安装有原来的底部晶片4(图8a)并减薄。然而，在接触形成之后，焊料凸块没有施加在底部晶片4上，而是仅允许施加在接触焊盘20上，该接触焊盘20在之后电连接到附加的底部晶片19(图8b)。具有附加的信号处理部件22(例如，图像处理器或相对较大的数字图像存储器)的附加的底部晶片19随后与上部晶片对准，在第二底部晶片19中形成与底部晶片4匹配的直通接触部21，并且制备用于晶片堆叠的整个模块的最终电接触的相应通孔，该通孔通过在相互连接部21的下端处的接触凸块9'完成最终电接触(图8e)。

上部晶片和附加的底部晶片19通过常规的晶片键合方法牢固地机械连接到底部晶片4，并且在彼此叠置的晶片侧之间形成接触(电气相互连接部)(图8d)。

在最后的方法步骤中，附加的底部晶片19变薄并且随后形成用于SMD安装的接触凸块9(例如焊锡、导电粘合剂等)(参见图8e)。

减薄后，由此形成的四重晶片堆叠的总厚度可能小于0.5mm到小于1mm，因为盖晶片1(过滤晶片)仍然是最厚的，只要晶片堆叠整体具有足够的机械稳定性用于晶片处理，排列在下面的三个晶片可以在组件中分别减薄到小于100μm。

图9示出了晶片级封装中热电堆阵列的进一步配置，其也无需TSV。然而，与图4不同(图4也不具有TSV)，但是，由于倒转安装，通过中央晶片3的相应接触焊盘25和底部晶片4的接触焊盘24的直接电接触是可能的(图9a、图9g)，这些接触焊盘具有集成的高级图像处理。因此，甚至可以将评估电子器件完全集成在底部晶片4上，并为更多传感器像素5腾出空间。因此，像素密度可以增加得更多。

图9示出了晶片级封装中的热电堆阵列，其具有倒转的、非常薄的中央晶片3，而不具有通孔(直通接触部)(图9a-f)，图9g示出了具有在膜5”上的伞状部7的放大的单个单元。

这是一种特别经济的变体。底部晶片4的正面位于中央晶片3的正面上。两个正面相对于彼此定向，两个正面具有相应接触焊盘和焊膏等或具有提供电接触的装置(未示出)。然后，将底部晶片4上的接触焊盘24直接对齐到中心晶片3的接触焊盘25上(图9a)。两个晶片随后通过常规晶片键合方法彼此牢固地机械连接，随后中央晶片3被大幅减薄，理想情况下中央晶片3小于15μm(图9b)。

像素的空腔11随后通过DRIE制成，并且三维吸收体结构，即伞状部7，被引入空腔11中(图9c)。盖晶片1变薄并且插入空腔和滤光层(图9d)。盖晶片1于是通过常规晶片键合方法牢固地机械连接到由底部晶片4和中央晶片3组成的晶片组件(图9e)。

由三个晶片组成的整个晶片组件随后被倒转，使得现在底部晶片4在下面(图9f)。现在可以将芯片放置并粘合在合适的衬底上，并通过引线键合桥17电连接到下面的衬底(未示出)。

为了将芯片施加到诸如印刷电路板(PCB)等的下层衬底上，也可以应用如先前实施例中提到的焊料凸块。引线键合桥17在这种情况下是多余的。由于这种方法，因为底部晶片和中央晶片(4，3)上的CMOS电子器件通过相应的接触焊盘24、25直接接触，所以不需要直通接触部。

为了说明，图9g示出了像素区域的细节。传感器像素5的伞状部7位于空腔11中的膜5”上(与之前的实施例相反)。底部晶片4的接触焊盘24电连接到中央晶片25的接触焊盘25。信号处理8(CMOS处理)位于底部晶片4上。

为了完整起见，应该提到的是，原则上还可以将更多的薄晶片添加到晶片堆叠中。节电的半导体技术，特别是用于下部晶片上的信号处理电路和微处理器电路是可取的，使得整体功率损失不会对热敏感晶片的所谓热冲击问题产生任何显着影响。晶片堆叠中过多的功率损耗会导致开机后的长时间瞬态过程并导致测量错误。

图3-9中描述的示例性实施例具有从正面或背面蚀刻的腔体11、16，其用于在QFN封装中通过COB技术中的引线键合安装或通过SMD自动安装，以及某些实施例还使用具有附加的信号处理部件的另外的底部晶片19，而这些实施例当然可以以任何期望的方式彼此组合。

通过所描述的所有实施例，实现了构建特别扁平的、真空密封的和机械稳定的热电堆阵列的目的。

此外，除了图4和图6中的简化变体，示例性实施例与现有技术相比具有两个显着优点：

-一方面，中心晶片3的几乎整个区域都可以用于传感器像素5本身，而同样需要的相当大的区域信号处理通道8布置在下方的底部晶片4上。因此，实现了传感器夹层的最小尺寸，这反过来又是所谓的“移动设备”(例如，智能手机)中的小型红外摄像头模块的优势，这些模块实现了特别高的集成度或高封装密度。

-另一方面，具有传感器像素5的中央晶片3可以用特别适合热电堆结构的技术生产，而底部晶片(或另外的底部晶片)4、19可以用“混合信号”CMOS技术生产，该技术不需要集成特殊的热电堆结构或不必要考虑它们。

根据图9，由于倒转安装，甚至可以在下方的底部晶片19上容纳整个信号处理。

特别高分辨率(空间和热)热电堆阵列的第二个目的是通过根据本发明的三个措施实现的：

-中央晶片3，特别是在从晶片背面蚀刻空腔11的方案中(即根据图3、4、7和8、9)，在减薄到如此小的剩余厚度后，从而有可能构建比先前已知的更小的热电堆像素，即在DRIE蚀刻后保留的围绕空腔11的传感器像素5的硅边缘(用于热分离并作为散热片用于冷触点)可以减少到几微米。因此，剩余的膜尺寸相对于像素尺寸更大，即更小的像素成为可能(例如，小于25-50μm)。

-信号电子器件(ROIC)优选地通过非常小的直通接触部6(具有较小的直径)容纳在底部晶片4、19上。那里的空间比中央晶片3上的热电堆阵列旁边的空间要大。在理想情况下，几乎整个芯片区域都可以用于焦平面阵列(图9)。

-如果底部晶片4(或如图5、7和8中的另一个底部晶片19)可以与信号处理通道(SPC)的几乎整个芯片区域一起使用，那么在高分辨率阵列中，必须共享信号处理通道的传感器像素5则更少，或者可为单个前置放大器保留更多的区域。并行运行的SPC数量越多，噪声带宽就越小，而前置放大器的噪声也随着面积的扩大而降低。这两种措施都降低了噪声并提高了像素的噪声限制温度分辨率(NETD)。

该功能将参考具有热电堆像素的热阵列传感器进行简要解释。原则上，以下内容也相应地适用于其他热传感器原理，例如热电传感器或微测辐射热计。

热电堆结构以已知方式集成在硅芯片上，该硅芯片在晶片(具有传感器像素5的中央晶片3)上制造。热电堆阵列包含大量单独的传感器像素5，它们通常以矩阵形式排列成行和列。

在实际的CMOS工艺之后，通过特殊的CMOS兼容的微系统技术方法进行传感器像素5的生产，传感器像素5例如位于诸如二氧化硅、氮化硅、碳化硅或其组合的薄介电层上。

在中央晶片3的CMOS工艺之后，进行MEMS工艺。在MEMS工艺的第一阶段(仍然在安装盖晶圆1之前)，热电偶上方的钝化层变薄，并且用于梁11'隔热的后面的狭缝11”从晶片上侧引入，直至硅体边界。这通常通过所谓的干蚀刻或类似的各向异性方法进行。

膜5”的中心部分配备有红外吸收层(图2d)。为此，优选地生产三维伞状部7(屏蔽结构)以便赋予传感器像素5(图2e)特别高的填充因数。额外的吸收层可以应用在伞状部7上以进一步增加红外灵敏度。

仅在安装盖晶片1和中央晶片之后，才通过已知的晶片键合方法执行进一步的MEMS步骤(图3a-c)。

在所有变体中都对热电堆传感器像素5(图3e)下方的空腔11进行蚀刻，其中像素下方的理想背面蚀刻的空腔11仅在中央晶片3或具有传感器像素5的晶片之后进行，并且在晶片组件中，盖晶片1减薄到较小的厚度，从而提高蚀刻准确的精度。然而，原则上，如果晶片制造厂的特定CMOS兼容性要求允许并确保可靠的晶片处理，则在另一点蚀刻也是可能的。

在中央热电堆晶片3变薄后(图3d)，根据本发明，通过DRIE干法蚀刻将空腔11从背面(图3e)引入已经大幅变薄的中央晶片3(通常小于50-100μm)。

在第二MEMS阶段之后，自支撑薄膜5”由上述介电层和用于杆(梁11')的绝缘狭缝11”形成在中央晶片3的正面上，自支撑薄膜5”除了随后用于灵敏的IR像素的热绝缘之外，还允许气体交换(传感器像素上侧和下侧之间的真空)和吸气剂的有效作用(例如图3f和图3g)，如前所述。

热触点和热电元件位于热电堆传感器像素5中心的薄膜5”上。在膜5”的中心部分的热接触区和硅散热器之间，热电偶承载在梁11'(窄连接元件)上，梁11'通过薄膜5”中的狭缝11”与薄膜5”的中心部分和硅散热器(围绕空腔11的硅材料)热绝缘，并且因此减少了从膜5”上的热接触点到硅散热器的热传输。

可以为热电偶应用具有高塞贝克系数的半导体材料。多晶硅、非晶硅层、SiGe层以及具有高热电系数的特殊注入层(例如，铋或锑及其化合物)都是可能的。

如同位于下方的所有其他晶片，盖晶片1优选地由硅构成，因为所有晶片随后具有相同的热膨胀系数，尽管原则上其他材料，例如玻璃基板或其他有机和无机材料，也可以满足所需的光学特性(例如Ge或所谓的硫属元素化物)。

底部晶片4、19优选地由硅制成，尽管它也可能由其他材料(例如玻璃)组成，但缺点是集成度较低，原因在于没有信号处理功能或信号处理功能比硅晶片少得多。底部晶片4、19也可以由有机材料组成并且例如包含有机电子器件，以简化在柔性支撑件上的使用，如在可折叠的智能手机中使用。

在单个晶片的制造和安装中本身已知的工艺和布置，在此特意仅非常简要地讨论，因为它们是已知的。

真空填充的晶片级壳体应理解为抽真空的晶片级壳体，或者理解为其中存在真空的晶片级壳体。

附图标记列表

1 上部的盖晶片

1' 杆

2 滤光层

3 中央晶片

4 底部晶片

5 传感器像素

5' 条带

5” 膜

6 直通接触部

7 伞状部(辐射收集器)

8 CMOS信号处理通道

9 接触凸块

9' 接触凸块

10 滤光晶片中的腔体

11 空腔

11' 梁

11” 狭缝

12 具有伞状部的像素

13 空腔

14 吸气剂

15 焊盘

16 空腔

17 线桥

18 直通接触部

19 附加的底部晶片

20 接触焊盘

21 接触焊盘

22 信号处理

23 接触焊盘

24 接触焊盘

25 接触焊盘。

Claims (17)

1.在真空填充的晶片级壳体中生产热红外传感器阵列的方法，所述晶片级壳体具有特别小的尺寸，所述晶片级壳体包括至少两个晶片，所述两个晶片为盖晶片(1)和中央晶片(3)，所述中央晶片(3)具有多个灵敏的红外敏感的传感器像素(5)，其分别位于绝热的空腔(11)上方的具有狭缝的薄膜(5”)上，其特征在于，首先在盖晶片(1)的内侧设置至少一个腔体(10)，并通过晶片键合与制备的具有红外敏感的像素(5)的中央晶片(3)牢固地机械连接，并且随后将中央晶片(3)从晶片的背面减薄至预定厚度。

2.根据权利要求1所述的方法，其特征在于，在中央晶片(3)已经减薄到预定厚度之后，绝热的空腔(11)从正面穿过薄膜(5”)中的狭缝(11”)进入中央晶片(3)地蚀刻在每个红外敏感的传感器像素(5)的具有狭缝的薄膜(5”)下方。

3.根据权利要求1所述的方法，其特征在于，在中央晶片(3)已经减薄到预定厚度之后，绝热的空腔(11)从背面进入中央晶片(3)地蚀刻在每个红外敏感的传感器像素(5)的薄膜(5”)下方。

4.根据权利要求1-3中任一项所述的方法，其特征在于，在晶片键合之后，将中央晶片(3)的厚度减薄至小于200-300μm，优选小于50-100μm。

5.根据前述权利要求中任一项所述的方法，其特征在于，除传感器像素(5)之外，传感器像素的信号预处理的至少一部分集成在中央晶片(3)上。

6.根据前述权利要求中任一项所述的方法，其特征在于，在中央晶片(3)减薄之后，具有特别小的横向尺寸的直通接触部(6)从中央晶片(3)的正面引入，直到中央晶片(3)的背面。

7.根据前述权利要求中任一项所述的方法，其特征在于，至少一个底部晶片(4)通过晶片键合固定在中央晶片(3)的背面，并且在晶片键合后，底部晶片(4)的厚度减薄至小于200-300μm。

8.根据前述权利要求中任一项所述的方法，其特征在于，底部晶片(4)设置有传感器阵列的信号处理的一部分。

9.根据前述权利要求中任一项所述的方法，其特征在于，底部晶片(4)设有从正面到背面的直通接触部(18)。

10.根据前述权利要求中任一项所述的方法，其特征在于，分别位于最下方的底部晶片(4)在其下侧设有金属喷镀，使底部晶片(4)能够通过焊接、熔接或粘合剂键合进行SMD安装。

11.根据前述权利要求中任一项所述的方法，其特征在于，底部晶片(4)具有至少一个腔体(10)，在腔体(10)中引入了用于稳定真空的吸气剂(14)，并且在通过传感器像素(5)中的孔口或中央晶片(3)中的至少一个附加孔随后激活吸气剂(14)之后，通过所述吸气剂(14)确保传感器像素(5)上方的盖晶片(1)中的腔体(10)的气密性。

12.根据前述权利要求中任一项所述的方法，其特征在于，包含用于人工智能的另外的信号处理部件、图像处理器或芯片的至少一个另外的底部晶片(4')布置在底部晶片(4)的下方。

13.根据前述权利要求中任一项所述的方法，其特征在于，盖晶片(1)由硅、锗、硫化锌、硫属化物或聚合物等红外透射材料制成。

14.根据前述权利要求中任一项所述的方法，其特征在于，红外透射的抗反射层或滤光层施加在盖晶片(1)的两侧。

15.根据权利要求14所述的方法，其特征在于，红外透射的抗反射层设有长通或带通涂层，以阻挡预定的波长范围。

16.根据前述权利要求中任一项所述的方法，其特征在于，中央晶片(3)的直通接触部(6)机械地和电气地连接到底部晶片(4)正面的接触焊盘(20)，连接到底部晶片(4)的直通接触部(18)和附加的底部晶片(19)的直通接触部(21)，并且直通接触部(6)随后变薄，并且附加的底部晶片(19)中的直通接触部(21)设有接触焊盘(9')。

17.根据前述权利要求中任一项所述的方法，其特征在于，在机械连接到盖晶片(1)之后，中央晶片(3)的厚度减薄到小于15μm。

Images