CN114090272A - 进程同步的方法 - Google Patents
进程同步的方法 Download PDFInfo
- Publication number
- CN114090272A CN114090272A CN202110690190.4A CN202110690190A CN114090272A CN 114090272 A CN114090272 A CN 114090272A CN 202110690190 A CN202110690190 A CN 202110690190A CN 114090272 A CN114090272 A CN 114090272A
- Authority
- CN
- China
- Prior art keywords
- synchronization
- micro control
- control units
- control unit
- synchronous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 81
- 230000001360 synchronised effect Effects 0.000 claims abstract description 37
- 238000001514 detection method Methods 0.000 claims description 2
- 230000000977 initiatory effect Effects 0.000 claims 1
- 230000002457 bidirectional effect Effects 0.000 abstract description 3
- 230000003111 delayed effect Effects 0.000 abstract 1
- 101100236764 Caenorhabditis elegans mcu-1 gene Proteins 0.000 description 17
- 238000010586 diagram Methods 0.000 description 7
- 239000000758 substrate Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Chemical Treatment Of Metals (AREA)
- Electrophonic Musical Instruments (AREA)
- Hardware Redundancy (AREA)
Abstract
一种进程同步的方法,在多个微控制单元间设置双向的硬件线路,传输设定的需求标记,利用设定需求标记,以计时不超过阈值选择同步的需求标记,启动需求标记,利用同步策略期间的延迟同步输出,以确保同步进程。
Description
技术领域
本发明有关一种微控制单元进程的方法,尤其关于多个微控制单元在进行进程时,确保同步数字输出的方法。
背景技术
随着信息的发达,处理信息的速度迅速增加,各种不同的装置必须共同操作,且需将处理的进程同步输出,才能处理越来越复杂的数字输出型态。
请参考图5,先前技术处理进程的同步,首先在多个装置的微控制单元(MicroControl Unit,MCU),例如第一微控制单元11及第二微控制单元12,针对需要同步的操作,第一微控制单元11处理完成M个程序序列后,设定数字输出,而第二微控制单元12也需处理完成N个程序序列后,设定数字输出,以达到同步处理不同微控制单元输出的数字信息。
然而,由于各个微控制单元的系统频率、处理速度、架构差异及处理程序序列复杂多少程度的不同,导致各微控制单元在处理进程上的时间长短不一,势必造成各微控制单元间设定数字输出产生时间差T,而无法让处理的进程达到同步,使得较快速的微控制单元,必需等待较慢的微控制单元,不仅降低微控制单元的效率,且让使用者误以为死机,而影响产品的质量形象。因此,在进程的同步上,仍有问题亟待解决。
发明内容
本发明的目的是提供一种进程同步的方法,通过在微控制单元间设置双向硬件线路,传输完成处理进程的需求标记,选择启动需求标记,利用同步策略期间的延迟同步输出,以确保同步进程。
本发明的另一目的提供一种进程同步的方法,利用设定需求标记,对微控制单元的计时默认阈值,以计时不超过阈值选择适合同步的需求标记,进行启动同步,以提高同步的效率。
为了达到上述发明的目的,本发明进程同步的方法,由多个微控制单元处理各自同步的进程,对处理完成同步进程的微控制单元,先行设定同步策略期间,再设定同步的需求标记,并将需求标记的信号传输至其余微控制单元,形成输入的需求同步信号,默认计时的时间阈值,设定小于同步策略期间的时间长度,开始计时,在时间阈值内未检测到其余微控制单元传输的需求同步信号,再检查计时未超过该时间阈值,则继续检测,检查计时超过该时间阈值,则判断同步失败,将另寻同步策略期间进行同步。
当其中一个微控制单元在时间阈值内检测到其余微控制单元传输的需求同步信号,在该微控制单元设定需求同步信号为同步启动点,通知其余微控制单元,同时删除未启动的需求标记,再由该微控制单元带领其余微控制单元,自同步启动点一起走至该微控制单元的同步策略期间结束,并由该微控制单元设定的数字输出,将各微控制单元完成的进程,进行同步数字输出。
本发明进程同步的方法的需求标记的信号经由微控制单元间的硬件线路进行传输。也可通过硬件线路检测其余微控制单元传输的需求同步信号,经由该硬件线路通知其余微控制单元同步启动点。本发明的同步策略期间由同步策略开始至同步策略结束。同步策略期间可设定为固定时间或变动时间。
附图说明
图1为本发明进程同步的示意图。
图2为本发明微控制单元信号同步的示意图。
图3为本发明进程同步失败的示意图。
图4为本发明进程同步的方法的流程图。
图5为先前技术进程同步的示意图。
具体实施方式
有关本发明为达成上述目的,所采用的技术手段及其功效,列举较佳实施例,并配合附图加以说明如下。
请同时参阅图1至图3,图1为本发明进程同步的示意图,图2为本发明微控制单元信号同步的示意图,图3为本发明进程同步失败的示意图。图1中,本发明的微控制单元(MCU),例如第一微控制单元1及第二微控制单元2,本实施例虽以两个微控制单元举例说明,但包含且不限于两个微控制单元,多个微控制单元也属于本发明范围。本发明对需要进行同步的进程,首先在各微控制单元处理完成各自所需的多个程序序列,例如第一微控制单元1需先处理完成同步进程A的M个程序序列,第二微控制单元2需先处理完成同步进程B的N个程序序列。由于各微控制单元间的差异,完成同步进程的程序序列的时间不同,将形成时间延迟T。接着,在各微控制单元设定进行同步的同步策略期间,同步策略期间由同步策略开始至同步策略结束,同步策略期间可设定为固定时间或变动时间,同步策略开始是紧接在微控制单元完成进程序列之后,在经过同步策略期间的设定时间后再设定为同步策略结束。而同步策略结束后紧接的是设定数字输出。
因此第一微控制单元1在处理完成同步进程A的M个程序序列后,紧接设定同步策略开始,并设定第一微控制单元1可以同步的需求标记O1,同时经由第一微控制单元1与第二微控制单元2间的硬件线路3,将需求标记O1的信号传输至第二微控制单元2,第二微控制单元2接收后,形成输入的需求同步信号I2。由于第二微控制单元2尚在处理同步进程B的N个程序序列中,非在其同步策略期间仅接收需求同步信号I2不予理会。当第一微控制单元1设定需求标记O1时,第一微控制单元1同时开始计时,且预设计时的时间阈值(CRI),使时间阈值设定小于同步策略期间的时间长度,让第一微控制单元1具有在同步策略期间进行同步的准备时间。第一微控制单元1在计时后,将经由第一微控制单元1与第二微控制单元2间的硬件线路3,不停检测第二微控制单元2需求同步信号。
如果第一微控制单元1在未超过时间阈值,由第一微控制单元1与第二微控制单元2间的硬件线路3,接收到第二微控制单元2处理完成同步进程B的N个程序序列,可以同步的需求标记O2,形成输入的需求同步信号I1时,第一微控制单元1将立刻设定需求同步信号I1为同步启动点,并经由硬件线路3通知第一微控制单元2,同时删除第一微控制单元1本身设定的需求标记O1,让相对应产生的需求同步信号I2消失,避免第二微控制单元2重复设定为同步启动点。选择设定同步启动点后,由第一微控制单元1带领第二微控制单元2,自同步启动点一起走至第一微控制单元1的同步策略结束,并由第一微控制单元1设定的数字输出,将第一微控制单元1完成的M个程序序列的进程A,第二微控制单2元完成的N个程序序列的进程B,进行同步数字输出。如图2中,使第一微控制单元1的信号4与第二微控制单元2的信号5同步数字输出。
上述第二微控制单元2处理完成同步进程B的N个程序序列,设定可以同步的需求标记O2,虽然第二微控制单元2也同时开始计时,但因为第一微控制单元1较早开始计时,第二微控制单元2计时尚未超过时间阈值,就由第一微控制单元1通知设定为同步启动点,不会超过时间阈值。图3中,当第一微控制单元1设定需求标记O1时,同时开始计时,并不停检测第二微控制单元2需求同步信号。如果第一微控制单元1等待第二微控制单元2需求同步信号的时间超过时间阈值,将判定第一微控制单元1同步失败。而在判定第一微控制单元1同步失败后,第二微控制单元2计时等待第二微控制单元1需求同步信号的时间也会超过时间阈值,而判定第二微控制单元2同步失败,两个微控制单元停止同步,将另寻同步策略期间,以避免待机过久,影响微控制单元的效率。
如图4所示,为本发明进程同步的方法的流程图。本发明进程同步的详细步骤说明如下:步骤S1,多个微控制单元处理各自所需进行同步的进程;步骤S2,处理完成同步进程的微控制单元,先行设定同步策略期间;步骤S3,设定同步的需求标记;步骤S4,经由微控制单元间的硬件线路,将需求标记的信号传输至其余微控制单元,形成输入的需求同步信号;步骤S5,预设计时的时间阈值,且使时间阈值设定小于同步策略期间的时间长度,开始计时。
步骤S6,经由微控制单元间的硬件线路,检测其余微控制单元传输需求同步信号?如果其中一个微控制单元在时间阈值内检测到其余微控制单元传输的需求同步信号,则至步骤S7,在该微控制单元设定需求同步信号为同步启动点,经由硬件线路通知其余微控制单元,同时删除未启动的需求标记;再至步骤S8,由该微控制单元带领其余微控制单元,自同步启动点一起走至该微控制单元的同步策略期间结束;步骤S9,并由该微控制单元的设定的数字输出,将各微控制单元完成的进程,进行同步数字输出。在步骤S6时,如果各微控制单元在时间阈值内未检测到其余微控制单元传输的需求同步信号,则至步骤S10,检查计时是否超过时间阈值?如果计时未超过时间阈值,则回至步骤S6继续检测,如果计时超过时间阈值,则至步骤S11,判断同步失败。
因此,本发明进程同步的方法,可以通过在多个微控制单元间设置双向的硬件线路,传输完成处理进程设定的需求标记的需求同步信号,利用设定需求标记,对微控制单元的计时默认阈值,以计时不超过阈值选择适合同步的需求标记,选择启动需求标记,利用同步策略期间的延迟同步输出,达到确保同步进程及提高同步效率的目的。
以上所述,仅为用以方便说明本发明的较佳实施例,本发明的范围不限于该较佳实施例,凡依本发明所做的任何变更,在不脱离本发明的精神下,皆属本发明权利要求的范围。
[符号说明]
1 第一微控制单元
2 第二微控制单元
3 硬件线路
4 第一微控制单元信号
5 第二微控制单元信号
Claims (10)
1.一种进程同步的方法,包含:
多个微控制单元处理各自同步的进程;
处理完成同步进程的微控制单元,先行设定同步策略期间;
再设定同步的需求标记;
并将该需求标记的信号传输至其余微控制单元,形成输入的需求同步信号;
预设计时的时间阈值,开始计时;
其中一个微控制单元在时间阈值内检测到其余微控制单元传输的需求同步信号,在该微控制单元设定该需求同步信号为同步启动点,通知其余微控制单元,同时删除未启动的需求标记;
由该微控制单元带领其余微控制单元,自该同步启动点一起走至该微控制单元的该同步策略期间结束;
并由该微控制单元设定的数字输出,将各微控制单元完成的进程,进行同步数字输出。
2.如权利要求1所述的进程同步的方法,其中该需求标记的信号经由该微控制单元间的硬件线路进行传输。
3.如权利要求2所述的进程同步的方法,其中经由该硬件线路检测其余微控制单元传输的需求同步信号。
4.如权利要求2所述的进程同步的方法,其中该同步启动点,经由该硬件线路通知其余微控制单元。
5.如权利要求1所述的进程同步的方法,其中该预设计时的时间阈值设定小于同步策略期间的时间长度。
6.如权利要求4所述的进程同步的方法,其中该各微控制单元在该时间阈值内未检测到其余微控制单元传输的需求同步信号,再检查计时未超过该时间阈值,则继续检测。
7.如权利要求6所述的进程同步的方法,其中该检查计时超过该时间阈值,则判断同步失败。
8.如权利要求1所述的进程同步的方法,其中该同步策略期间由同步策略开始至同步策略结束。
9.如权利要求8所述的进程同步的方法,其中该同步策略期间可设定为固定时间或变动时间。
10.如权利要求1所述的进程同步的方法,其中该微控制单元同步失败时,停止同步,将另寻同步策略期间进行同步。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109129028A TWI782316B (zh) | 2020-08-24 | 2020-08-24 | 作業程序同步的方法 |
TW109129028 | 2020-08-24 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114090272A true CN114090272A (zh) | 2022-02-25 |
Family
ID=80296036
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110690190.4A Pending CN114090272A (zh) | 2020-08-24 | 2021-06-22 | 进程同步的方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN114090272A (zh) |
TW (1) | TWI782316B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1228173A (zh) * | 1996-06-24 | 1999-09-08 | 西门子公司 | 同步方法 |
CN103713959A (zh) * | 2013-12-31 | 2014-04-09 | 北京和利时系统工程有限公司 | 任务同步方法 |
US20180007408A1 (en) * | 2016-06-29 | 2018-01-04 | Mitsubishi Heavy Industries, Ltd. | Process synchronization control system and process synchronization control method |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69130630T2 (de) * | 1990-09-14 | 1999-09-09 | Hitachi | Synchrones Verfahren und Gerät für Prozessoren |
DE602004006955T2 (de) * | 2003-11-25 | 2008-02-28 | Interuniversitair Micro-Elektronica Centrum | Heterogenes Mehrrechnersystem in Form eines Network on Chip, sowie Verfahren und Betriebssystem zur Kontrolle desselben |
US7398403B2 (en) * | 2004-07-01 | 2008-07-08 | Matsushita Electric Industrial Co., Ltd. | Multiprocessor control apparatus, control method thereof, and integrated circuit |
TW200708963A (en) * | 2005-08-26 | 2007-03-01 | Ind Tech Res Inst | Method and apparatus for synchronization in a multi-processor system |
CN101840390B (zh) * | 2009-03-18 | 2012-05-23 | 中国科学院微电子研究所 | 适用于多处理器系统的硬件同步电路结构及其实现方法 |
CN106708168B (zh) * | 2015-11-13 | 2019-12-06 | 华为技术有限公司 | 多处理器系统及时钟同步方法 |
US9910470B2 (en) * | 2015-12-16 | 2018-03-06 | Intel Corporation | Controlling telemetry data communication in a processor |
US10360079B2 (en) * | 2017-06-16 | 2019-07-23 | GM Global Technology Operations LLC | Architecture and services supporting reconfigurable synchronization in a multiprocessing system |
US11497047B2 (en) * | 2017-09-25 | 2022-11-08 | Qualcomm Incorporated | User equipment-specific scheduling request repetitions |
CN110080898B (zh) * | 2019-04-09 | 2022-06-17 | 哈尔滨工程大学 | 微引燃双燃料发动机分布式控制系统正时同步方法 |
CN110557399A (zh) * | 2019-09-12 | 2019-12-10 | 苏州浪潮智能科技有限公司 | 管理数据同步方法、装置、存储设备及可读存储介质 |
-
2020
- 2020-08-24 TW TW109129028A patent/TWI782316B/zh active
-
2021
- 2021-06-22 CN CN202110690190.4A patent/CN114090272A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1228173A (zh) * | 1996-06-24 | 1999-09-08 | 西门子公司 | 同步方法 |
CN103713959A (zh) * | 2013-12-31 | 2014-04-09 | 北京和利时系统工程有限公司 | 任务同步方法 |
US20180007408A1 (en) * | 2016-06-29 | 2018-01-04 | Mitsubishi Heavy Industries, Ltd. | Process synchronization control system and process synchronization control method |
Also Published As
Publication number | Publication date |
---|---|
TWI782316B (zh) | 2022-11-01 |
TW202209028A (zh) | 2022-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9882569B2 (en) | Synchronous processing system and semiconductor integrated circuit | |
CN103839528B (zh) | 拼接显示屏的同步显示方法、时钟控制器及拼接显示屏 | |
CN101957803B (zh) | 多芯片自动同步和相移的方法 | |
JP2015018315A (ja) | ストレージ制御装置、制御装置および制御プログラム | |
CN114090272A (zh) | 进程同步的方法 | |
JPH0946361A (ja) | シリアルデータ伝送装置及びその制御方法 | |
US9935731B2 (en) | Communication apparatus, lens apparatus and image pickup apparatus including the same | |
EP3203729B1 (en) | Method, device and video conference system for detecting video signals in same standard | |
CN106941591B (zh) | 半导体装置、视频显示系统以及视频信号的输出方法 | |
JP2525103B2 (ja) | Fm多重放送受信機 | |
CN107592670B (zh) | 一种同步信号检测方法及同步设备 | |
CN104407534B (zh) | 一种分集式多芯片同步系统 | |
CN114500986B (zh) | 基于fpga的时序同步方法、装置及pg设备 | |
US20240429922A1 (en) | Synchronization signal generation circuit and synchronization method between multiple devices | |
JP2017005588A (ja) | 表示制御装置及び表示制御方法 | |
WO2019056387A1 (zh) | 图像同步存储方法、图像处理设备 | |
KR100992111B1 (ko) | 영상 센서의 고속 동기화 방법 및 시스템 | |
JP2002198979A (ja) | Canデータリンク上でのデータ送信方法及び装置 | |
JP3225060B2 (ja) | 符号誤り検出装置 | |
JP6390938B2 (ja) | マルチ映像システム、マルチ映像システムの制御方法および表示装置 | |
US20200288116A1 (en) | Image processing apparatus and failure detection method for image processing apparatus | |
WO2016032867A1 (en) | Configurable synchronized processing of multiple operations | |
JP2821438B2 (ja) | マイクロコンピュータ | |
JP2001285271A (ja) | 信号受信装置 | |
CN119155218A (zh) | Bms通信链中的通信延迟测量 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |