[go: up one dir, main page]

CN114077279A - 时钟监测电路 - Google Patents

时钟监测电路 Download PDF

Info

Publication number
CN114077279A
CN114077279A CN202110374966.1A CN202110374966A CN114077279A CN 114077279 A CN114077279 A CN 114077279A CN 202110374966 A CN202110374966 A CN 202110374966A CN 114077279 A CN114077279 A CN 114077279A
Authority
CN
China
Prior art keywords
code
clock
mode
generator
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110374966.1A
Other languages
English (en)
Other versions
CN114077279B (zh
Inventor
裵相民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN114077279A publication Critical patent/CN114077279A/zh
Application granted granted Critical
Publication of CN114077279B publication Critical patent/CN114077279B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/06Clock generators producing several clock signals
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/19Monitoring patterns of pulse trains
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/14Time supervision arrangements, e.g. real time clock
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01Details
    • H03K3/011Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03Astable circuits
    • H03K3/0315Ring oscillators
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015Layout of the delay element

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本公开涉及一种监测电路,该监测电路包括:时钟生成器,适于生成具有第一目标频率的第一时钟;代码生成器,适于响应于输入时钟而通过改变输入代码的值来生成输出代码,接收与输出代码相关联的反馈信号,并且通过在第一模式下执行设置操作并在第二模式下执行逆设置操作来改变输入代码的值;以及操作控制器,适于在进入第一模式时传输第一时钟和起始代码作为输入时钟和输入代码,在退出第一模式时将输出代码设置为计数代码,在进入第二模式时传输第二时钟和计数代码作为输入时钟和输入代码,并且对在第二模式下的第二时钟的触发数量进行计数,直到输出代码具有与起始代码的值相同的值,以生成监测信息。

Description

时钟监测电路
相关申请的交叉引用
本申请要求于2020年8月19日提交的申请号为10-2020-0103792的韩国专利申请的优先权,该韩国专利申请通过引用整体并入本文。
技术领域
实施例涉及一种半导体设计技术,并且更特别地,涉及一种用于半导体装置中的时钟(clock)监测电路。
背景技术
随着VLSI工艺技术的改善,半导体电路受到进程、电压和温度(PVT)变化的更大影响。
特别地,例如环形振荡器的在半导体装置内用于生成时钟的时钟生成电路可能受到这种PVT变化的显著影响。即,为了生成设置为特定目标频率的时钟,半导体装置中包括的环形振荡器可以根据PVT变化而生成与特定目标频率具有明显频率差异的时钟。
因此,常规地,存在一种直接对由环形振荡器生成的时钟的触发计数进行计数并且检查时钟的生成频率与特定目标频率之间是否存在差异以及存在多大差异的方法。
由于半导体装置的尺寸减小并且半导体装置的操作速度增加,因此如果增大半导体装置内使用的时钟的频率,例如,如果时钟的频率变为千兆赫(GHz)或更大,则可能难以使用现有方法。即,可能难以使用直接对由环形振荡器生成的时钟的触发计数进行计数的方法。
因此,常规地,使用一种用时钟分频电路以预定比率将由环形振荡器生成的时钟进行分频并且对分频后的时钟进行计数的方法。然而,与直接对由环形振荡器生成的时钟进行计数的方法相比,对分频后的时钟进行计数的方法可能在测量中具有许多误差。
发明内容
各个实施例涉及一种能够精确地对由环形振荡器生成的具有高频率的时钟的触发计数进行计数的监测电路。
在实施例中,一种监测电路可以包括:时钟生成器,适于生成具有第一目标频率的第一时钟,该第一目标频率根据进程、电压和温度(PVT)变化而不同于目标频率;代码生成器,适于响应于输入时钟而通过改变输入代码的值来生成输出代码,接收与输出代码相关联的反馈信号,并且通过在第一模式下执行一个或多个设置操作并在第二模式下执行一个或多个逆设置操作来改变输入代码的值;以及操作控制器,适于控制代码生成器在测试区段中进入第一模式,在代码生成器进入第一模式的第一时间将第一时钟和起始代码分别作为输入时钟和输入代码传输到代码生成器,在代码生成器退出第一模式的第二时间将输出代码设置为计数代码,控制代码生成器在检查区段中进入第二模式,在代码生成器进入第二模式的第三时间将第二时钟和计数代码分别作为输入时钟和输入代码传输到代码生成器,并且对在第二模式下的第二时钟的触发数量进行计数,直到输出代码具有与起始代码的值相同的值,以生成监测信息。操作控制器可以从监测电路的外部接收具有比第一目标频率更低的第二目标频率的第二时钟。
操作控制器:可以控制代码生成器在测试区段中在第一时间进入第一模式;并且可以控制代码生成器在第二时间退出第一模式,第一时间和第二时间之间的第一时间间隔是预先确定的。
操作控制器:可以控制代码生成器在检查区段中在第三时间进入第二模式;并且可以响应于所生成的监测信息而控制代码生成器在第四时间退出第二模式。
操作控制器可以响应于外部输入的控制信号而开始或终止测试区段或者检查区段或者测试区段和检查区段两者。
在第二模式下的第二时钟的触发数量可以是第一触发数量。操作控制器:在测试区段已经开始之后,可以控制代码生成器在第一时钟的边沿(edge)与第二时钟的边沿同步的第一时间进入第一模式;并且可以控制代码生成器在从第一时间起第二时钟的第二触发数量达到给定数量的第二时间退出第一模式。
操作控制器:在检查区段的操作已经开始之后,可以控制代码生成器在第二时钟的边沿同步的第三时间进入第二模式;并且在已经生成监测信息之后,可以控制代码生成器在第二时钟的边沿同步的第四时间退出第二模式。
时钟生成器可以响应于从操作控制器接收的使能信号而生成第一时钟。
操作控制器:可以响应于控制信号,通过激活使能信号,控制时钟生成器生成第一时钟;并且当代码生成器退出第一模式时,可以通过停用使能信号,控制时钟生成器停止生成第一时钟。
操作控制器可以包括:信号生成器,适于响应于控制信号以及第一时钟和第二时钟而生成使能信号和模式选择信号;时钟选择器,适于响应于模式选择信号而在第一模式的第一时间间隔期间选择第一时钟,在第一时间间隔期间将所选择的第一时钟传输到代码生成器,在第二模式的第二时间间隔期间选择第二时钟,并且在第二时间间隔期间将所选择的第二时钟传输到代码生成器,第二时间间隔在第三时间和第四时间之间;代码比较器,适于当响应于模式选择信号而在第二时间间隔期间触发第二时钟时,比较输出代码的值和起始代码的值;代码存储装置,适于在代码生成器退出第一模式的第二时间将输出代码作为计数代码存储,并且在代码生成器进入第二模式的第三时间将所存储的计数代码传输到代码生成器;以及计数器,适于响应于模式选择信号而在第二模式的第二时间间隔期间对第二时钟的第一触发数量进行计数,并且响应于代码比较器的输出信号而生成监测信息。
代码比较器:可以存储起始代码;可以在代码生成器进入第一模式的第一时间将所存储的起始代码传输到代码生成器,第一时间响应于模式选择信号而确定;并且当在第二模式的第二时间间隔期间触发第二时钟时,可以比较输出代码的值和所存储的起始代码的值。
代码存储装置:可以存储起始代码;可以在代码生成器进入第一模式的第一时间将所存储的起始代码传输到代码生成器,第一时间响应于模式选择信号而确定;并且在第二模式的第二时间间隔期间,可以将所存储的起始代码传输到代码比较器。
信号生成器可以包括:内部信号生成器,适于响应于控制信号而生成内部使能信号和模式选择信号;第一同步器,适于将内部使能信号与第二时钟的边沿同步,并且将同步后的内部使能信号作为使能信号传输到时钟生成器;以及第二同步器,适于检测从时钟生成器接收的第一时钟的边沿与第二时钟的边沿同步的时间。
时钟选择器可以包括:多工器(multiplexer),适于响应于模式选择信号而选择第一时钟和第二时钟中的一个;以及时钟传输器,适于响应于第二同步器的输出信号,将所选择的时钟传输到代码生成器。
在实施例中,一种控制监测电路的方法,该方法可以包括:在代码生成器进入第一模式的第一时间,将第一时钟作为输入时钟并且将起始代码作为输入代码提供到代码生成器;通过在第一模式下执行一个或多个设置操作,改变输入代码的值以生成输出代码;在代码生成器退出第一模式的第二时间将输出代码设置为计数代码;在代码生成器进入第二模式的第三时间,提供第二时钟作为输入时钟并且提供计数代码作为输入代码,第二时钟具有比第一时钟的频率更低的频率;通过在第二模式下执行一个或多个逆设置操作,改变输入代码的值以生成输出代码;并且对在第二模式下的第二时钟的触发数量进行计数,直到输出代码的值变得等于起始代码的值,以生成监测信息。
该方法可以进一步包括:控制代码生成器在第一时间进入第一模式;并且控制代码生成器在第二时间退出第一模式,第一时间和第二时间之间的第一时间间隔是预先确定的。
该方法可以进一步包括:控制代码生成器在第三时间进入第二模式;并且响应于所生成的监测信息而控制代码生成器在第四时间退出第二模式。
当在第一模式下触发第一时钟时,代码生成器可以执行设置操作,并且当在第二模式下触发第二时钟时,代码生成器可以执行逆设置操作。
代码生成器可以包括:多个寄存器,生成输出代码;以及逻辑门,接收输出代码的多个位,并且对所接收的输出代码的位执行逻辑运算,以向多个寄存器中的一个提供指示逻辑运算结果的信号。
根据本实施例,半导体装置中包括的环形振荡器所生成的具有相对较高频率的时钟与起始代码一起被输入到线性反馈移位寄存器(LFSR)。LFSR可以执行与高速触发操作相对应的设置操作,并且作为设置操作的结果而生成计数代码。此后,LFSR接收具有相对较低频率的外部输入时钟以及计数代码,并且执行与低速触发操作相对应的设置操作的逆操作。因此,可以以低速对在起始代码和计数代码之间所需的时钟的触发计数进行计数。
因此,具有可以精确地对由环形振荡器生成的具有高频率的时钟的触发计数进行计数的效果。
附图说明
图1示出根据实施例的监测电路的操作。
图2A示出根据实施例的监测电路中包括的操作控制器。
图2B示出根据另一实施例的监测电路中包括的操作控制器。
图3示出根据实施例的图2A或图2B的操作控制器中包括的信号生成器和时钟选择器。
图4A、图4B和图4C是示出以描述根据实施例的监测电路中包括的代码生成器的示图。
图5是示出根据实施例的适于用作图1的监测电路中包括的时钟生成器的时钟生成器的示图。
具体实施方式
下面参照附图更详细地描述本公开的各个示例。然而,本技术的方面和特征可以以不同方式实现,以形成包括任意所公开的实施例的变型的其它实施例。因此,所公开的技术将不被解释为限于本文所阐述的实施例。相反,提供所描述的实施例,使得本公开是彻底且完整的,并且将本公开充分传达给本技术所属领域的技术人员。在整个公开中,相同的附图标记在本公开的各个附图和示例中指代相同的部件。注意的是,对“实施例”、“另一实施例”等的参考不一定意为单个实施例,并且对任何这种短语的不同参考不一定针对相同的(多个)实施例。
将理解的是,尽管本文可能使用术语“第一”、“第二”、“第三”等来识别各个元件,但是这些元件不受这些术语的限制。这些术语用于将一个元件与另一元件区分开,否则一个元件与另一元件具有相同或相似的名称。因此,在不脱离本技术的精神和范围的情况下,在一个实例中的第一元件可以在另一实例中被称为第二元件或第三元件。
附图不一定按比例绘制,并且在某些实例中,为了清楚地示出实施例的特征,比例可能已被放大。当元件被称为连接或联接至另一元件时,应理解的是,前者可以直接连接或联接至后者,或者经由其间的一个或多个中间元件而电连接或联接至后者。另外,还将理解的是,当元件被称为在两个元件“之间”时,该元件可以是这两个元件之间的单个元件,或者也可以存在一个或多个中间元件。
本文使用的术语仅用于描述特定实施例的目的,而非旨在限制所公开的技术。如本文所使用的,除非上下文另外明确指出,否则单数形式旨在包括复数形式,反之亦然。类似地,除非从语言或上下文中明确地指示仅一个,否则不定冠词“一”和“一个”意为一个或多个。
将进一步理解的是,当在说明书中使用时,术语“包括”、“包括有”、“包含”和“包含有”指明存在所陈述元件并且不排除存在或添加一个或多个其它元件。如本文所使用的,术语“和/或”包括一个或多个相关所列项目的任意组合。
除非另有定义,否则本文所使用的包括技术术语和科学术语的所有术语具有与本技术所属领域的技术人员鉴于本公开而通常理解的含义相同的含义。将进一步理解的是,除非在本文中明确定义,否则诸如在常用词典中所定义的那些术语的术语应被解释为具有与在本公开和相关领域的语境中的含义一致的含义,并且不应以理想化或过于形式化的意义来解释。
在下面的描述中,阐述了许多具体细节,以便提供对本技术的透彻理解。可以在没有一些或所有这些具体细节的情况下实践本技术。在其它实例中,为了避免不必要地模糊本技术,没有详细描述公知的进程结构和/或进程。
还要注意的是,在一些实例中,除非另外特别指出,否则如对相关领域的技术人员而言显而易见的,结合一个实施例描述的特征或元件可以单独使用,或者与另一实施例的其它特征或元件组合使用。
下面参照附图详细地描述本公开的实施例,其中相同的附图标记指代相同的元件。
图1是示出根据实施例的监测电路的操作的示图。
图5是示出根据实施例的适于用作图1的监测电路中包括的时钟生成器10的时钟生成器的示图。
首先,参照图1,根据实施例的监测电路可以包括半导体装置1、代码生成器20和操作控制器30,该半导体装置1包括时钟生成器10。
半导体装置1中包括的时钟生成器10可以是被设计用于生成具有目标频率的目标时钟的元件。在这种情况下,时钟生成器10可以根据进程、电压和温度(PVT)变化来生成具有与目标频率不同的频率的第一时钟CLK1。即,时钟生成器10具有响应于使能信号ENABLE而生成具有目标频率的目标时钟的目的,但是由于PVT变化,可以生成具有与目标频率不同的频率的第一时钟CLK1。
具体地,参照图1和图5,时钟生成器10可以包括:NOR门,使能信号ENABLE和第一时钟CLK1被输入到NOR门;以及偶数数量的反相器INV1至INV6,用于通过延迟NOR门的输出来再次输出第一时钟CLK1。在这种情况下,NOR门和偶数数量的反相器INV1至INV6可以以反馈回路的形式联接。因此,在时钟生成器10中,响应于为“0”的使能信号ENABLE,第一时钟CLK1被输出为“1”,并且同时“1”通过NOR门和六个反相器INV1至INV6被反馈并被输入到NOR门。因此,响应于被反馈并被输入到NOR门的信号“1”,第一时钟CLK1被输出为“0”,并且同时“0”通过NOR门和六个反相器INV1至INV6再次被反馈并被输入到NOR门,使得时钟生成器10的状态返回其初始状态。如上所述,当使能信号ENABLE为“0”时,由于重复这种任务,因此可以触发第一时钟CLK1。
相反,响应于为“1”的使能信号ENABLE,第一时钟CLK1被输出为“0”,并且同时“0”通过NOR门和六个反相器INV1至INV6被反馈并被输入到NOR门。如上所述,信号“0”被反馈并被输入到NOR门,但使能信号ENABLE为“1”。因此,第一时钟CLK1被持续输出为“0”,并且同时“0”通过NOR门和六个反相器INV1至INV6被反馈并被输入到NOR门。如上所述,当使能信号ENABLE为“1”时,不能触发第一时钟CLK1。
在这种情况下,时钟生成器10中包括的NOR门和反相器INV1至INV6是通过CMOS晶体管的连接实施的逻辑门。根据半导体装置1的PVT变化,这种CMOS晶体管可能错误地操作。例如,CMOS晶体管可能在时钟生成器10中包括的反相器INV1至INV6中的每一个的延迟量大于或小于目标延迟量的状态下而操作。
因此,当设计半导体装置1时,期望时钟生成器10将生成具有目标频率的目标时钟。然而,当时钟生成器10安装在半导体装置1上并操作时,由于发生PVT变化,时钟生成器10可以生成具有与目标频率不同的频率的第一时钟CLK1。
此外,每当触发输入时钟21时,代码生成器20可以通过改变输入代码22的值来生成输出代码OUT_CODE,并且可以通过反馈来接收所生成的输出代码OUT_CODE。在实施例中,代码生成器20可以初始接收输入代码(例如,起始代码START_CODE或计数代码COUNT_CODE),当触发输入时钟(例如,第一时钟CLK1或第二时钟CLK2)时改变所接收的输入代码的值以生成输出代码OUT_CODE,并且接收与输出代码OUT_CODE相关联的反馈信号FEEDBACK。例如,可以通过对输出代码OUT_CODE的多个位执行逻辑运算来获得反馈信号FEEDBACK。为了改变输入代码22的值,代码生成器20可以在第一模式下执行设置操作,并且在第二模式下执行设置操作的逆操作(或逆设置操作)。在实施例中,代码生成器20可以是线性反馈移位寄存器(LFSR)。
此外,操作控制器30可以控制代码生成器20在测试区段中进入第一模式,可以在代码生成器20进入第一模式的第一时间将第一时钟CLK1和起始代码START_CODE传输到代码生成器20,并且可以在代码生成器20退出第一模式的第二时间将代码生成器20的输出代码OUT_CODE设置为计数代码COUNT_CODE。即,在测试区段的操作开始之后,操作控制器30可以通过将由时钟生成器10生成的第一时钟CLK1和起始代码START_CODE传输到代码生成器20的操作,控制代码生成器20在第一时间进入第一模式。如上所述,操作控制器30可以通过将第一时钟CLK1作为代码生成器20的输入时钟21输入并将起始代码START_CODE作为代码生成器20的输入代码22输入,控制代码生成器20在第一时间进入第一模式。因此,每当在代码生成器20进入第一模式的区段期间触发第一时钟CLK1时,代码生成器20可以通过执行设置操作改变输入代码22的值来生成输出代码OUT_CODE,并且可以通过反馈接收所生成的输出代码OUT_CODE。在这种情况下,在代码生成器20进入第一模式的区段中,第一输入到代码生成器20的输入代码22可以是起始代码START_CODE,并且第二输入到代码生成器20的输入代码22可以是所反馈的输出代码OUT_CODE。因此,在代码生成器20进入第一模式的区段期间,代码生成器20可以通过第一时钟CLK1的触发计数来重复执行设置操作。说明书中的术语“代码生成器20进入第一模式的区段”可以对应于代码生成器20进入第一模式的第一时间和代码生成器20退出第一模式的第二时间之间的第一时间间隔。例如,在代码生成器20在第一模式下操作的第一时间间隔期间,代码生成器20可以初始从操作控制器30接收起始代码START_CODE作为输入代码,当触发第一时钟CLK1时执行第一设置操作以生成具有第一值的输出代码OUT_CODE,接收与输出代码OUT_CODE相关联的反馈信号FEEDBACK,当触发第一时钟CLK1时执行第二设置操作以生成具有第二值的输出代码OUT_CODE等。
此外,操作控制器30可以大体上在代码生成器20退出第一模式的第二时间,将由代码生成器20生成的输出代码OUT_CODE设置为计数代码COUNT_CODE。即,操作控制器30可以在代码生成器20退出第一模式的第二时间,通过停止触发由时钟生成器10生成的第一时钟CLK1的操作来控制代码生成器20退出第一模式。如上所述,操作控制器30可以停止触发被提供为代码生成器20的输入时钟21的第一时钟CLK1,可以在停止触发第一时钟CLK1之前将输出代码OUT_CODE设置为计数代码COUNT_CODE,并且可以存储计数代码COUNT_CODE。
此外,操作控制器30可以控制代码生成器20在测试区段之后的检查区段中进入第二模式,可以在代码生成器20进入第二模式的第三时间将第二时钟CLK2和计数代码COUNT_CODE传输到代码生成器20,并且可以通过对第二时钟CLK2的触发计数进行计数,直到代码生成器20的输出代码OUT_CODE与起始代码START_CODE具有相同的值,来生成监测信息。在这种情况下,可以在第二时钟CLK2具有比第一目标频率更低的第二目标频率的状态下从监测电路的外部输入第二时钟CLK2,第一目标频率是时钟生成器10中为第一时钟CLK1而设置的。即,在检查区段的操作开始之后,操作控制器30可以通过将外部输入的第二时钟CLK2和计数代码COUNT_CODE传输到代码生成器20,控制代码生成器20进入第二模式。如上所述,操作控制器30可以通过将第二时钟CLK2作为代码生成器20的输入时钟21输入并将计数代码COUNT_CODE作为代码生成器20的输入代码22输入,控制代码生成器20进入第二模式,该计数代码COUNT_CODE具有在代码生成器20退出第一模式的第二时间设置的值。因此,每当在代码生成器20进入第二模式的区段期间触发第二时钟CLK2时,代码生成器20可以通过执行设置操作的逆操作改变输入代码22的值来生成输出代码OUT_CODE,并且可以通过反馈来接收所生成的输出代码OUT_CODE。在这种情况下,在代码生成器20进入第二模式的区段中,第一输入到代码生成器20的输入代码22可以是计数代码COUNT_CODE,并且第二输入到代码生成器20的输入代码22可以是所反馈的输出代码OUT_CODE。因此,在代码生成器20进入第二模式的区段期间,代码生成器20可以通过第二时钟CLK2的触发计数来重复执行设置操作的逆操作。说明书中的术语“代码生成器20进入第二模式的区段”可以对应于代码生成器20进入第二模式的第三时间和代码生成器20退出第二模式的第四时间之间的第二时间间隔。例如,在代码生成器20在第二模式下操作的第二时间间隔期间,代码生成器20可以初始从操作控制器30接收计数代码COUNT_CODE作为输入代码,当触发第二时钟CLK2时执行第一逆设置操作以生成具有第一值的输出代码OUT_CODE,接收与输出代码OUT_CODE相关联的反馈信号FEEDBACK,当触发第二时钟CLK2时执行第二逆设置操作以生成具有第二值的输出代码OUT_CODE等。
在这种情况下,计数代码COUNT_CODE可以是由代码生成器20生成的代码,代码生成器20在代码生成器20进入第一模式的第一时间接收起始代码START_CODE作为输入代码22,并且通过在代码生成器20进入第一模式的区段期间的第一时钟的触发计数,例如N个触发计数,执行设置操作。因此,当代码生成器20在代码生成器20进入第二模式的第三时间接收计数代码COUNT_CODE作为输入代码22并响应于第二时钟CLK2的触发而执行设置操作的第N个逆操作时,代码生成器20的输出代码OUT_CODE可以具有与起始代码START_CODE的值相同的值。在这种情况下,N可以是1或更大的自然数。因此,操作控制器30可以对第二时钟CLK2的触发计数进行计数,直到在代码生成器20进入第二模式的区段中输出代码OUT_CODE的值与代码生成器20的起始代码START_CODE的值变得相同,并且可以生成计数值作为监测信息。即,当在代码生成器20进入第二模式的区段中输出代码OUT_CODE的值变得等于代码生成器20的起始代码START_CODE的值时,操作控制器30可以停止对第二时钟CLK2的触发计数进行计数的操作,并且可以生成停止的计数值作为监测信息。
此外,当在代码生成器20进入第二模式的区段中输出代码OUT_CODE的值变得等于代码生成器20的起始代码START_CODE的值时,即响应于监测信息的生成,操作控制器30可以通过停止将第二时钟CLK2传输到代码生成器20来控制代码生成器20退出第二模式。
换句话说,操作控制器30可以在测试区段的操作开始之后,通过将第一时钟CLK1和起始代码START_CODE传输到代码生成器20来控制代码生成器20进入第一模式,并且然后可以在经过设置时间之后的时间,通过停止触发传输到代码生成器20的第一时钟CLK1,来控制代码生成器20退出第一模式。例如,操作控制器30可以在第一时钟CLK1和起始代码START_CODE被传输到代码生成器20的第一时间控制代码生成器20进入第一模式,并且通过在第二时间停止触发第一时钟CLK1来控制代码生成器20退出第一模式,给定时间间隔(例如,预先确定的时间间隔)在第一时间与第二时间之间。
更具体地,在测试区段的操作开始之后,在第一时钟CLK1的边沿和第二时钟CLK2的边沿同步的时间(例如,第一时间),操作控制器30可以通过将第一时钟CLK1和起始代码START_CODE传输到代码生成器20来控制代码生成器20进入第一模式。
此外,在从代码生成器20进入第一模式的第一时间起经过与触发第二时钟CLK2设置计数的时间相对应的设置时间间隔(例如,第一时间间隔)之后的时间(例如,第二时间),操作控制器30可以通过停止触发传输到代码生成器20的第一时钟CLK1来控制代码生成器20退出第一模式。例如,操作控制器30可以控制代码生成器在从第一时间起第二时钟的触发数量达到给定数量(例如,预先确定的数量)的第二时间退出第一模式。
此外,在测试区段的操作后的检查区段的操作开始之后,操作控制器30可以通过将第二时钟CLK2和计数代码COUNT_CODE传输到代码生成器20来控制代码生成器20进入第二模式,并且可以响应于监测信息的生成,通过停止将第二时钟CLK2传输到代码生成器20来控制代码生成器20退出第二模式。
更具体地,在测试区段的操作后的检查区段的操作开始之后,在第二时钟CLK2的边沿同步的时间(例如,第三时间),操作控制器30可以通过将第二时钟CLK2和计数代码COUNT_CODE传输到代码生成器20来控制代码生成器20进入第二模式。
此外,响应于在从代码生成器20进入第二模式的第三时间起经过给定时间间隔(例如,第二时间间隔)之后计数代码COUNT_CODE的值与起始代码START_CODE的值变得相同,即响应于监测信息的生成,操作控制器30可以通过停止将第二时钟CLK2传输到代码生成器20来控制代码生成器20退出第二模式。
此外,操作控制器30可以响应于从监测电路的外部输入的控制信号CONTROLL而开始或终止测试区段或检查区段的操作。例如,操作控制器30可以响应于控制信号CONTROLL而开始或终止测试区段或者检查区段或者测试区段和检查区段两者。在这种情况下,控制信号CONTROLL可以由用于操作监测电路的装置(未示出)或系统(未示出)生成。即,操作控制器30可以响应于控制信号CONTROLL而开始或终止测试区段或检查区段的操作。不论控制信号CONTROLL具有任何形式,例如具有K位(K为2或更大的自然数)的并行或串行代码形式,都可以由设计员以各种方式设置。此外,尽管附图中未具体示出,但是操作控制器30可以响应于控制信号CONTROLL而执行测试区段或检查区段的操作,并且可以将执行的结果作为对控制信号CONTROLL的确认而输出到外部。例如,操作控制器30可以响应于控制信号CONTROLL而执行测试区段或检查区段的操作,并且可以将作为运行的结果而可以生成的计数代码COUNT_CODE和监测信息作为对控制信号CONTROLL的确认而输出到外部。
更具体地,操作控制器30可以响应于控制信号CONTROLL而控制待开始的测试区段的操作,并且然后可以控制代码生成器20进入第一模式和退出第一模式。即,操作控制器30可以在响应于控制信号CONTROLL而开始测试区段的操作之后确定时钟生成器10将生成第一时钟CLK1的时间,可以通过将触发的第一时钟CLK1传输到代码生成器20来确定控制代码生成器20进入第一模式的时间(例如,第一时间),并且可以确定与第一模式的进入区段的持续时间相对应的设置时间间隔(例如,第一时间间隔)。
同样地,操作控制器30可以响应于控制信号CONTROLL而控制待开始的检查区段的操作,并且然后可以控制代码生成器20进入第二模式。即,操作控制器30可以在响应于控制信号CONTROLL而开始检查区段的操作之后,通过将外部输入的第二时钟CLK2传输到代码生成器20,确定控制代码生成器20进入第二模式的时间(例如,第三时间)。
操作控制器30可以响应于控制信号CONTROLL而生成用于打开/关闭时钟生成器10的操作的使能信号ENABLE。具体地,操作控制器30可以响应于控制信号CONTROLL而通过激活使能信号ENABLE,例如使使能信号ENABLE具有对应于“0”的第一逻辑值,来控制时钟生成器10生成第一时钟CLK1。此外,操作控制器30可以响应于代码生成器20退出第一模式而通过停用使能信号ENABLE,例如使使能信号ENABLE具有对应于“1”的第二逻辑值,来控制时钟生成器10不生成第一时钟CLK1。即,操作控制器30可以仅在代码生成器20已经进入第一模式的区段中控制时钟生成器10操作并生成第一时钟CLK1。
图2A示出根据实施例的监测电路中包括的操作控制器30a。
图2B示出根据另一实施例的监测电路中包括的操作控制器30b。
共同参照图2A和图2B,参照图1描述的监测电路的元件之中的操作控制器30a或30b可以包括信号生成器31、时钟选择器32、代码比较器33、代码存储装置35和计数器34。
信号生成器31可以响应于外部输入的控制信号CONTROLL和第二时钟CLK2以及由时钟生成器10生成的第一时钟CLK1而生成使能信号ENABLE和模式选择信号MODE。
此外,时钟选择器32可以响应于由信号生成器31生成的模式选择信号MODE,通过选择由时钟生成器10生成的第一时钟CLK1并将第一时钟CLK1传输到代码生成器20,来控制代码生成器20进入第一模式。此外,时钟选择器32可以响应于由信号生成器31生成的模式选择信号MODE,通过选择外部输入的第二时钟CLK2并将第二时钟CLK2传输到代码生成器20,来控制代码生成器20进入第二模式。
此外,在代码生成器20进入第二模式的区段期间,每当触发外部输入的第二时钟CLK2时,代码比较器33可以将从代码生成器20接收的输出代码OUT_CODE的值与起始代码START_CODE的值进行比较。即,每当在代码生成器20进入第二模式的区段期间触发第二时钟CLK2时,代码比较器33a可以将从代码生成器20接收的输出代码OUT_CODE的值与起始代码START_CODE的值进行比较,该第二模式的进入时间和退出时间通过模式选择信号MODE而限定。作为比较的结果,当从代码生成器20接收的输出代码OUT_CODE的值与起始代码START_CODE的值相同时,代码比较器33a可以生成指示输出代码OUT_CODE的值与起始代码START_CODE的值相同的信号(例如,比较信号)COMP,并且可以将该信号传输到计数器34。
此外,在代码生成器20退出第一模式的时间,代码存储装置35a可以将从代码生成器20接收的输出代码OUT_CODE作为计数代码COUNT_CODE存储,代码生成器20退出第一模式的时间响应于由信号生成器31生成的模式选择信号MODE而限定。此外,在代码生成器20进入第二模式的时间,代码存储装置35a可以将所存储的计数代码COUNT_CODE传输到代码生成器20,代码生成器20进入第二模式的时间响应于由信号生成器31生成的模式选择信号MODE而限定。
此外,计数器34可以在代码生成器20进入第二模式的区段期间对外部输入的第二时钟CLK2的触发计数(或触发数量)进行计数,第二模式的进入时间和退出时间响应于由信号生成器31生成的模式选择信号MODE而限定,并且可以响应于代码比较器33a的输出信号而生成监测信息。即,计数器34可以生成第二时钟CLK2的触发计数作为监测信息,该第二时钟CLK2的触发计数是通过从代码生成器20进入第二模式的时间到由代码比较器33a输出的信号COMP指示从代码生成器20接收的输出代码OUT_CODE的值与起始代码START_CODE的值相同的时间,对第二时钟CLK2的触发计数进行计数而获得的。
参照图2A,代码比较器33a可以存储起始代码START_CODE的值。因此,在代码生成器20进入第一模式的时间,代码比较器33a可以将起始代码START_CODE传输到代码生成器20,代码生成器20进入第一模式的时间响应于由信号生成器31生成的模式选择信号MODE而限定。此外,每当在代码生成器20进入第二模式的区段期间触发第二时钟CLK2时,代码比较器33a可以将从代码生成器20接收的输出代码OUT_CODE的值与所存储的起始代码START_CODE的值进行比较,该第二模式的进入时间和退出时间响应于由信号生成器31生成的模式选择信号MODE而限定。如上所述,如果起始代码START_CODE存储在代码比较器33a中,则代码存储装置35a可以存储计数代码COUNT_CODE而不存储起始代码START_CODE。
参照图2B,不同于图2A,起始代码START_CODE可以不存储在代码比较器33b中。相反,在图2B中,起始代码START_CODE可以存储在代码存储装置35b中。即,在图2B中,起始代码START_CODE和计数代码COUNT_CODE可以存储在代码存储装置35b中。
具体地,代码存储装置35b可以存储起始代码START_CODE。因此,在代码生成器20进入第一模式的时间,代码存储装置35b可以将所存储的起始代码START_CODE传输到代码生成器20,代码生成器20进入第一模式的时间响应于由信号生成器31生成的模式选择信号MODE而限定。此外,在代码生成器20进入第二模式的区段期间,代码存储装置35b可以将所存储的起始代码START_CODE传输到代码比较器33b,第二模式的进入时间和退出时间响应于由信号生成器31生成的模式选择信号MODE而限定。此外,在代码生成器20退出第一模式的时间,代码存储装置35b可以将从代码生成器20接收的输出代码OUT_CODE作为计数代码COUNT_CODE存储,代码生成器20退出第一模式的时间响应于由信号生成器31生成的模式选择信号MODE而限定。此外,在代码生成器20进入第二模式的时间,代码存储装置35b可以将所存储的计数代码COUNT_CODE传输到代码生成器20,代码生成器20进入第二模式的时间响应于由信号生成器31生成的模式选择信号MODE而限定。
作为参照,时钟选择器32响应于模式选择信号MODE而开始将第一时钟CLK1传输到代码生成器20的时间可以被限定为代码生成器20进入第一模式的时间。此外,时钟选择器32响应于模式选择信号MODE而停止将第一时钟CLK1传输到代码生成器20的时间可以被限定为代码生成器20退出第一模式的时间。此外,时钟选择器32响应于模式选择信号MODE而开始将第二时钟CLK2传输到代码生成器20的时间可以被限定为代码生成器20进入第二模式的时间。此外,时钟选择器32响应于模式选择信号MODE而停止将第二时钟CLK2传输到代码生成器20的时间可以被限定为代码生成器20退出第二模式的时间。
此外,信号生成器31可以响应于外部输入的控制信号CONTROLL而生成模式选择信号MODE。在这种情况下,代码生成器20的操作结果或计数器34的操作结果可以实时地并入到外部输入的控制信号CONTROLL中。例如,通过计数器34将监测信息输出到外部的操作可以并入到控制信号CONTROLL中,并且因此可以控制信号生成器31生成用于停止将第二时钟CLK2从时钟选择器32传输到代码生成器20的模式选择信号MODE。
图3示出根据实施例的操作控制器30a或30b中包括的信号生成器31和时钟选择器32。
参照图3,在图2A中的操作控制器30a或图2B中的操作控制器30b的元件之中的信号生成器31可以包括内部信号生成器311、第一同步器312和第二同步器313。此外,在图2A中的操作控制器30a或图2B中的操作控制器30b的元件之中的时钟选择器32可以包括多工器321和时钟传输器322。
首先,信号生成器31中包括的内部信号生成器311可以响应于外部输入的控制信号CONTROLL而生成内部使能信号IN_ENABLE和模式选择信号MODE。在这种情况下,内部信号生成器311可以在响应于控制信号CONTROLL而开始测试区段的操作之后,控制代码生成器20进入第一模式和退出第一模式。即,内部信号生成器311可以在响应于控制信号CONTROLL而开始测试区段的操作之后,通过激活内部使能信号IN_ENABLE,确定时钟生成器10的操作开始的时间。此外,内部信号生成器311可以在响应于控制信号CONTROLL而开始测试区段的操作之后,通过控制模式选择信号MODE以具有第一值,确定控制代码生成器20进入第一模式的时间,并且可以基于模式选择信号MODE具有第一值的区段的持续时间有多长,确定与代码生成器20进入第一模式的区段相对应的设置时间。在这种情况下,内部信号生成器311可以控制内部使能信号IN_ENABLE被激活的时间与模式选择信号MODE被控制以具有第一值的时间彼此同步。内部信号生成器311可以控制内部使能信号IN_ENABLE被激活的时间与模式选择信号MODE被控制以具有第一值的时间彼此部分不同。
同样地,内部信号生成器311可以在响应于控制信号CONTROLL而已经开始检查区段的操作之后,控制代码生成器20进入第二模式和退出第二模式。即,内部信号生成器311可以在响应于控制信号CONTROLL而已经开始检查区段的操作之后,通过停用内部使能信号IN_ENABLE,确定时钟生成器10的操作终止的时间。此外,内部信号生成器311可以在响应于控制信号CONTROLL而已经开始检查区段的操作之后,通过控制模式选择信号MODE以具有第二值,确定控制代码生成器20进入第二模式的时间,并且可以通过控制模式选择信号MODE以具有第三值,确定控制代码生成器20退出第二模式的时间。
此外,信号生成器31中包括的第一同步器312可以使内部使能信号IN_ENABLE与外部输入的第二时钟CLK2的边沿同步,并且可以将同步后的信号作为使能信号ENABLE传输到时钟生成器10。
此外,信号生成器31中包括的第二同步器313可以检测从时钟生成器10接收的第一时钟CLK1与外部输入的第二时钟CLK2的边沿同步的时间。即,第二同步器313可以在第一时钟CLK1的边沿与第二时钟CLK2的边沿同步的时间生成触发的输出信号。
在这种情况下,第一时钟CLK1的边沿和第二时钟CLK2的边沿可以同步的原因是能够控制时钟生成器10的操作开始/终止的使能信号ENABLE是通过第一同步器312与第二时钟CLK2同步的信号。即,使能信号ENABLE被激活或停用的时序(timing)可以通过第一同步器312与第二时钟CLK2的边沿同步。因此,由时钟生成器10生成的第一时钟CLK1和外部输入的第二时钟CLK2具有不同的触发频率,但是第一时钟CLK1的边沿和第二时钟CLK2的边沿可以周期性地同步。
此外,响应于由信号生成器31中包括的内部信号生成器311生成的模式选择信号MODE,时钟选择器32中包括的多工器321可以选择由时钟生成器10生成的第一时钟CLK1和外部输入的第二时钟CLK2中的任意一个,并且可以输出所选择的时钟。即,多工器321可以响应于与代码生成器20进入第一模式的区段相对应的模式选择信号MODE的值来选择第一时钟CLK1,并且可以输出所选择的第一时钟CLK1。例如,多工器321可以响应于具有第一值的模式选择信号MODE而选择第一时钟CLK1,并且可以输出所选择的第一时钟CLK1。此外,多工器321可以响应于与代码生成器20进入第二模式的区段相对应的模式选择信号MODE的值来选择第二时钟CLK2,并且可以输出所选择的第二时钟CLK2。例如,多工器321可以响应于具有第二值的模式选择信号MODE而选择第二时钟CLK2并输出所选择的第二时钟CLK2,并且可以响应于具有第三值的模式选择信号MODE而不选择任何时钟。
此外,响应于模式选择信号MODE和由信号生成器31中包括的第二同步器313输出的信号,时钟选择器32中包括的时钟传输器322可以将由多工器321选择的时钟,即第一时钟CLK1或第二时钟CLK2,传输到代码生成器20。即,当将由多工器321输出的第一时钟CLK1或第二时钟CLK2传输到代码生成器20时,时钟传输器322可以恢复由于多工器321的操作而使相位延迟或抖动的第一时钟CLK1或第二时钟CLK2,并且可以传输恢复后的第一时钟CLK1或第二时钟CLK2。
图4A、图4B和图4C是示出以描述根据实施例的监测电路中包括的代码生成器20的示例的示图。
首先,参照图4A和图4B,可以假设代码生成器20包括至少四个移位寄存器作为线性反馈移位寄存器(LFSR)。然而,本公开的实施例不限于此,并且移位寄存器的数量可以根据实施例而改变。
具体地,可以假设图4A所示的代码生成器20的配置针对代码生成器20进入第一模式的情况。此外,可以假设图4B所示的代码生成器20的配置针对代码生成器20进入第二模式的情况。
在这种情况下,针对图4A的代码生成器20中包括的四个移位寄存器以及图4B的代码生成器20中包括的四个移位寄存器,可以假设物理上存在的四个移位寄存器根据操作模式以不同方式操作。针对图4A的代码生成器20中包括的四个移位寄存器以及图4B的代码生成器20中包括的四个移位寄存器,还可以假设八个移位寄存器物理上完全彼此分离。
参照图1、图4A和图4C,代码生成器20可以执行改变输入代码22的值的操作,从而以这种方式通过每当触发输入时钟21时改变输入代码22的值来生成输出代码OUT_CODE并通过反馈接收所生成的输出代码OUT_CODE。在图4A中,改变输入代码22的值的操作可以是四个寄存器中的每一个从第一寄存器REGISTER 0到第四寄存器REGISTER 3分别移位1个位的操作,以及传输作为对由第三寄存器REGISTER 2和第四寄存器REGISTER 3输出的位执行XOR运算的结果而生成的1个位作为第一寄存器REGISTER 0的输入的操作,由第三寄存器REGISTER 2和第四寄存器REGISTER 3输出的位在作为移位操作的结果而生成的输出代码OUT_CODE的位之中。在图4A中,因为将第一时钟CLK1作为输入时钟21输入并且将起始代码START_CODE作为输入代码22输入,所以代码生成器20可以在第一模式下操作。即,在图4A中,改变输入代码22的值的操作是设置操作。基于第一时钟CLK1的触发计数,输出代码OUT_CODE的值可以根据设置序列(sequence)而改变。
参照图1、图4B和图4C,代码生成器20可以执行改变输入代码22的值的操作,从而以这种方式通过每当触发输入时钟21时改变输入代码22的值来生成输出代码OUT_CODE并通过反馈接收所生成的输出代码OUT_CODE。在图4B中,改变输入代码22的值的操作可以是四个寄存器中的每一个从第四寄存器REGISTER 3到第一寄存器REGISTER 0分别移位1个位的操作,以及传输作为对由第一寄存器REGISTER 0和第四寄存器REGISTER 3输出的位执行XOR运算的结果而生成的1个位作为第四寄存器REGISTER 3的输入的操作,由第一寄存器REGISTER 0和第四寄存器REGISTER 3输出的位在作为移位操作的结果而生成的输出代码OUT_CODE的位之中。在图4B中,因为将第二时钟CLK2作为输入时钟21输入并且将计数代码COUNT_CODE作为输入代码22输入,所以代码生成器20可以在第二模式下操作。即,在图4B中,改变输入代码22的值的操作是设置操作的逆操作。基于第二时钟CLK2的触发计数,输出代码OUT_CODE的值可以以与设置序列相反的方向改变。
如图4C所示,当起始代码START_CODE的值为“1000”时,如果在触发第一时钟CLK1时执行设置操作,则可以生成具有值“0100”的输出代码OUT_CODE。此外,在已经反馈并输入具有值“0100”的输出代码OUT_CODE的状态下,如果在触发第一时钟CLK1时执行设置操作,则可以生成具有值“0010”的输出代码OUT_CODE。通过这种方式,输出代码OUT_CODE的值可以根据从起始代码START_CODE起重复执行设置操作的次数而不同。即,起始代码START_CODE的值与输出代码OUT_CODE的值之间的差异可以是指示已经触发第一时钟CLK1多少次的信息。
相反,当计数代码COUNT_CODE的值为“0101”时,如果在触发第二时钟CLK2时执行设置操作的逆操作,则可以生成具有值“1011”的输出代码OUT_CODE。此外,在已经反馈并输入具有值“1011”的输出代码OUT_CODE的状态下,如果在触发第二时钟CLK2时执行设置操作的逆操作,则可以生成具有值“0110”的输出代码OUT_CODE。通过这种方式,如果从计数代码COUNT_CODE起重复执行设置操作的逆操作,则可以在特定时间生成与起始代码START_CODE具有相同值的输出代码OUT_CODE。即,可以生成第二时钟CLK2的触发计数作为监测信息,该第二时钟CLK2的触发计数是使计数代码COUNT_CODE的值与起始代码START_CODE的值相同所需的。
根据本公开的实施例,半导体装置中包括的环形振荡器所生成的具有相对较高频率的时钟(例如,第一时钟CLK1)与起始代码(例如,起始代码START_CODE)一起被输入到线性反馈移位寄存器(LFSR)。LFSR可以执行与高速触发操作相对应的设置操作,并且作为设置操作的结果而生成计数代码(例如,计数代码COUNT_CODE)。此后,LFSR接收具有相对较低频率的外部输入时钟(例如,第二时钟CLK2)以及计数代码,并且执行与低速触发操作相对应的设置操作的逆操作。因此,可以以低速对起始代码和计数代码之间所需的时钟的触发计数进行计数。
因此,具有可以精确地对由环形振荡器生成的具有高频率的时钟的触发计数进行计数的效果。例如,根据本公开的实施例的监测电路包括代码生成器,该代码生成器通过在第一模式下使用具有相对较高频率的第一时钟执行一个或多个设置操作,从起始代码起改变输出代码,以生成计数代码。这种代码生成器可以包括线性反馈移位寄存器(LFSR)和逻辑门(例如,XOR门),并且因此可以适于使用具有相对较高频率的第一时钟来执行设置操作,以生成计数代码。代码生成器进一步通过在第二模式下使用具有相对较低频率的第二时钟来执行一个或多个逆设置操作,从计数代码起改变输出代码,直到输出代码变得等于起始代码。监测电路中的计数器在监测电路在第二模式下操作的时间间隔期间对第二时钟信号的触发数量进行计数。因此,监测电路可以在不使用高速计数器的情况下精确地计算出环形振荡器的具有高频率的时钟的触发数量。
在实施例中,一种控制监测电路的方法包括:在代码生成器进入第一模式的第一时间,将第一时钟作为输入时钟并且将起始代码作为输入代码提供到代码生成器;通过在第一模式下执行一个或多个设置操作,改变输入代码的值以生成输出代码;在代码生成器退出第一模式的第二时间将输出代码设置为计数代码;在代码生成器进入第二模式的第三时间,提供第二时钟作为输入时钟并且提供计数代码作为输入代码,第二时钟具有比第一时钟的频率更低的频率;通过在第二模式下执行一个或多个逆设置操作,改变输入代码的值以生成输出代码;并且对在第二模式下的第二时钟的触发数量进行计数,直到输出代码的值变得等于起始代码的值,以生成监测信息。
在实施例中,该方法进一步包括:控制代码生成器在第一时间进入第一模式;并且控制代码生成器在第二时间退出第一模式,第一时间和第二时间之间的第一时间间隔是预先确定的。
在实施例中,该方法进一步包括:控制代码生成器在第三时间进入第二模式;并且响应于所生成的监测信息而控制代码生成器在第四时间退出第二模式。
在实施例中,当在第一模式下触发第一时钟时,代码生成器执行设置操作,并且当在第二模式下触发第二时钟时,代码生成器执行逆设置操作。
在实施例中,代码生成器包括:多个寄存器,生成输出代码;以及逻辑门,接收输出代码的多个位,并且对所接收的输出代码的位执行逻辑运算,以向多个寄存器中的一个提供指示逻辑运算结果的信号。
尽管已经出于说明性目的而描述了各个实施例,但对于本领域技术人员将显而易见的是,在不脱离如所附权利要求所限定的本公开的精神和范围的情况下,可以进行各种改变和修改。

Claims (18)

1.一种监测电路,包括:
时钟生成器,生成具有第一目标频率的第一时钟,所述第一目标频率根据进程、电压和温度即PVT变化而不同于目标频率;
代码生成器,响应于输入时钟而通过改变输入代码的值来生成输出代码,接收与所述输出代码相关联的反馈信号,并且通过在第一模式下执行一个或多个设置操作并在第二模式下执行一个或多个逆设置操作来改变所述输入代码的值;以及
操作控制器,控制所述代码生成器在测试区段中进入所述第一模式,在所述代码生成器进入所述第一模式的第一时间将所述第一时钟和起始代码分别作为所述输入时钟和所述输入代码传输到所述代码生成器,在所述代码生成器退出所述第一模式的第二时间将所述输出代码设置为计数代码,控制所述代码生成器在检查区段中进入所述第二模式,在所述代码生成器进入所述第二模式的第三时间将第二时钟和所述计数代码分别作为所述输入时钟和所述输入代码传输到所述代码生成器,并且对在所述第二模式下的所述第二时钟的触发数量进行计数,直到所述输出代码具有与所述起始代码的值相同的值,以生成监测信息,
其中所述操作控制器从所述监测电路的外部接收具有比所述第一目标频率更低的第二目标频率的所述第二时钟。
2.根据权利要求1所述的监测电路,其中所述操作控制器:
控制所述代码生成器在所述测试区段中在所述第一时间进入所述第一模式;并且
控制所述代码生成器在所述第二时间退出所述第一模式,所述第一时间与所述第二时间之间的第一时间间隔是预先确定的。
3.根据权利要求2所述的监测电路,其中所述操作控制器:
控制所述代码生成器在所述检查区段中在所述第三时间进入所述第二模式;并且
响应于所生成的监测信息而控制所述代码生成器在第四时间退出所述第二模式。
4.根据权利要求3所述的监测电路,其中所述操作控制器响应于外部输入的控制信号而开始或终止所述测试区段或者所述检查区段或者所述测试区段和所述检查区段两者。
5.根据权利要求4所述的监测电路,其中在所述第二模式下的所述第二时钟的触发数量为第一触发数量,并且
其中所述操作控制器:
在所述测试区段开始之后,控制所述代码生成器在所述第一时钟的边沿与所述第二时钟的边沿同步的所述第一时间进入所述第一模式;并且
控制所述代码生成器在从所述第一时间起所述第二时钟的第二触发数量达到给定数量的所述第二时间退出所述第一模式。
6.根据权利要求5所述的监测电路,其中所述操作控制器:
在所述检查区段的操作已经开始之后,控制所述代码生成器在所述第二时钟的边沿同步的所述第三时间进入所述第二模式;并且
在已经生成所述监测信息之后,控制所述代码生成器在所述第二时钟的边沿同步的所述第四时间退出所述第二模式。
7.根据权利要求6所述的监测电路,其中所述时钟生成器响应于从所述操作控制器接收的使能信号而生成所述第一时钟。
8.根据权利要求7所述的监测电路,其中所述操作控制器:
响应于所述控制信号,通过激活所述使能信号,控制所述时钟生成器生成所述第一时钟;并且
当所述代码生成器退出所述第一模式时,通过停用所述使能信号,控制所述时钟生成器停止生成所述第一时钟。
9.根据权利要求8所述的监测电路,其中所述操作控制器包括:
信号生成器,响应于所述控制信号以及所述第一时钟和所述第二时钟而生成所述使能信号和模式选择信号;
时钟选择器,响应于所述模式选择信号而在所述第一模式的所述第一时间间隔期间选择所述第一时钟,在所述第一时间间隔期间将所选择的第一时钟传输到所述代码生成器,在所述第二模式的第二时间间隔期间选择所述第二时钟,并且在所述第二时间间隔期间将所选择的第二时钟传输到所述代码生成器,所述第二时间间隔在所述第三时间和所述第四时间之间;
代码比较器,当响应于所述模式选择信号而在所述第二时间间隔期间触发所述第二时钟时,比较所述输出代码的值与所述起始代码的值;
代码存储装置,在所述代码生成器退出所述第一模式的所述第二时间将所述输出代码作为所述计数代码存储,并且在所述代码生成器进入所述第二模式的所述第三时间将所存储的计数代码传输到所述代码生成器;以及
计数器,响应于所述模式选择信号而在所述第二模式的第二时间间隔期间对所述第二时钟的第一触发数量进行计数,并且响应于所述代码比较器的输出信号而生成所述监测信息。
10.根据权利要求9所述的监测电路,其中所述代码比较器:
存储所述起始代码;
在所述代码生成器进入所述第一模式的所述第一时间将所存储的起始代码传输到所述代码生成器,所述第一时间响应于所述模式选择信号而确定;并且
当在所述第二模式的第二时间间隔期间触发所述第二时钟时,比较所述输出代码的值和所存储的起始代码的值。
11.根据权利要求9所述的监测电路,其中所述代码存储装置:
存储所述起始代码;
在所述代码生成器进入所述第一模式的所述第一时间将所存储的起始代码传输到所述代码生成器,所述第一时间响应于所述模式选择信号而确定;并且
在所述第二模式的第二时间间隔期间,将所存储的起始代码传输到所述代码比较器。
12.根据权利要求9所述的监测电路,其中所述信号生成器包括:
内部信号生成器,响应于所述控制信号而生成内部使能信号和所述模式选择信号;
第一同步器,将所述内部使能信号与所述第二时钟的边沿同步,并且将所述同步后的内部使能信号作为所述使能信号传输到所述时钟生成器;以及
第二同步器,检测从所述时钟生成器接收的所述第一时钟的边沿与所述第二时钟的边沿同步的时间。
13.根据权利要求9所述的监测电路,其中所述时钟选择器包括:
多工器,响应于所述模式选择信号而选择所述第一时钟和所述第二时钟中的一个;以及
时钟传输器,响应于所述第二同步器的输出信号,将所选择的时钟传输到所述代码生成器。
14.一种控制监测电路的方法,所述方法包括:
在代码生成器进入第一模式的第一时间,将第一时钟作为输入时钟并且将起始代码作为输入代码提供到所述代码生成器;
通过在所述第一模式下执行一个或多个设置操作,改变所述输入代码的值以生成输出代码;
在所述代码生成器退出所述第一模式的第二时间将所述输出代码设置为计数代码;
在所述代码生成器进入第二模式的第三时间,提供第二时钟作为所述输入时钟并且提供所述计数代码作为所述输入代码,所述第二时钟具有比所述第一时钟的频率更低的频率;
通过在所述第二模式下执行一个或多个逆设置操作,改变所述输入代码的值以生成所述输出代码;并且
对在所述第二模式下的所述第二时钟的触发数量进行计数,直到所述输出代码的值变得等于所述起始代码的值,以生成监测信息。
15.根据权利要求14所述的方法,进一步包括:
控制所述代码生成器在所述第一时间进入所述第一模式;并且
控制所述代码生成器在所述第二时间退出所述第一模式,所述第一时间与所述第二时间之间的第一时间间隔是预先确定的。
16.根据权利要求14所述的方法,进一步包括:
控制所述代码生成器在所述第三时间进入所述第二模式;并且
响应于所生成的监测信息而控制所述代码生成器在第四时间退出所述第二模式。
17.根据权利要求14所述的方法,其中当在所述第一模式下触发所述第一时钟时,所述代码生成器执行所述设置操作,并且当在所述第二模式下触发所述第二时钟时,所述代码生成器执行所述逆设置操作。
18.根据权利要求17所述的方法,其中所述代码生成器包括:
多个寄存器,生成所述输出代码;以及
逻辑门,接收所述输出代码的多个位,并且对所接收的输出代码的位执行逻辑运算,以向所述多个寄存器中的一个提供指示逻辑运算结果的信号。
CN202110374966.1A 2020-08-19 2021-04-08 时钟监测电路 Active CN114077279B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0103792 2020-08-19
KR1020200103792A KR20220022618A (ko) 2020-08-19 2020-08-19 클록 모니터링 회로

Publications (2)

Publication Number Publication Date
CN114077279A true CN114077279A (zh) 2022-02-22
CN114077279B CN114077279B (zh) 2024-04-02

Family

ID=78372460

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110374966.1A Active CN114077279B (zh) 2020-08-19 2021-04-08 时钟监测电路

Country Status (3)

Country Link
US (1) US11163328B1 (zh)
KR (1) KR20220022618A (zh)
CN (1) CN114077279B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114896133A (zh) * 2022-03-29 2022-08-12 江苏华途数控科技有限公司 一种示教器半成品测试平台系统及其测试方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11824539B2 (en) * 2021-08-11 2023-11-21 Synopsys, Inc. Clock multiplexer circuitry with glitch reduction
KR20240078010A (ko) * 2022-11-25 2024-06-03 에스케이하이닉스 주식회사 데이터 출력 시점을 조절하는 메모리 장치 및 그 동작방법

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060224910A1 (en) * 2005-03-31 2006-10-05 Li Gabriel M Circuit and method for monitoring the status of a clock signal
CN102365560A (zh) * 2009-01-27 2012-02-29 Xyz互动技术公司 用于单个和/或多个设备的测距、定向和/或定位的方法和装置
US20130311814A1 (en) * 2012-05-15 2013-11-21 Oracle International Corporation Constant frequency architectural timer in a dynamic clock domain
CN103529904A (zh) * 2012-06-29 2014-01-22 瑞萨电子株式会社 时钟校正电路和时钟校正方法
CN103809658A (zh) * 2012-11-01 2014-05-21 瑞萨电子株式会社 半导体装置和时钟校正方法
CN104716935A (zh) * 2013-12-17 2015-06-17 爱思开海力士有限公司 时钟发生电路
CN107393576A (zh) * 2016-05-11 2017-11-24 三星电子株式会社 阻抗校准电路、包括其的半导体存储器设备及其操作方法
CN110431511A (zh) * 2017-04-11 2019-11-08 英特尔公司 包括线性和非线性控制机制的自适应数字控制器
CN110912553A (zh) * 2018-09-14 2020-03-24 瑞萨电子株式会社 半导体器件及其控制方法
CN111147055A (zh) * 2018-11-02 2020-05-12 美光科技公司 占空比检测器的偏移消除

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
UA37182C2 (uk) * 1992-08-26 2001-05-15 Брітіш Текнолоджі Груп Лімітед Система ідентифікації та відповідач для системи ідентифікації
US7082453B1 (en) 2002-09-27 2006-07-25 Hewlett-Packard Development Company, L.P. Long-period counter without carries
US7483327B2 (en) 2006-03-02 2009-01-27 Freescale Semiconductor, Inc. Apparatus and method for adjusting an operating parameter of an integrated circuit

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060224910A1 (en) * 2005-03-31 2006-10-05 Li Gabriel M Circuit and method for monitoring the status of a clock signal
CN102365560A (zh) * 2009-01-27 2012-02-29 Xyz互动技术公司 用于单个和/或多个设备的测距、定向和/或定位的方法和装置
CN104111446A (zh) * 2009-01-27 2014-10-22 Xyz互动技术公司 用于单个和/或多个设备的测距、定向和/或定位的方法和装置
US20130311814A1 (en) * 2012-05-15 2013-11-21 Oracle International Corporation Constant frequency architectural timer in a dynamic clock domain
CN103529904A (zh) * 2012-06-29 2014-01-22 瑞萨电子株式会社 时钟校正电路和时钟校正方法
CN103809658A (zh) * 2012-11-01 2014-05-21 瑞萨电子株式会社 半导体装置和时钟校正方法
CN104716935A (zh) * 2013-12-17 2015-06-17 爱思开海力士有限公司 时钟发生电路
CN107393576A (zh) * 2016-05-11 2017-11-24 三星电子株式会社 阻抗校准电路、包括其的半导体存储器设备及其操作方法
CN110431511A (zh) * 2017-04-11 2019-11-08 英特尔公司 包括线性和非线性控制机制的自适应数字控制器
CN110912553A (zh) * 2018-09-14 2020-03-24 瑞萨电子株式会社 半导体器件及其控制方法
CN111147055A (zh) * 2018-11-02 2020-05-12 美光科技公司 占空比检测器的偏移消除

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114896133A (zh) * 2022-03-29 2022-08-12 江苏华途数控科技有限公司 一种示教器半成品测试平台系统及其测试方法

Also Published As

Publication number Publication date
US11163328B1 (en) 2021-11-02
KR20220022618A (ko) 2022-02-28
CN114077279B (zh) 2024-04-02

Similar Documents

Publication Publication Date Title
CN114077279B (zh) 时钟监测电路
US7408371B2 (en) Apparatus for measuring on-chip characteristics in semiconductor circuits and related methods
US7810003B2 (en) Method of generating test clock signal and test clock signal generator for testing semiconductor devices
US7795939B2 (en) Method and system for setup/hold characterization in sequential cells
TWI569281B (zh) 效能特徵監測電路及方法
US7640461B2 (en) On-chip circuit for transition delay fault test pattern generation with launch off shift
US9541591B2 (en) Periodic signal measurement using statistical sampling
US5083049A (en) Asynchronous circuit with edge-triggered inputs
US9983262B1 (en) Built-in self test controller for a random number generator core
CN104660240B (zh) 超速时延测试时钟生成器
US9366724B1 (en) Scan testing with staggered clocks
US8375265B1 (en) Delay fault testing using distributed clock dividers
CN111540392B (zh) 时钟生成电路以及包含时钟生成电路的存储器件
US20240320410A1 (en) Integrated circuit and operating method thereof
US8125249B2 (en) Frequency measuring circuit and semiconductor device having the same
KR101912905B1 (ko) 카스 레이턴시 설정 회로 및 이를 포함하는 반도체 메모리 장치
WO2009084396A1 (ja) 遅延モニタ回路および遅延モニタ方法
US9812216B1 (en) Circuits and methods for generating a clock enable signal using a shift register
US8793545B2 (en) Apparatus and method for clock glitch detection during at-speed testing
US9069989B2 (en) Chip authentication using scan chains
US10261128B2 (en) Test circuit capable of measuring PLL clock signal in ATPG mode
US8578227B2 (en) Delay test device and system-on-chip having the same
JP2007248379A (ja) 半導体装置及び半導体装置のテスト方法
US8270557B2 (en) Integrated circuit and method for driving the same
US10911035B1 (en) Fixed-width pulse generator

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant