CN114069583B - 一种双向内嵌mos管的静电浪涌防护集成电路及方法 - Google Patents
一种双向内嵌mos管的静电浪涌防护集成电路及方法 Download PDFInfo
- Publication number
- CN114069583B CN114069583B CN202111472592.3A CN202111472592A CN114069583B CN 114069583 B CN114069583 B CN 114069583B CN 202111472592 A CN202111472592 A CN 202111472592A CN 114069583 B CN114069583 B CN 114069583B
- Authority
- CN
- China
- Prior art keywords
- circuit
- voltage
- nmos
- tube
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000002457 bidirectional effect Effects 0.000 title claims abstract description 33
- 238000000034 method Methods 0.000 title claims abstract description 11
- 238000004891 communication Methods 0.000 claims abstract description 3
- 230000001052 transient effect Effects 0.000 claims description 16
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 230000002708 enhancing effect Effects 0.000 claims description 2
- 238000007599 discharging Methods 0.000 claims 3
- 230000000087 stabilizing effect Effects 0.000 claims 3
- 230000003068 static effect Effects 0.000 abstract description 9
- 230000005611 electricity Effects 0.000 abstract description 8
- 230000008901 benefit Effects 0.000 abstract description 3
- 239000003381 stabilizer Substances 0.000 abstract 2
- 230000000694 effects Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
- H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
- H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
- H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
- H10D89/811—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Emergency Protection Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种双向内嵌MOS管的静电浪涌防护集成电路及方法，属于集成电路的静电放电及浪涌防护领域。所述集成电路包括：稳压钳位电路、NMOS开关控制电路和主电流泄放电路。本发明利用两个稳压二极管构成稳压钳位电路，为集成电路内部NMOS开关控制电路提供持续稳定的电压，避免了使用外部电源提供控制电压造成面积利用率低的问题；同时，利用主电流泄放电路提供大电流泄放路径，增强电路的鲁棒性。本发明的集成电路具有面积效率高、开启速度快、静电或浪涌鲁棒性强及双向静电或浪涌防护等优点，可应用于集成电路双向数据收发端口和通信端口，也可用于工作电压在3至6V的正反向供电的电子设备电源端口或插拔接口。
Description
技术领域
本发明涉及一种双向内嵌MOS管的静电浪涌防护集成电路及方法，属于集成电路的静电放电及浪涌防护领域。
背景技术
静电放电(ESD)是指处于不同电势的物体之间的静电荷的转移现象，一般静电荷转移发生在很短的时间内，约百纳秒内；电气过应力(EOS)是指超过产品正常工作电压或电流的一种电学损坏现象，例如长时间放电或者大电流冲击(雷击浪涌现象)等。目前ESD或EOS现象是造成集成电路内部损坏及电子产品功能失效的一个主要原因。
随着科技的高速发展，人们对手持式移动设备、汽车电子、个人PC以及手机等高密度集成电路(IC)芯片的功能和性能需求日益提升，系统稳定、性能优越且不易损坏的电子产品的市场需求日益凸显。因此设计具有高效能、低寄生、强鲁棒性又能适用于电子产品便携性或小型化等需求的高效能静电或浪涌保护集成电路芯片，是提升电子产品可靠性的重要研究方向。
由于ESD是双向的事件，因此在两个管脚之间都有可能出现任意的正负极组合。目前单向静电或浪涌防护芯片只能用于正向电压范围的接口，如数字信号输入的USB、HDMI以及其他正向电压接口中。而双向的静电或浪涌防护芯片由于具有对称的正负击穿电压，可以用于有正负电压范围的任何接口，对于单通道的双向静电或浪涌来说，I/O和地可以灵活接在任意管脚。但传统双向静电或浪涌防护芯片通常是在一个管教上放置两个完全相同的单向静电或浪涌防护芯片作为互补电路，此时负载电容也会因此加倍，因此有必要设计出具有双向互补特性而又不增加额外负载的双向静电或浪涌防护芯片。
常见的静电或浪涌保护网络主要包括二极管(Diode)、双极型晶体管(BJT)、金属氧化物半导体场效应晶体管(MOSFET)、横向与纵向扩散MOSFET(LDMOS/VDMOS)以及可控硅整流器(SCR)等电路单元。栅接地NMOS(GGNMOS)主要是在ESD发生时利用寄生的三极管电路倾泻漏极的ESD电流，虽然它具有工艺兼容性良好的优势，但是，它也可能会存在GGNMOS尚未开启，内部被保护电路的栅氧已先被击穿，或者其ESD导通电阻较高、鲁棒性很差等问题。与GGNMOS类似，栅接高电位PMOS(GDPMOS)也存在导通电阻较高、鲁棒性较差的问题。在双向情况下，NMOS以及PMOS通常会添加互补电路用以实现双向对称的功能，这导致额外面积的增加，若仅使用单个NMOS或单个PMOS，则需要额外的电源端口用以提供栅电位，不符合单通道双向防护需求。
发明内容
为了解决目前双向静电浪涌防护集成电路中，MOS晶体管栅电位难以调控、鲁棒性差、防护效能较低、面积效能低等问题，本发明提供了一种双向内嵌MOS管的静电浪涌防护集成电路及方法。
本发明的第一个目的在于提供一种双向内嵌MOS管的静电浪涌防护集成电路，所述静电浪涌防护集成电路包括：稳压钳位电路、NMOS开关控制电路和主电流泄放电路；
所述稳压钳位电路用于控制所述NMOS开关控制电路中的NMOS管Mn栅极电压，当在第一终端与第二终端发生正向静电放电或浪涌瞬态脉冲时，所述NMOS管Mn上栅极电压等于所述稳压钳位电路中的第一稳压管D1上的钳位电压，用于启动所述NMOS管Mn，开启后的所述NMOS开关控制电路中的电流又可以推动所述主电流泄放电路中的单元结构，从而形成由第一PNP三极管Tp1和NPN三极管Tn构成的所述主电流泄放路径；
当在第一终端与第二终端发生负向静电放电或浪涌瞬态脉冲时，所述NMOS管Mn上栅极电压等于所述稳压钳位电路中的第二稳压管D2上的钳位电压，用于启动所述NMOS管Mn，开启后的所述NMOS开关控制电路中的电流又可以推动所述主电流泄放电路中的单元结构，从而形成由第二PNP三极管Tp2和所述NPN三极管Tn构成的所述主电流泄放路径。
所述稳压钳位电路包括：第一稳压管D1和第二稳压管D2，所述的第一稳压管D1的阳极与所述电路的第二终端相连，所述第一稳压管D1的阴极与所述第二稳压管D2的阴极相连，所述第二稳压管D2的阳极与所述电路的第一终端相连，用于钳位所述电路的端口电压，避免产生闩锁效应，并用于推动所述电路的内部所述NMOS开关控制电路开启工作。
所述NMOS开关电路包括第一电阻R1和所述NMOS管Mn，所述NMOS管Mn的栅极与所述第一电阻R1的一端相连，所述第一电阻R1的另一端与所述第一稳压管D1和所述第二稳压管D2的阴极相连，所述第一电阻R1上用于限制所述NMOS管Mn的栅电流，并耦合所述NMOS管Mn的栅压；所述NMOS管Mn的体电极与所述主电流泄放电路中的内部结构单元相连，用于驱动所述主电流泄放电路工作；
所述主电流泄放电路包括所述第一PNP三极管Tp1、所述NPN三极管Tn、所述第二PNP三极管Tp2、第二电阻R2和第三电阻R3，所述第二电阻R2的一端和所述第一PNP三极管Tp1的发射极均与所述电路的第一终端相连，所述第二电阻R2的另一端和所述第一PNP三极管Tp1的基极、所述NPN管Tn的集电极均与所述NMOS管Mn的源极相连，所述第一PNP三极管Tp1的集电极、所述第二PNP三极管Tp2的集电极、所述NPN管Tn的基极均与所述NMOS管Mn的体电极相连，所述第二PNP三极管Tp2的基极、所述NPN管Tn的发射极、所述NMOS管Mn的漏极均与所述第三电阻R3的一端相连，所述第二PNP三极管Tp2的发射极和所述第三电阻R3的另一端均与所述电路的第二终端相连，用于增强所述电路的鲁棒性。
本发明的第二个目的在于提供一种静电浪涌防护方法，所述方法采用上述的双向内嵌MOS管的静电浪涌防护IC实现，包括：
首先利用稳压钳位电路，为IC内部NMOS开关控制电路中NMOS管提供持续稳定的栅极电压；然后利用NMOS开关控制电路中的电流推动主电流泄放电路中的SCR结构开启，且主电流泄放路径中的第一PNP三极管Tp1、NPN三极管Tn和第三电阻R3，用于泄放在本发明电路的第一终端与第二终端之间发生正向静电放电或浪涌瞬态脉冲，主电流泄放电路中的第二PNP三极管Tp2、NPN三极管Tn和第二电阻R2，用于泄放在本发明电路的第一终端与第二终端之间发生反向静电放电或浪涌瞬态脉冲，主电流泄放电路用于实现所述电路的双向静电浪涌防护功能。
本发明有益效果是：
(1)本发明实例中，第一稳压管D1和第二稳压管D2构成双向稳压钳位电路，当第一终端与第二终端之间发生正向静电放电或浪涌瞬态脉冲时，第二稳压管D2正向偏置，第一稳压管D1用于钳位本发明实例电路的端口电压，避免产生闩锁效应，并用于推动本发明实例电路的内部所述NMOS开关控制电路开启工作；当第一终端与第二终端之间发生负向静电放电或浪涌瞬态脉冲时，第一稳压管D1正向偏置，第二稳压管D2用于钳位本发明实例电路的端口电压；第一稳压管D1和第二稳压管D2构成的双向稳压钳位电路，为被保护电路提供双向对称的第一级保护电路，并能够有效防护脉冲时间长达至少50μs的浪涌事件。
(2)本发明实例中，稳压钳位电路开启后为NMOS开关控制电路中的NMOS管Mn的栅电极提供持续稳定的电位，使NMOS管Mn开启，并迅速泄放电流，提高表面的电流均匀性，同时NMOS开关控制电路中NMOS管Mn的体电极与主电流泄放电路中的SCR结构相连，能够驱动主电流电路工作，本发明实例中的NMOS开关控制电路为被保护电路提供了栅极电压可控的双向对称的第二级保护电路，能够有效的防护脉冲时间为0.2ns-200ns的静电放电事件。
(3)本发明实例中，NMOS开关控制电路中的第一电阻R1可以根据应用电路特征需求调节或移除，所述NMOS管也可根据集成电路制造工艺设置为P型MOS结构。
(4)本发明实例中，NMOS开关电路开启后，推动双向对称的主电流泄放电路开启，泄放电路内部主要的静电或浪涌脉冲，有效增强电路的鲁棒性，以较小的面积实现双向静电浪涌防护功能。
(5)本发明实例中，可应用于集成电路双向数据收发端口和通信端口，也可应用于工作电压在3至6V之间的正反向供电的电子设备电源端口或插拔接口。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实例中双向内嵌MOS管的静电浪涌防护IC电路图；
图2是本发明实例中内嵌PMOS情况下的电路图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
实施例一：
本实施例针对目前双向静电浪涌防护集成电路中，MOS晶体管栅电位难以调控、鲁棒性差、防护效能较低、面积效能低等问题，提供一种双向内嵌MOS管的静电浪涌防护集成电路；包括：稳压钳位电路、NMOS开关控制电路和主电流泄放电路，其等效电路图如图1所示；
其中稳压钳位电路包括：第一稳压管D1和第二稳压管D2，所述的第一稳压管D1的阳极与所述电路的第二终端相连，所述第一稳压管D1的阴极与所述第二稳压管D2的阴极相连，所述第二稳压管D2的阳极与所述电路的第一终端相连，用于钳位所述电路的端口电压，避免产生闩锁效应，并用于推动所述电路的内部所述NMOS开关控制电路开启工作。
NMOS开关电路包括第一电阻R1和所述NMOS管Mn，所述NMOS管Mn的栅极与所述第一电阻R1的一端相连，所述第一电阻R1的另一端与所述第一稳压管D1和所述第二稳压管D2的阴极相连，所述第一电阻R1上用于限制所述NMOS管Mn的栅电流，并耦合所述NMOS管Mn的栅压；所述NMOS管Mn的体电极与所述主电流泄放电路中的内部结构单元相连，用于驱动所述主电流泄放电路工作；
主电流泄放电路包括所述第一PNP三极管Tp1、所述NPN三极管Tn、所述第二PNP三极管Tp2、第二电阻R2和第三电阻R3，所述第二电阻R2的一端和所述第一PNP三极管Tp1的发射极均与所述电路的第一终端相连，所述第二电阻R2的另一端和所述第一PNP三极管Tp1的基极、所述NPN管Tn的集电极均与所述NMOS管Mn的源极相连，所述第一PNP三极管Tp1的集电极、所述第二PNP三极管Tp2的集电极、所述NPN管Tn的基极均与所述NMOS管Mn的体电极相连，所述第二PNP三极管Tp2的基极、所述NPN管Tn的发射极、所述NMOS管Mn的漏极均与所述第三电阻R3的一端相连，所述第二PNP三极管Tp2的发射极和所述第三电阻R3的另一端均与所述电路的第二终端相连，用于增强所述电路的鲁棒性。
实施例二
本实施例提供一种双向内嵌MOS管的静电浪涌防护集成电路，当第一终端与第二终端发生正向静电放电或浪涌瞬态脉冲时，所述稳压钳位电路开启，泄放初步的静电或浪涌电流，第二稳压管D2正向偏置，第一稳压管D1用于钳位本发明实例电路的端口电压，避免产生闩锁效应；
本实施例为双向对称的静电浪涌防护集成电路，当第一终端与第二终端发生负向静电放电或浪涌瞬态脉冲时，所述稳压钳位电路开启，泄放初步的静电或浪涌电流，第一稳压管D1正向偏置，第二稳压管D2用于钳位本发明实例电路的端口电压，避免产生闩锁效应，双向对称的稳压钳位电路也为本实例的双向对称的静电浪涌防护集成电路提供可控的触发电压；
当稳压钳位电路开启后，静电或浪涌电流在NMOS开关控制电路中的第一电阻R1上产生压降，并耦合其中的NMOS管Mn的栅压，使得NMOS管Mn开启，快速泄放电流，均匀表面电流，由于NMOS开关控制电路中的NMOS管Mn的体电极与主电流泄放电路的内部结构单元相连，因此能够用于驱动主电流泄放电路工作，并泄放大部分的静电或浪涌脉冲，由于NMOS的源与漏是对称的，因此双向保护集成电路中只需给NMOS的栅极电位提供一个稳定电压使其开启即可使NMOS开关控制电路呈现双向对称的特点；
主电流泄放电路中的SCR结构是由NMOS开关控制电路中的电流推动开启的，且主电流泄放路径中的第一PNP三极管Tp1、NPN三极管Tn和第三电阻R3，用于泄放在本发明电路的第一终端与第二终端之间发生正向静电放电或浪涌瞬态脉冲，主电流泄放电路中的第二PNP三极管Tp2、NPN三极管Tn和第二电阻R2，用于泄放在本发明电路的第一终端与第二终端之间发生反向静电放电或浪涌瞬态脉冲，主电流泄放电路能够实现所述电路的双向静电浪涌防护功能，并增强本实施例双向内嵌MOS管的静电浪涌防护集成电路的鲁棒性。
本实施例还可根据实际应用电路特征需求调节或移除NMOS开关控制电路的第一电阻R1，开关电路中NMOS管Mn也可根据集成电路制造工艺设置为P型MOS结构，其等效电路图如图2所示。
实施例三：
本实施例提供一种静电浪涌防护方法，采用实施例二中记载的双向内嵌MOS管的静电浪涌防护IC实现，所述方法包括：
稳压钳位电路包括两个稳压二极管，并将两个稳压二极管的阴极端相连，用于控制所述NMOS开关控制电路中的NMOS管Mn栅极电压，当在第一终端与第二终端发生正向静电放电或浪涌瞬态脉冲时，所述NMOS管Mn上栅极电压等于所述稳压钳位电路中的第一稳压管D1上的钳位电压，用于启动所述NMOS管Mn，开启后的所述NMOS开关控制电路中的电流又可以推动所述主电流泄放电路中的单元结构，从而形成由第一PNP三极管Tp1和NPN三极管Tn构成的所述主电流泄放路径；
当在第一终端与第二终端发生负向静电放电或浪涌瞬态脉冲时，所述NMOS管Mn上栅极电压等于所述稳压钳位电路中的第二稳压管D2上的钳位电压，用于启动所述NMOS管Mn，开启后的所述NMOS开关控制电路中的电流又可以推动所述主电流泄放电路中的单元结构，从而形成由第二PNP三极管Tp2和所述NPN三极管Tn构成的所述主电流泄放路径。
本发明实施例中的部分步骤，可以利用软件实现，相应的软件程序可以存储在可读取的存储介质中，如光盘或硬盘等。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (8)
1.一种双向内嵌MOS管的静电浪涌防护集成电路，其特征在于，所述电路包括：稳压钳位电路、NMOS开关控制电路和主电流泄放电路；
所述稳压钳位电路用于控制所述NMOS开关控制电路中的NMOS管Mn栅极电压，当在第一终端与第二终端发生正向静电放电或浪涌瞬态脉冲时，所述NMOS管Mn上栅极电压等于所述稳压钳位电路中的第一稳压管D1上的钳位电压，用于启动所述NMOS管Mn，开启后的所述NMOS开关控制电路中的电流推动所述主电流泄放电路中的单元结构，从而形成由第一PNP三极管Tp1和NPN三极管Tn构成的主电流泄放路径；
当在第一终端与第二终端发生负向静电放电或浪涌瞬态脉冲时，所述NMOS管Mn上栅极电压等于所述稳压钳位电路中的第二稳压管D2上的钳位电压，用于启动所述NMOS管Mn，开启后的所述NMOS开关控制电路中的电流推动所述主电流泄放电路中的单元结构，从而形成由第二PNP三极管Tp2和所述NPN三极管Tn构成的主电流泄放路径；
所述主电流泄放电路包括所述第一PNP三极管Tp1、所述NPN三极管Tn、所述第二PNP三极管Tp2、第二电阻R2和第三电阻R3，所述第二电阻R2的一端和所述第一PNP三极管Tp1的发射极均与所述第一终端相连，所述第二电阻R2的另一端和所述第一PNP三极管Tp1的基极、所述NPN管Tn的集电极均与所述NMOS管Mn的源极相连，所述第一PNP三极管Tp1的集电极、所述第二PNP三极管Tp2的集电极、所述NPN管Tn的基极均与所述NMOS管Mn的体电极相连，所述第二PNP三极管Tp2的基极、所述NPN管Tn的发射极、所述NMOS管Mn的漏极均与所述第三电阻R3的一端相连，所述第二PNP三极管Tp2的发射极和所述第三电阻R3的另一端均与所述第二终端相连，用于增强所述电路的鲁棒性；
所述主电流泄放电路中的所述第一PNP三极管Tp1、所述NPN三极管Tn和第三电阻R3，用于泄放在所述第一终端与第二终端之间发生正向静电放电或浪涌瞬态脉冲，所述主电流泄放电路中的所述第二PNP三极管Tp2、所述NPN三极管Tn和第二电阻R2，用于泄放在所述第一终端与第二终端之间发生反向静电放电或浪涌瞬态脉冲，所述主电流泄放电路用于实现所述电路的双向静电浪涌防护功能。
2.根据权利要求1所述的电路，其特征在于，所述稳压钳位电路包括：第一稳压管D1和第二稳压管D2，所述第一稳压管D1的阳极与所述第二终端相连，所述第一稳压管D1的阴极与所述第二稳压管D2的阴极相连，所述第二稳压管D2的阳极与所述第一终端相连，用于钳位所述电路的端口电压，避免产生闩锁效应，并用于推动所述电路的内部所述NMOS开关控制电路开启工作。
3.根据权利要求1所述的电路，其特征在于，所述NMOS开关控制电路包括第一电阻R1和所述NMOS管Mn，所述NMOS管Mn的栅极与所述第一电阻R1的一端相连，所述第一电阻R1的另一端与所述第一稳压管D1和所述第二稳压管D2的阴极相连，所述第一电阻R1上用于限制所述NMOS管Mn的栅电流，并耦合所述NMOS管Mn的栅压；所述NMOS管Mn的体电极与所述主电流泄放电路中的内部结构单元相连，用于驱动所述主电流泄放电路工作。
4.根据权利要求3所述的电路，其特征在于，所述NMOS开关控制电路中所述第一电阻R1根据应用电路特征需求调节或移除。
5.根据权利要求3所述的电路，其特征在于，所述NMOS管Mn根据集成电路制造工艺设置为P型MOS结构。
6.根据权利要求1或4所述的电路，其特征在于所述电路应用于集成电路双向数据收发端口和通信端口。
7.根据权利要求1或4所述的电路，其特征在于，所述电路应用于工作电压在3V至6V之间的正反向供电的电子设备电源端口或插拔接口。
8.一种静电浪涌防护方法，所述方法采用权利要求1-7任一所述的一种双向内嵌MOS管的静电浪涌防护集成电路实现，包括：
首先利用所述稳压钳位电路，为集成电路内部的所述NMOS开关控制电路中NMOS管提供持续稳定的栅极电压；
然后利用所述NMOS开关控制电路中的电流推动所述主电流泄放电路中的SCR结构开启，所述主电流泄放电路中的第一PNP三极管Tp1、NPN三极管Tn和第三电阻R3，用于泄放所述第一终端与第二终端之间发生正向静电放电或浪涌瞬态脉冲；
所述主电流泄放电路中的第二PNP三极管Tp2、NPN三极管Tn和第二电阻R2，用于泄放所述第一终端与第二终端之间发生反向静电放电或浪涌瞬态脉冲。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111472592.3A CN114069583B (zh) | 2021-11-30 | 2021-11-30 | 一种双向内嵌mos管的静电浪涌防护集成电路及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111472592.3A CN114069583B (zh) | 2021-11-30 | 2021-11-30 | 一种双向内嵌mos管的静电浪涌防护集成电路及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114069583A CN114069583A (zh) | 2022-02-18 |
| CN114069583B true CN114069583B (zh) | 2022-09-27 |
Family
ID=80228553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111472592.3A Active CN114069583B (zh) | 2021-11-30 | 2021-11-30 | 一种双向内嵌mos管的静电浪涌防护集成电路及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114069583B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001168283A (ja) * | 1999-12-03 | 2001-06-22 | Matsushita Electronics Industry Corp | サージ保護装置 |
| JP2007214420A (ja) * | 2006-02-10 | 2007-08-23 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
| CN203415975U (zh) * | 2013-08-20 | 2014-01-29 | 中国大唐集团财务有限公司 | 一种双向浪涌保护电路 |
| CN214412283U (zh) * | 2021-04-21 | 2021-10-15 | 西安市新雷能电子科技有限责任公司 | 一种高压输入的过压浪涌抑制电路 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6552879B2 (en) * | 2001-01-23 | 2003-04-22 | International Business Machines Corporation | Variable voltage threshold ESD protection |
| JP4199476B2 (ja) * | 2002-04-12 | 2008-12-17 | 株式会社ルネサステクノロジ | 半導体装置の保護回路 |
| JP5006580B2 (ja) * | 2006-05-31 | 2012-08-22 | ルネサスエレクトロニクス株式会社 | 保護回路を備える半導体装置 |
| US7656003B2 (en) * | 2006-08-25 | 2010-02-02 | Hvvi Semiconductors, Inc | Electrical stress protection apparatus and method of manufacture |
| CN101039027B (zh) * | 2007-05-10 | 2010-05-26 | 北京中星微电子有限公司 | 改进的静电放电保护电路 |
| US9076656B2 (en) * | 2013-05-02 | 2015-07-07 | Freescale Semiconductor, Inc. | Electrostatic discharge (ESD) clamp circuit with high effective holding voltage |
-
2021
- 2021-11-30 CN CN202111472592.3A patent/CN114069583B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001168283A (ja) * | 1999-12-03 | 2001-06-22 | Matsushita Electronics Industry Corp | サージ保護装置 |
| JP2007214420A (ja) * | 2006-02-10 | 2007-08-23 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
| CN203415975U (zh) * | 2013-08-20 | 2014-01-29 | 中国大唐集团财务有限公司 | 一种双向浪涌保护电路 |
| CN214412283U (zh) * | 2021-04-21 | 2021-10-15 | 西安市新雷能电子科技有限责任公司 | 一种高压输入的过压浪涌抑制电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114069583A (zh) | 2022-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7283342B1 (en) | High-voltage tolerant power rail electrostatic discharge clamp circuit | |
| CN108520875B (zh) | 一种高维持电压npnpn型双向可控硅静电防护器件 | |
| CN103378071B (zh) | 用于静电放电电路的方法及装置 | |
| CN101877351B (zh) | 具有防esd和eos的保护电路的半导体集成电路 | |
| CN102195280B (zh) | 静电放电保护电路和半导体设备 | |
| CN101930974A (zh) | 用于配置超低电压瞬态电压抑制器的底部源极n型金属氧化物半导体触发的齐纳箝位 | |
| CN100401513C (zh) | 具有esd保护电路的半导体集成电路器件 | |
| US7869175B2 (en) | Device for protecting semiconductor IC | |
| CN101364592A (zh) | 静电放电保护电路 | |
| CN114069583B (zh) | 一种双向内嵌mos管的静电浪涌防护集成电路及方法 | |
| US20170310103A1 (en) | Integrated circuit electrostatic discharge protection | |
| CN101783503A (zh) | 过压保护电路 | |
| US6072677A (en) | Electrostatic discharge protective circuit formed by use of a silicon controlled rectifier | |
| CN113437858A (zh) | 智能功率模块驱动电路、智能功率模块及家电设备 | |
| CN108807374A (zh) | 一种高压双向瞬态电压抑制器 | |
| CN107196282A (zh) | 一种浪涌保护器 | |
| CN100397638C (zh) | 功率芯片的静电放电保护电路 | |
| CN211981740U (zh) | Igbt有源钳位电路 | |
| CN114512477A (zh) | 击穿电压可调节的scr型esd保护结构 | |
| CN118523274B (zh) | 一种复合型的静电与浪涌保护电路 | |
| CN116207094B (zh) | 应用于高速传输接口芯片的静电与浪涌防护电路 | |
| CN217086571U (zh) | 一种防电源反接的芯片 | |
| CN116093104B (zh) | 应用于直流/直流转换芯片的静电与浪涌防护电路 | |
| CN222691378U (zh) | 一种保护电路、芯片及电子设备 | |
| TWI221668B (en) | Electrostatic discharge protection circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |