[go: up one dir, main page]

CN114005817A - 半导体器件及其制备方法 - Google Patents

半导体器件及其制备方法 Download PDF

Info

Publication number
CN114005817A
CN114005817A CN202111435209.7A CN202111435209A CN114005817A CN 114005817 A CN114005817 A CN 114005817A CN 202111435209 A CN202111435209 A CN 202111435209A CN 114005817 A CN114005817 A CN 114005817A
Authority
CN
China
Prior art keywords
diode
semiconductor device
substrate
transient suppression
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111435209.7A
Other languages
English (en)
Inventor
李颖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Huiding Electronic Technology Co ltd
Original Assignee
Wuxi Huiding Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Huiding Electronic Technology Co ltd filed Critical Wuxi Huiding Electronic Technology Co ltd
Priority to CN202111435209.7A priority Critical patent/CN114005817A/zh
Publication of CN114005817A publication Critical patent/CN114005817A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
    • H01L25/072—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D the devices being arranged next to each other
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本公开提供一种半导体器件及其制备方法。该半导体器件包括：瞬态抑制芯片；低电容芯片，包括第二二极管和第三二极管，所述第二二极管的输出端与所述第三二极管的输入端连接，所述第三二极管的输出端与所述第二二极管的输入端连接；其中，所述瞬态抑制芯片的输出端与所述第二二极管的输入端连接，所述瞬态抑制芯片的输入端为所述半导体器件的第一外部连接端，所述第二二极管的输出端为所述半导体器件的第二外部连接端。本公开能够使半导体器件具有浪涌防护能力和低电容特性。

Description

半导体器件及其制备方法
技术领域
本公开涉及半导体技术领域，尤其涉及一种半导体器件及其制备方法。
背景技术
随着科技的飞速发展，半导体器件在社会生产和生活中获得了越来越广泛的应用。然而，现有的半导体器件无法同时拥有浪涌防护能力和低电容特性。
发明内容
本公开的目的在于提供一种半导体器件及其制备方法，能够使半导体器件具有浪涌防护能力和低电容特性。
根据本公开的一个方面，提供一种半导体器件，包括：
瞬态抑制芯片；
低电容芯片，包括第二二极管和第三二极管，所述第二二极管的输出端与所述第三二极管的输入端连接，所述第三二极管的输出端与所述第二二极管的输入端连接；
其中，所述瞬态抑制芯片的输出端与所述第二二极管的输入端连接，所述瞬态抑制芯片的输入端为所述半导体器件的第一外部连接端，所述第二二极管的输出端为所述半导体器件的第二外部连接端。
进一步地，所述瞬态抑制芯片具有一个单向TVS结构；或者
所述瞬态抑制芯片具有一个双向TVS结构；或者
所述瞬态抑制芯片具有多个单向TVS结构，多个所述单向TVS结构的一端均与所述第二二极管的输入端连接，多个所述单向TVS结构的另一端构成所述半导体器件的多个所述第一外部连接端；或者
所述瞬态抑制芯片具有多个双向TVS结构，多个所述双向TVS结构的一端均与所述第二二极管的输入端连接，多个所述双向TVS结构的另一端构成所述半导体器件的多个所述第一外部连接端。
进一步地，所述瞬态抑制芯片具有一个单向TVS结构；或者
所述瞬态抑制芯片具有一个双向TVS结构；或者
所述瞬态抑制芯片具有多个单向TVS结构，多个所述单向TVS结构的一端均与所述第二二极管的输入端连接，多个所述单向TVS结构的另一端构成所述半导体器件的多个所述第一外部连接端；或者
所述瞬态抑制芯片具有多个双向TVS结构，多个所述双向TVS结构的一端均与所述第二二极管的输入端连接，多个所述双向TVS结构的另一端构成所述半导体器件的多个所述第一外部连接端；
其中，所述单向TVS结构或所述双向TVS结构为PN结结构、PNP结构、NPN结构、NPNP的可控硅结构或、PNPN的可控硅结构、NPNPN的可控硅结构或PNPNP的可控硅结构。
进一步地，所述瞬态抑制芯片包括一个或多个第一二极管，所述第一二极管包括：
第一导电类型的第一衬底，所述第一衬底具有相反的第一表面和第二表面，所述第一表面设有一个或多个第二导电类型的第一注入区；
第一电极，覆盖所述第一注入区，所述第一电极构成所述半导体器件的第一外部连接端；
第二电极，覆盖所述第二表面，并与所述第二二极管的输入端电连接。
进一步地，所述瞬态抑制芯片包括一个或多个二极管组件，所述二极管组件包括反向串联的两个第一二极管，所述反向串联的两个所述第一二极管的一端与所述第二二极管的输入端连接，所述反向串联的两个所述第一二极管的另一端构成所述半导体器件的第一外部连接端；
所述二极管组件包括：
第一导电类型的第一衬底，所述第一衬底具有相反的第一表面和第二表面；
外延层，包括第二导电类型的外延区和第一导电类型的掺杂区；所述外延区和所述掺杂区层叠设置，所述外延区设于所述第一表面上；
第一电极，覆盖所述掺杂区，所述第一电极构成所述半导体器件的第一外部连接端；
第二电极，覆盖所述第二表面，并与所述第二二极管的输入端电连接。
进一步地，所述低电容芯片包括：
第一导电类型的第二衬底，所述第二衬底的表面设有两个第二导电类型的第二注入区以及两个第一导电类型的第三注入区，所述第三注入区的掺杂浓度大于所述第二衬底的掺杂浓度；两个所述第二注入区一一对应地与两个所述第三注入区连接；所述第二衬底、一个所述第二注入区以及一个所述第三注入区构成所述第二二极管；所述第二衬底、另一个所述第二注入区以及另一个所述第三注入区构成所述第三二极管。
进一步地，构成所述第二二极管的所述第二注入区和所述第三注入区位于所述第二衬底的一个表面，构成所述第三二极管的所述第二注入区和所述第三注入区位于所述第二衬底的另一个表面；或者
两个所述第二注入区以及两个所述第三注入区位于所述第二衬底的同一个表面。
进一步地，所述半导体器件包括：
第一承载板，所述瞬态抑制芯片设于所述第一承载板上；
第二承载板，与所述第一承载板间隔设置，所述低电容芯片设于所述第二承载板上；
其中，所述第一承载板为导体，所述瞬态抑制芯片的输出端与所述第一承载板连接，所述第一承载板通过导线与所述第二二极管的输入端连接。
根据本公开的一个方面，提供一种半导体器件的制备方法，用于制备所述的半导体器件，所述第一二极管的形成方法包括：
提供第一导电类型的第一衬底，所述第一衬底具有相反的第一表面和第二表面；
在所述第一表面形成一个或多个第二导电类型的第一注入区；
形成第一电极，所述第一电极覆盖所述第一注入区，所述第一电极构成所述半导体器件的第一外部连接端；
形成第二电极，所述第二电极覆盖所述第二表面，并与所述第二二极管的输入端电连接。
根据本公开的一个方面，提供一种半导体器件的制备方法，用于制备所述的半导体器件，所述低电容芯片的形成方法包括：
提供第一导电类型的第二衬底；
在所述第二衬底的表面形成两个第二导电类型的第二注入区以及两个第一导电类型的第三注入区，所述第三注入的掺杂浓度大于所述第二衬底的掺杂浓度；两个所述第二注入区一一对应地与两个所述第三注入区连接；所述第二衬底、一个所述第二注入区以及一个所述第三注入区构成所述第二二极管；所述第二衬底、另一个所述第二注入区以及另一个所述第三注入区构成所述第三二极管。
本公开的半导体器件及其制备方法，该半导体器件中包含瞬态抑制芯片，从而使半导体器件具有超强的浪涌防护能力；该半导体器件中还包括低电容芯片，该低电容芯片包括反向并联的第二二极管和第三二极管，进而使本申请的半导体器件具有低电容的特性；同时，本公开的半导体器件在芯片尺寸不变的情况使浪涌防护能力和低电容特性实现了同步优化；而且，本公开的半导体器件的制备方法降低了制造成本，并使浪涌防护能力进一步提高，使低电容特性进一步降低。
附图说明
图1是本公开实施方式的半导体器件的示意图。
图2是图1所示结构的等效电路图。
图3是图1所示结构的另一等效电路图。
图4是本公开实施方式的半导体器件的制备方法中形成第一掩蔽层后的示意图。
图5是本公开实施方式的半导体器件的制备方法中形成第一注入区后的示意图。
图6是本公开实施方式的半导体器件的制备方法中形成第二掩蔽层后的示意图。
图7是本公开实施方式的半导体器件的制备方法中形成第一电极和第二电极后的示意图。
图8是本公开实施方式的半导体器件中瞬态抑制芯片的立体结构示意图。
图9是本公开实施方式的半导体器件的制备方法中形成外延层后的示意图。
图10是本公开实施方式的半导体器件的制备方法中形成隔离槽后的示意图。
图11是本公开实施方式的半导体器件的制备方法中形成第四掩蔽层后的示意图。
图12是本公开实施方式的半导体器件的制备方法中形成第二引线孔后的示意图。
图13是本公开实施方式的半导体器件的制备方法中形成瞬态抑制芯片后的示意图。
图14是本公开实施方式的低电容芯片的示意图。
图15是本公开实施方式的低电容芯片的立体结构示意图。
附图标记说明：1、第一衬底；2、第一掩蔽层；201、第一注入窗口；3、第一注入区；4、第二掩蔽层；401、第一引线孔；5、第一电极；6、第二电极；7、外延层；701、外延区；702、掺杂区；8、第三掩蔽层；9、第四掩蔽层；10、隔离结构；11、隔离槽；12、第二引线孔；13、第二衬底；1301、第二注入区；1302、第三注入区；14、第五掩蔽层；15、第六掩蔽层；16、第三电极；17、第四电极；18、焊接层；19、绝缘结构；20、输出电极；21、输入电极；22、第一承载板；23、第二承载板；100、瞬态抑制芯片；200、低电容芯片；Z1、第一二极管；D1、第二二极管；D2、第三二极管。
具体实施方式
这里将详细地对示例性实施方式进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施方式中所描述的实施方式并不代表与本公开相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本公开的一些方面相一致的装置的例子。
在本公开使用的术语是仅仅出于描述特定实施方式的目的，而非旨在限制本公开。除非另作定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开说明书以及权利要求书中使用的“第一”“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“多个”或者“若干”表示两个及两个以上。除非另行指出，“前部”、“后部”、“下部”和/或“上部”等类似词语只是为了便于说明，而并非限于一个位置或者一种空间定向。“包括”或者“包含”等类似词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而且可以包括电性的连接，不管是直接的还是间接的。在本公开说明书和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
本公开实施方式提供一种半导体器件的制备方法。如图1-图3所示，该半导体器件的制备方法可以包括步骤S10-步骤S20，其中：
步骤S10、形成瞬态抑制芯片100，瞬态抑制芯片100包括第一二极管Z1。
步骤S20、形成低电容芯片200，低电容芯片200包括第二二极管D1和第三二极管D2，第二二极管D1的输出端与第三二极管D2的输入端连接，第三二极管D2的输出端与第二二极管D1的输入端连接；其中，瞬态抑制芯片100的输出端与第二二极管D1的输入端连接，瞬态抑制芯片100的输入端为半导体器件的第一外部连接端，第二二极管D1的输出端为半导体器件的第二外部连接端。
本公开实施方式的半导体器件的制备方法，半导体器件中包含瞬态抑制芯片100，从而使半导体器件具有浪涌防护功能；该半导体器件中还包括低电容芯片200，由于低电容芯片200中第二二极管D1的结电容以及第三二极管D2的结电容均小于第一二极管Z1的结电容，从而使反向并联的第二二极管D1和第三二极管D2形成低电容二极管结构，进而使本申请的半导体器件具有低电容特性。
下面对本公开实施方式的半导体器件的制备方法的各步骤进行详细说明：
在步骤S10中，形成瞬态抑制芯片100。
如图1-图3所示，该瞬态抑制芯片100可以具有一个或多个单向TVS结构，当然，该瞬态抑制芯片100也可以具有一个或多个双向TVS结构，但本公开不限于此。该TVS结构指的是瞬态抑制结构。以瞬态抑制芯片100具有多个单向TVS结构为例，多个单向TVS结构的一端均与第二二极管D1的输入端连接，多个单向TVS结构的另一端构成半导体器件的多个第一外部连接端，也就是说，各单向TVS结构的另一端构成半导体器件的一个第一外部连接端。以瞬态抑制芯片100具有多个双向TVS结构为例，多个双向TVS结构的一端均与第二二极管D1的输入端连接，多个双向TVS结构的另一端构成半导体器件的多个第一外部连接端。
此外，上述单向TVS结构可以为PN结结构、PNP结构、NPN结构、NPNP的可控硅结构或、PNPN的可控硅结构、NPNPN的可控硅结构或PNPNP的可控硅结构。上述双向TVS结构可以为PN结结构、PNP结构、NPN结构、NPNP的可控硅结构或、PNPN的可控硅结构、NPNPN的可控硅结构或PNPNP的可控硅结构。
以瞬态抑制芯片100具有一个或多个单向TVS结构且单向TVS结构为PN结结构为例，该瞬态抑制芯片100可以包括一个或多个第一二极管Z1，该第一二极管Z1为瞬态抑制二极管，且第二二极管D1的结电容以及第三二极管D2的结电容均小于第一二极管Z1的结电容，基于此，上述的步骤S10可以包括：
步骤S101A、提供第一导电类型的第一衬底1，第一衬底1具有相反的第一表面和第二表面，第一表面设有一个或多个第二导电类型的第一注入区3。
如图4所示，该第一衬底1可以为碳化硅衬底，当然，也可以为硅衬底，本实施例对此不加以限制。该第一导电类型可以为N型，当然，也可以为P型。以第一导电类型为N型为例，该第二导电类型为P型；以第一导电类型为P型为例，该第二导电类型为N型。该第一注入区3的数量可以为一个或多个，以使瞬态抑制芯片100具有一个或多个单向TVS结构。以第一注入区3的数量为多个为例，多个第一注入区3间隔设置。可选地，该第一注入区3的数量可以为四个，以使瞬态抑制芯片100具备单向四通道防护能力，但本公开对此不做限定。
如图5所示，该第一注入区3的形成过程可以包括：在第一衬底1的第一表面形成第一掩蔽层2；在第一掩蔽层2上形成暴露第一表面的一个或多个第一注入窗口201；通过多个第一注入窗口201进行离子注入以形成第一注入区3。该第一掩蔽层2的材料可以为SiO2，但本公开不限于此。该第一掩蔽层2可以通过热生长或淀积工艺形成。该第一掩蔽层2厚度可以为2000埃-20000埃。本公开可以通过光刻工艺在第一掩蔽层2上形成注入窗口。在离子注入过程中，注入能量可以为30KEV-300KEV，注入剂量可以为1E13-1E16。在离子注入完成后，需要在1000℃-1200℃下进行高温退火。
在高温退火完成后，如图6所示，本公开可以在第一掩蔽层2背向第一衬底1的表面形成第二掩蔽层4；在第二掩蔽层4对应于第一注入窗口201的区域形成第一引线孔401，第一引线孔401与第一窗口连通。该第二掩蔽层4的材料可以为SiO2，但本公开不限于此。该第二掩蔽层4可以通过热生长或淀积工艺形成。该第二掩蔽层4厚度可以为2000埃-20000埃。
步骤S102A、形成覆盖第一注入区3的第一电极5，第一电极5构成所述半导体器件的第一外部连接端。
如图7和图8所示，该第一电极5的材料可以为AlSiCu。举例而言，该第一电极5的形成过程包括：在第二掩蔽层4背向第一衬底1的表面形成第一电极材料层，该第一电极材料层填充第一引线孔401以及第一窗口，并覆盖第一注入区3；对第一电极材料层进行图形化，以形成第一电极5，该第一电极5填充第一引线孔401以及第一窗口，并伸出第一引线孔401。该第一电极材料层可以通过溅射工艺制备而成。
步骤S103A、形成覆盖第二表面的第二电极6，该第二电极6与第二二极管D1的输入端电连接。
如图7和图8所示，该第二电极可以通过减薄、背蒸等工艺制备而成。
以瞬态抑制芯片100具有一个或多个双向TVS结构且双向TVS结构为PNP结构或NPN结构为例，该瞬态抑制芯片100可以包括一个或多个二极管组件，各二极管组件包括反向串联的两个第一二极管Z1，反向串联的两个第一二极管Z1的一端与第二二极管D1的输入端连接，反向串联的两个第一二极管Z1的另一端构成半导体器件的第一外部连接端。
如图13所示，该二极管组件可以包括第一导电类型的第一衬底1、外延层7、第一电极5以及第二电极6。该第一衬底1可以具有相反的第一表面和第二表面。该外延层7可以包括第二导电类型的外延区701和第一导电类型的掺杂区702。该外延区701和掺杂区702层叠设置，且外延区701设于第一表面上。该第一电极5可以覆盖掺杂区702，且第一电极5构成半导体器件的第一外部连接端。该第二电极6可以覆盖第二表面，并与第二二极管D1的输入端电连接。基于此，步骤S10可以包括：
步骤S101B、提供第一导电类型的第一衬底1，第一衬底1具有相反的第一表面和第二表面。
如图9所示，该第一衬底1可以为碳化硅衬底，当然，也可以为硅衬底，本实施例对此不加以限制。
步骤S102B、形成外延层7，该外延层7包括第二导电类型的外延区701和第一导电类型的掺杂区702；外延区701和掺杂区702层叠设置，外延区701设于第一表面上。
如图9所示，形成外延层7可以包括：在第一表面形成第二导电类型的外延材料层；在外延材料层背向第一衬底1的表面注入第二导电类型的离子，以使外延材料层形成外延层7。其中，注入有第二导电类型的离子的区域形成掺杂区702，未注入的区域形成外延区701。该外延材料层的电阻率可以为0.01欧姆厘米-0.1欧姆厘米，厚度可以为3μm-20μm。在注入第二导电类型的离子过程中，注入能量可以为30KEV-300KEV，注入剂量可以为1E13-1E16。在离子注入完成后，需要在1000℃-1200℃下进行高温退火，且退火时间为30min-600min。
步骤S103B、形成覆盖掺杂区702的第一电极5，第一电极5构成半导体器件的第一外部连接端。
如图10所示，在形成第一电极5前，本公开可以包括：在外延层7背向第一衬底1的表面形成第三掩蔽层8；在第三掩蔽层8上形成暴露外延层7的一个或多个刻蚀窗口；以第三掩蔽层8为掩模，通过刻蚀窗口进行刻蚀以形成隔离槽11(Trench隔离槽11)。该隔离槽11的底部延伸至第一衬底1内。该隔离槽11在第一衬底1上的正投影呈环形。该隔离槽11的数量可以为一个或多个，以形成一个或多个双向TVS结构。可选地，该隔离槽11的数量可以为四个，以使瞬态抑制芯片100具备双向四通道防护能力，但本公开对此不做限定。该第三掩蔽层8的材料可以为SiO2，但本公开不限于此。该第三掩蔽层8可以通过热生长或淀积工艺形成。该第三掩蔽层8厚度可以为2000埃-20000埃。在形成隔离槽11后，本公开可以向隔离槽11内填充绝缘材料，例如SiO2，以形成隔离结构10。
在形成隔离结构10后，如图11所示，本公开可以在第三掩蔽层8背向第一衬底1的表面形成第四掩蔽层9；如图12所示，形成贯穿第三掩蔽层8以及第四掩蔽层9的第二引线孔12；如图13所示，在第二引线孔12处形成第一电极5。
步骤S104B、形成覆盖第二表面第二电极6，第二电极6与第二二极管D1的输入端电连接。
如图13所示，该第二电极6可以通过减薄、背蒸等工艺制备而成。
在步骤S20中，如图2、图14以及图15所示，形成低电容芯片200，低电容芯片200包括第二二极管D1和第三二极管D2，第二二极管D1的输出端与第三二极管D2的输入端连接，第三二极管D2的输出端与第二二极管D1的输入端连接。
该低电容芯片200可以包括第一导电类型的第二衬底13。该第二衬底13的表面可以设有两个第二导电类型的第二注入区1301以及两个第一导电类型的第三注入区1302。该第三注入区1302的掺杂浓度可以大于第二衬底13的掺杂浓度。两个第二注入区1301可以一一对应地与两个第三注入区1302连接。该第二衬底13、一个第二注入区1301以及一个第三注入区1302构成第二二极管D1；该第二衬底13、另一个第二注入区1301以及另一个第三注入区1302构成第三二极管D2。
在本公开一实施方式中，构成第二二极管D1的第二注入区1301和第三注入区1302位于第二衬底13的一个表面，构成所述第三二极管D2的第二注入区1301和第三注入区1302位于第二衬底13的另一个表面，也就是说，该第二二极管D1和第三二极管D2为纵向电流的反向并联结构。
在本公开另一实施方式中，两个第二注入区1301以及两个第三注入区1302位于第二衬底13的同一个表面，也就是说，该第二二极管D1和第三二极管D2为横向电流的反向并联结构。
以两个第二注入区1301以及两个第三注入区1302位于第二衬底13的同一个表面为例，步骤S20可以包括：
步骤S201、提供第一导电类型的第二衬底13。
该第二衬底13可以为碳化硅衬底，当然，也可以为硅衬底，本实施例对此不加以限制。
步骤S202、在第二衬底13的表面形成两个第二导电类型的第二注入区1301以及两个第一导电类型的第三注入区1302，第三注入的掺杂浓度大于第二衬底13的掺杂浓度；两个第二注入区1301一一对应地与两个第三注入区1302连接；第二衬底13、一个第二注入区1301以及一个第三注入区1302构成第二二极管D1；第二衬底13、另一个第二注入区1301以及另一个第三注入区1302构成第三二极管D2。
该第二注入区1301和第三注入区1302位于第二衬底13的同一个表面。该第二注入区1301的形成过程可以包括：在第二衬底13的表面形成第五掩蔽层14；在第五掩蔽层14上形成暴露第二衬底13的两个第二注入窗口以及两个第三注入窗口；通过两个第二注入窗口进行离子注入以形成第二注入区1301，通过两个第三注入窗口进行离子注入以形成第三注入区1302。该第三掩蔽层8的材料可以为SiO2，但本公开不限于此。该第五掩蔽层14可以通过热生长或淀积工艺形成。该第五掩蔽层14厚度可以为2000埃-20000埃。本公开可以通过光刻工艺在第五掩蔽层14上形成注入窗口。在离子注入过程中，注入能量可以为30KEV-300KEV，注入剂量可以为1E13-1E16。在离子注入完成后，需要在1000℃-1200℃下进行高温退火，退火时间可以为30min-600min。
步骤S203、形成覆盖一个第二注入区1301以及一个第三注入区1302的第三电极16，并形成覆盖另一个第二注入区1301以及另一个第三注入区1302的第四电极17。
在高温退火完成后，本公开可以在第五掩蔽层14背向第一衬底1的表面形成第六掩蔽层15；在第六掩蔽层15对应于第二注入窗口的区域形成第三引线孔，第三引线孔与第二注入窗口连通；在第六掩蔽层15对应于第三注入窗口的区域形成第四引线孔，第四引线孔与第三注入窗口连通；通过溅射工艺形成第三电极16和第四电极17，该第三电极16填充第三引线孔，该第四电极17填充第四引线孔。该第六掩蔽层15的材料可以为SiO2，但本公开不限于此。该第六掩蔽层15可以通过热生长或淀积工艺形成。该第四掩蔽层9厚度可以为2000埃-20000埃。在形成第三电极16和第四电极17后，本公开还可以在第二衬底13背向第三电极16的一侧形成焊接层18。此外，第二二极管D1的第三电极16与第三二极管D2的第四电极17可以通过导线电连接，第二二极管D1的第四电极17与第三二极管D2的第三电极16也可以通过导线电连接。其中，该第二二极管D1的输入端可以为第二二极管D1的第三电极16，该第二二极管D1的输出端可以为第二二极管D1的第四电极17。
在上述的瞬态抑制芯片100和上述的低电容芯片200形成后，本公开还需要采用绝缘材料对瞬态抑制芯片100和低电容芯片200进行封装。该封装外形可以为SOD系列，DFN系列等。该封装所采用的绝缘结构19可以为环氧树脂、陶瓷等。该封装后的结构可以包括第一承载板22和第二承载板23。该瞬态抑制芯片100设于第一承载板22上。该第二承载板23与第一承载板22间隔设置，且低电容芯片200设于第二承载板23上。该第一承载板22可以为导体，该瞬态抑制芯片100的输出端与第一承载板22连接，第一承载板22通过导线与第二二极管D1的输入端连接。该封装后的结构还可以包括输入电极21和输出电极20。该输入电极21可以与半导体器件的第一外部连接端相连。该输出电极20可以与半导体器件的第二外部连接端相连。
本公开实施方式还提供一种半导体器件，包括：
瞬态抑制芯片100；
低电容芯片200，包括第二二极管D1和第三二极管D2，所述第二二极管D1的输出端与所述第三二极管D2的输入端连接，所述第三二极管D2的输出端与所述第二二极管D1的输入端连接；
其中，所述瞬态抑制芯片100的输出端与所述第二二极管D1的输入端连接，所述瞬态抑制芯片100的输入端为所述半导体器件的第一外部连接端，所述第二二极管D1的输出端为所述半导体器件的第二外部连接端。
进一步地，所述瞬态抑制芯片100具有一个单向TVS结构；或者
所述瞬态抑制芯片100具有一个双向TVS结构；或者
所述瞬态抑制芯片100具有多个单向TVS结构，多个所述单向TVS结构的一端均与所述第二二极管D1的输入端连接，多个所述单向TVS结构的另一端构成所述半导体器件的多个所述第一外部连接端；或者
所述瞬态抑制芯片100具有多个双向TVS结构，多个所述双向TVS结构的一端均与所述第二二极管D1的输入端连接，多个所述双向TVS结构的另一端构成所述半导体器件的多个所述第一外部连接端。
进一步地，所述瞬态抑制芯片100具有一个单向TVS结构；或者
所述瞬态抑制芯片100具有一个双向TVS结构；或者
所述瞬态抑制芯片100具有多个单向TVS结构，多个所述单向TVS结构的一端均与所述第二二极管D1的输入端连接，多个所述单向TVS结构的另一端构成所述半导体器件的多个所述第一外部连接端；或者
所述瞬态抑制芯片100具有多个双向TVS结构，多个所述双向TVS结构的一端均与所述第二二极管D1的输入端连接，多个所述双向TVS结构的另一端构成所述半导体器件的多个所述第一外部连接端；
其中，所述单向TVS结构或所述双向TVS结构为PN结结构、PNP结构、NPN结构、NPNP的可控硅结构或、PNPN的可控硅结构、NPNPN的可控硅结构或PNPNP的可控硅结构。
进一步地，所述瞬态抑制芯片100包括一个或多个第一二极管Z1，所述第一二极管Z1包括：
第一导电类型的第一衬底1，所述第一衬底1具有相反的第一表面和第二表面，所述第一表面设有一个或多个第二导电类型的第一注入区3；
第一电极5，覆盖所述第一注入区3，所述第一电极5构成所述半导体器件的第一外部连接端；
第二电极6，覆盖所述第二表面，并与所述第二二极管D1的输入端电连接。
进一步地，所述瞬态抑制芯片100包括一个或多个二极管组件，所述二极管组件包括反向串联的两个第一二极管Z1，所述反向串联的两个所述第一二极管Z1的一端与所述第二二极管D1的输入端连接，所述反向串联的两个所述第一二极管Z1的另一端构成所述半导体器件的第一外部连接端；
所述二极管组件包括：
第一导电类型的第一衬底1，所述第一衬底1具有相反的第一表面和第二表面；
外延层7，包括第二导电类型的外延区701和第一导电类型的掺杂区702；所述外延区701和所述掺杂区702层叠设置，所述外延区701设于所述第一表面上；
第一电极5，覆盖所述掺杂区702，所述第一电极5构成所述半导体器件的第一外部连接端；
第二电极6，覆盖所述第二表面，并与所述第二二极管D1的输入端电连接。
进一步地，所述低电容芯片200包括：
第一导电类型的第二衬底13，所述第二衬底13的表面设有两个第二导电类型的第二注入区1301以及两个第一导电类型的第三注入区1302，所述第三注入区1302的掺杂浓度大于所述第二衬底13的掺杂浓度；两个所述第二注入区1301一一对应地与两个所述第三注入区1302连接；所述第二衬底13、一个所述第二注入区1301以及一个所述第三注入区1302构成所述第二二极管D1；所述第二衬底13、另一个所述第二注入区1301以及另一个所述第三注入区1302构成所述第三二极管D2。
进一步地，构成所述第二二极管D1的所述第二注入区1301和所述第三注入区1302位于所述第二衬底13的一个表面，构成所述第三二极管D2的所述第二注入区1301和所述第三注入区1302位于所述第二衬底13的另一个表面；或者
两个所述第二注入区1301以及两个所述第三注入区1302位于所述第二衬底13的同一个表面。
进一步地，所述半导体器件包括：
第一承载板22，所述瞬态抑制芯片100设于所述第一承载板22上；
第二承载板23，与所述第一承载板22间隔设置，所述低电容芯片200设于所述第二承载板23上；
其中，所述第一承载板22为导体，所述瞬态抑制芯片100的输出端与所述第一承载板22连接，所述第一承载板22通过所述导线与所述第二二极管D1的输入端连接。
本公开实施方式提供的半导体器件的制备方法及半导体器件属于同一发明构思，相关细节及有益效果的描述可互相参见，不再进行赘述。
以上所述仅是本公开的较佳实施方式而已，并非对本公开做任何形式上的限制，虽然本公开已以较佳实施方式揭露如上，然而并非用以限定本公开，任何熟悉本专业的技术人员，在不脱离本公开技术方案的范围内，当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施方式，但凡是未脱离本公开技术方案的内容，依据本公开的技术实质对以上实施方式所作的任何简单修改、等同变化与修饰，均仍属于本公开技术方案的范围内。

Claims (10)

1.一种半导体器件，其特征在于，包括：
瞬态抑制芯片；
低电容芯片，包括第二二极管和第三二极管，所述第二二极管的输出端与所述第三二极管的输入端连接，所述第三二极管的输出端与所述第二二极管的输入端连接；
其中，所述瞬态抑制芯片的输出端与所述第二二极管的输入端连接，所述瞬态抑制芯片的输入端为所述半导体器件的第一外部连接端，所述第二二极管的输出端为所述半导体器件的第二外部连接端。
2.根据权利要求1所述的半导体器件，其特征在于，所述瞬态抑制芯片具有一个单向TVS结构；或者
所述瞬态抑制芯片具有一个双向TVS结构；或者
所述瞬态抑制芯片具有多个单向TVS结构，多个所述单向TVS结构的一端均与所述第二二极管的输入端连接，多个所述单向TVS结构的另一端构成所述半导体器件的多个所述第一外部连接端；或者
所述瞬态抑制芯片具有多个双向TVS结构，多个所述双向TVS结构的一端均与所述第二二极管的输入端连接，多个所述双向TVS结构的另一端构成所述半导体器件的多个所述第一外部连接端。
3.根据权利要求1所述的半导体器件，其特征在于，所述瞬态抑制芯片具有一个单向TVS结构；或者
所述瞬态抑制芯片具有一个双向TVS结构；或者
所述瞬态抑制芯片具有多个单向TVS结构，多个所述单向TVS结构的一端均与所述第二二极管的输入端连接，多个所述单向TVS结构的另一端构成所述半导体器件的多个所述第一外部连接端；或者
所述瞬态抑制芯片具有多个双向TVS结构，多个所述双向TVS结构的一端均与所述第二二极管的输入端连接，多个所述双向TVS结构的另一端构成所述半导体器件的多个所述第一外部连接端；
其中，所述单向TVS结构或所述双向TVS结构为PN结结构、PNP结构、NPN结构、NPNP的可控硅结构、PNPN的可控硅结构、NPNPN的可控硅结构或PNPNP的可控硅结构。
4.根据权利要求1所述的半导体器件，其特征在于，所述瞬态抑制芯片包括一个或多个第一二极管，所述第一二极管包括：
第一导电类型的第一衬底，所述第一衬底具有相反的第一表面和第二表面，所述第一表面设有一个或多个第二导电类型的第一注入区；
第一电极，覆盖所述第一注入区，所述第一电极构成所述半导体器件的第一外部连接端；
第二电极，覆盖所述第二表面，并与所述第二二极管的输入端电连接。
5.根据权利要求1所述的半导体器件，其特征在于，所述瞬态抑制芯片包括一个或多个二极管组件，所述二极管组件包括反向串联的两个第一二极管，所述反向串联的两个所述第一二极管的一端与所述第二二极管的输入端连接，所述反向串联的两个所述第一二极管的另一端构成所述半导体器件的第一外部连接端；
所述二极管组件包括：
第一导电类型的第一衬底，所述第一衬底具有相反的第一表面和第二表面；
外延层，包括第二导电类型的外延区和第一导电类型的掺杂区；所述外延区和所述掺杂区层叠设置，所述外延区设于所述第一表面上；
第一电极，覆盖所述掺杂区，所述第一电极构成所述半导体器件的第一外部连接端；
第二电极，覆盖所述第二表面，并与所述第二二极管的输入端电连接。
6.根据权利要求1所述的半导体器件，其特征在于，所述低电容芯片包括：
第一导电类型的第二衬底，所述第二衬底的表面设有两个第二导电类型的第二注入区以及两个第一导电类型的第三注入区，所述第三注入区的掺杂浓度大于所述第二衬底的掺杂浓度；两个所述第二注入区一一对应地与两个所述第三注入区连接；所述第二衬底、一个所述第二注入区以及一个所述第三注入区构成所述第二二极管；所述第二衬底、另一个所述第二注入区以及另一个所述第三注入区构成所述第三二极管。
7.根据权利要求6所述的半导体器件，其特征在于，构成所述第二二极管的所述第二注入区和所述第三注入区位于所述第二衬底的一个表面，构成所述第三二极管的所述第二注入区和所述第三注入区位于所述第二衬底的另一个表面；或者
两个所述第二注入区以及两个所述第三注入区位于所述第二衬底的同一个表面。
8.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件包括：
第一承载板，所述瞬态抑制芯片设于所述第一承载板上；
第二承载板，与所述第一承载板间隔设置，所述低电容芯片设于所述第二承载板上；
其中，所述第一承载板为导体，所述瞬态抑制芯片的输出端与所述第一承载板连接，所述第一承载板通过导线与所述第二二极管的输入端连接。
9.一种半导体器件的制备方法，其特征在于，用于制备权利要求4所述的半导体器件，所述第一二极管的形成方法包括：
提供第一导电类型的第一衬底，所述第一衬底具有相反的第一表面和第二表面；
在所述第一表面形成一个或多个第二导电类型的第一注入区；
形成第一电极，所述第一电极覆盖所述第一注入区，所述第一电极构成所述半导体器件的第一外部连接端；
形成第二电极，所述第二电极覆盖所述第二表面，并与所述第二二极管的输入端电连接。
10.一种半导体器件的制备方法，其特征在于，用于制备权利要求6所述的半导体器件，所述低电容芯片的形成方法包括：
提供第一导电类型的第二衬底；
在所述第二衬底的表面形成两个第二导电类型的第二注入区以及两个第一导电类型的第三注入区，所述第三注入的掺杂浓度大于所述第二衬底的掺杂浓度；两个所述第二注入区一一对应地与两个所述第三注入区连接；所述第二衬底、一个所述第二注入区以及一个所述第三注入区构成所述第二二极管；所述第二衬底、另一个所述第二注入区以及另一个所述第三注入区构成所述第三二极管。
CN202111435209.7A 2021-11-29 2021-11-29 半导体器件及其制备方法 Pending CN114005817A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111435209.7A CN114005817A (zh) 2021-11-29 2021-11-29 半导体器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111435209.7A CN114005817A (zh) 2021-11-29 2021-11-29 半导体器件及其制备方法

Publications (1)

Publication Number Publication Date
CN114005817A true CN114005817A (zh) 2022-02-01

Family

ID=79930724

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111435209.7A Pending CN114005817A (zh) 2021-11-29 2021-11-29 半导体器件及其制备方法

Country Status (1)

Country Link
CN (1) CN114005817A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1297580A (zh) * 1999-01-19 2001-05-30 精工爱普生株式会社 静电保护电路以及使用了该电路的半导体集成电路
CN201576934U (zh) * 2009-11-11 2010-09-08 深圳市中鹏电子有限公司 一种瞬态抑制二极管并联模块
CN201898328U (zh) * 2010-11-30 2011-07-13 百圳君耀电子（深圳）有限公司 一种半导体浪涌保护器件
CN204885150U (zh) * 2015-08-26 2015-12-16 北京燕东微电子有限公司 瞬态电压抑制器封装组件
KR20190024287A (ko) * 2017-08-31 2019-03-08 주식회사 케이이씨 쇼클리 다이오드 구조를 이용한 양방향 로우 클램핑 과도 전압 억제 소자 및 그 제조 방법
CN112054050A (zh) * 2019-06-06 2020-12-08 无锡华润华晶微电子有限公司 瞬态电压抑制二极管结构及其制作方法
CN216563122U (zh) * 2021-11-29 2022-05-17 无锡会顶电子科技有限公司 半导体器件

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1297580A (zh) * 1999-01-19 2001-05-30 精工爱普生株式会社 静电保护电路以及使用了该电路的半导体集成电路
CN201576934U (zh) * 2009-11-11 2010-09-08 深圳市中鹏电子有限公司 一种瞬态抑制二极管并联模块
CN201898328U (zh) * 2010-11-30 2011-07-13 百圳君耀电子（深圳）有限公司 一种半导体浪涌保护器件
CN204885150U (zh) * 2015-08-26 2015-12-16 北京燕东微电子有限公司 瞬态电压抑制器封装组件
KR20190024287A (ko) * 2017-08-31 2019-03-08 주식회사 케이이씨 쇼클리 다이오드 구조를 이용한 양방향 로우 클램핑 과도 전압 억제 소자 및 그 제조 방법
CN112054050A (zh) * 2019-06-06 2020-12-08 无锡华润华晶微电子有限公司 瞬态电压抑制二极管结构及其制作方法
CN216563122U (zh) * 2021-11-29 2022-05-17 无锡会顶电子科技有限公司 半导体器件

Similar Documents

Publication Publication Date Title
US9911730B2 (en) Transient voltage suppressor and manufacture method thereof
US9837516B2 (en) Bi-directional punch-through semiconductor device and manufacturing method thereof
US10128227B2 (en) ESD protection device and method for manufacturing the same
CN104465647B (zh) 堆叠的保护装置及相关制造方法
US9929137B2 (en) Method for manufacturing ESD protection device
JP2011018920A (ja) ｐｉｎダイオードを備えた集積回路構造の製造方法
JP2014096590A (ja) 保護デバイスおよび関連する作製方法
CN216563122U (zh) 半导体器件
US9831327B2 (en) Electrostatic discharge protection devices and methods of forming the same
CN109037206A (zh) 一种功率器件保护芯片及其制作方法
CN106158851B (zh) 一种双向超低电容瞬态电压抑制器及其制作方法
CN106169508B (zh) 一种双向超低电容瞬态电压抑制器及其制作方法
CN111180344B (zh) 三维堆叠结构及制备方法
CN119069529A (zh) 一种具有esd的sgt器件及制备方法
DK157468B (da) Diode til monolitisk integreret kreds
CN114005817A (zh) 半导体器件及其制备方法
KR101779588B1 (ko) 과도 전압 억제 소자 및 그 제조 방법
CN111162046B (zh) 三维堆叠结构及制备方法
CN113421930A (zh) 双向高压瞬态电压抑制器的结构及其制作方法
KR102724489B1 (ko) 반도체 디바이스 및 그 제조 프로세스
KR101893673B1 (ko) 과도 전압 억제 소자 및 그 제조 방법
CN111180421B (zh) 用于静电防护的晶体管结构及其制造方法
JP2020191413A (ja) 半導体装置
CN109360822B (zh) 一种瞬态电压抑制器及其制作方法
CN112086501B (zh) 具有高静电防护能力的二极管及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination