CN113906171A

CN113906171A - 单晶硅晶圆的制造方法及单晶硅晶圆

Info

Publication number: CN113906171A
Application number: CN202080028464.7A
Authority: CN
Inventors: 曲伟峰; 井川静男
Original assignee: Shin Etsu Handotai Co Ltd
Current assignee: Shin Etsu Handotai Co Ltd
Priority date: 2019-04-16
Filing date: 2020-02-05
Publication date: 2022-01-07
Anticipated expiration: 2040-02-05
Also published as: KR20210151814A; US20220195620A1; TW202041726A; JP7388434B2; US11959191B2; CN113906171B; TWI866953B; JPWO2020213230A1; WO2020213230A1; KR102741720B1

Abstract

本发明为单晶硅晶圆的制造方法，其为适合于多层结构器件的单晶硅晶圆的制造方法，其中，通过使用氧浓度为12ppma(JEITA)以上的N_V区域的单晶硅晶圆，并进行含氮氛围下且温度为1225℃以上的RTA处理、镜面抛光加工处理及BMD形成热处理，从而制造自单晶硅晶圆的表面起至少依次具有厚度为5～12.5μm的DZ层、及位于该DZ层正下方且BMD密度为1×10¹¹/cm³以上的BMD层的单晶硅晶圆。由此，提供一种适合于多层结构器件的单晶硅晶圆的制造方法，该单晶硅晶圆能够在形成器件时在表层部正下方吸收硅晶圆表面受到的应力，用BMD层吸收应变引起的缺陷，可提升器件形成区域的强度并抑制表层中的位错的产生、伸长。

Description

单晶硅晶圆的制造方法及单晶硅晶圆

技术领域

本发明涉及适合于多层结构器件的单晶硅晶圆的制造方法及单晶硅晶圆。

背景技术

针对最新的存储器(3D Xpoint)，要求器件区域(自表面起深度约0.5μm的范围)中的硅基板的高强度化、提升通过3D NAND的层叠化而形成的基板表层部强度。

通常，以赋予吸杂(gettering)性能与提升表体部强度为目的，将氮、碳、硼掺杂至单晶硅中。然而，若以高浓度掺杂氮、碳、硼，则会于表层形成氧析出物，存在电特性发生恶化的问题。针对这种问题，采取了通过热处理使杂质向外扩散的对策。此时，在表层形成DZ层。该DZ层因氧的向外扩散而成为低氧，容易因形成器件时受到的应力而发生滑移(slip)。

此外，专利文献1、专利文献2、专利文献3中公开了控制BMD密度以不过度形成氧析出物的技术，专利文献4中公开了与无缺陷区域相邻接触且具有近距离吸杂性能的单晶晶圆。

现有技术文献

专利文献

专利文献1：日本特开2016-100542号公报

专利文献2：日本专利第4055343号公报

专利文献3：日本专利第4794137号公报

专利文献4：日本特开2015-216375号公报

专利文献5：日本特开2016-111044号公报

发明内容

本发明要解决的技术问题

然而，即使为专利文献1～4中记载的单晶晶圆，在单晶晶圆上形成多层结构的器件时，仍有在器件形成区域发生滑移的问题，故寻求一种即使在形成多层结构的器件时也不会在器件形成区域发生滑移的单晶硅晶圆。

本发明为了解决上述问题而完成，其目的在于提供一种适合于多层结构器件的单晶硅晶圆的制造方法及单晶硅晶圆，所述单晶硅晶圆能够在形成器件时用表层部正下方的BMD层吸收由硅晶圆表面受到的应力所致的应变引起的缺陷，可提升器件形成区域的强度并抑制表层之中的位错的产生、伸长。

解决技术问题的技术手段

本发明为了达成上述目的而完成，其提供一种单晶硅晶圆的制造方法，其为适合于多层结构器件的单晶硅晶圆的制造方法，其中，通过使用氧浓度为12ppma(JEITA)以上的N_V区域的单晶硅晶圆，并进行含氮氛围下且温度为1225℃以上的RTA处理、镜面抛光加工处理及BMD形成热处理，从而制造自单晶硅晶圆的表面起至少依次具有厚度为5～12.5μm的DZ层、及位于该DZ层正下方且BMD密度为1×10¹¹/cm³以上的BMD层的单晶硅晶圆。

通过这种单晶硅晶圆的制造方法，能够获得适合于多层结构器件的单晶硅晶圆，其可提升器件形成区域的强度并抑制表层之中的位错的产生、伸长。

此时，能够在小于10秒、降温速度为30℃/秒以上的热处理条件下进行所述RTA处理。

由此，能够使抑制空位向外扩散的效果更高，使深度方向的空位分布更加陡峭，能够获得更陡峭的BMD密度分布。

此时，能够在氩氛围、温度870～950℃、2小时以上的热处理条件下进行所述BMD形成热处理。

由此，能够仅使析出核尺寸大到某种程度的生长，故而能够使BMD分布更加陡峭。

本发明为了达成上述目的而完成，其提供一种单晶硅晶圆，其为适合于多层结构器件的单晶硅晶圆，该单晶硅晶圆为N_V区域的单晶硅晶圆，自单晶硅晶圆的表面起至少依次具有DZ层与位于该DZ层正下方的BMD层，所述DZ层的厚度为5～12.5μm，所述BMD层的BMD密度为1×10¹¹/cm³以上。

这种单晶硅晶圆为适合于多层结构器件的单晶硅晶圆，其可提升器件形成区域的强度并抑制表层之中的位错的产生、伸长。

此时，以满足关系式Depth＝3×Fz^0.6的方式，施加按压压力Fz而在所述单晶硅晶圆表面形成压痕深度Depth的压痕时，所述单晶硅晶圆为自所述表面起依次具有应变层、DZ层、BMD层的至少3层的层叠结构，其中，Depth为压痕深度(单位：μm)，Fz为按压压力(单位：N)，并设定为Depth＝0.01μm以上且小于5.00μm，

对已形成所述压痕的所述单晶硅晶圆进行温度900℃、1小时的热处理时，所述热处理后的所述DZ层的位错的罗斯特长度(rosette length)短于所述热处理前的所述DZ层的位错的罗斯特长度。

由此，抑制位错的伸长的性能变得更高。

发明效果

如上所述，根据本发明的单晶硅晶圆的制造方法，能够制造一种适合于多层结构器件的单晶硅晶圆，其可提升器件形成区域的强度并抑制表层之中的位错的产生、伸长。此外，根据本发明的单晶硅晶圆，其为一种适合于多层结构器件的单晶硅晶圆，其可提升器件形成区域的强度并抑制表层之中的位错的产生、伸长。

附图说明

图1示出本发明的单晶硅晶圆。

图2示出罗斯特试验的说明图。

图3示出DZ层厚、BMD密度、罗斯特长度的差值的关系。

图4示出本发明的单晶硅晶圆的剖面观察照片。

图5示出实施例2及比较例2的DZ层厚、BMD密度、罗斯特的差值的关系。

图6示出比较例3的DZ层厚、BMD密度、罗斯特长度的差值的关系。

具体实施方式

以下，对本发明进行详细说明，但本发明并不限定于此。

如上所述，寻求一种适合于多层结构器件的单晶硅晶圆的制造方法及单晶硅晶圆，所述单晶硅晶圆能够在形成器件时用表层部正下方的BMD层吸收由硅晶圆表面受到的应力所致的应变引起的缺陷，可提升器件形成区域的强度并抑制表层之中的位错的产生、伸长。

本申请的发明人对上述技术问题反复进行了深入研究，结果发现能够通过下述单晶硅晶圆的制造方法，制造可提升器件形成区域的强度并抑制表层之中的位错的产生、伸长的适合于多层结构器件的单晶硅晶圆，进而完成了本发明。所述单晶硅晶圆的制造方法为适合于多层结构器件的单晶硅晶圆的制造方法，其中，通过使用氧浓度为12ppma(JEITA)以上的N_V区域的单晶硅晶圆，并进行含氮氛围下且温度为1225℃以上的RTA处理、镜面抛光加工处理及BMD形成热处理，从而制造自单晶硅晶圆的表面起至少依次具有厚度为5～12.5μm的DZ层、及位于该DZ层正下方且BMD密度为1×10¹¹/cm³以上的BMD层的单晶硅晶圆。

此外，发现下述单晶硅晶圆为可提升器件形成区域的强度并抑制晶圆表层之中的位错的产生、伸长的适合于多层结构器件的单晶硅晶圆，进而完成了本发明。所述单晶硅晶圆为适合于多层结构器件的单晶硅晶圆，该单晶硅晶圆为N_V区域的单晶硅晶圆，自单晶硅晶圆的表面起至少依次具有DZ层及位于该DZ层正下方的BMD层，所述DZ层的厚度为5～12.5μm，所述BMD层的BMD密度为1×10¹¹/cm³以上。

以下，参照说明书附图来进行说明。

本申请的发明人着眼于图1所示的至少具有DZ层1与位于该DZ层1正下方的BMD层2的单晶硅晶圆100的DZ层1的厚度、BMD层2的BMD密度而进行调查，结果发现当DZ层1的厚度与BMD层2的BMD密度满足特定的关系时，可提升器件形成区域的强度并抑制表层之中的位错的产生、伸长。

首先，准备缺陷区域整面为N_V区域且氧浓度不同的单晶硅CW(Chemical etchedwafer)晶圆，改变RTA处理及BMD形成热处理的条件，制作具有各种DZ层厚度、BMD层的BMD密度的单晶硅PW(Polished wafer)晶圆，调查抑制位错的产生、伸长的效果(位错的吸收效果)。以下，对调查内容与结果进行说明。

准备直径300mm、＜100＞、P型、10Ωcm、氧浓度14ppma(JEITA)、缺陷区域整面为N_V区域(无缺陷但饱和浓度以下的空位占优势的区域)的单晶硅CW晶圆。对该CW晶圆进行温度1150～1300℃、时间9秒、NH₃+Ar氛围下的热处理作为RTA处理。其后，将目标加工量设为6μm而进行PW加工。由此，去除在RTA处理中形成的氮化膜。最后，进行温度1200℃、时间2小时、Ar氛围下的热处理作为BMD形成热处理。对所获得的单晶硅PW晶圆进行DZ层厚、BMD密度的测定，结果获得了DZ层的厚度为0.5～19.4μm、BMD密度为3.5×10⁹/cm³～4.9×10¹¹/cm³的样本。

通过罗斯特试验(罗斯特长度的测定、比较)来评价抑制位错的产生、伸长的效果。具体而言，针对如上所述地制作的具有DZ层、BMD层的单晶硅PW晶圆，以0.24～2.9N的压痕压力，形成深度为0.01μm以上且小于5.00μm的压痕，并测定罗斯特长度。此外，在形成压痕之后，进一步进行900℃、1小时的热处理，然后测定罗斯特长度。并且，对上述热处理前后的罗斯特长度进行比较。

此处，对罗斯特试验进行说明。能够通过位错的长度(罗斯特长度)来评价本发明的单晶硅晶圆的位错抑制效果。罗斯特试验为专利文献5中记载的评价方法。该评价方法通过在作为评价对象的晶圆的表面形成压痕来将应变施加于晶圆的表层。然后进行热处理，使位错伸长，测定位错的长度(罗斯特长度)。位错的长度越短，则能判断为抑制位错的产生、伸长的性能越高。

以下，参照图2的罗斯特试验的说明图来说明具体的评价方法。首先，针对所准备的单晶硅晶圆100的表层，使用例如维氏硬度测量仪等施加按压压力而形成压痕3。另外，只要能对晶圆的表层施加按压压力而形成压痕即可，对所使用的仪器等并不特别限定。

在压痕的形成过程中，优选以满足关系式Depth＝3×Fz^0.6的方式(其中，Depth为压痕深度(单位：μm)，Fz为按压压力(单位：N)，Depth＝0.01μm以上且小于5.00μm)，施加按压压力Fz而在晶圆表面形成压痕深度Depth的压痕3。如此形成压痕时，形成自所述表面起依次包含应变层4、DZ层1、BMD层2的至少3层的层叠结构。只要以这种条件形成压痕3，则能够高精度地评价抑制位错的产生、伸长的效果。

形成压痕之后，为了使罗斯特长度充分伸长，优选对硅晶圆进行热处理。通过进行热处理，形成位错伸展区域5(图2)。作为此处的热处理，例如能够将热处理温度设为850℃以上1200℃以下。只要如此地设定为850℃以上，则温度在硅的延脆转变温度以上，能够在评价时使位错充分伸长。此外，只要设定为1200℃以下，则能够在立式热处理炉中进行处理。

热处理时间能够设定为例如30分钟以上1小时以下。只要为这种范围的时间，则对于使位错伸长而言即为充分。进一步，能够设定为Ar氛围。这是由于Ar没有阻碍位错运动的效果，因此能够更正确地评价晶圆本身的强度。尤其是将热处理条件设定为900℃、1小时时，能够使DZ层中的位错有效率地伸长，能够更加正确地确认热处理后的BMD层对位错的吸收效果。其结果，能够获得更高的抑制位错的产生、伸长的性能。

其次，为了测量位错的长度，进行选择性蚀刻，使位错显著。选择性蚀刻只要能使位错显著即可，对其方法没有特别限定。例如，可进行使用氢氟酸、硝酸、醋酸及水混合而成的蚀刻液(JISH0609-199中的C液)的湿式蚀刻。此外，也可进行如反应性离子蚀刻(RIE：Reactive Ion Etching)这样的干式蚀刻。

如此地使自压痕延伸的位错显著之后，测定该位错的长度(罗斯特长度)。

将本申请的发明人为了达成上述目的而进行的调查的结果示于图3。图3示出罗斯特长度与DZ层厚、BMD密度的关系。图3所示的图表的横轴为将进行所述温度900℃、1小时的热处理之前的单晶硅PW晶圆的罗斯特长度作为参考基准值时的基准值(参考)，与各样本的进行所述温度900℃、1小时的热处理之后的罗斯特长度的差(以下，称为“罗斯特长度的差值”)。即，图3的横轴的罗斯特长度的差值呈正值的范围意味着，进行所述温度900℃、1小时的热处理之后的罗斯特长度短于进行所述温度900℃、1小时的热处理之前的单晶硅PW晶圆，且意味着抑制位错的产生、伸长的效果高。相反，图3的横轴的罗斯特长度的差值呈负值的范围意味着，进行所述温度900℃、1小时的热处理之后的罗斯特长度长于进行所述温度900℃、1小时的热处理之前的单晶硅PW晶圆，且意味着没有抑制位错的产生、伸长的效果。

此外，图3的纵轴的第一轴(左侧的纵轴)示出已进行RTA处理及BMD形成热处理的单晶硅晶圆的DZ层厚度，纵轴的第二轴(右侧的纵轴)示出已进行RTA处理及BMD形成热处理的单晶硅晶圆的BMD层的BMD密度。

如图3所示，发现DZ层的厚度为12.5μm以下且BMD层的BMD密度为1×10¹¹/cm³以上的范围为罗斯特长度的差值呈正值的范围，即抑制位错的产生、伸长的效果提高，形成适合用于多层结构器件的晶圆。只要DZ层的厚度为10μm以下，就能够更加稳定地获得上述效果。另外，罗斯特长度的差值呈正值的范围条件是RTA处理温度为1225℃以上的范围，具体将在后述的实施例1、比较例1的对比中进行说明。此外，将DZ层的厚度设定为5μm以上是为了确保器件制作区域。

本发明的单晶硅晶圆100为N_V区域的单晶硅晶圆。并且，如图1所示，自晶圆的表面起至少依次具有DZ层1与位于该DZ层1正下方的BMD层2。此处，“位于正下方”的含义与“相邻接触”相同。此外，关于BMD层2，单晶硅晶圆100之中排除DZ层1的部分可以均为BMD层2，也可以单晶硅晶圆100之中除DZ层1以外部分的仅一部分为BMD层2。

此外，本发明的单晶硅晶圆尤其具有以下特征：DZ层的厚度为5～12.5μm，且优选为5～10μm，BMD层的BMD密度为1×10¹¹/cm³以上。通过使DZ层的厚度与BMD层的BMD密度在上述范围内，从而形成吸收位错的效果极高的单晶硅晶圆。使用这种单晶硅晶圆来形成多层结构器件时，能够抑制产生于器件形成区域的位错的产生、伸长，能够抑制滑移等缺陷的产生。

此外，对于本发明的单晶硅晶圆，当如上所述地形成压痕、进行温度900℃、1小时的热处理时，其热处理后的DZ层的位错的罗斯特长度短于未形成BMD层的单晶硅晶圆(PW)的DZ层的位错的罗斯特长度。这种单晶硅晶圆的抑制位错的产生、伸长的性能更高。

接着，对本发明的单晶硅晶圆的制造方法进行详细说明。

为了制造至少具有厚度为5～12.5μm的DZ层、及位于该DZ层正下方且BMD密度为1×10¹¹/cm³以上的BMD层的单晶硅晶圆，使用氧浓度为12ppma(JEITA)以上的N_V区域的单晶硅晶圆。氧浓度的上限没有特别限定，例如能够设定为17ppma(JEITA)以下。准备满足这种规格的CW晶圆，首先，进行含氮氛围下且温度为1225℃以上的RTA处理。优选将该RTA处理的热处理条件设定为小于10秒、降温速度为30℃/秒以上。RTA处理的热处理时间的下限没有特别限定，例如能够设定为1秒以上。降温速度的上限也没有特别限定，例如能够设定为100℃/秒以下。如此从高温的热处理温度起急速降温时，能够使抑制空位向外扩散的效果更高，使深度方向的空位分布更为陡峭，其结果，能够使BMD密度分布更加陡峭。另外，BMD密度的上限没有特别限定，例如能够设定为1×10¹²/cm³以下。

进行RTA处理之后，进行镜面抛光加工。镜面抛光加工条件没有特别限定，只要进行满足通常规格的镜面抛光即可。

通过对已进行镜面抛光加工处理的单晶硅晶圆进行BMD形成热处理，形成BMD密度为1×10¹¹/cm³以上的BMD层。优选将此时的用于BMD形成的热处理条件设定为氩氛围、870～950℃、2小时以上。只要是这种热处理条件，则仅使析出核尺寸大到某种程度的晶体生长，因此能使BMD分布更加陡峭。另外，关于热处理的时间，由于即使设定为过长的时间也无法观察到BMD密度分布的变化，因此设定为例如8小时以下，此时就效率而言是优选的。

实施例

以下，列举实施例来详细说明本发明，但本发明并不受其限定。

(实施例1)

首先，准备直径300mm、＜100＞、P型、10Ωcm、氧浓度14ppma(JEITA)、缺陷区域整面为N_V区域的单晶硅CW晶圆。对该CW晶圆进行温度1225～1300℃、时间9秒、NH₃+Ar氛围下的热处理来作为RTA处理。其后，将目标加工量设定为6μm而进行PW加工。由此，去除在RTA处理中形成的氮化膜。最后，进行温度1200℃、时间2小时、Ar氛围下的热处理作为BMD形成热处理。对所获得的单晶硅晶圆进行DZ层厚、BMD密度的测定。DZ层厚为6.7～10.5μm，BMD密度为1.8×10¹¹～4.9×10¹¹/cm³。此外，图4中示出RTA处理温度为1300℃、DZ层厚度为6.7μm、BMD密度为4.9×10¹¹/cm³时的剖面TEM影像。

此外，使用同样的CW进行RTA处理及BMD形成热处理，然后针对晶圆表面，以0.24～2.9N的按压压力，形成深度为1～5μm的压痕之后，通过罗斯特试验测定进行900℃、1小时的热处理前后的罗斯特长度。计算由此获得的罗斯特长度的差作为罗斯特长度的差值。

(比较例1)

除了将RTA处理温度设定为1150℃～1200℃这一点以外，以与实施例1相同的方式进行处理、评价。DZ层厚为14.7～19.4μm，BMD密度为3.5×10⁹～6.6×10¹⁰/cm³。

实施例1的罗斯特长度的差值为2～13μm。另一方面，比较例1的罗斯特长度的差值为-3～-12μm。如此，可知在实施例的单晶硅晶圆中，能够有效地抑制位错的产生、伸长。体现出在使位错伸长(生长)的热处理后、位错的罗斯特长度较短时，通过在DZ层正下方形成高密度的BMD层而获得了吸收位错的效果。

(实施例2)

除了使用氧浓度为12ppma(JEITA)的单晶硅CW晶圆，将RTA处理温度设定为1225～1250℃以外，以与实施例1相同的条件进行样本的制作。所获得的单晶硅晶圆的DZ层厚为10.3～12.3μm，BMD密度为1.3×10¹¹～1.7×10¹¹/cm³。罗斯特长度的差值为0.5～6.0μm。

(比较例2)

除了使用氧浓度为12ppma(JEITA)的硅单晶CW晶圆，将RTA处理温度设定为1175～1200℃以外，以与实施例1相同的条件进行样本的制作。所获得的单晶硅晶圆的DZ层厚为15.7～18.7μm，BMD密度为5.4×10⁹～7.1×10¹⁰/cm³。罗斯特长度的差值为-2.0～-5.5μm。

将实施例2及比较例2的结果示于图5。在实施例2中，获得了罗斯特长度的差值在正范围的单晶硅晶圆。

(比较例3)

除了使用氧浓度为11ppma(JEITA)的硅单晶CW晶圆，将RTA处理温度设定为1225～1300℃以外，以与实施例1相同的条件进行样本的制作。所获得的单晶硅晶圆的DZ层厚为21.5～33.0μm，BMD密度为1.0×10⁹～4.6×10⁹/cm³。罗斯特长度的差值为-5.0～-12.0μm。

将比较例3的结果示于图6。氧浓度小于12ppma(JEITA)时，即使提高RTA处理温度，也未能获得罗斯特长度的差值呈正的单晶硅晶圆。

另外，本发明并不仅限定于上述实施方案。上述实施方案仅为例示，具有与本发明的权利要求书中记载的技术构思实质相同的构成、并发挥同样的作用效果的技术方案均包含在本发明的保护范围内。

Claims

1.一种单晶硅晶圆的制造方法，其为适合于多层结构器件的单晶硅晶圆的制造方法，其特征在于，

通过使用氧浓度为12ppma(JEITA)以上的N_V区域的单晶硅晶圆，

并进行含氮氛围下且温度为1225℃以上的RTA处理、镜面抛光加工处理及BMD形成热处理，从而制造自单晶硅晶圆的表面起至少依次具有厚度为5～12.5μm的DZ层、及位于该DZ层正下方且BMD密度为1×10¹¹/cm³以上的BMD层的单晶硅晶圆。

2.根据权利要求1所述的单晶硅晶圆的制造方法，其特征在于，

所述RTA处理在小于10秒、降温速度为30℃/秒以上的热处理条件下进行。

3.根据权利要求1或2所述的单晶硅晶圆的制造方法，其特征在于，

所述BMD形成热处理在氩氛围、温度870～950℃、2小时以上的热处理条件下进行。

4.一种单晶硅晶圆，其为适合于多层结构器件的单晶硅晶圆，其特征在于，

该单晶硅晶圆为N_V区域的单晶硅晶圆，

自单晶硅晶圆的表面起至少依次具有DZ层与位于该DZ层正下方的BMD层，

所述DZ层的厚度为5～12.5μm，所述BMD层的BMD密度为1×10¹¹/cm³以上。

5.根据权利要求4所述的单晶硅晶圆，其特征在于，

以满足关系式Depth＝3×Fz^0.6的方式，施加按压压力Fz而在所述单晶硅晶圆的表面形成压痕深度Depth的压痕时，所述单晶硅晶圆为自所述表面起依次包含应变层、DZ层、BMD层的至少3层的层叠结构，

其中，Depth为压痕深度(单位：μm)，Fz为按压压力(单位：N)，并设定为Depth＝0.01μm以上且小于5.00μm，

对已形成所述压痕的所述单晶硅晶圆进行温度900℃、1小时的热处理时，所述热处理后的所述DZ层的位错的罗斯特长度短于所述热处理前的所述DZ层的位错的罗斯特长度。