[go: up one dir, main page]

CN113903381B - 电阻式内存装置以及其可靠度提升方法 - Google Patents

电阻式内存装置以及其可靠度提升方法 Download PDF

Info

Publication number
CN113903381B
CN113903381B CN202010572546.XA CN202010572546A CN113903381B CN 113903381 B CN113903381 B CN 113903381B CN 202010572546 A CN202010572546 A CN 202010572546A CN 113903381 B CN113903381 B CN 113903381B
Authority
CN
China
Prior art keywords
memory cell
memory cells
current
ratio
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010572546.XA
Other languages
English (en)
Other versions
CN113903381A (zh
Inventor
王炳琨
郑嘉文
赵鹤轩
陈达
白昌宗
黄子芸
林铭哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CN202010572546.XA priority Critical patent/CN113903381B/zh
Publication of CN113903381A publication Critical patent/CN113903381A/zh
Application granted granted Critical
Publication of CN113903381B publication Critical patent/CN113903381B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/004Reading or sensing circuits or methods

Landscapes

  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

本发明提供一种电阻式内存装置以及其可靠度提升方法被提出。可靠度提升方法包括:针对多个存储单元进行形成动作;针对形成后的存储单元进行读取以分别获得多个形成后电流;依据形成后电流中的统计值设定参考电流;针对存储单元进行设定动作;计算每一存储单元的设定后电流与参考电流的比值,并依据比值判断每一存储单元的物理状态;以及,依据每一存储单元的物理状态以决定是否对每一存储单元执行修复动作。

Description

电阻式内存装置以及其可靠度提升方法
技术领域
本发明涉及一种电阻式内存装置以及其可靠度提升方法,尤其涉及一种电阻式内存装置的数据存储(data retention)的可靠度提升方法。
背景技术
随着电子科技的进步,提供高可靠度的数据存储能力,为近代电子装置的必要功能。在电阻式内存中,当针对存储单元进行数据读取时,常通过一参考电流来与存储单元的读取电流进行比较,并藉此获知存储单元所存储的数据。
基于参考电流通常被设定为固定的电流,因此,存储单元在被设定或重置后,所可以提供的读取电流需具有一定的均匀度,否则,针对存储单元所进行的读取动作,很容易读取到错误的数据。在图1中的电阻式存储单元的设定条件与设定后电流分布关系图中,在烘烤前状态110下,对应三种不同的设定状态S1~S3,存储单元的读取电流分布具有相对高的均匀度,并可均分布在约20~32微(micro)安培的区间。然而,在烘烤后状态120下,对应三种不同的设定状态S1~S3的存储单元的读取电流分布则产生了变异,其中对应设定状态S1、S2的存储单元的读取电流分布严重发散。如此造成读取动作产生错误的可能性大幅增加。
发明内容
本发明是针对一种电阻式内存装置以及其可靠度提升方法,可有效提升其存储单元的数据可靠度。
根据本发明的实施例,可靠度提升方法包括:针对多个存储单元进行形成动作;针对形成后的存储单元进行读取以分别获得多个形成后电流;依据多个形成后电流的统计值设定参考电流;针对存储单元进行设定动作;计算每一存储单元的设定后电流与参考电流的比值,并依据比值判断每一存储单元的物理状态;以及,依据每一存储单元的所述物理状态以决定是否对每一存储单元执行修复动作。
根据本发明的实施例,电阻式内存装置包括存储单元阵列、感测放大器以及控制器。存储单元阵列具有多个存储单元。感测放大器耦接存储单元阵列。控制器耦接感测放大器,用以执行上述的可靠度提升方法。
基于上述,依据存储单元的设定后电流与形成后电流的最大值的比值,来判断出电阻式内存装置中,每一存储单元的物理状态,并针对每一存储单元的物理状态来进行后续的修复动作,可有效提升存储单元可靠度。
附图说明
包含附图以便进一步理解本发明,且附图并入本说明书中并构成本说明书的一部分。附图说明本发明的实施例,并与描述一起用于解释本发明的原理。
图1为电阻式存储单元的设定条件与设定后电流分布关系图;
图2为电阻式存储单元,对应不同条件的存储单元的读取电流的分布图;
图3出示本发明实施例的可靠度提升方法的流程图;
图4出示本发明实施例的可靠度提升方法一实施方式的示意图;
图5出示本发明实施例的可靠度提升方法的另一实施方式的示意图;
图6出示本发明一实施例的内存装置的示意图。
附图标号说明
110、210:烘烤前状态;
120、220:烘烤后状态;
600:内存装置;
610:存储单元阵列;
620:控制器;
630:感测放大器;
641:地址闩锁器;
642:X译码器;
643:Y译码器;
651:输入数据闩锁器;
652:输出数据闩锁器;
660:输入输出缓冲器;
670、680:逻辑电路;
690:电压产生器;
6100:偏压查找表;
S681、S682:步骤;
ADDS:地址信号;
CMDS:命令信号;
If:形成后电流;
IOS:输入输出信号;
Is:设定后电流;
S1~S3:设定状态;
S310~S360、S410~S494、S510~S594:可靠度提升步骤。
具体实施方式
现将详细地参考本发明的示范性实施例,示范性实施例的实例说明于附图中。只要有可能,相同元件符号在附图和描述中用来表示相同或相似部分。
请先参照图2,图2为电阻式存储单元,对应不同条件的存储单元的读取电流的分布图。其中,在图2中,横轴表示对存储单元进行设定动作后的设定后电流Is以及对存储单元进行形成动作后的形成后电流If的比值Is/If。纵轴则为存储单元的读取电流的分布(单位为微安培)。其中,在图2中,在烘烤前状态210,对应每一种条件(不同的比值Is/If),存储单元的读取电流的分布皆可具有相对高的均匀度。然在烘烤后状态220,对应相对高的比值(Is/If>=1.4),存储单元的读取电流的分布可具有相对高的均匀度。由此可以得知,存储单元物理特性可以依据设定后电流Is以及形成后电流If的比值来进行判定,并可作为存储单元的修复依据。
以下请参照图3,图3示出本发明实施例的可靠度提升方法的流程图。可靠度提升方法适用于电阻式内存。在图3中,步骤S310中,针对内存中的多个存储单元进行形成(forming)动作。在此,针对电阻式存储单元进行的初始化动作,称为形成动作。在形成动作中,须对存储单元施加偏压,并在当电场超过临界值时,电阻式存储单元的介电层会发生类崩溃的现象,使介电层从高阻值得绝缘态转为电阻值可转换的状态。在完成形成动作后的存储单元,其介电层的电阻值,在后续可以通过设定动作或重置动作来有效的被调低或调高,并产生数据存储的效应。
在步骤S320中,针对形成后的存储单元进行读取,并分别获得多个形成后电流。接着在步骤S330中,基于多个形成后电流来产生参考电流。在一实施例中,可依据多个形成后电流的统计值(例如最大值、平均值、中位数等)来产生参考电流。其他实施例中,也可依据多个形成后电流中的平均值、中位数、通常来说,参考电流可以等于形成后电流中的最大者。
在步骤S340中,则针对存储单元执行设定动作,并在步骤S350中,针对每一个完成设定动作后的存储单元进行读取动作,以获得存储单元的多个设定后电流,并计算设定后电流与步骤S330中所产生的参考电流的比值,进而依据每一个比值来判断出对应的每一个存储单元的物理状态。接着在步骤S360中,依据每一个存储单元的物理状态,执行对应的修复动作。
在此请注意,基本上,针对形成后的存储单元执行设定动作,可将存储单元的电阻值进一步降低。也就是说,在正常状态下,设定后电流与参考电流的比值是大于1的。此外,依据图2的示出可以得知,依据设定后电流与参考电流的比值的大小,可以得知存储单元的物理状态。例如,当比值Is/If<1.4时(即,设定后电流小于1.4*参考电流),存储单元烘烤后的读取电流分布容易发散;而当比值Is/If >=1.4时,存储单元烘烤后的读取电流分布均匀度较为集中。基于图2,本发明实施例中,可设定多个参考值来作为判断存储单元的物理状态的依据。
例如,本发明实施例中,可设定第一参考值、第二参考值以及第三参考值,其中1<第一参考值<所述第二参考值<所述第三参考值。在步骤S350中,当存储单元对应的设定后电流与参考电流的比值介于1与第一参考值间时,存储单元属于不良的存储单元,因此可在步骤S360中使用备援存储单元来修复此存储单元,或记录此存储单元所存储的数据,并执行错误纠正码动作来修复此存储单元,或设定此存储单元为失败。
当存储单元对应的设定后电流与参考电流的比值介于第一参考值与第二参考值间时,存储单元属于危险存储单元,因此可在步骤S360中针对此存储单元执行额外的微小重置脉波插入(small insert reset pulse,SIRP)动作以修复此存储单元,提高设定后电流与参考电流的比值。在此特别一提,所谓的SIRP动作,是在当针对此存储单元施加设定脉波(或形成脉波)后,适度插入电压值相对小(相对于设定脉波/形成脉波的电压值)的重置脉波,接着再重新施加设定脉波(或形成脉波)。如此可有效推低此类存储单元的电阻值,提高其设定后电流(或形成后电流)。
当存储单元对应的设定后电流与参考电流的比值介于第二参考值与第三参考值间时,可直接判定此存储单元为安全存储单元,并无须执行修复动作。
而当存储单元对应的设定后电流与参考电流的比值大于第三参考值时,存储单元亦为安全存储单元,无须执行修复动作。然而,由于其比值大于第三参考值,代表此存储单元在执行设定动作时,电阻被推至较低的范围,因此在后续步骤中针对此存储单元执行重置动作时,可能需要加强重置动作(例如用更高的能量执行重置),故可记录此存储单元为需加强重置存储单元。
附带一提的,每一存储单元的物理状态可以通过设置多个对应的标示值来完成。例如,对应四种可能的物理状态,每一存储单元可具有对应的两个位的标示值。而在针对每一存储单元执行设定、重置或读取动作时,可以依据每一存储单元对应的标示值来执行对应的修复动作,以提升数据可靠度。
以下请参照图4,图4示出本发明实施例的可靠度提升方法一实施方式的示意图。步骤S410中,针对内存阵列中的所有存储单元执行形成操作。接着,在步骤S420中,判断完成形成操作的存储单元的形成后电流是否大于目标值,若判断结果为是,则执行步骤S440,相对的若判断结果为否,则执行步骤S430。
上述的目标值用以判断存储单元是否已顺利完成形成动作。在当存储单元的形成动作未完成时,可通过步骤S430以执行额外的SIRP动作,以进一步推低存储单元的电阻值。
步骤S440中则取得所有存储单元对应的形成后电流的统计值(例如最大值、平均值、中位数等),并根据所述统计值设定参考电流IR(步骤S450)。接着,可通过步骤S460来调整一电阻电容电路,并使电阻电容电路为可以提供参考电流IR的状态。细节上来说明,电阻电容电路可以接收一个固定的偏压电压,并依据所提供的电阻值来产生一电流。其中,在当参考电流IR被设定时,本发明实施例可以通过修整(trim)的手段,来调整电阻电容电路所提供的电阻值,并使电阻电容电路所提供的电流,恰等于参考电流IR。
当然,上述的电阻电容电路的电阻值的调整机制也可以通过数字的方式来完成,如此一来,电阻电容电路所产生的电流,可能与参考电流IR具有一个必然的误差。在实作上。电阻电容电路所产生的电流,仅需实质上与参考电流IR相等即可,不需要完全相同。在本发明实施例中,电阻电容电路所产生的电流可以略大于参考电流IR。
此外,上述的电阻电容电路可以额外设置于存储单元阵列外,也可选择存储单元阵列中的一存储单元来实施。
接着,步骤S470中则针对存储单元进行设定操作,并读取存储单元的设定后电流I。当设定后电流I<1.2*参考电流IR时(步骤S481),执行步骤S491以标注存储单元为不良的存储单元,须执行以备援存储单元取代或错误纠正等修复动作,或设定存储单元为失败;当1.2*参考电流IR≤设定后电流I<1.4*参考电流IR时(步骤S482),执行步骤S492以标注存储单元为危险存储单元,需执行额外SIRP动作的修复动作;在当1.4*参考电流IR≤设定后电流I<2*参考电流IR时(步骤S483),执行步骤S493以标注存储单元为安全存储单元;以及,在当2*参考电流IR≤设定后电流I时(步骤S484),则执行步骤S494以记录存储单元为过度设定的存储单元。
请参照图5,图5示出本发明实施例的可靠度提升方法的另一实施方式的示意图。在本实施例中,步骤S510~S530以及步骤S550~S570的动作细节与前述实施方式相同,在此不多赘述。值得注意的,在步骤S540中,本实施方式仅针对存储单元阵列中的部分存储单元的形成后电流进行判断,并藉以获得形成后电流的统计值。在本实施方式中,可在存储单元阵列的多个存储单元行中,选择每一存储单元行中的一个选中存储单元计算形成后电流的统计值。并且,每个选中存储单元分别对应到存储单元阵列中不同的多个存储列。
简单来说,可依据布局位置的对角线的方式,来选择存储单元阵列中的多个存储单元来作为选中存储单元。当然,本发明实施例并不限于此。
在本实施中,由于并未选择所有的存储单元来进行参考电流的设定动作,因此,步骤S581~S584中,对于设定后电流I与参考电流IR间的比值关系设定较为严格。其中,步骤S581判断设定后电流I是否小于1.4*参考电流IR;步骤S582判断设定后电流I是否大于等于1.4*参考电流IR且小于1.6*参考电流IR;步骤S583判断设定后电流I是否大于等于1.6*参考电流IR且小于2.3*参考电流IR;步骤S584判断设定后电流I是否大于等于2.3*参考电流IR。步骤S591~S594中则分别对应步骤S581~S584的判断结果以执行存储单元物理状态的记录动作,步骤S581~S584的细节与步骤S491~S494相类似,在此不重复说明。
当然,上述图4、图5中,设定后电流I与参考电流IR间的比值关系可依据电阻式内存实际的电气特性来进行调整。
附带一提的,关于图4、图5的实施方式中参考值的设定,可以通过多个电阻电容电路来进行。以图4为例,可以利用一第一电阻电容电路来产生1.2*参考电流IR的电流;利用一第二电阻电容电路来产生1.4*参考电流IR的电流;并利用一第三电阻电容电路来产生2*参考电流IR的电流。这些电阻电容电路可在参考电流IR被设定后,通过修整(trim)的手段来调整所产生的电流大小。当然,第一电阻电容电路至第三电阻电容电路可为设置在存储单元阵列外的电路,也可为存储单元阵列中的多个存储单元。
请参照图6,图6示出本发明一实施例的内存装置的示意图。内存装置600包括存储单元阵列610、控制器620、感测放大器630、地址闩锁器641、X译码器642、Y译码器643、输入数据闩锁器651、输出数据闩锁器652、输入输出缓冲器660、逻辑电路670、680、电压产生器690以及偏压查找表6100。存储单元阵列610具有多个存储单元,在本实施例中,存储单元为电阻式存储单元。存储单元阵列610具有Y闸控器611以控制Y方向的地址信号的输入。存储单元阵列610并耦接至X译码器642、Y译码器643以分别接收译码后的X、Y方向的地址信息。X译码器642、Y译码器643耦接至地址闩锁器641,其中地址闩锁器641用以存储地址信息ADDS。此外,逻辑电路670用以控制地址闩锁器641、X译码器642、Y译码器643是否启动,并决定存储单元阵列610是否可以被存取。
存储单元阵列610另耦接至感测放大器630。感测放大器630用以感测存储单元的读取电流,并获得输出数据。输入数据闩锁器651以及输出数据闩锁器652则分别闩所存储单元的写入数据以及输出数据。输入输出缓冲器660则暂存上述的写入数据以及输出数据,并用以接收或提供输入输出信号IOS。
值得注意的,控制器620可通过逻辑电路680以接收感测放大器630所感测到的存储单元的形成后电流,并计算出形成后电流的统计值(例如最大值、平均值、中位数等)以设定参考电流。本实施例中,例如是以形成后电流中的最大值来设定参考电流。控制器620中具有调整信号产生器621。调整信号产生器621可依据形成后电流的统计值以产生调整信号。逻辑电路680用以执行步骤S681以及S682。逻辑电路680接收上述的调整信号,并在步骤S681中依据调整信号执行形成电压以及设定电压的调整值的产生动作。逻辑电路680可依据上述的调整值来针对电阻电容电路(未示出)进行调整以产生参考电流。逻辑电路680并在步骤S682中,判断电阻电容电路所产生的参考电流是否不小于所述形成后电流的统计值,并据此完成参考电流的设定动作。
在进行设定后电流的比较动作时,以依据形成后电流统计值(例如最大值)所设定的参考电流IR1为基础,控制器620可依据多个参考值来使多个电阻电容电路分别产生多个参考电流IRAx。参考电流IRAx可同时提供至感测放大器630以与存储单元的设定后电流进行比较,并判断出存储单元的设定后电流位于所设定的多个参考电流IRAx所形成的多个区间的其中之一,并藉以判断出存储单元的物理状态。
另外,控制器620并耦接至偏压查找表6100,并使偏压查找表6100提供偏压设定值,来使电压产生器690产生对应的重置电压或设定电压。
控制器620另接收命令信号CMDS,以执行相关于存储单元阵列610的每一种存取动作。
本发明实施例的控制器620可以为具运算能力的处理器。或者,控制器620可以是通过硬件描述语言(Hardware Description Language,HDL)或是其他任意本领域技术人员所熟知的数字电路的设计方式来进行设计,并通过现场可程序逻辑门阵列(FieldProgrammable Gate Array,FPGA)、复杂可程序逻辑装置(Complex Programmable LogicDevice,CPLD)或是特殊应用集成电路(Application-specific Integrated Circuit,ASIC)的方式来实现的硬件电路。
综上所述,本发明计算存储单元的设定后电流与形成后电流的最大值的比值。并依据比值来判断出每一存储单元的物理状态。如此可针对每一存储单元的物理状态来进行后续的修复动作,可有效提升存储单元可靠度。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (11)

1.一种可靠度提升方法,适用于电阻式内存装置,其特征在于,包括:
针对多个存储单元进行形成动作;
针对形成后的所述多个存储单元进行读取以分别获得多个形成后电流;
依据所述多个形成后电流的统计值设定参考电流;
提供电阻电容电路,通过调整所述电阻电容电路提供的阻抗值以记录所述参考电流;
针对所述多个存储单元进行设定动作;
计算每一所述存储单元的设定后电流与所述参考电流的比值,并依据所述比值判断每一所述存储单元的物理状态;以及
依据每一所述存储单元的所述物理状态以决定是否对每一所述存储单元执行修复动作。
2.根据权利要求1所述的可靠度提升方法,其特征在于,计算每一所述存储单元的所述设定后电流与所述参考电流的比值,并依据所述比值判断每一所述存储单元的所述物理状态的步骤包括:
设定不相同的多个参考值,比较所述比值与所述多个参考值以获得每一所述存储单元的所述物理状态。
3.根据权利要求2所述的可靠度提升方法,其特征在于,依据每一所述存储单元的所述物理状态以决定是否对每一所述存储单元执行所述修复动作的步骤包括:
当所述比值小于第一参考值时,设定对应的每一所述存储单元为第一状态,并针对每一所述存储单元执行取代动作或针对每一所述存储单元所存储的数据执行错误纠正码动作以修复每一所述存储单元,或设定每一个所述存储单元为失败;
当所述比值大于等于所述第一参考值及小于第二参考值间时,设定对应的每一所述存储单元为第二状态,并针对对应的每一所述存储单元执行微小重置脉波插入的动作以修复每一所述存储单元;
当所述比值大于等于所述第二参考值及小于第三参考值间时,设定对应的每一所述存储单元为第三状态,无须对个所述存储单元执行修复动作;以及
当所述比值大于所述第三参考值时,设定对应的每一所述存储单元为第四状态,无须对个所述存储单元执行修复动作,并于对每一所述存储单元重置动作时,使用加强的重置动作,
其中所述第一参考值<所述第二参考值<所述第三参考值。
4.根据权利要求2所述的可靠度提升方法,其特征在于,还包括选择一存储单元阵列的所有存储单元为所述多个存储单元。
5.根据权利要求4所述的可靠度提升方法,其中所述多个参考值分别为1、1.2、1.4以及2。
6.根据权利要求2所述的可靠度提升方法,其特征在于,还包括:
在存储单元阵列的多个存储单元行中,选择每一所述存储单元行中的选中存储单元以获得每一所述存储单元,
其中所述多个存储单元分别对应所述存储单元阵列中不同的多个存储列。
7.根据权利要求6所述的可靠度提升方法,其特征在于,所述多个参考值分别为1、1.4、1.6以及2.3。
8.根据权利要求1所述的可靠度提升方法,其特征在于,还包括:
提供第一参考存储单元以记录所述参考电流。
9.根据权利要求7所述的可靠度提升方法,其中还包括:
提供多个第二参考存储单元以分别记录所述参考电流与多个参考值所产生的多个乘积。
10.一种电阻式内存装置,其特征在于,包括:
存储单元阵列,具有多个存储单元;
感测放大器,耦接所述存储单元阵列;
控制器,耦接所述感测放大器,用以:
针对所述多个存储单元进行形成动作;
使所述感测放大器针对形成后的所述多个存储单元进行读取以分别获得多个形成后电流;
依据所述多个形成后电流中的统计值设定第一参考电流;
针对所述多个存储单元进行设定动作;
使所述感测放大器计算每一所述存储单元的设定后电流与所述第一参考电流的比值,所述控制器并依据所述比值判断每一所述存储单元的物理状态;以及
依据每一所述存储单元的所述物理状态以决定是否对每一所述存储单元执行修复动作;以及
参考电流产生器,耦接至所述控制器以及所述感测放大器,
其中所述控制器依据所述多个形成后电流的所述统计值以提供调整信号,使所述参考电流产生器依据所述调整信号以提供所述第一参考电流,所述参考电流产生器为电阻电容电路。
11.根据权利要求10所述的电阻式内存装置,其特征在于,所述参考电流产生器更依据所述第一参考电流以及多个参考值以产生多个第二参考电流,所述感测放大器使所述每一所述存储单元的设定后电流与所述多个第二参考电流比较以判定每一所述存储单元的所述物理状态。
CN202010572546.XA 2020-06-22 2020-06-22 电阻式内存装置以及其可靠度提升方法 Active CN113903381B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010572546.XA CN113903381B (zh) 2020-06-22 2020-06-22 电阻式内存装置以及其可靠度提升方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010572546.XA CN113903381B (zh) 2020-06-22 2020-06-22 电阻式内存装置以及其可靠度提升方法

Publications (2)

Publication Number Publication Date
CN113903381A CN113903381A (zh) 2022-01-07
CN113903381B true CN113903381B (zh) 2025-02-25

Family

ID=79186096

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010572546.XA Active CN113903381B (zh) 2020-06-22 2020-06-22 电阻式内存装置以及其可靠度提升方法

Country Status (1)

Country Link
CN (1) CN113903381B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106158013A (zh) * 2015-04-15 2016-11-23 华邦电子股份有限公司 电阻式存储器及其存储单元的数据写入方法
CN106297895A (zh) * 2015-06-29 2017-01-04 三星电子株式会社 纠错电路、半导体存储器装置及其控制方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009117006A (ja) * 2007-11-09 2009-05-28 Toshiba Corp 抵抗変化メモリ装置
TWI530950B (zh) * 2014-12-02 2016-04-21 華邦電子股份有限公司 電阻式記憶體及其修補方法
US9679643B1 (en) * 2016-03-09 2017-06-13 Taiwan Semiconductor Manufacturing Co., Ltd. Resistive memory device having a trimmable resistance of at least on of a driver and a sinker is trimmed based on a row location
US10360962B1 (en) * 2017-12-28 2019-07-23 Spin Memory, Inc. Memory array with individually trimmable sense amplifiers

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106158013A (zh) * 2015-04-15 2016-11-23 华邦电子股份有限公司 电阻式存储器及其存储单元的数据写入方法
CN106297895A (zh) * 2015-06-29 2017-01-04 三星电子株式会社 纠错电路、半导体存储器装置及其控制方法

Also Published As

Publication number Publication date
CN113903381A (zh) 2022-01-07

Similar Documents

Publication Publication Date Title
KR100591026B1 (ko) 퓨즈 검출 회로를 갖는 집적 회로 메모리
EP2494450B1 (en) One-time programmable memory device and methods thereof
US9996416B2 (en) Systems and methods for enhanced data recovery in a solid state memory system
US8316279B2 (en) Method of estimating and correcting errors in memory cells
US8817518B2 (en) E-fuse array circuit and programming method of the same
US9281075B2 (en) Memory programming method and apparatus
CN113903381B (zh) 电阻式内存装置以及其可靠度提升方法
CN105139891A (zh) 一种用于校准模拟集成电路的方法及装置
US8365044B2 (en) Memory device with error correction based on automatic logic inversion
US6731550B2 (en) Redundancy circuit and method for semiconductor memory devices
US20080158982A1 (en) Method and apparatus for adjusting a read reference level under dynamic power conditions
US11243828B2 (en) Semiconductor apparatus and semiconductor system including the semiconductor apparatus
TWI739471B (zh) 電阻式記憶體裝置以及其可靠度提升方法
US11327860B2 (en) Memory device and methods for programming and reading memory device
US20160336077A1 (en) Semiconductor device and semiconductor system
KR20150019442A (ko) 퓨즈 셀들의 프로그래밍 방법 및 메모리 복구 방법
CN116758964A (zh) 熔丝烧录方法、装置及电子设备
US11362272B2 (en) Resistive memory device and reliability enhancement method thereof by using ratio of set current and reference current
US7672186B2 (en) Antifuse replacement determination circuit and method of semiconductor memory device
US20080195909A1 (en) Data error measuring circuit for semiconductor memory apparatus
US20110292741A1 (en) Memory Apparatus and Associated Method
KR20190060314A (ko) 비 휘발성 메모리
US7791946B2 (en) Semiconductor device and method for controlling a semiconductor device
US10388339B2 (en) Semiconductor memory device and data reading method
US5778012A (en) Memory device with improved yield and reliability

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant