CN113889176A - Ddr芯片的存储单元的测试方法、装置、设备及存储介质 - Google Patents

Abstract

本发明涉及一种DDR芯片的存储单元的测试方法、装置、设备及存储介质，涉及半导体测试领域。方法包括：写入数据到DDR芯片各存储单元中；选定一存储单元作为待测存储单元，记录待测存储单元周围的存储单元为第一数据；对待测存储单元进行逻辑运算，得到运算结果；记录待测存储单元周围的存储单元为第二数据；将逻辑运算结果与预设的期望值进行比对，得到第一比对结果；将第一、第二数据进行比对，得到第二比对结果；根据第一、第二比对结果确定待测存储单元的测试结果。本发明能通过对存储单元进行逻辑运算并校验来检测DDR芯片存储单元对不同数据的敏感程度，通过校验结果以及对第一、第二数据比对来快速而准确的对DDR芯片存储单元进行全方位检测。

Description

DDR芯片的存储单元的测试方法、装置、设备及存储介质

技术领域

本发明涉及半导体测试领域，尤其涉及一种DDR芯片的存储单元的测试方法、装置、设备及存储介质。

背景技术

在科技飞速发展的今天，半导体技术不断发展，随着晶体管、二极管等原件的日益缩小，集成电路芯片的密度越来越大。而集成电路芯片和电路间连线数量的不断增加，就造成集成电路芯片的故障发生的越来越频繁。到如今，集成电路的故障检测已经成为集成电路技术研究的重点和难点。

存储器检测是集成电路中非常关键而又独立的一部分，主要有以下几个原因：

1.存储器是电子产品重要的部件之一，尤其是嵌入式系统电子产品，嵌入式集成电路芯片的测试主要就是测试存储器。

2.存储芯片的密度和复杂指数增加，使存储器的检测时间成倍增长，检测成本随之增大。

3.存储器的故障中类繁多，为了提高测试覆盖率和有效性，不断增加测试算法的复杂度及测试时间。

4.存储器是具有时序特征单元的有规律结构的组合电路，因此使其比一般的有规律结构电路更加难以测试。

5.存储器种类众多。

存储器算法是根据存储器故障模型而设计的。常见的故障有：固定故障(SAF)、转变故障(TF)、耦合故障(CF)、图形敏感故障(PSF)、寻址故障(AF)及数据保留故障(DRF)。根据上述故障模型，人们设计出了许多内存测试算法，如：五步棋算法、边界扫面法、奔跳法和March算法等。其中，最常见的就是March算法，从比较简单的MATS算法到复杂的March系列算法，故障覆盖率逐渐提高，检测时间却也跟着增加，测试成本也越来越大。因此，快速而准确的存储器检测方法成为了现在研究的重点。

发明内容

本发明提供了一种DDR芯片的存储单元的测试方法、装置及存储介质，以解决传统的检测DDR芯片方法检测时间长、检测成本大的问题。

第一方面，本发明提供了一种DDR芯片的存储单元的测试方法，所述方法包括：

写入数据到DDR芯片的各存储单元中；

选定所述DDR芯片的一存储单元作为待测存储单元，记录所述待测存储单元周围预设区域内的存储单元中的第一数据；

对所述待测存储单元内的数据进行逻辑运算，得到逻辑运算结果；

记录逻辑运算后，所述待测存储单元周围预设区域内的存储单元中的第二数据；

将所述逻辑运算结果与预设的期望值进行比对，得到第一比对结果；

将所述第一数据与所述第二数据进行比对，得到第二比对结果；

根据所述第一比对结果以及所述第二比对结果确定所述待测存储单元的测试结果。

第二方面，本发明提供一种DDR芯片分类方法，包括：

根据第一方面所述的方法逐一对DDR芯片的存储单元进行测试；

根据所述DDR芯片的所有存储单元的测试结果以及预设的分类标准对所述DDR芯片进行分类。

第三方面，本发明提供一种DDR芯片存储单元检测装置，包括用于执行如第一方面所述的DDR芯片的存储单元的测试方法的单元。

第四方面，本发明提供一种DDR芯片分类装置，包括用于执行如第二方面所述的DDR芯片分类方法的单元。

第五方面，本发明提供一种检测设备，包括处理器、通信接口、存储器和通信总线，其中，处理器，通信接口，存储器通过通信总线完成相互间的通信；

存储器，用于存放计算机程序；

处理器，用于执行存储器上所存放的程序时，实现如第一方面所述DDR芯片的存储单元的测试方法，或如第二方面所述的DDR芯片分类方法。

第六方面，本发明提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现如第一方面所述DDR芯片的存储单元的测试方法，或如第二方面所述的DDR芯片分类方法。

本发明实施例提供的上述技术方案与现有技术相比具有如下优点：

本发明实施例提供的该方法，从测试的角度来说能够更加全面的用不同数据来检验DDR芯片的存储单元的存储性能，同时能通过对存储单元进行逻辑运算来检测DDR芯片的存储单元对不同数据的敏感程度，还能提高对DDR芯片的存储单元检测的速度和准确性。使得用户能够找出满足存储功能的DDR芯片，及时发现出现故障的DDR芯片。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种DDR芯片的存储单元的测试方法的流程示意图；

图2为本发明实施例提供的周围预设区域的待测单元示意图；

图3为本发明实施例提供的一种DDR芯片分类方法的流程示意图；

图4为本发明实施例提供的一种DDR芯片的存储单元测试装置的结构框图；

图5为本发明实施例提供的一种DDR芯片分类装置的结构框图；

图6为本发明实施例提供的一种测试设备的结构示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例1

参见图1，图1为本发明实施例提供的一种DDR芯片的存储单元的测试方法的流程示意图。本流程示意图提供了一种DDR芯片的存储单元的测试方法，该方法可以应用于半导体测试领域中。该方法具体包括如下步骤：

S101，写入数据到DDR芯片的各存储单元中。

具体实施中，DDR芯片是双倍速率同步动态随机存储器，属于内存的其中一种。对DDR芯片进行数据写入的目的是为了以全面的写入数据来对DDR芯片进行覆盖检测从而检测出DDR芯片的存储单元对不同数据的敏感程度。

写入数据则是用0000或者1111(4bit)作为数据写入。若存储单元是32bit则为32个0。用数据来对DDR芯片的所有存储单元进行行遍历，将数据填入DDR芯片所有的存储单元内。通过遍历所有存储单元，再检查读取所有存储单元里的值是否为之前填入的数据。通过对存储单元内的数据进行检测来判断该芯片是否有寻址故障(AF)，若存储单元内的数据不是期望的数据，则说明寻址失败，该芯片则不能正常的工作运行。若存储单元内的数据是期望的第一数据，则说明数据遍历成功，寻址和写入第一数据成功。

S102，选定所述DDR芯片的一存储单元作为待测存储单元，记录所述待测存储单元周围预设区域内的存储单元中的第一数据。

具体实施中，DDR芯片内的存储单元是DDR芯片中的最小存储单位。记录下待测存储单元周围预设区域内的存储单元中的数据为第一数据，第一数据为预设区域内的存储单元内的数据。通过对选定的待测存储单元进行操作，无论是读操作还是写操作，若是影响到了周围预设区域内存储单元的数据发生改变，则说明待测存储单元进行数据操作时会影响到周围预设区域内存储单元的数据，同时也证明了该DDR芯片存储数据的能力较差，一颗好的DDR芯片是不会有这样的效应出现的。

参见图2，所述预设区域包括以下区域：位于所述待测存储单元101上侧的两个存储单元102；位于所述待测存储单元101左侧的两个存储单元103；位于所述待测存储单元101右侧的两个存储单元104以及位于所述待测存储单元101下侧的两个存储单元105。

S103，对所述待测存储单元内的数据进行逻辑运算，得到逻辑运算结果。

具体实施中，对待测存储单元内的数据进行逻辑运算的目的是为了校验该待测存储单元内是否能正常转换内部的数据，从而取得想要的期望值。逻辑运算中包括非运算、或运算、与运算、与非运算。经过逻辑运算后，可得到一个新数据，所述新数据即为逻辑运算结果。例如，存储单元内写入数据为0000，对该存储单元进行非运算，所得结果为1111，则上述数据1111为所得逻辑运算结果。通过逻辑运算，可以校验该待测存储单元是否能正常转换其内部的数据，从而达到我们想要的期望值。若待测存储单元数据不能正常转换，一直处于某个数据，例如第一数据为0000，通过非运算，期望值为1111，结果读取该储存单元值为0000或0111，则说明该待测存储单元发生固定故障，固定为0，不会转换成别的数据。如果读取的值和期望值一致，则说明逻辑运算成功。在此过程中该待测存储单元已经通过逻辑运算变为1111，而周围预设区域内存储单元都为0000，由于1111的权重较低，且周围0000的权重较高。若DDR芯片存储单元体质弱，则会出现该待测存储单元内数据发生改变，也不会得到期望值。逻辑运算还能验证每个待测存储单元内每个位数据的有效性，以32位的DDR芯片为例，每个存储单元存储32位的数据，例如数据写入的全是0，通过逻辑运算，可以得到一个新的数据，例如对数据(0000)和数据(000 1)进行或运算，则可以得到数据0001，该存储单元此时的期望值应为0001，也就是存放了31个0和1个1。而对于该存储单元来说，0的权重最大，权重为31/32＝96.875％，1权重仅为1/32＝3.125％，则在该存储单元内，在逻辑运算的过程中，芯片体质较弱的情况下，就有可能出现运算失败的情况，1被0耦合，导致得到的真实第二数据为0000。因此，耦合故障除了存储单元间的耦合故障，还有可能在同一存储单元内发生。对32位的存储单元进行逻辑运算，可以精准的对每一位进行运算，检查是否每一位都能正常转换(0->1和1->0)，才能更加有效的快速的以及独立的检测每一个存储单元是否有异常。

S104，记录逻辑运算后，所述待测存储单元周围预设区域内的存储单元中的第二数据。

具体实施中，DDR芯片内的存储单元是DDR芯片中的最小存储单位。根据预设的一待测存储单元，对所述待测存储单元内的数据进行逻辑运算，得到逻辑运算结果后，记录下待测存储单元周围预设区域内的存储单元中的数据为第二数据，第二数据为预设区域内的存储单元内的数据。在对该待测存储单元进行逻辑运算后，为了防止因对该待测存储单元进行读操作而导致周围预设区域内存储单元出现耦合故障，所以需要对周围预设区域内存储单元进行数据读取，并判断周围预设区域内存储单元里的值是否发生变化。若周围预设区域内存储单元里的值没有发生变化，则说明未出现耦合故障；若周围预设区域内存储单元里的值发生了变化，则说明待测存储单元出现了耦合故障，说明该DDR芯片异常。

参见图2，所述预设区域包括以下区域：位于所述待测存储单元101上侧的两个存储单元102；位于所述待测存储单元101左侧的两个存储单元103；位于所述待测存储单元101右侧的两个存储单元104以及位于所述待测存储单元101下侧的两个存储单元105。

S105，将所述逻辑运算结果与预设的期望值进行比对，得到第一比对结果。

具体实施中，逻辑运算包括非运算、或运算、与运算、与非运算。逻辑运算结果是对所述待测存储单元内的数据进行逻辑运算后，得到的结果即为逻辑运算结果。预设的期望值为理论上存储单元内数据进行逻辑运算后得到的结果，将待测存储单元内的数据进行逻辑运算后的结果与预设的期望值进行比对，所得的比对结果即为第一比对结果。

在一实施例中，所述将所述逻辑运算结果与预设的期望值进行比对，得到第一比对结果包括如下步骤：

S201，判断所得逻辑运算结果与预设的期望值是否相同。

具体实施中，通过逻辑运算，可以校验待测存储单元是否能正常转换其内部所存储的数据。比对待测存储单元内的数据进行逻辑运算后的结果与预设的期望值，判断两数据是否相同。

S202，若所得逻辑运算结果与预设的期望值相同，则判定所述第一比对结果为及格。

具体实施中，将对待测存储单元内的数据进行逻辑运算后的结果与预设的期望值进行比较。若两值相同，则说明所述第一比对结果为及格。

S203，若所得逻辑运算结果与预设的期望值不相同，则判定所述第一比对结果为不及格。

具体实施中，将对待测存储单元内的数据进行逻辑运算后的结果与预设的期望值进行比较。若两值不相同，则说明所述第一比对结果为不及格。

S106，将所述第一数据与所述第二数据进行比对，得到第二比对结果。

具体实施中，所述第一数据是根据预设的一待测存储单元，记录下待测存储单元周围预设区域内的存储单元中的数据为第一数据；所述第二数据是根据预设的一待测存储单元，对所述待测存储单元内的数据进行逻辑运算，得到逻辑运算结果后，记录下待测存储单元周围预设区域内的存储单元中的数据为第二数据。第二比对结果为第一数据和第二数据进行比对后得到的结果，即为第二比对结果。

在一实施例中，将所述第一数据与所述第二数据进行比对，得到第二比对结果包括如下步骤：

S301，判断所述第一数据与所述第二数据是否相同。

具体实施中，将所得第一数据和第二数据进行比对，判断两数据中的值是否相同。

S302，若所述第一数据与所述第二数据相同，则判定所述第二比对结果为及格。

具体实施中，将第一数据和第二数据中的值进行比较，若两值相同，说明第二比对结果为及格。

S303，若所述第一数据与所述第二数据不相同，则判定所述第二比对结果为不及格。

具体实施中，将第一数据和第二数据中的值进行比较，若两值不相同，说明第二比对结果为不及格。

S107，根据所述第一比对结果以及所述第二比对结果确定所述待测存储单元的测试结果。

具体实施中，若第一比对结果和第二比对结果都为及格，则确定所述待测单元的测试结果为合格；若第一比对结果和第二比对结果有任一结果为不及格，则确定所述待测单元的测试结果为不合格。在逻辑运算中，除了非运算、或、与、与非等逻辑运算，还有其他逻辑运算，可以根据权重依次增加选择相应的逻辑运算。例如，对写入数据0000进行非运算后得到数据1111，此时的数据0的占比为0％，而1的占比为100％，1占比从0％到100％的过程，是1的权重不断加重的过程，在1权重不断加重的过程中，对周围预设区域内的存储单元的电势差也逐渐拉高。当DDR芯片体质较差时，此过程中就会增加电势差导致电势泄露，说明该待测存储单元不能正常的存储高电势，就会向四周溢出，导致周围预设区域内的存储单元的电势发生改变，则周围预设区域内存储单元的数据也跟着被变化。周围预设区域内存储单元数据全是0000，1的权重不断增大，则相应的电势逐渐拉高，周围预设区域内存储单元的数据被影响的概率则越高，这样的测试方式对DDR芯片的体质要求及检测更加严格和准确。达到了准确而高效的测试目的。

在一实施例中，所述根据所述第一比对结果以及所述第二比对结果确定所述待测存储单元的测试结果包括如下步骤：

S401，若所述第一比对结果和所述第二比对结果均为及格，则判定所述待测存储单元的测试结果为合格。

具体实施中，将所述第一比对结果和所述第二比对结果进行比对，比较第一比对结果和所述第二比对结果的值是否相同。若都相同，这说明所述待测存储单元的测试结果为合格。

S402，若所述第一比对结果或所述第二比对结果为不及格，则判定所述待测存储单元的测试结果为不合格。

具体实施中，将所述第一比对结果和所述第二比对结果进行比对，比较第一比对结果和所述第二比对结果的值是否相同。若有任一结果为不相同，这说明所述待测存储单元的测试结果为不合格。

实施例2

参见图3，图3为本发明实施例提供的一种DDR芯片分类方法的流程示意图。该方法具体包括如下步骤：

S501，根据实施例1所述的方法逐一对DDR芯片的存储单元进行测试。

具体实施中，对存储单元里的数据进行数据写入，并记录DDR芯片待测存储单元周围预设区域内的存储单元中的数据。对待测存储单元进行逻辑运算，逻辑运算后对该待测存储单元的值进行读取，并校验该值是否为逻辑运算后的期望值。若该值是逻辑运算后的期望值，则逻辑运算成功；若该值不是逻辑运算后的期望值，则逻辑运算失败。说明芯片出现转换故障(TF)。逻辑运算完成后，对所述待测存储单元周围的预设区域内的存储单元中的数据进行校验，判断预设区域内的存储单元中的数据是否一致，若预设区域内的存储单元中的数据一致，则说明未出现耦合故障；若预设区域内的存储单元中的数据不一致，则说明出现耦合故障(CF)。执行完所有的逻辑运算，相当于该对待测单元进行多次运算，会大大增加预设区域内的存储单元被耦合的概率，若DDR芯片体质稍弱，便会被检测出来。若待测存储单元和预设区域内的存储单元都未出现问题，则对下一个待测存储单元，进行上述操作，直至遍历完剩下所有的存储单元。

S502，根据所述DDR芯片的所有存储单元的测试结果以及预设的分类标准对所述DDR芯片进行分类。

具体实施中，通过对DDR芯片进行一系列测试以及对第一比对结果以及第二比对结果确定存储单元的测试结果，来确定该测试单元是否及格。

若第一比对结果以及第二比对结果均通过，则说明该测试单元合格；

若第一比对结果以及第二比对结果有任一为不通过，则说明该测试单元不合格；通过对所有DDR芯片内从存储单元进行上述测试，若所有存储单元均通过测试，结果为合格，则说明该DDR芯片合格；若所有存储单元有任一存储单元未通过测试，则结果为不合格，则说明该DDR芯片不合格，该芯片为异常芯片。

参见图4，图4为本发明实施例提供了一种DDR芯片存储单元测试装置的结构框图。如图4所述，本发明实施例还提供了一种DDR芯片存储单元测试装置200，该DDR芯片存储单元测试装置200包括数据写入单元201、记录第一数据单元202、逻辑运算单元203、记录第二数据单元204、第一比对单元205、第二比对单元206、测试结果确定单元207、分类单元208。

数据写入单元201，用于对DDR芯片内存储单元进行数据写入，将数据写入到DDR芯片的各存储单元中。

记录第一数据单元202，用于对待测存储单元周围的预设区域内的存储单元中的第一数据进行记录，并得到第一数据。

逻辑运算单元203，用于对待测存储单元内的数据进行逻辑运算，并得到逻辑运算结果。

记录第二数据单元204，用于在逻辑运算后，对待测存储单元周围预设区域内的存储单元中的第二数据进行记录，并得到记录数据。

第一比对单元205，用于根据逻辑运算结果与预设的期望值进行比对，并得到第一比对结果。

第二比对单元206，用于根据第一数据与第二数据进行比对，并得到第二比对结果。

测试结果确定单元207，用于根据第一比对结果以及所述第二比对结果确定待测存储单元的测试结果，并得到最终的测试结果。

分类单元208，用于根据DDR芯片的所有存储单元的测试结果以及预设的分类标准对所述DDR芯片进行分类，并得到分类结果。

在一实施例中，将所述逻辑运算结果与预设的期望值进行比对，得到第一比对结果包括：

判断所得逻辑运算结果与预设的期望值是否相同；

若所得逻辑运算结果与预设的期望值相同，则判定所述第一比对结果为及格；

若所得逻辑运算结果与预设的期望值不相同，则判定所述第一比对结果为不及格。

在一实施例中，将所述第一数据与所述第二数据进行比对，得到第二比对结果，包括：

判断所述第一数据与所述第二数据是否相同；

若所述第一数据与所述第二数据相同，则判定所述第二比对结果为及格；

若所述第一数据与所述第二数据不相同，则判定所述第二比对结果为不及格。

在一实施例中，根据所述第一比对结果以及所述第二比对结果确定所述待测存储单元的测试结果，包括：

若所述第一比对结果和所述第二比对结果均为及格，则判定所述待测存储单元的测试结果为合格；

若所述第一比对结果或所述第二比对结果为不及格，则判定所述待测存储单元的测试结果为不合格。

在一实施例中，所述逻辑运算包括非运算、或运算、与运算、与非运算；所述预设区域包括位于所述待测存储单元上侧的两个存储单元、位于所述待测存储单元下侧的两个存储单元、位于所述待测存储单元左侧的两个存储单元以及位于所述待测存储单元右侧的两个存储单元。

参见图5，图5为本发明实施例提供了一种DDR芯片分类装置的结构框图。如图5所述，本发明实施例还提供了一种DDR芯片分类装置300，该DDR芯片分类装置300包括测试单元301以及分类单元302。

测试单元301，用于根据上述所述的方法逐一对DDR芯片的存储单元进行测试；

分类单元302，用于根据所述DDR芯片的所有存储单元的测试结果以及预设的分类标准对所述DDR芯片进行分类。

参见图6，图6为本发明实施例提供的一种测试设备的结构示意图。本发明实施例还提供了一种测试设备，包括处理器111、通信接口112、存储器113和通信总线114，其中，处理器111，通信接口112，存储器113通过通信总线114完成相互间的通信，存储器113，用于存放计算机程序；

处理器，用于执行存储器上所存放的程序，实现上述任一方法实施例提供的DDR芯片的存储单元的测试方法的步骤，或上述任一方法实施例提供的DDR芯片分类方法的步骤。

本发明实施例还提供了一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现上述任一方法实施例提供的DDR芯片的存储单元的测试方法的步骤，或上述任一方法实施例提供的DDR芯片分类方法的步骤。

需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上所述仅是本发明的具体实施方式，使本领域技术人员能够理解或实现本发明。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所发明的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种DDR芯片的存储单元的测试方法，其特征在于，所述方法包括：

写入数据到DDR芯片的各存储单元中；

选定所述DDR芯片的一存储单元作为待测存储单元，记录所述待测存储单元周围的预设区域内的存储单元中的第一数据；

对所述待测存储单元内的数据进行逻辑运算，得到逻辑运算结果；

记录逻辑运算后，所述待测存储单元周围预设区域内的存储单元中的第二数据；

将所述逻辑运算结果与预设的期望值进行比对，得到第一比对结果；

将所述第一数据与所述第二数据进行比对，得到第二比对结果；

根据所述第一比对结果以及所述第二比对结果确定所述待测存储单元的测试结果。

2.根据权利要求1所述的方法，其特征在于，所述将所述逻辑运算结果与预设的期望值进行比对，得到第一比对结果包括：

判断所得逻辑运算结果与预设的期望值是否相同；

若所得逻辑运算结果与预设的期望值相同，则判定所述第一比对结果为及格；

若所得逻辑运算结果与预设的期望值不相同，则判定所述第一比对结果为不及格。

3.根据权利要求2所述的方法，其特征在于，将所述第一数据与所述第二数据进行比对，得到第二比对结果，包括：

判断所述第一数据与所述第二数据是否相同；

若所述第一数据与所述第二数据相同，则判定所述第二比对结果为及格；

若所述第一数据与所述第二数据不相同，则判定所述第二比对结果为不及格。

4.根据权利要求3所述的方法，其特征在于，所述根据所述第一比对结果以及所述第二比对结果确定所述待测存储单元的测试结果，包括：

若所述第一比对结果和所述第二比对结果均为及格，则判定所述待测存储单元的测试结果为合格；

若所述第一比对结果或所述第二比对结果为不及格，则判定所述待测存储单元的测试结果为不合格。

5.根据权利要求1所述的方法，其特征在于，所述逻辑运算包括非运算、或运算、与运算、与非运算；所述预设区域包括位于所述待测存储单元上侧的两个存储单元、位于所述待测存储单元下侧的两个存储单元、位于所述待测存储单元左侧的两个存储单元以及位于所述待测存储单元右侧的两个存储单元。

6.一种DDR芯片分类方法，其特征在于，包括：

根据权利要求1-5任一项所述的方法逐一对DDR芯片的存储单元进行测试；

根据所述DDR芯片的所有存储单元的测试结果以及预设的分类标准对所述DDR芯片进行分类。

7.一种DDR芯片存储单元检测装置，其特征在于，包括用于执行如权利要求1-5任一项所述的DDR芯片的存储单元的测试方法的单元。

8.一种DDR芯片分类装置，其特征在于，包括用于执行如权利要求6所述的DDR芯片分类方法的单元。

9.一种检测设备，其特征在于，包括处理器、通信接口、存储器和通信总线，其中，处理器，通信接口，存储器通过通信总线完成相互间的通信；

存储器，用于存放计算机程序；

处理器，用于执行存储器上所存放的程序时，实现如权利要求1-5任一项所述DDR芯片的存储单元的测试方法，或如权利要求6所述的DDR芯片分类方法。

10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1-5任一项所述DDR芯片的存储单元的测试方法，或如权利要求6所述的DDR芯片分类方法。

Images