[go: up one dir, main page]

CN113870916B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN113870916B
CN113870916B CN202010611284.3A CN202010611284A CN113870916B CN 113870916 B CN113870916 B CN 113870916B CN 202010611284 A CN202010611284 A CN 202010611284A CN 113870916 B CN113870916 B CN 113870916B
Authority
CN
China
Prior art keywords
memory chip
chip
memory
temperature
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010611284.3A
Other languages
English (en)
Other versions
CN113870916A (zh
Inventor
寗树梁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202010611284.3A priority Critical patent/CN113870916B/zh
Priority to EP20936097.3A priority patent/EP3961633B1/en
Priority to PCT/CN2020/128132 priority patent/WO2022000926A1/zh
Priority to US17/376,090 priority patent/US20210407554A1/en
Publication of CN113870916A publication Critical patent/CN113870916A/zh
Application granted granted Critical
Publication of CN113870916B publication Critical patent/CN113870916B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

本发明提供一种半导体装置，其包括存储芯片及温度检测单元，所述温度检测单元用于检测所述存储芯片的温度，所述温度检测单元与所述存储芯片采用不同的电源供电。本发明的优点在于，存储芯片与温度检测单元采用不同的电源，则可分别控制两者启动，即温度检测单元的启动不受存储芯片是否启动的影响，使得对存储芯片温度的检测不受存储芯片是否启动的影响，从而能够为存储芯片的启动及运行提供参考，进而能够避免存储芯片在低温下启动或者运行，提高存储芯片的稳定性。

Description

半导体装置
技术领域
本发明涉及存储器领域，尤其涉及一种半导体装置。
背景技术
动态随机存取存储器(Dynamic Random Access Memory，DRAM)是计算机中常用的半导体存储器件，其存储阵列区由许多重复的存储单元组成。每个存储单元通常包括电容器和晶体管，晶体管的栅极与字线相连、漏极与位线相连、源极与电容器相连，字线上的电压信号能够控制晶体管的打开或关闭，进而通过位线读取存储在电容器中的数据信息，或者通过位线将数据信息写入到电容器中进行存储。
温度对存储器写入存在较大影响，在低温环境中，对存储器进行写入时，存在写入时间较长，写入的稳定性不高的问题。
发明内容
本发明所要解决的技术问题是，提供一种半导体装置，其能够使温度检测单元的启动不受存储芯片是否启动的影响，使得对存储芯片温度的检测不受存储芯片是否启动的影响。
为了解决上述问题，本发明提供了一种半导体装置，其包括存储芯片及温度检测单元，所述温度检测单元用于检测所述存储芯片的温度，所述温度检测单元与所述存储芯片采用不同的电源供电。
进一步，所述温度检测单元的供电早于所述存储芯片的供电。
进一步，所述温度检测单元设置在所述存储芯片中。
进一步，所述温度检测单元与所述存储芯片共用同一接地端。
进一步，所述存储芯片为一个或者多个，当所述存储芯片为多个时，多个所述存储芯片依次向上堆叠。
进一步，当所述存储芯片为多个时，所述存储芯片通过硅通孔互连结构与接地端及电源电连接。
进一步，所述温度检测单元通过硅通孔互连结构与电源电连接。
进一步，所述温度检测单元为一个或者多个。
进一步，所述温度检测单元与所述存储芯片一一对应。
进一步，所述半导体装置还包括控制芯片，所述存储芯片及所述温度检测单元与所述控制芯片电连接。
进一步，所述存储芯片设置在所述控制芯片上。
进一步，所述半导体装置还包括线路基板，所述线路基板中具有连接线路，所述存储芯片以及控制芯片均位于所述线路基板上，所述存储芯片和控制芯片通过所述线路基板中的所述连接线路电连接。
进一步，所述控制芯片用于在存储芯片启动之前对存储芯片进行加热，并判断所述温度检测单元检测的温度是否达到设定阈值，若达到设定阈值，则控制所述存储芯片启动。
进一步，所述控制芯片向所述存储芯片供电，以控制所述存储芯片启动
进一步，所述控制芯片对所述存储芯片进行加热之前，所述控制芯片先进行启动，所述控制芯片利用启动后自身产生的热量对存储芯片进行加热。
进一步，所述控制芯片启动后，控制所述温度检测单元启动。
进一步，所述控制芯片中具有额外的加热电路，用于对所述存储芯片进行加热。
进一步，所述控制芯片在对所述存储芯片进行加热之前或之后，所述控制芯片判断所述温度检测单元检测的存储芯片的温度是否达到设定阈值，若未达到设定阈值，则控制所述加热电路对存储芯片进行加热，若达到设定阈值，则控制所述加热电路停止对存储芯片进行加热。
进一步，所述存储芯片为DRAM芯片。
本发明的优点在于，存储芯片与温度检测单元采用不同的电源，则可分别控制两者启动，即温度检测单元的启动不受存储芯片是否启动的影响，使得对存储芯片温度的检测不受存储芯片是否启动的影响，从而能够为存储芯片的启动及运行提供参考，进而能够避免存储芯片在低温下启动或者运行，提高存储芯片的稳定性。
附图说明
图1是本发明半导体装置的第一实施例的结构示意图；
图2是本发明半导体装置的第一实施例的电路示意图；
图3是所述温度检测单元110及存储芯片100的供电时序图；
图4是本发明半导体装置的第二实施例的结构示意图；
图5是本发明半导体装置的第三实施例的结构示意图；
图6是本发明半导体装置的第四实施例的结构示意图。
具体实施方式
下面结合附图对本发明提供的半导体装置的实施例做详细说明。
如背景技术所言，温度对存储器写入存在较大影响，在低温环境中，对存储器进行写入时，存在写入时间较长，写入的稳定性不高的问题。
研究发现，现有的存储器工作在低温环境中时，由于温度下降会使得存储器中的位线、字线、以及金属连线(金属接触部)等的电阻会增大，电阻的增大，会使得向存储器中写入数据时的时间会变化或加长，影响了存储器写入的稳定性。
因此，本发明提供一种半导体装置，其采用温度检测单元检测所述存储芯片的温度，以为存储芯片的启动及运行提供参考，从而避免存储芯片在低温下启动及运行，缩短写入时间，提高存储芯片写入的稳定性。
图1是本发明半导体装置的第一实施例的结构示意图，请参阅图1，本发明半导体装置包括存储芯片100及温度检测单元110。
所述存储芯片100为现有能进行数据写入、数据读取和/或数据删除的存储器，所述存储芯片100通过半导体集成制作工艺形成。具体的说，所述存储芯片100可以包括存储阵列和与存储阵列连接的外围电路，所述存储阵列包括多个存储单元和与存储单元连接的位线、字线、以及金属连线(金属接触部)，所述存储单元用于存储数据，所述外围电路为在对存储阵列进行操作时的相关电路。本实施例中，所述存储芯片100为DRAM存储芯片，所述DRAM存储芯片中包括多个存储单元，所述存储单元通常包括电容器和晶体管，所述晶体管的栅极与字线相连、漏极与位线相连、源极与电容器相连。在其他实施例中所述存储芯片100可以为其他类型的存储芯片。
所述温度检测单元110用于检测所述存储芯片100的温度。所述温度检测单元110中包括温度传感器，所述温度传感器用于感应温度，将感应的温度转化为电信号。其中，所述温度传感器可为PN结二极管温度传感器或者电容式温度传感器。
所述半导体装置包括一个或多个存储芯片100及一个或多个温度检测单元110。所述温度检测单元110可用于检测一个或者多个存储芯片100的温度。其中，所述温度检测单元110与所述存储芯片100可为一对一关系，或者一对多关系。
当所述存储芯片100的个数为一个，所述温度检测单元110的个数也为一个时，所述温度检测单元110与所述存储芯片100为一对一关系，所述温度检测单元110仅用于检测该存储芯片100的温度。
当所述存储芯片100的个数为多个，所述温度检测单元110的个数为一个时，所述温度检测单元110与所述存储芯片100为一对多关系，所述温度检测单元110用于检测多个所述存储芯片100的温度。
当所述存储芯片100的个数为多个，所述温度检测单元110的个数也为多个，但所述温度检测单元100的个数小于所述存储芯片100的个数时，所述温度检测单元110与所述存储芯片100可能同时存在一对一关系及一对多关系，或者仅存在一对多关系。即可能存在一个所述温度检测单元110仅检测一个存储芯片100的温度和一个温度检测单元100检测多个所述存储芯片100的温度的情况，或者仅存在一个温度检测单元100检测多个所述存储芯片100的温度的情况。
当所述存储芯片100的个数为多个，所述温度检测单元110的个数也为多个，且所述温度检测单元100的个数与所述存储芯片100的个数相同时，所述温度检测单元110与所述存储芯片100为一对一关系，一个所述温度检测单元110用于检测一个所述存储芯片100的温度。
在本实施例中，所述半导体装置包括多个存储芯片100及多个温度检测单元110，多个所述存储芯片100堆叠设置，所述温度检测单元110与所述存储芯片100一一对应。在图1中示意性地绘示四个存储芯片100及四个温度检测单元110。
所述温度检测单元110与所述存储芯片100采用不同的电源供电。图2是本发明半导体装置的第一实施例的电路连接示意图，请参阅图2，所述温度检测单元110采用电源Vtemp供电，所述存储芯片100采用VDD供电。由于所述温度检测单元110与所述存储芯片100采用不同的电源供电，因此，可独立地控制所述温度检测单元110及所述存储单元100的供电，从而实现所述温度检测单元110与所述存储芯片100的不同时启动。
如前所述，温度对存储芯片100的性能有很大影响，特别是在存储芯片100启动时。若存储芯片100在低温下启动，会使向存储芯片100中写入数据的时间变化或加长，影响了存储芯片100写入的稳定性，则在存储芯片100启动之前需要测量存储芯片的温度，以使存储芯片100能够在合适的温度内启动。
因此，本发明所述温度检测单元110的供电早于所述存储芯片100的供电，即在所述存储芯片100启动之前，所述温度检测单元110已经启动，从而可获得存储芯片100启动之前的温度，为存储芯片100的启动提供参考。图3是所述温度检测单元110及存储芯片100的供电时序图。请参阅图3，在所述温度检测单元110供电T时间后，所述存储芯片100才供电。所述时间可为预先设置的时间，也可为所述存储芯片100的温度达到设定阈值温度的时间。
进一步，请参阅图2，所述温度检测单元110与所述存储芯片100共用同一接地端VSS。其优点在于，一方面不会增加存储芯片100未启动阶段的泄露电流，另一方面，会减少引脚的数目，节省空间。
在本实施例中，所述半导体装置还包括控制芯片120。所述存储芯片100及所述温度检测单元110与所述控制芯片120电连接。所述控制芯片120用于控制所述存储芯片100及所述温度检测单元110的启动及运行。所述接地端VSS、电源VDD及电源Vtemp由所述控制芯片120提供。所述存储芯片100的启动包括上电以及自检测，所述存储芯片100的运行包括向存储芯片100中写入数据，从存储芯片100读取数据，以及将存储芯片100中存取的数据删除等。多个存储芯片100堆叠设置在所述控制芯片120上，所述控制芯片120与堆叠结构中最底层的存储芯片100键合在一起。而在本发明另一实施例中，当只有一个存储芯片100时，所述存储芯片100设置在控制芯片120上，所述控制芯片120与该存储芯片100键合在一起。
所述存储芯片100中形成有硅通孔互连结构101，通过硅通孔互连结构101将存储芯片100与控制芯片120进行电连接，将温度检测单元110与控制芯片120电连接。即通过硅通孔互连结构101将存储芯片100与接地端VSS及电源VDD电连接，将温度检测单元110与电源Vtemp及接地端VSS电连接。具体地说，在本实施例中，多个存储芯片100堆叠设置时，每一个存储芯片100可以通过不同的硅通孔互连结构与控制芯片120连接；当具有多个温度检测单元110时，可能存在每一个温度检测单元110通过不同的硅通孔互连结构与控制芯片120连接的情况，也可能存在多个温度检测单元110共用硅通孔互连结构与控制芯片120连接的情况。可以理解的是，所述存储芯片100与所述温度检测单元110通过不同的硅通孔互连结构与控制芯片120连接，以使所述温度检测单元110及所述存储芯片100能够采用不同的电源供电。进一步，多个所述温度检测单元110的供电也可共用工艺硅通孔互连结构。
在其他实施例中，所述存储芯片100及所述温度检测单元还可以通过金属引线(通过引线键合工艺形成)与所述控制芯片120电连接。
进一步，所述温度检测单元110可通过半导体集成制作工艺形成在存储芯片100中。若所述温度检测单元110仅用于检测一个存储芯片100的温度，则其可形成在该存储芯片100中，例如，在本实施例中，如图1所示，温度检测单元110与存储芯片100一一对应，在每一存储芯片100中均设置一个温度检测单元110。若所述温度检测单元110用于检测多个存储芯片100的温度时，其可形成在该多个存储芯片100中的任意一个存储芯片100内，或者形成在居中的或最底层的存储芯片100内。例如，在本发明第二实施例中，请参阅图4，其为本发明半导体装置第二实施例的结构示意图，温度检测单元110设置在最底层的存储芯片100内，其能够测量四个存储芯片100的温度。
在本发明另一实施例中，所述温度检测单元110并未设置在存储芯片100中，而是设置在控制芯片120中。具体地说，请参阅图5，其为本发明半导体装置第三实施例的结构示意图，温度检测单元110设置在控制芯片120内，其能够测量堆叠设置在控制芯片120上的四个存储芯片100的温度。
在本发明另一实施例中，请参阅图6，其为本发明半导体装置第四实施例的结构示意图，所述半导体装置还包括线路基板130，所述线路基板130中具有连接线路(附图中未绘示)，所述存储芯片100以及控制芯片120均位于所述线路基板130上，所述存储芯片100和控制芯片120通过所述线路基板130中的所述连接线路电连接。在该实施例中，所述温度检测单元110也设置在所述线路基板130上，以测量环境温度，该环境温度与存储芯片100温度接近，其可近似作为存储芯片100的温度。其中，所述线路基板130包括但不限于PCB电路板。可以理解的是，在本发明其他实施例中，所述温度检测单元110也可不设置在所述线路基板130上，而是如图1、图4及图5所示，设置在存储芯片100中或者控制芯片120中。
本发明半导体装置的存储芯片与温度检测单元采用不同的电源，则可分别控制两者启动，即温度检测单元的启动不受存储芯片是否启动的影响，使得对存储芯片温度的检测不受存储芯片是否启动的影响，从而能够为存储芯片的启动及运行提供参考，进而能够避免存储芯片在低温下启动或者运行，提高存储芯片的稳定性。
当存储芯片100处于低温环境中，若对其进行加热，则能够迅速提高存储芯片100的温度，从而加快存储芯片100的启动。因此，本发明所述控制芯片120还能够在存储芯片100启动之前先进行启动，控制芯片120利用启动后自身产生的热量对存储芯片100进行加热，以快速提高存储芯片100的温度。
在所述控制芯片120启动后，所述控制芯片120控制所述温度检测单元110启动，以检测所述存储芯片100的温度。所述温度检测单元110还能够将检测的温度传送给控制芯片120，以作为控制芯片120的数据。
所述控制芯片120能够判断所述温度检测单元110检测的温度是否达到设定阈值，若达到设定阈值，则控制所述存储芯片100启动。其中，所述控制芯片可通过向所述存储芯片供电，控制所述存储芯片启动。
若仅有一个温度检测单元110及一个存储芯片100，一个所述温度检测单元110仅用于检测一个存储芯片的温度时，当控制单元120判定该温度检测单元110检测的温度达到设定阈值，则所述控制芯片120控制该存储芯片100启动。
若存在一个温度检测单元110及多个存储芯片100，且一个所述温度检测单元110检测多个存储芯片100的温度，当控制单元120判定该温度检测单元110检测的温度达到设定阈值，则控制单元120先控制离所述控制芯片120最近的存储芯片100启动，然后再控制上面的其他存储芯片100依次启动。
若存在多个温度检测单元110及多个存储芯片100，且可能存在一个所述温度检测单元110仅检测一个存储芯片100的温度和一个温度检测单元110检测多个所述存储芯片100的温度的情况，或者仅存在一个温度检测单元110检测多个所述存储芯片100的温度的情况，当控制单元120判断某一个温度检测单元110检测的温度达到设定阈值，则控制该温度检测单元110对应的存储芯片100启动，若该温度检测单元110检测多个存储芯片100的温度，则先控制离所述控制芯片120最近的存储芯片100启动，然后再控制上面的其他存储芯片100依次启动。
若存在多个温度检测单元110及多个存储芯片100，且所述温度检测单元110与所述存储芯片100一一对应，当控制单元110判断某一个温度检测单元110检测的温度达到设定阈值，则控制该温度检测单元110对应的存储芯片100启动。具体地说，如图1所示的堆叠结构中有4个存储芯片100，每一个存储芯片100中对应具有一个温度检测单元110，因而每一个温度检测单元110会对对应的存储芯片100的温度进行检测，获得四个温度检测值，所述控制芯片120会依次判断4个所述温度检测单元110检测的温度是否达到设定阈值时，若某一个温度检测单元110检测的温度达到设定阈值，则控制该温度检测单元110对应的存储芯片启动，比如堆叠结构中最底层的存储芯片100中的温度检测单元110检测的温度先达到设定阈值时，则控制芯片120先控制所述堆叠结构最底层的那一个存储芯片100启动，接着，堆叠结构中倒数第二层中那个存储芯片100中对应的温度检测单元110检测的温度也达到设定阈值时，则控制单元301接着控制堆叠结构中倒数第二层的那个存储芯片100启动，上面两层的存储芯片100的启动以此类推。
对于半导体装置存在多个存储芯片100时，前述的这种控制结构和控制方式能使得每一个存储芯片100启动时机的精度进一步提高，并能进一步减小低温环境下的对每一个存储芯片100进行数据写入时的写入时间，进一步提高了对每一个存储芯片100写入的稳定性。
当本发明半导体装置工作在低温环境时，通过控制芯片120可以使得存储芯片100升温到设定阈值，从而可以防止存储芯片100中的位线、字线、以及金属连线(金属接触部)由于环境温度过低带来的电阻的增大，从而减小了低温环境下的对存储芯片进行数据写入时的写入时间，提高了存储芯片写入的稳定性。所述设定阈值可以设定在控制芯片120中，设定阈值的具体大小可以根据实际需要或者经验进行设定。
在另一实施例中，所述控制芯片120中可以具有额外的加热电路(附图中未绘示)。所述加热电路用于对所述存储芯片100进行加热。所述控制芯片120在对所述存储芯片100进行加热之前或之后，所述控制芯片120判断所述温度检测单元110检测的存储芯片100的温度是否达到设定阈值，若未达到设定阈值，则控制所述加热电路对存储芯片100进行加热，如达到设定阈值，则控制所述加热电路停止对存储芯片100进行加热。从而实现对加热过程的精确控制，使得存储芯片100的温度能保持在设定阈值附近，防止存储芯片100的温度过高或过低，从而使得对存储器的写入时间始终能保持较短。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (18)

1.一种半导体装置，其特征在于，包括存储芯片及温度检测单元，所述温度检测单元用于检测所述存储芯片的温度，所述温度检测单元与所述存储芯片采用不同的电源供电，所述半导体装置还包括控制芯片，所述控制芯片先于所述存储芯片启动，并在存储芯片启动之前利用自身产生的热量对存储芯片进行加热。
2.根据权利要求1所述的半导体装置，其特征在于，所述温度检测单元的供电早于所述存储芯片的供电。
3.根据权利要求2所述的半导体装置，其特征在于，所述温度检测单元设置在所述存储芯片中。
4.根据权利要求3所述的半导体装置，其特征在于，所述温度检测单元与所述存储芯片共用同一接地端。
5.根据权利要求3所述的半导体装置，其特征在于，所述存储芯片为一个或者多个，当所述存储芯片为多个时，多个所述存储芯片依次向上堆叠。
6.根据权利要求5所述的半导体装置，其特征在于，当所述存储芯片为多个时，所述存储芯片通过硅通孔互连结构与接地端及电源电连接。
7.根据权利要求6所述的半导体装置，其特征在于，所述温度检测单元通过硅通孔互连结构与电源电连接。
8.根据权利要求5所述的半导体装置，其特征在于，所述温度检测单元为一个或者多个。
9.根据权利要求8所述的半导体装置，其特征在于，所述温度检测单元与所述存储芯片一一对应。
10.根据权利要求3所述的半导体装置，其特征在于，所述存储芯片及所述温度检测单元与所述控制芯片电连接。
11.根据权利要求10所述的半导体装置，其特征在于，所述存储芯片设置在所述控制芯片上。
12.根据权利要求10所述的半导体装置，其特征在于，所述半导体装置还包括线路基板，所述线路基板中具有连接线路，所述存储芯片以及控制芯片均位于所述线路基板上，所述存储芯片和控制芯片通过所述线路基板中的所述连接线路电连接。
13.根据权利要求10所述的半导体装置，其特征在于，所述控制芯片用于判断所述温度检测单元检测的温度是否达到设定阈值，若达到设定阈值，则控制所述存储芯片启动。
14.根据权利要求13所述的半导体装置，其特征在于，所述控制芯片向所述存储芯片供电，以控制所述存储芯片启动。
15.根据权利要求1所述的半导体装置，其特征在于，所述控制芯片启动后，控制所述温度检测单元启动。
16.根据权利要求13所述的半导体装置，其特征在于，所述控制芯片中具有额外的加热电路，用于对所述存储芯片进行加热。
17.根据权利要求16所述的半导体装置，其特征在于，所述控制芯片在对所述存储芯片进行加热之前或之后，所述控制芯片判断所述温度检测单元检测的存储芯片的温度是否达到设定阈值，若未达到设定阈值，则控制所述加热电路对存储芯片进行加热，若达到设定阈值，则控制所述加热电路停止对存储芯片进行加热。
18.根据权利要求13所述的半导体装置，其特征在于，所述存储芯片为DRAM芯片。
CN202010611284.3A 2020-06-30 2020-06-30 半导体装置 Active CN113870916B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202010611284.3A CN113870916B (zh) 2020-06-30 2020-06-30 半导体装置
EP20936097.3A EP3961633B1 (en) 2020-06-30 2020-11-11 Semiconductor device
PCT/CN2020/128132 WO2022000926A1 (zh) 2020-06-30 2020-11-11 半导体装置
US17/376,090 US20210407554A1 (en) 2020-06-30 2021-07-14 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010611284.3A CN113870916B (zh) 2020-06-30 2020-06-30 半导体装置

Publications (2)

Publication Number Publication Date
CN113870916A CN113870916A (zh) 2021-12-31
CN113870916B true CN113870916B (zh) 2024-03-26

Family

ID=78981193

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010611284.3A Active CN113870916B (zh) 2020-06-30 2020-06-30 半导体装置

Country Status (2)

Country Link
CN (1) CN113870916B (zh)
WO (1) WO2022000926A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1074993A1 (en) * 1999-08-05 2001-02-07 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device with reduced current consumption in data hold mode
KR20060036327A (ko) * 2004-10-25 2006-04-28 삼성전자주식회사 반도체 메모리 장치
CN104867885A (zh) * 2015-04-17 2015-08-26 丁旭冉 一种可自毁非易失性存储芯片及其制备方法
CN207215306U (zh) * 2017-07-07 2018-04-10 西安鹏泰航空动力技术有限公司 一种机翼表面温度测量与存储模块
CN110211953A (zh) * 2019-06-06 2019-09-06 深圳佰维存储科技股份有限公司 存储芯片、固态硬盘及其温度控制方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6853944B2 (en) * 2002-10-29 2005-02-08 Koninklijke Philips Electronics N.V. Junction temperatures measurements in semiconductor chip package technology
JP2008071440A (ja) * 2006-09-14 2008-03-27 Matsushita Electric Ind Co Ltd 強誘電体メモリ装置及びその制御方法
US8378271B2 (en) * 2007-07-11 2013-02-19 International Business Machines Corporation Utilization of overvoltage and overcurrent compensation to extend the usable operating range of electronic devices
JP5198245B2 (ja) * 2008-12-27 2013-05-15 株式会社東芝 メモリシステム
KR101817156B1 (ko) * 2010-12-28 2018-01-10 삼성전자 주식회사 관통 전극을 갖는 적층 구조의 반도체 장치, 반도체 메모리 장치, 반도체 메모리 시스템 및 그 동작방법
WO2013095674A1 (en) * 2011-12-23 2013-06-27 Intel Corporation Memory operations using system thermal sensor data
US8995218B2 (en) * 2012-03-07 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6425462B2 (ja) * 2014-08-27 2018-11-21 ルネサスエレクトロニクス株式会社 半導体装置
JP6756965B2 (ja) * 2016-12-09 2020-09-16 富士通株式会社 半導体装置及び半導体装置の制御方法
CN206559408U (zh) * 2017-01-20 2017-10-13 重庆南信和宇光电科技有限公司 保护套及电子设备组件
CN211507637U (zh) * 2020-03-25 2020-09-15 长鑫存储技术有限公司 半导体结构
CN212303079U (zh) * 2020-07-17 2021-01-05 长鑫存储技术有限公司 半导体装置
CN212303078U (zh) * 2020-07-17 2021-01-05 长鑫存储技术有限公司 半导体装置
CN212303077U (zh) * 2020-07-17 2021-01-05 长鑫存储技术有限公司 半导体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1074993A1 (en) * 1999-08-05 2001-02-07 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device with reduced current consumption in data hold mode
KR20060036327A (ko) * 2004-10-25 2006-04-28 삼성전자주식회사 반도체 메모리 장치
CN104867885A (zh) * 2015-04-17 2015-08-26 丁旭冉 一种可自毁非易失性存储芯片及其制备方法
CN207215306U (zh) * 2017-07-07 2018-04-10 西安鹏泰航空动力技术有限公司 一种机翼表面温度测量与存储模块
CN110211953A (zh) * 2019-06-06 2019-09-06 深圳佰维存储科技股份有限公司 存储芯片、固态硬盘及其温度控制方法

Also Published As

Publication number Publication date
CN113870916A (zh) 2021-12-31
WO2022000926A1 (zh) 2022-01-06

Similar Documents

Publication Publication Date Title
CN212303078U (zh) 半导体装置
CN212303079U (zh) 半导体装置
CN212303077U (zh) 半导体装置
CN113451309B (zh) 半导体结构及其预热方法
CN211507637U (zh) 半导体结构
CN113945293B (zh) 半导体装置
CN113870916B (zh) 半导体装置
US11521661B2 (en) Semiconductor device
US11862229B2 (en) Reading and writing method of memory device and memory device
US20210407554A1 (en) Semiconductor device
US11462257B2 (en) Semiconductor device
CN113948117B (zh) 半导体装置
US20210407571A1 (en) Semiconductor device
CN114141287B (zh) 存储装置的读写方法及存储装置
CN113948118A (zh) 半导体装置
CN113948119A (zh) 半导体装置
CN113870917B (zh) 半导体装置
US11430709B2 (en) Semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant