[go: up one dir, main page]

CN113785349B - 显示装置及其驱动方法 - Google Patents

显示装置及其驱动方法 Download PDF

Info

Publication number
CN113785349B
CN113785349B CN201980095590.1A CN201980095590A CN113785349B CN 113785349 B CN113785349 B CN 113785349B CN 201980095590 A CN201980095590 A CN 201980095590A CN 113785349 B CN113785349 B CN 113785349B
Authority
CN
China
Prior art keywords
potential
transistor
control
internal node
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980095590.1A
Other languages
English (en)
Other versions
CN113785349A (zh
Inventor
山本薰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN113785349A publication Critical patent/CN113785349A/zh
Application granted granted Critical
Publication of CN113785349B publication Critical patent/CN113785349B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

关于具有外部补偿功能的显示装置，抑制由于晶体管中的截止泄漏引起的动作不良的发生。在构成栅极驱动器的单位电路中设置有：稳定化晶体管(M3)，其具有控制端子、与第一内部节点(N1)连接的第一导通端子、和与第一控制信号线连接的第二导通端子；稳定化电路(223)，其基于第一内部节点(N1)的电位来控制稳定化晶体管(M3)的控制端子的电位；第一复位晶体管(M9)，其具有控制端子、与第二输出端子(59)连接的第一导通端子、和与第一基准电位线连接的第二导通端子；以及复位电路(224)，其基于第一内部节点(N1)的电位来控制第一复位晶体管(M9)的控制端子的电位。

Description

显示装置及其驱动方法
技术领域
以下的公开涉及显示装置及其驱动方法，更详细而言，涉及具备像素电路的显示装置及其驱动方法，所述像素电路包含有机EL元件等由电流驱动的显示元件。
背景技术
近年来，具备包含有机EL元件的像素电路的有机EL显示装置已经实用化。有机EL元件也被称为OLED(Organic Light-Emitting Diode)，是以与流过它的电流相应的亮度发光的自发光型的显示元件。这样，有机EL元件是自发光型的显示元件，因此，与需要背光源和彩色滤光片等的液晶显示装置相比，有机EL显示装置能够容易地实现薄型化、低耗电化、高亮度化等。
在有源矩阵型的有机EL显示装置中，多个像素电路形成为矩阵状。在各像素电路中包括控制向有机EL元件的电流供给的驱动晶体管。作为其驱动晶体管，典型地采用薄膜晶体管(TFT)。但是，关于薄膜晶体管，阈值电压因劣化而变化。在有机EL显示装置的显示部设置有多个驱动晶体管，劣化的程度按每个驱动晶体管而不同，因此阈值电压产生偏差。其结果，产生亮度的偏差，显示品质降低。此外，关于有机EL元件，随着时间的经过，电流效率降低。即，即使向有机EL元件供给一定电流，亮度也会随着时间的经过而逐渐降低。其结果，产生烧结。如上所述，在有源矩阵型的有机EL显示装置中，以往进行对驱动晶体管的劣化和有机EL元件的劣化进行补偿的处理。
作为补偿处理的方式之一，已知有外部补偿方式。根据外部补偿方式，在规定条件下流过驱动晶体管或有机EL元件的电流由设置在像素电路外部的电路测量。然后，基于该测量结果，对输入图像信号实施校正。由此，补偿驱动晶体管的劣化、有机EL元件的劣化。
另外，以下，将为了补偿驱动晶体管或有机EL元件(显示元件)的劣化而在像素电路外测量流过像素电路内的电流的一系列的处理称为“监视处理”，将进行监视处理的期间称为“监视期间”。此外，将在1帧期间等单位期间中成为监视处理的对象的行称为“监视行”，将监视行以外的行称为“非监视行”。此外，将设置在像素电路内的驱动晶体管的特性称为“TFT特性”，将设置在像素电路内的有机EL元件的特性称为“OLED特性”。此外，将对数据信号线施加期望的电位(电压)来对像素电路内的保持电容(电容器)充电称为“写入”，将对第i行(i是整数)中包含的多个像素电路的写入简称为“第i行的写入”。
与采用外部补偿方式的有机EL显示装置相关的发明例如公开于国际公开第2015/190407号。有源矩阵型的有机EL显示装置包括驱动配设于显示部的多个扫描信号线的栅极驱动器(扫描信号线驱动电路)，栅极驱动器由移位寄存器构成，该移位寄存器由与多条扫描信号线一一对应的多级(多个单位电路)构成。图63是表示采用外部补偿方式的现有的有机EL显示装置中的单位电路的构成的电路图。图63所示的构成，例如，从输出端子57输出的输出信号Q1被提供给其他单位电路，并且作为扫描信号被提供到扫描信号线，从输出端子58输出的输出信号Q2作为控制能否执行监视处理的监视控制信号被提供给配置在显示部的监视控制线。此外，单位电路中包括与输出信号Q1的控制相关的晶体管T13以及与输出信号Q2的控制相关的晶体管T16，在与晶体管T13的控制端子连接的第一内部节点N1和与晶体管T16的控制端子连接的第二内部节点N2之间设置有晶体管T15。向该晶体管T15的控制端子提供作为固定电位的高电平电位VDD(参照图63中标注了附图标记9的部分)。由此，除了第一内部节点N1或第二内部节点N2的电位高于通常的高电平时以外，晶体管T15被维持为导通状态。
图64是用于说明进行第i行的写入(图像显示用的写入)时的第i级单位电路的动作的信号波形图。如果置位信号S在期间P900为高电平，则电容器C11被充电，第一内部节点N1的电位上升。此时，晶体管T15成为导通状态，因此电容器C12也被充电，第二内部节点N2的电位上升。当成为期间P901时，第一时钟CKA从低电平变化为高电平。由此，由于电容器C11的存在，第一内部节点N1成为升压(boost)状态，输出信号Q1的电位充分上升。其结果是，通过第i行的像素电路进行图像显示用的写入。另外，在期间P901中，使能信号EN被维持为低电平，因此，输出信号Q2被维持为低电平。在成为期间P902时，复位信号R成为高电平。由此，晶体管T12成为导通状态，第一内部节点N1的电位及第二内部节点N2的电位成为低电平。
图65是用于说明进行监视处理时的第i级单位电路的动作的信号波形图。另外，假设第i行是监视行。如果置位信号S在期间P910变化为高电平，则与上述期间P900同样地，第一内部节点N1的电位及第二内部节点N2的电位上升。当成为期间P911时，第一时钟CKA从低电平变化为高电平。由此，与上述期间P901同样地，第一内部节点N1成为升压状态，输出信号Q1的电位充分地上升。此外，在期间P911，使能信号EN也从低电平变化为高电平。由此，由于电容器C12的存在，第二内部节点N2成为升压状态，输出信号Q2的电位充分上升。当成为期间P912时，使能信号EN从高电平变化为低电平。由此，输出信号Q2的电位及第二内部节点N2的电位降低。另外，在期间P911进行像素电路的初始化，在期间P912在第i行的像素电路进行特性检测用的写入。在期间P912的结束时刻，第一时钟CKA从高电平变化为低电平。由此，输出信号Q1的电位和第一内部节点N1的电位降低。当成为期间P913时，使能信号EN从低电平变化为高电平。由此，与期间P911同样地，第二内部节点N2成为升压状态，输出信号Q2的电位充分地上升。在该期间P913中进行流过像素电路内的电流的读出。在期间P913的结束时刻，使能信号EN从高电平变化为低电平。由此，输出信号Q2的电位及第二内部节点N2的电位降低。当成为期间P914时，第一时钟CKA从低电平变化为高电平，第一内部节点N1成为升压状态，输出信号Q1的电位充分地上升。在该期间P914中，在第i行的像素电路进行图像显示用的写入。当成为期间P915时，复位信号R成为高电平。由此，与上述期间P902同样地，第一内部节点N1的电位及第二内部节点N2的电位成为低电平。
在现有的有机EL显示装置中，如上所述，进行图像显示用的写入、监视处理，通过基于监视处理的结果对输入图像信号实施校正，从而补偿了驱动晶体管的劣化、有机EL元件的劣化。
现有技术文献
专利文献
专利文献1：国际公开第2015/190407号
发明内容
本发明所要解决的技术问题
然而，根据以往的构成，有时在进行监视处理时产生在单位电路内的晶体管中的截止泄漏而引起的动作不良。以下对此进行说明。
关于监视处理，为了高精度地检测驱动晶体管、有机EL元件的劣化程度，需要设置用于读出在像素电路内流动的电流的期间(图65的期间P913)的充分的长度的期间。但是，如果上述期间P913长，则由于单位电路内的晶体管T11、T12(参照图63)中的截止泄漏，如图66中标注附图标记91的粗虚线所示，在该期间P913中第一内部节点N1和第二内部节点N2的电位降低。因此，在期间P913中，如图66中标注附图标记92的粗虚线所示，输出信号Q2的电位降低。由此，发生电流的读出不良。其结果，监视处理的结果为异常，产生动作不良。
此外，在上述期间P913中，在与监视行对应的单位电路94中，输出信号Q2的电位必须维持为高电平，而在与非监视行对应的单位电路93中，输出信号Q2的电位必须被维持为低电平(参照图67)。但是，在上述期间P913中以高电平维持使能信号EN，因此在与非监视行对应的单位电路93中有时在该期间P913中在晶体管T16发生截止泄漏(参照图67中标注附图标记95的箭头)。若产生这样的截止泄漏，则在上述期间P913中，如图68所示，从与非监视行对应的单位电路93输出的输出信号Q2的电位上升。这样，在与非监视行对应的监视控制线中产生噪声，产生电流的误读出。其结果，监视处理的结果为异常，产生动作不良。
因此，以下的公开涉及具有外部补偿功能的显示装置，目的在于抑制晶体管中的截止泄漏所引起的动作不良的发生。
用于解决技术问题的技术方案
本公开的一些实施方式的显示装置具有包括显示元件和驱动晶体管的像素电路，且具有执行监视处理的功能，所述显示元件由电流驱动，所述驱动晶体管控制所述显示元件的驱动电流，所述监视处理是为了补偿所述驱动晶体管或所述显示元件的劣化将在所述像素电路内流动的电流在所述像素电路外测量的一连串处理，所述显示装置具备：显示部，所述显示部具有：n行×m列的像素矩阵，其由n×m个的所述像素电路构成，其中n和m为2以上的整数；扫描信号线，其以与所述像素矩阵的各行对应的方式设置；以及数据信号线，其以与所述像素矩阵的各列对应的方式设置；数据信号线驱动电路，其向所述数据信号线施加数据信号；扫描信号线驱动电路，其向所述扫描信号线施加扫描信号；第一控制信号线；控制电路，其控制所述第一控制信号线的电位；以及第一基准电位线，其供给第一基准电位，所述扫描信号线驱动电路由移位寄存器构成，所述移位寄存器由分别与对应的扫描信号线连接的多个单位电路构成，各单位电路具备：第一输出控制电路，其包括：第一内部节点；第一输出端子，其与其它单位电路连接；以及第一输出控制晶体管，其具有与所述第一内部节点连接的控制端子、第一导通端子和与所述第一输出端子连接的第二导通端子；第二输出控制电路，其包括：第二内部节点，其提供与所述第一内部节点相同的逻辑电平的电位；第二输出端子，其在进行所述监视处理的监视期间中的至少一部分期间输出导通电平的信号；以及第二输出控制晶体管，其具有与所述第一内部节点连接的控制端子、第一导通端子和与所述第二输出端子连接的第二导通端子；第一内部节点控制晶体管，其具有：控制端子，其提供用于使所述第一内部节点的电位成为截止电平的信号；第一导通端子，其与所述第一内部节点连接；以及第二导通端子，其与所述第一控制信号线连接；稳定化晶体管，其具有：控制端子；第一导通端子，其与所述第一内部节点连接；以及第二导通端子，其与所述第一控制信号线连接；稳定化电路，其基于所述第一内部节点的电位控制所述稳定化晶体管的控制端子的电位；第一复位晶体管，其具有：控制端子；第一导通端子，其与所述第二输出端子连接；以及第二导通端子，其与所述第一基准电位线连接；以及与所述第一基准电位线连接的复位电路，其基于所述第一内部节点或所述第二内部节点的电位来控制所述第一复位晶体管的控制端子的电位。
本公开其它的一些实施方式的显示装置具有包括显示元件和驱动晶体管的像素电路，且具有执行监视处理的功能，所述显示元件由电流驱动，所述驱动晶体管控制所述显示元件的驱动电流，所述监视处理是为了补偿所述驱动晶体管或所述显示元件的劣化将在所述像素电路内流动的电流在所述像素电路外测量的一连串处理，所述显示装置具备：显示部，所述显示部具有：n行×m列的像素矩阵，其由n×m个的所述像素电路构成，其中n和m为2以上的整数；扫描信号线，其以与所述像素矩阵的各行对应的方式设置；以及数据信号线，其以与所述像素矩阵的各列对应的方式设置；数据信号线驱动电路，其向所述数据信号线施加数据信号；扫描信号线驱动电路，其向所述扫描信号线施加扫描信号；第一控制信号线；控制电路，其控制所述第一控制信号线的电位；以及第一基准电位线，其供给第一基准电位，所述扫描信号线驱动电路由移位寄存器构成，所述移位寄存器由分别与对应的扫描信号线连接的多个单位电路构成，各单位电路具备：第一输出控制电路，其包括：第一内部节点；第一输出端子，其与其它单位电路连接；以及第一输出控制晶体管，其具有与所述第一内部节点连接的控制端子、第一导通端子和与所述第一输出端子连接的第二导通端子；第二输出控制电路，其包括：第二内部节点，其提供与所述第一内部节点相同的逻辑电平的电位；第二输出端子，其在进行所述监视处理的监视期间中的至少一部分期间输出导通电平的信号；以及第二输出控制晶体管，其具有与所述第一内部节点连接的控制端子、第一导通端子和与所述第二输出端子连接的第二导通端子；第一内部节点控制晶体管，其具有：控制端子，其提供用于使所述第一内部节点的电位成为截止电平的信号；第一导通端子，其与所述第一内部节点连接；以及第二导通端子，其与所述第一控制信号线连接；稳定化晶体管，其具有：控制端子；第一导通端子，其与所述第一内部节点连接；以及第二导通端子，其与所述第一控制信号线连接；以及稳定化电路，其基于所述第一内部节点的电位控制所述稳定化晶体管的控制端子的电位。
本公开的又一些实施方式的显示装置具有包括显示元件和驱动晶体管的像素电路，且具有执行监视处理的功能，所述显示元件由电流驱动，所述驱动晶体管控制所述显示元件的驱动电流，所述监视处理是为了补偿所述驱动晶体管或所述显示元件的劣化将在所述像素电路内流动的电流在所述像素电路外测量的一连串处理，所述显示装置具备：显示部，所述显示部具有：n行×m列的像素矩阵，其由n×m个的所述像素电路构成，其中n和m为2以上的整数；扫描信号线，其以与所述像素矩阵的各行对应的方式设置；以及数据信号线，其以与所述像素矩阵的各列对应的方式设置；数据信号线驱动电路，其向所述数据信号线施加数据信号；扫描信号线驱动电路，其向所述扫描信号线施加扫描信号；以及第一基准电位线，其供给第一基准电位，所述扫描信号线驱动电路由移位寄存器构成，所述移位寄存器由分别与对应的扫描信号线连接的多个单位电路构成，各单位电路具备：第一输出控制电路，其包括：第一内部节点；第一输出端子，其与其它单位电路连接；以及第一输出控制晶体管，其具有与所述第一内部节点连接的控制端子、第一导通端子和与所述第一输出端子连接的第二导通端子；第二输出控制电路，其包括：第二内部节点，其提供与所述第一内部节点相同的逻辑电平的电位；第二输出端子，其在进行所述监视处理的监视期间中的至少一部分期间输出导通电平的信号；以及第二输出控制晶体管，其具有与所述第一内部节点连接的控制端子、第一导通端子和与所述第二输出端子连接的第二导通端子；第一复位晶体管，其具有：控制端子；第一导通端子，其与所述第二输出端子连接；以及第二导通端子，其与所述第一基准电位线连接；以及与所述第一基准电位线连接的复位电路，其基于所述第一内部节点或所述第二内部节点的电位来控制所述第一复位晶体管的控制端子的电位。
本公开的一些实施方式的(显示装置的)驱动方法所述显示装置具有包括显示元件和驱动晶体管的像素电路，所述显示元件由电流驱动，所述驱动晶体管控制所述显示元件的驱动电流，所述显示装置具备：显示部，所述显示部具有：n行×m列的像素矩阵，其由n×m个的所述像素电路构成，其中n和m为2以上的整数；扫描信号线，其以与所述像素矩阵的各行对应的方式设置；以及数据信号线，其以与所述像素矩阵的各列对应的方式设置；数据信号线驱动电路，其向所述数据信号线施加数据信号；扫描信号线驱动电路，其向所述扫描信号线施加扫描信号；第一控制信号线；以及第一基准电位线，其供给第一基准电位，所述驱动方法具有：扫描步骤，进行所述扫描信号线的扫描，以将由所述数据信号线驱动电路施加到所述数据信号线的图像显示用的数据信号写入到各像素电路；以及为了补偿所述驱动晶体管或所述显示元件的劣化，执行监视处理的监视步骤，所述监视处理是在所述像素电路外测量在所述像素电路内流动的电流的一连串的处理，所述扫描信号线驱动电路由移位寄存器构成，所述移位寄存器由分别与对应的扫描信号线连接的多个单位电路构成，各单位电路具备：第一输出控制电路，其包括：第一内部节点；第一输出端子，其与其它单位电路连接；以及第一输出控制晶体管，其具有与所述第一内部节点连接的控制端子、第一导通端子和与所述第一输出端子连接的第二导通端子；第二输出控制电路，其包括：第二内部节点，其提供与所述第一内部节点相同的逻辑电平的电位；第二输出端子，其在进行所述监视处理的监视期间中的至少一部分期间输出导通电平的信号；以及第二输出控制晶体管，其具有与所述第一内部节点连接的控制端子、第一导通端子和与所述第二输出端子连接的第二导通端子；第一内部节点控制晶体管，其具有：控制端子，其提供用于使所述第一内部节点的电位成为截止电平的信号；第一导通端子，其与所述第一内部节点连接；以及第二导通端子，其与所述第一控制信号线连接；稳定化晶体管，其具有：控制端子；第一导通端子，其与所述第一内部节点连接；以及第二导通端子，其与所述第一控制信号线连接；稳定化电路，其基于所述第一内部节点的电位控制所述稳定化晶体管的控制端子的电位；第一复位晶体管，其具有：控制端子；第一导通端子，其与所述第二输出端子连接；以及第二导通端子，其与所述第一基准电位线连接；以及复位电路，其基于所述第一内部节点或所述第二内部节点的电位来控制所述第一复位晶体管的控制端子的电位，在所述扫描步骤中，向所述第一控制信号线施加所述第一基准电位，在所述监视步骤中，在与所述监视处理的对象的行对应的单位电路内的所述第一内部节点的电位要被维持在使所述第一输出控制晶体管成为导通状态的电位的期间中的一部分期间,向所述第一控制信号线施加使所述第一输出控制晶体管成为导通状态的电位。
有益效果
根据本公开的几个实施方式，在单位电路中设置有：稳定化晶体管，其具有与第一内部节点连接的第一导通端子和与第一控制信号线连接的第二导通端子；以及稳定化电路，其控制稳定化晶体管的控制端子的电位。此外，在单位电路中，第一内部节点控制晶体管的第二导通端子与第一控制信号线连接，该第一内部节点控制晶体管具有控制端子，该控制端子提供用于使第一内部节点的电位成为截止电平的信号。在此，第一控制信号线的电位由控制电路控制。因此，能够在来自与监视行对应的单位电路的第二输出端子的输出信号要维持为导通电平的期间中，向第一控制信号线施加导通电平的电位，以抑制在与监视行对应的单位电路内的第一内部节点控制晶体管发生截止泄漏。此外，在单位电路中设置有：第一复位晶体管，其具有与第二输出端子连接的第一导通端子和与第一基准电位线连接的第二导通端子；以及复位电路，其控制第一复位晶体管的控制端子的电位。因此，在监视期间中，能够将与非监视行对应的单位电路内的第一复位晶体管被维持为导通状态，以使来自与非监视行对应的单位电路的第二输出端子的输出信号被维持为截止电平。因此，在与非监视行对应的单位电路中，即使假设第二输出控制晶体管发生截止泄漏，来自第二输出端子的输出信号也被维持为截止电平。通过以上，关于具有外部补偿功能的显示装置，可以抑制晶体管中的截止泄漏所引起的动作不良的产生。
附图说明
图1是表示在第一实施方式中栅极驱动器内的单位电路的构成的电路图。
图2是表示上述第一实施方式中有机EL显示装置的整体构成的框图。
图3是用于说明上述第一实施方式中源极驱动器的功能的图。
图4是表示上述第一实施方式中像素电路和源极驱动器的一部分的电路图。
图5是表示上述第一实施方式中像素电路的另一构成例的电路图。图6是表示上述第一实施方式中构成栅极驱动器的移位寄存器的五级份的构成的框图。
图7是用于说明上述第一实施方式中动作模式被设定为监视模式时的概略动作的图。
图8是用于说明上述第一实施方式中动作模式被设定为非监视模式时的概略动作的图。
图9是用于说明上述第一实施方式中动作模式被设定为非监视模式时的单位电路的动作(在对应的行上进行写入时的动作)的信号波形图。
图10是用于说明上述第一实施方式中动作模式被设定为非监视模式时的单位电路的状态的图。
图11是用于说明上述第一实施方式中动作模式被设定为非监视模式时的单位电路的状态的图。
图12是用于说明上述第一实施方式中动作模式被设定为非监视模式时的单位电路的状态的图。
图13是用于说明上述第一实施方式中动作模式被设定为非监视模式时的单位电路的状态的图。
图14是用于说明在上述第一实施方式中动作模式被设定为非监视模式时的单位电路的动作(在对应的行不进行写入时的动作)的信号波形图。
图15是表示上述第一实施方式中动作模式设定为监视模式时的连续的3帧期间的信号波形图。
图16是用于说明上述第一实施方式中，动作模式被设定为监视模式时的与监视行对应的单位电路的动作的信号波形图。
图17是用于说明上述第一实施方式中，动作模式被设定为监视模式时的与监视行对应的单位电路的状态的图。
图18是用于说明上述第一实施方式中，动作模式被设定为监视模式时的与监视行对应的单位电路的状态的图。
图19是用于说明上述第一实施方式中，动作模式被设定为监视模式时的与监视行对应的单位电路的状态的图。
图20是用于说明上述第一实施方式中，动作模式被设定为监视模式时的与监视行对应的单位电路的状态的图。
图21是用于说明上述第一实施方式中，动作模式被设定为监视模式时的与监视行对应的单位电路的状态的图。
图22是用于说明上述第一实施方式中，动作模式被设定为监视模式时的与监视行对应的单位电路的状态的图。
图23是用于说明上述第一实施方式中，动作模式被设定为监视模式时的与监视行对应的单位电路的状态的图。
图24是用于说明在上述第一实施方式中，进行监视处理时的像素电路和电流监视部的动作的信号波形图。
图25是用于说明上述第一实施方式中，动作模式被设定为监视模式时的与非监视行对应的单位电路的动作的信号波形图。
图26是用于说明上述第一实施方式中，动作模式被设定为监视模式时的与非监视行对应的单位电路的状态的图。
图27是用于说明上述第一实施方式中，动作模式被设定为监视模式时的与非监视行对应的单位电路的状态的图。
图28是用于说明上述第一实施方式中，动作模式被设定为监视模式时的与非监视行对应的单位电路的状态的图。
图29是用于说明上述第一实施方式中，动作模式被设定为监视模式时的与非监视行对应的单位电路的状态的图。
图30是用于说明上述第一实施方式中，动作模式被设定为监视模式时的与非监视行对应的单位电路的状态的图。
图31是用于说明上述第一实施方式中，动作模式被设定为监视模式时的与非监视行对应的单位电路的状态的图。
图32是用于说明上述第一实施方式中效果的信号波形图。
图33是表示上述第一实施方式的变形例的有机EL显示装置的整体构成的框图。
图34是表示上述第一实施方式的变形例中的像素电路和源极驱动器的一部分的电路图。
图35是表示上述第一实施方式的变形例中的像素电路的其它构成例的电路图。
图36是表示上述第一实施方式的变形例中构成栅极驱动器的移位寄存器的五级份的构成的框图。
图37是用于说明在上述第一实施方式的变形例中，将动作模式设定为第一模式时的概略动作的图。
图38是用于说明在上述第一实施方式的变形例中，动作模式设定为第二模式时的概略动作的图。
图39是用于说明在上述第一实施方式的变形例中，动作模式设定为第三模式时的概略动作的图。
图40是用于说明在上述第一实施方式的变形例中，动作模式被设定为第一模式时的单位电路的动作的信号波形图。
图41是用于说明在上述第一实施方式的变形例中，动作模式设定为第二模式时的中止期间中的单位电路的动作的信号波形图。
图42是用于说明在上述第一实施方式的变形例中，与监视期间中的监视行对应的单位电路的动作的信号波形图。
图43是用于说明上述第一实施方式的变形例中的监视期间的单位电路的状态的图。
图44是用于说明上述第一实施方式的变形例中的监视期间的单位电路的状态的图。
图45是用于说明上述第一实施方式的变形例中的监视期间的单位电路的状态的图。
图46是用于说明上述第一实施方式的变形例中的监视期间的单位电路的状态的图。
图47是用于说明在上述第一实施方式的变形例中，进行监视处理时的像素电路和电流监视部的动作的信号波形图。
图48是用于说明在上述第一实施方式的变形例中，监视期间中的与非监视行对应的单位电路的动作的信号波形图。
图49是表示第二实施方式中构成栅极驱动器的移位寄存器的五级份的构成的框图。
图50是表示在上述第二实施方式中的栅极驱动器内的单位电路的构成的电路图。
图51是用于说明在上述第二实施方式中，动作模式被设定为监视模式时的与监视行对应的单位电路的动作的信号波形图。
图52是用于说明在上述第二实施方式中，动作模式被设定为监视模式时的与非监视行对应的单位电路的动作的信号波形图。
图53是表示在上述第二实施方式的变形例中构成栅极驱动器的移位寄存器的五级份的构成的框图。
图54是用于说明在上述第二实施方式的变形例中，与监视期间中的监视行对应的单位电路的动作的信号波形图。
图55是用于说明在上述第二实施方式的变形例中，与监视期间中的非监视行对应的单位电路的动作的信号波形图。
图56是表示在第三实施方式中构成栅极驱动器的移位寄存器的五级份的构成的框图。
图57是表示在上述第三实施方式中的栅极驱动器内的单位电路的构成的电路图。
图58是用于说明在上述第三实施方式中，动作模式被设定为监视模式时的与监视行对应的单位电路的动作的信号波形图。
图59是用于说明在上述第三实施方式中，动作模式设定为监视模式时的与非监视行对应的单位电路的动作的信号波形图。
图60是表示在上述第三实施方式的变形例中构成栅极驱动器的移位寄存器的五级份的构成的框图。
图61是用于说明在上述第三实施方式的变形例中，与监视期间中的监视行对应的单位电路的动作的信号波形图。
图62是用于说明在上述第三实施方式的变形例中，与监视期间中的非监视行对应的单位电路的动作的信号波形图。
图63是表示现有例的栅极驱动器内的单位电路的构成的电路图。图64是用于说明现有例中进行图像显示用写入时的单位电路的动作的信号波形图。
图65是用于说明现有例中进行监视处理时的单位电路的动作的信号波形图。
图66是用于说明现有例中由于晶体管中的截止泄漏引起的动作不良的图。
图67是用于说明现有例中由于晶体管中的截止泄漏引起的动作不良的图。
图68是用于说明现有例中由于晶体管中的截止泄漏引起的动作不良的图。
具体实施方式
以下，参照附图说明实施方式。另外，以下，假设m及n为2以上的整数，i为3以上且(n-2)以下的奇数，j为1以上且m以下的整数。
<1.第一实施方式>
<1.1整体构成>
图2是表示第一实施方式的有源矩阵型的有机EL显示装置的整体构成的框图。该有机EL显示装置包括显示控制电路10、栅极驱动器(扫描信号线驱动电路)20、源极驱动器(数据信号线驱动电路)30以及显示部40。显示控制电路10包括补偿驱动晶体管和有机EL元件的劣化的补偿处理部12。即，本实施方式的有机EL显示装置具有外部补偿功能。栅极驱动器20和显示部40一体地形成于构成显示部40的基板上。即，栅极驱动器20被单片化。
在显示部40中配设有m条数据信号线SL(1)～SL(m)及与它们正交的n条扫描信号线GL(1)～GL(n)。此外，在显示部40中，以与n条扫描信号线GL(1)～GL(n)一一对应的方式配置有n条监视控制线ML(1)～ML(n)。扫描信号线GL(1)～GL(n)与监视控制线ML(1)～ML(n)典型地相互平行。此外，在显示部40，与数据信号线SL(1)～SL(m)和扫描信号线GL(1)～GL(n)的交叉部对应地设置(n×m)个像素电路410。由此，在显示部40形成n行×m列的像素矩阵。在显示部40还配置有各像素电路410共用的未图示的电源线。更详细而言，配设有供给用于驱动有机EL元件的高电平电源电压ELVDD的电源线(以下称为“高电平电源线”。)和供给用于驱动有机EL元件的低电平电源电压ELVSS的电源线(以下称为“低电平电源线”。)。高电平电源电压ELVDD及低电平电源电压ELVSS从未图示的电源电路供给。
另外，以下，根据需要，对分别提供给扫描信号线GL(1)～GL(n)的扫描信号也附加附图标记GL(1)～GL(n)，对分别提供给监视控制线ML(1)～ML(n)的监视控制信号也附加附图标记ML(1)～ML(n)，对分别提供给数据信号线SL(1)～SL(m)的数据信号也附加附图标记SL(1)～SL(m)。
显示控制电路10接收从外部发送来的输入图像信号DIN和定时信号组(水平同步信号、垂直同步信号等)TG，输出数字视频信号VD、控制源极驱动器30的动作的源极控制信号SCTL、和控制栅极驱动器20的动作的栅极控制信号GCTL。源极控制信号SCTL包括源极起始脉冲信号、源极时钟信号、锁存选通信号等。栅极控制信号GCTL包括栅极起始脉冲信号、栅极时钟信号、使能信号等。另外，图像显示用的数字视频信号VD通过根据补偿处理部12从源极驱动器30提供的监视数据(为了求出TFT特性、OLED特性而测量的数据)MO对输入图像信号DIN实施补偿运算处理而生成。
栅极驱动器20与扫描信号线GL(1)～GL(n)以及监视控制线ML(1)～ML(n)连接。如后所述，栅极驱动器20通过由多个单位电路构成的移位寄存器构成。栅极驱动器20根据从显示控制电路10输出的栅极控制信号GCTL，向扫描信号线GL(1)～GL(n)施加扫描信号，向监视控制线ML(1)～ML(n)施加监视控制信号。
源极驱动器30与数据信号线SL(1)～SL(m)连接。源极驱动器30选择性地进行驱动数据信号线SL(1)～SL(m)的动作和测量流过数据信号线SL(1)～SL(m)的电流的动作。即，如图3所示，源极驱动器30在功能上包括作为驱动数据信号线SL(1)～SL(m)的数据信号线驱动部310而发挥功能的部分、和作为测量从像素电路410输出到数据信号线SL(1)～SL(m)的电流的电流监视部320而发挥功能的部分。电流监视部320测量流过数据信号线SL(1)～SL(m)的电流，并输出基于测量值的监视数据MO。如上所述，在本实施方式中，数据信号线SL(1)～SL(m)不仅用于图像显示用的数据信号的传递，还用作在监视处理时供与驱动晶体管或有机EL元件的特性相应的电流流过的信号线。另外，也可以采用通过多个数据信号线SL共享来自源极驱动器30的输出(即数据信号)的、被称为“DEMUX”的驱动方式。
如上所述，向扫描信号线GL(1)～GL(n)施加扫描信号，向监视控制线ML(1)～ML(n)施加监视控制信号，向数据信号线SL(1)～SL(m)施加作为亮度信号的数据信号，由此，基于输入图像信号DIN的图像显示于显示部40。此外，由于执行监视处理，根据监视数据MO对输入图像信号DIN实施补偿运算处理，因此补偿驱动晶体管、有机EL元件的劣化。
<1.2像素电路和源极驱动器>
接着，对像素电路410和源极驱动器30进行详细说明。源极驱动器30在作为数据信号线驱动部310发挥功能时进行如下动作。源极驱动器30接收从显示控制电路10输出的源极控制信号SCTL，对m条数据信号线SL(1)～SL(m)分别施加与目标亮度相应的电压作为数据信号。此时，在源极驱动器30中，以源极起始脉冲信号的脉冲为触发，在产生源极时钟信号的脉冲的定时，依次保持表示要施加到各数据信号线SL的电压的数字视频信号VD。然后，在产生锁存选通信号的脉冲的定时，将上述保持的数字视频信号VD转换为模拟电压。该转换后的模拟电压作为数据信号被同时施加至全部的数据信号线SL(1)～SL(m)。源极驱动器30在作为电流监视部320发挥功能时，将监视处理用的适当的电压作为数据信号施加到数据信号线SL(1)～SL(m)，由此将流过数据信号线SL(1)～SL(m)的电流分别转换为电压。该转换后的数据作为监视数据MO从源极驱动器30输出。
图4是表示像素电路410和源极驱动器30的一部分的电路图。另外，在图4中表示了第i行第j列的像素电路410、与源极驱动器30中的第j列的数据信号线SL(j)对应的部分。该像素电路410具备：1个有机EL元件L1；3个晶体管T1～T3(控制向电容器C的写入的写入控制晶体管T1、控制向有机EL元件L1的电流的供给的驱动晶体管T2、以及控制是否检测TFT特性或OLED特性的监视控制晶体管T3)；以及1个电容器(电容元件)C。在本实施方式中，晶体管T1～T3是n沟道型的薄膜晶体管。另外，作为晶体管T1～T3，能够采用氧化物TFT(将氧化物半导体用于沟道层的薄膜晶体管)、非晶硅TFT等。作为氧化物TFT，例如可举出包含InGaZnO(氧化铟镓锌)的TFT。通过采用氧化物TFT，能够实现例如高精细化、低耗电化。
对于写入控制晶体管T1，控制端子与扫描信号线GL(i)连接，第一导通端子与数据信号线SL(j)连接，第二导通端子与驱动晶体管T2的控制端子与电容器C的一端连接。关于驱动晶体管T2，控制端子与写入控制晶体管T1的第二导通端子与电容器C的一端连接，第一导通端子与电容器C的另一端和高电平电源线连接，第二导通端子与监视控制晶体管T3的第一导通端子和有机EL元件L1的阳极端子连接。关于监视控制晶体管T3，控制端子与监视控制线ML(i)连接，第一导通端子与驱动晶体管T2的第二导通端子和有机EL元件L1的阳极端子连接，第二导通端子与数据信号线SL(j)连接。关于电容器C，一端与写入控制晶体管T1的第二导通端子和驱动晶体管T2的控制端子连接，另一端与驱动晶体管T2的第一导通端子和高电平电源线连接。关于有机EL元件L1，阳极端子与驱动晶体管T2的第二导通端子和监视控制晶体管T3的第一导通端子连接，阴极端子与低电平电源线连接。在本实施方式中，有机EL元件L1相当于显示元件，有机EL元件L1的阳极端子相当于第一端子，有机EL元件L1的阴极端子相当于第二端子。
关于驱动方法将后述，但根据本实施方式的构成，担心在监视行和非监视行中，有机EL元件L1的发光期间的长度产生差异，显示品质降低。因此，也可以采用如下所述的构成，以使有机EL元件L1的发光期间的长度在所有的行中均相同。在显示部40内，与各行对应地设置发光控制线。此外，在像素电路410内设置有控制有机EL元件L1的发光的发光控制晶体管。如图5所示，关于发光控制晶体管T4，控制端子与发光控制线EM(i)连接，第一导通端子与驱动晶体管T2的第二导通端子和监视控制晶体管T3的第一导通端子连接，第二导通端子与有机EL元件L1的阳极端子连接。在如上所述的构成中，如果假定第i行是监视行，则控制发光控制线EM(i)的电位，使得发光控制晶体管T4在监视期间中的规定期间(例如，图24中的期间P11～P15)成为截止状态，在除此以外的期间成为导通状态。
接着，对源极驱动器30中的作为电流监视部320发挥功能的部分进行说明。如图4所示，电流监视部320由D/A转换器306、A/D转换器327、运算放大器301、电容器322以及三个开关(开关323、324以及325)构成。另外，运算放大器301以及D/A转换器306也作为数据信号线驱动部310的构成要素发挥功能。对电流监视部320提供控制三个开关的状态的控制信号S0、S1、以及S2作为源极控制信号SCTL。电流监视部320的内部数据线Sin(j)经由开关324与数据信号线SL(j)连接。关于运算放大器301，反相输入端子与内部数据线Sin(j)连接，非反相输入端子被施加来自D/A转换器306的输出。电容器322和开关323设置在运算放大器301的输出端子与内部数据线Sin(j)之间。向开关323提供控制信号S2。通过运算放大器301、电容器322和开关323构成积分电路。在此，对该积分电路的动作进行说明。在开关323成为导通状态时，运算放大器301的输出端子-反相输入端子间(即，电容器322的两个电极之间)成为短路状态。此时，电荷不蓄积于电容器322，运算放大器301的输出端子以及内部数据线Sin(j)的电位变得与来自D/A转换器306的输出电位相等。当开关323从导通状态切换到截止状态时，基于在内部数据线Sin(j)流动的电流来进行对电容器322的充电。即，在内部数据线Sin(j)流动的电流的时间积分值蓄积在电容器322中。由此，运算放大器301的输出端子的电位根据在内部数据线Sin(j)中流动的电流的大小而变化。来自该运算放大器301的输出由A/D转换器327转换为数字信号，该数字信号作为监视数据MO被发送到显示控制电路10。
开关324设置于数据信号线SL(j)与内部数据线Sin(j)之间。向开关324提供控制信号S1。基于该控制信号S1切换开关324的状态，从而控制数据信号线SL(j)和内部数据线Sin(j)的电连接状态。在本实施方式中，如果控制信号S1为高电平，则成为数据信号线SL(j)与内部数据线Sin(j)电连接的状态，如果控制信号S1为低电平，则成为数据信号线SL(j)与内部数据线Sin(j)电分离的状态。
开关325设置在数据信号线SL(j)和控制线CL之间。向开关325提供控制信号S0。基于该控制信号S0切换开关325的状态，从而控制数据信号线SL(j)和控制线CL的电连接状态。在本实施方式中，如果控制信号S0为高电平，则成为数据信号线SL(j)和控制线CL电连接的状态，如果控制信号S0为低电平，则成为数据信号线SL(j)和控制线CL电分离的状态。若数据信号线SL(j)与控制线CL电连接，则数据信号线SL(j)的状态成为高阻抗。
如上所述，当开关324成为截止状态时，数据信号线SL(j)与内部数据线Sin(j)成为电分离的状态。此时，如果开关323为截止状态，则维持内部数据线Sin(j)的电位。在本实施方式中，在这样维持内部数据线Sin(j)的电位的状态下，进行A/D转换器327的AD转换。
<1.3栅极驱动器>
对本实施方式中的栅极驱动器20的详细构成进行说明。栅极驱动器20由多个级(多个单位电路：至少n个单位电路)构成的移位寄存器构成。在显示部40中形成有n行×m列的像素矩阵，但以与这些像素矩阵的各行一一对应的方式设置移位寄存器的各级(各单位电路)。
图6是表示移位寄存器的五级份的构成的框图。在此，假定i为3以上且(n-2)以下的奇数，着眼于第(i-2)级、(i-1)级、第i级、(i+1)级、以及第(i+2)级的单位电路22(i-2)、22(i-1)、22(i)、22(i+1)以及22(i+2)。向该移位寄存器提供栅极起始脉冲信号、时钟信号CK1、时钟信号CK2、使能信号EN1、使能信号EN2、稳定化控制信号VRD以及稳定化控制信号VRDB作为栅极控制信号GCTL。以下，为方便起见，将传递稳定化控制信号VRD的信号线称为“第一控制信号线”，将传递稳定化控制信号VRDB的信号线称为“第二控制信号线”。在本实施方式中，控制这些第一控制信号线以及第二控制信号线的电位的控制电路由显示控制电路10实现。另外，栅极起始脉冲信号是作为置位信号S提供给第一级单位电路22(1)的信号，在图6中省略。
各单位电路22包括用于分别接收时钟信号CK、使能信号EN、稳定化控制信号VRD、稳定化控制信号VRDB、置位信号S以及复位信号R的输入端子、以及用于分别输出输出信号Q1以及输出信号Q2的输出端子。
对于第奇数级的单位电路22，时钟信号CK1作为时钟信号CK被提供，使能信号EN1作为使能信号EN被提供。对于第偶数级的单位电路22，时钟信号CK2作为时钟信号CK被提供，使能信号EN2作为使能信号EN被提供。对所有的单位电路22共用提供稳定化控制信号VRD以及稳定化控制信号VRDB。即，第一控制信号线对所有的单位电路22提供共用的电位，第二控制信号线也对所有的单位电路22提供共用的电位。此外，向各级的单位电路22提供来自前级的单位电路22的输出信号Q1作为置位信号S，提供来自下一级的单位电路22的输出信号Q1作为复位信号R。来自各级单位电路22的输出信号Q1作为复位信号R提供给前级的单位电路22，作为置位信号S提供给下一级的单位电路22，作为扫描信号提供给对应的扫描信号线GL。来自各级单位电路22的输出信号Q2作为监视控制信号提供给对应的监视控制线ML。另外，如图4所示，扫描信号线GL连接于像素电路410内的写入控制晶体管T1的控制端子，监视控制线ML连接于像素电路410内的监视控制晶体管T3的控制端子。
图1是表示本实施方式中的单位电路22的构成的电路图。如图1所示，单位电路22具备12个晶体管M1～M12和2个电容器C1、C2。此外，单位电路22除了与提供作为第一基准电位的低电平电位VSS的电源线(以下称为“第一基准电位线”)连接的输入端子和与提供作为第二基准电位的高电平电位VDD的电源线(以下称为“第二基准电位线”)连接的输入端子以外，还具有6个输入端子51～56和2个输出端子58、59。在图1中，对用于接收置位信号S的输入端子标注附图标记51，对用于接收复位信号R的输入端子标注附图标记52，对用于接收时钟信号CK的输入端子标注附图标记53，对用于接收使能信号EN的输入端子标注附图标记54，对用于接收稳定化控制信号VRD的输入端子(与第一控制信号线连接的输入端子)标注附图标记55，对用于接收稳定化控制信号VRDB的输入端子(与第二控制信号线连接的输入端子)标注附图标记56，对用于输出输出信号Q1的输出端子标注附图标记58，对用于输出输出信号Q2的输出端子标注附图标记59。另外，如后所述，从输出端子59向进行监视处理的监视期间中的一部分期间(图16的期间P11、P13以及P14)输出高电平(导通电平)的输出信号Q2。从输出端子59输出的高电平(导通电平)的输出信号Q2是为了进行监视处理而使该输出端子59的连接目的地的像素电路410内的写入控制晶体管T1成为导通状态的电平的信号(换言之，对该输出端子59的连接目的地的像素电路410进行监视处理用的动作的电平的信号)。
晶体管M1的第二导通端子、晶体管M2的第一导通端子、晶体管M3的第一导通端子、晶体管M4的控制端子、晶体管M6的控制端子、晶体管M10的控制端子、晶体管M11的第一导通端子以及电容器C1的一端相互连接。另外，将它们相互连接的区域(布线)称为“第一内部节点”。第一内部节点被标注附图标记N1。晶体管M11的第二导通端子、晶体管M12的控制端子及电容器C2的一端相互连接。另外，将它们相互连接的区域(布线)称为“第二内部节点”。对第二内部节点标注附图标记N2。晶体管M3的控制端子、晶体管M4的第一导通端子以及晶体管M5的第二导通端子相互连接。另外，将它们相互连接的区域(布线)称为“第三内部节点”。对第三内部节点标注附图标记N3。晶体管M6的第一导通端子、晶体管M7的第二导通端子、晶体管M8的控制端子以及晶体管M9的控制端子相互连接。另外，将它们相互连接的区域(布线)称为“第四内部节点”。第四内部节点标注附图标记N4。
此外，单位电路22中包括：控制输出信号Q1的输出的第一输出控制电路221、控制输出信号Q2的输出的第二输出控制电路222、实现第一内部节点N1的电位的稳定化的稳定化电路223、用于抑制来自输出端子58、59的噪声的输出的复位电路224。稳定化电路223基于第一内部节点N1的电位控制晶体管M3的控制端子的电位。复位电路224基于第一内部节点N1的电位控制晶体管M8、M9的控制端子的电位。第一输出控制电路221包括第一内部节点N1、晶体管M8、晶体管M10、电容器C1、输入端子53和输出端子58。第二输出控制电路222包括第二内部节点N2、晶体管M9、晶体管M12、电容器C2、输入端子54和输出端子59。稳定化电路223包括第三内部节点N3、晶体管M4、晶体管M5和输入端子56。复位电路224包含第四内部节点N4、晶体管M6和晶体管M7。
对于晶体管M1，控制端子与输入端子51连接，第一导通端子与第二基准电位线连接，第二导通端子与第一内部节点N1连接。对于晶体管M2，控制端子与输入端子52连接，第一导通端子与第一内部节点N1连接，第二导通端子与输入端子55连接。对于晶体管M3，控制端子与第三内部节点N3连接，第一导通端子与第一内部节点N1连接，第二导通端子与输出端子55连接。对于晶体管M4，控制端子与第一内部节点N1连接，第一导通端子与第三内部节点N3连接，第二导通端子与第一基准电位线连接。对于晶体管M5，控制端子与第二基准电位线连接，第一导通端子与输入端子56连接，第二导通端子与第三内部节点N3连接。对于晶体管M6，控制端子与第一内部节点N1连接，第一导通端子与第四内部节点N4连接，第二导通端子与第一基准电位线连接。另外，晶体管M6的控制端子也可以与第二内部节点N2连接。
对于晶体管M7，控制端子以及第一导通端子与第二基准电位线连接(即，成为二极管连接)，第二导通端子与第四内部节点N4连接。对于晶体管M8，控制端子与第四内部节点N4连接，第一导通端子与输出端子58连接，第二导通端子与第一基准电位线连接。对于晶体管M9，控制端子与第四内部节点N4连接，第一导通端子与输出端子59连接，第二导通端子与第一基准电位线连接。对于晶体管M10，控制端子与第一内部节点N1连接，第一导通端子与输入端子53连接，第二导通端子与输出端子58连接。对于晶体管M11，控制端子与第二基准电位线连接，第一导通端子与第一内部节点N1连接，第二导通端子与第二内部节点N2连接。对于晶体管M12，控制端子与第二内部节点N2连接，第一导通端子与输入端子54连接，第二导通端子与输出端子59连接。如上所述，晶体管M8的第二导通端子以及晶体管M9的第二导通端子与第一基准电位线连接。施加于该第一基准电位线的低电平电位VSS(第一基准电位)是经由晶体管M8、M9使输出端子58、59的电位为低电平(截止电平)的电位(详细而言，使输出端子58、59的连接目的地的像素电路410内的写入控制晶体管T1、监视控制晶体管T3成为截止状态的电平的电位)。
对于电容器C1，一端与第一内部节点N1连接，另一端与输出端子58连接。对于电容器C2，一端与第二内部节点N2连接，另一端与输出端子59连接。
在此，着眼于晶体管M11。向晶体管M11的控制端子施加高电平(导通电平)电位VDD。该高电平电位VDD是除了第一内部节点N1或第二内部节点N2的电位高于通常的高电平时以外，将晶体管M11被维持为导通状态的电平的电位。即，晶体管M11除了第一内部节点N1或第二内部节点N2的电位高于通常的高电平时以外，被维持为导通状态。晶体管M11在第二内部节点N2的电位达到规定以上时成为截止状态，将第一内部节点N1与第二内部节点N2电分离。由此，晶体管M11辅助第二内部节点N2成为升压状态时的该第二内部节点N2的电位的上升。
关于稳定化电路223内的晶体管和复位电路224内的晶体管，在本实施方式中，如下关系成立。稳定化电路223内的晶体管M4和晶体管M5构成比例回路，晶体管M4的能力充分高于晶体管M5的能力。即，晶体管M4的导通电流充分大于晶体管M5的导通电流。复位电路224内的晶体管M6和晶体管M7构成比例回路，晶体管M6的能力充分高于晶体管M7的能力。即，晶体管M6的导通电流充分大于晶体管M7的导通电流。另外，一般晶体管的能力依赖于沟道宽度以及沟道长度。具体而言，沟道宽度越大，晶体管的能力越高，沟道长度越短，晶体管的能力越高。
在本实施方式中，通过晶体管M2实现第一内部节点控制晶体管，通过晶体管M3实现稳定化晶体管，通过晶体管M4实现第一稳定化控制晶体管，通过晶体管M5实现第二稳定化控制晶体管，通过晶体管M6实现第一复位控制晶体管，通过晶体管M7实现第二复位控制晶体管，通过晶体管M8实现第二复位晶体管，通过晶体管M9实现第一复位晶体管，通过晶体管M10实现第一输出控制晶体管，通过晶体管M11实现输出电路控制晶体管，通过晶体管M12实现第二输出控制晶体管，通过输出端子58实现第一输出端子，通过输出端子59实现第二输出端子。
<1.4驱动方法>
对本实施方式中的驱动方法进行说明。另外，在此，将从为了图像显示而扫描信号线GL(1)的扫描开始起到该扫描信号线GL(1)的扫描下次开始为止的期间称为“帧期间”。
<1.4.1概要>
在本实施方式中，作为与监视处理相关的动作模式，准备了监视模式和非监视模式。当动作模式被设定为监视模式时，在有机EL显示装置的动作中，随时进行监视处理。详细而言，在各帧期间进行针对至少一行的监视处理。该监视处理在显示期间中进行。将这样在显示期间中进行的监视处理称为“实时监视”。当动作模式被设定为非监视模式时，在有机EL显示装置的动作中，不进行监视处理。换言之，在有机EL显示装置工作的期间，在全部行都进行基于输入图像信号DIN的显示。
参照图7及图8，对各模式的动作进行说明。另外，在图7及图8中，用倾斜的粗线示意性地表示了为了图像显示用的写入而依次扫描第一行的扫描信号线GL(1)至第n行的扫描信号线GL(n)的情况(图37～图39也同样)。
在将动作模式设定为监视模式时，如图7所示，在各帧期间包含监视期间。关于各帧期间，监视期间以外的期间为扫描期间。扫描期间是为了图像显示而进行扫描信号线GL的扫描的期间。这样，在本实施方式中，进行上述的实时监视。
动作模式被设定为非监视模式时，与动作模式被设定为监视模式时不同，如图8所示，各帧期间仅包含扫描期间。即，无需进行监视处理，而连续进行用于写入的动作。
在动作模式被设定为监视模式时，与动作模式被设定为非监视模式时相比，垂直期间(从第一行的扫描信号线GL(1)的扫描开始时刻起到第n行的扫描信号线GL(n)的扫描结束时刻为止的期间)变长。换言之，包含监视处理的图像显示的垂直期间比不包含监视处理的图像显示的垂直期间长。但是，并不限定于此，通过调整回归期间的长度，能够使包含监视处理的图像显示的垂直期间的长度与不包含监视处理的图像显示的垂直期间的长度相同。
另外，在本实施方式中，通过扫描期间的动作来实现扫描步骤，通过监视期间的动作来实现监视步骤。
<1.4.2动作模式被设定为非监视模式时的动作>
一边参照图9～图13，一边对动作模式被设定为非监视模式时的第i级单位电路22(i)的动作进行说明。但是，关注进行第i行的写入(选择对象的行是第i行)时的动作。另外，在图10等中，用粗体字的“H”和“L”表示信号、节点的电位。“H”表示高电平，“L”表示低电平。此外，在图10等中，在成为截止状态的晶体管的附近记为“OFF”。如上所述，时钟信号CK1作为时钟信号CK被提供第i级的单位电路22(i)，使能信号EN1作为使能信号EN被提供给第i级的单位电路22(i)。在将动作模式设定为非监视模式时，如图9所示，使能信号EN1、使能信号EN2、以及稳定化控制信号VRD被维持为低电平，稳定化控制信号VRDB被维持为高电平。
图10表示期间P00中的单位电路22(i)的状态。在期间P00中，第一内部节点N1的电位及第二内部节点N2的电位成为低电平。着眼于稳定化电路223，晶体管M5被维持为导通状态，第一内部节点N1的电位为低电平，因此晶体管M4成为截止状态。在这样的状态下，由于稳定化控制信号VRDB成为高电平，因此第三内部节点N3的电位成为高电平。着眼于复位电路224，对晶体管M7的控制端子和第一导通端子提供高电平电位VDD，此外，第一内部节点N1的电位为低电平，因此晶体管M6成为截止状态。因此，第四内部节点N4的电位成为高电平。
图11表示期间P0l中的单位电路22(i)的状态。当成为期间P01时，置位信号S从低电平变化为高电平。通过该置位信号S的脉冲，晶体管M1成为导通状态，电容器C1被充电。由此，第一内部节点N1的电位上升，晶体管M10成为导通状态。但是，在期间P01中，时钟信号CK(时钟信号CK1)被维持为低电平，因此，输出信号Q1被维持为低电平。此外，由于晶体管M11为导通状态，因此电容器C2也被充电至期间P01。由此，第二内部节点N2的电位上升，晶体管M12成为导通状态。然而，在期间P01中，使能信号EN(使能信号EN1)被维持为低电平，因此，输出信号Q2被维持为低电平。此外，通过第一内部节点N1的电位上升，晶体管M4、M6成为导通状态。在此，如上所述，“晶体管M4和晶体管M5”、“晶体管M6和晶体管M7”分别构成比例回路，晶体管M4的能力充分高于晶体管M5的能力，晶体管M6的能力充分高于晶体管M7的能力。因此，第三内部节点N3的电位和第四内部节点N4的电位成为低电平。由此，晶体管M3、M8以及M9成为截止状态。
图12表示期间P02中的单位电路22(i)的状态。当成为期间P02时，时钟信号CK(时钟信号CK1)从低电平变化为高电平。此时，晶体管M10成为导通状态，因此，随着输入端子53的电位的上升，输出端子58的电位(输出信号Q1的电位)上升。在此，由于在第一内部节点N1-输出端子58之间设置有电容器C1，因此，随着输出端子58的电位的上升，第一内部节点N1的电位也上升(第一内部节点N1成为升压状态)。其结果是，对晶体管M10的控制端子施加大的电压，输出信号Q1的电位上升至输出端子58的连接目的地的写入控制晶体管T1成为导通状态所需的足够的电平。由此，用第i行的像素电路410进行写入。由于使能信号EN(使能信号EN1)被维持为低电平，因此，在该期间P02中，输出信号Q2也被维持为低电平。另外，通过第一内部节点N1成为升压状态(在图12中，将该状态记为“2H”)，晶体管M11成为截止状态。
在期间P02的结束时刻，时钟信号CK(时钟信号CK1)从高电平变化为低电平。由此，随着输入端子53的电位的降低，输出端子58的电位(输出信号Q1的电位)降低。若输出端子58的电位降低，则经由电容器C1，第一内部节点N1的电位也降低。
图13表示期间P03中的单位电路22(i)的状态。当成为期间P03时，复位信号R从低电平变化为高电平。由此，晶体管M2成为导通状态。由于稳定化控制信号VRD被维持为低电平，因此通过晶体管M2成为导通状态，第一内部节点N1的电位成为低电平。由此，晶体管M11成为导通状态，第二内部节点N2的电位也成为低电平。此外，通过第一内部节点N1的电位成为低电平，晶体管M4、M6成为截止状态。由此，第三内部节点N3的电位和第四内部节点N4的电位成为高电平。
在进行第i行以外的行的写入(选择对象的行是第i行以外的行)时，由于在第i级的单位电路22(i)中不输入置位信号S的脉冲，因此与图9的期间P00、P03同样地，第一内部节点N1的电位、第二内部节点N2的电位、输出信号Q1的电位以及输出信号Q2的电位被维持为低电平，第三内部节点N3的电位以及第四内部节点N4的电位被维持为高电平(参照图14)。
<1.4.3动作模式被设定为监视模式时的动作>
图15是动作模式被设定为监视模式时的连续的3帧期间FR1～FR3的信号波形图。在帧期间FR1进行针对第i行的监视处理，在帧期间FR2进行针对第(i+1)行的监视处理，在帧期间FR3进行针对第(i+2)行的监视处理。这样，在本实施方式中，在各帧期间进行针对1行量的监视处理。但是，也可以在各帧期间进行针对多行的监视处理。根据图15可掌握的那样，在各帧期间，对于与非监视行对应的扫描信号GL仅变化为高电平一次，但对于与监视行对应的扫描信号GL则变化为高电平两次。这样，在各帧期间，对与监视行对应的扫描信号线GL提供2次扫描脉冲。从第一次扫描脉冲的上升时刻到第二次扫描脉冲的降低时刻为止的期间是监视期间。在各帧期间，与非监视行对应的监视控制信号ML被维持为低电平，但针对与监视行对应的监视控制信号ML在监视期间中成为两次高电平。
图16～图23来说明动作模式被设定为监视模式时的第i级单位电路22(i)的动作。但是，假设第i行为监视行，着眼于进行针对第i行的监视处理时的动作。在期间P10的开始时刻跟前，第一内部节点N1的电位及第二内部节点N2的电位成为低电平，第三内部节点N3的电位及第四内部节点N4的电位成为高电平，稳定化控制信号VRD成为低电平，稳定化控制信号VRDB成为高电平。另外，低电平的稳定化控制信号VRD(向第一控制信号线施加的截止电平的信号)是假设其被提供给晶体管M10的控制端子，则晶体管M10成为截止状态那样的电平的信号。此外，高电平的稳定化控制信号VRDB(向第二控制信号线施加的导通电平的信号)是假设其被提供给晶体管M3的控制端子，则晶体管M3成为导通状态这样的电平的信号。
图17表示期间P10中的单位电路22(i)的状态。当成为期间P10时，置位信号S从低电平变化为高电平。通过该置位信号S的脉冲，晶体管M1成为导通状态，电容器C1被充电。此时，由于晶体管M11为导通状态，因此电容器C2也被充电。通过以上，第一内部节点N1的电位上升而晶体管M10成为导通状态，并且第二内部节点N2的电位上升而晶体管M12成为导通状态。但是，在期间P10，时钟信号CK(时钟信号CK1)以及使能信号EN(使能信号EN1)被维持为低电平，因此，输出信号Q1、Q2被维持为低电平。此外，在期间P10中，与图9的期间P01同样，第三内部节点N3的电位以及第四内部节点N4的电位成为低电平。
图18表示期间P11中的单位电路22(i)的状态。当成为期间P11时，时钟信号CK(时钟信号CK1)从低电平变化为高电平。此时，晶体管M10成为导通状态，因此，随着输入端子53的电位的上升，输出端子58的电位(输出信号Q1的电位)上升。伴随于此，第一内部节点N1的电位也经由电容器C1上升。其结果是，向晶体管M10的控制端子施加大的电压，输出信号Q1的电位上升至输出端子58的连接目的地的写入控制晶体管T1成为导通状态所需的足够的电平。此外，当成为期间P11时，使能信号EN(使能信号EN1)从低电平变化为高电平。此时，由于晶体管M12为导通状态，因此，随着输入端子54的电位的上升，输出端子59的电位(输出信号Q2的电位)上升。伴随于此，第二内部节点N2的电位也经由电容器C2而上升(第二内部节点N2成为升压状态)。其结果是，对晶体管M12的控制端子施加大的电压，输出信号Q2的电位上升至输出端子59的连接目的地的监视控制晶体管T3成为导通状态所需的足够的电平。
图19表示期间P12中的单位电路22(i)的状态。当成为期间P12时，使能信号EN(使能信号EN1)从高电平变化为低电平。由此，随着输入端子54的电位的降低，输出端子59的电位(输出信号Q2的电位)降低。若输出端子59的电位降低，则经由电容器C2，第二内部节点N2的电位也降低。在期间P12的结束时刻，时钟信号CK(时钟信号CK1)从高电平变化为低电平。由此，随着输入端子53的电位的降低，输出端子58的电位(输出信号Q1的电位)降低。若输出端子58的电位降低，则经由电容器C1，第一内部节点N1的电位也降低。此外，在期间P12的结束时刻，稳定化控制信号VRDB从高电平变化为低电平(对第二控制信号线施加截止电平的电位)。该低电平的稳定化控制信号VRDB是假设其提供给晶体管M3的控制端子则晶体管M3成为截止状态的那样的电平的信号。
图20中表示期间P13～P14中的单位电路22(i)的状态。另外，期间P13是用于使流过数据信号线SL的测量电流稳定化的期间，期间P14是在像素电路410外进行电流的测量的期间。当成为期间P13时，使能信号EN(使能信号EN1)从低电平变化为高电平。由此，与期间P11同样，第二内部节点N2的电位及输出信号Q2的电位上升。此外，在期间P13，稳定化控制信号VRD从低电平变化为高电平(向第一控制信号线施加导通电平的电位)。该高电平的稳定化控制信号VRD是假设提供给晶体管M10的控制端子时晶体管M10成为导通状态这样的电平的信号(换言之，相当于期间P13～P14中的第一内部节点N1的电位的电平的信号)。由此，关于晶体管M2、M3，第一导通端子-第二导通端子间的电压(漏极-源极间电压)变小，因此，通过期间P13～P14，可抑制晶体管M2、M3中的截止泄漏所引起的第一内部节点N1和第二内部节点N2的电位的降低。在期间P14的结束时刻，使能信号EN(使能信号EN1)从高电平变化为低电平。由此，随着输入端子54的电位的降低，输出端子59的电位(输出信号Q2的电位)降低。伴随于此，第二内部节点N2的电位也经由电容器C2降低。此外，在期间P14的结束时刻，稳定化控制信号VRD从高电平变化为低电平。
图21表示期间P15中的单位电路22(i)的状态。当成为期间P15时，稳定化控制信号VRDB从低电平变化为高电平。此时，第一内部节点N1的电位被维持为高电平，因此，晶体管M4维持为导通状态。因此，第三内部节点N3的电位被维持为低电平。
图22表示期间P16中的单位电路22(i)的状态。当成为期间P16时，时钟信号CK(时钟信号CK1)从低电平变化为高电平。由此，与期间P11同样，第一内部节点N1的电位以及输出信号Q1的电位上升。另外，在期间P16，使能信号EN(使能信号EN1)被维持为低电平，因此，第二内部节点N2的电位不上升。在期间P16的结束时刻，时钟信号CK(时钟信号CK1)从高电平变化为低电平。由此，随着输入端子53的电位的降低，输出端子58的电位(输出信号Q1的电位)降低。伴随于此，第一内部节点N1的电位也经由电容器C1降低。
图23表示期间P17中的单位电路22(i)的状态。当成为期间P17时，复位信号R从低电平变化为高电平。由此，晶体管M2成为导通状态。其结果，与图9的期间P03同样地，第一内部节点N1以及第二内部节点N2的电位成为低电平，第三内部节点N3的电位以及第四内部节点N4的电位成为高电平。
如以上那样，在第i行的像素电路410中，在期间P11、P12以及P16中写入控制晶体管T1成为导通状态，在期间P11、P13以及P14中监视控制晶体管T3成为导通状态。由此，在期间P11～P16进行针对第i行的像素电路410的监视处理。
接着，参照图24，对进行监视处理时的像素电路410及电流监视部320的动作进行说明。在此，着眼于与第i行第j列的像素电路410和第j列对应的电流监视部320。
在期间P10中，在第(i-1)行基于图像显示用的数据电位Vd(i-1)进行写入。在期间P10的结束时刻跟前，扫描信号GL(i)和监视控制信号ML(i)为低电平。因此，写入控制晶体管T1以及监视控制晶体管T3为截止状态。此外，在期间P10的结束时刻跟前，控制信号S2、S1为高电平，控制信号S0为低电平。因此，开关323、324为导通状态，开关325为截止状态。此时，数据信号线SL(j)与内部数据线Sin(j)电连接。
当成为期间P11时，扫描信号GL(i)和监视控制信号ML(i)从低电平变化为高电平。由此，写入控制晶体管T1以及监视控制晶体管T3成为导通状态。在期间P11，向数据信号线SL(j)施加初始化像素电路410的状态的初始化电位Vpc。由此，电容器C的状态和有机EL元件L1的阳极电位被初始化。
当成为期间P12时，监视控制信号ML(i)从高电平变化为低电平。由此，监视控制晶体管T3成为截止状态。在该状态下，向数据信号线SL(j)施加特性检测用电位Vr_TFT或特性检测用电位Vr_OLED。特性检测用电位Vr_TFT是设定为使得电流流过驱动晶体管T2，但没有电流流过有机EL元件L1的电位。特性检测用电位Vr_OLED是被设定为使得电流流过有机EL元件L1，但没有电流流过驱动晶体管T2的电位。
当成为期间P13时，扫描信号GL(i)从高电平变化为低电平，监视控制信号ML(i)从低电平变化为高电平。由此，写入控制晶体管T1成为截止状态，监视控制晶体管T3成为导通状态。在这样的状态下，电流测量用电位Vm_TFT或电流测量用电位Vm_OLED被施加到数据信号线SL(j)。由此，在进行TFT特性的测量时，流过驱动晶体管T2的电流经由监视控制晶体管T3及数据信号线SL(j)流向电流监视部320，在进行OLED特性的测量时，电流从电流监视部320经由数据信号线SL(j)及监视控制晶体管T3流向有机EL元件L1。此时，由于控制信号S2为高电平，因此开关323成为导通状态，在电容器322不蓄积电荷。另外，关于期间P13，设定为使流过数据信号线SL(j)的测量电流稳定的所需的足够的长度。
当成为期间P14时，控制信号S2从高电平变化为低电平。由此，开关323成为截止状态，运算放大器301与电容器322作为积分电路发挥功能。其结果是，运算放大器301的输出电压成为与在数据信号线SL(j)中流动的电流相应的电压。
当成为期间P15时，控制信号S1从高电平变化为低电平，控制信号S0从低电平变化为高电平。由此，开关324成为截止状态，开关325成为导通状态。由于开关324成为截止状态，数据信号线SL(j)和内部数据线Sin(j)成为电分离的状态。在该状态下，运算放大器301的输出电压(电容器322的充电电压)由A/D转换器327转换为数字信号。该数字信号作为监视数据MO发送到显示控制电路10，用于输入图像信号DIN的校正。
当成为期间P16时，控制信号S2、S1从低电平变化为高电平，控制信号S0从高电平变化为低电平。由此，开关323、324成为导通状态，开关325成为截止状态。此外，在期间P16，扫描信号GL(i)从低电平变化为高电平。由此，写入控制晶体管T1成为导通状态。在该状态下，将图像显示用的数据电位Vd(i)被施加到数据信号线SL(j)，在第i行第j列的像素电路410中进行基于该数据电位Vd(i)的写入。
当成为期间P17时，扫描信号GL(i)从高电平变化为低电平。由此，写入控制晶体管T1成为截止状态。另外，在期间P17中，在第(i+1)行进行基于图像显示用的数据电位Vd(i+1)的写入。在期间P17以后的期间，在第i行第j列的像素电路410中，基于期间P16中的写入，有机EL元件L1发光。
另外，期间P11相当于初始化期间，期间P12相当于测量用写入期间，期间P14相当于测量期间，期间P16相当于第二写入期间。
接着，参照图25～图31，对假定第i行为非监视行时的第i级单位电路22(i)的动作进行说明。但是，在此关注的期间中，在监视行中进行监视处理。在期间P10的开始时刻跟前，第一内部节点N1的电位及第二内部节点N2的电位成为低电平，第三内部节点N3的电位及第四内部节点N4的电位成为高电平，稳定化控制信号VRD成为低电平，稳定化控制信号VRDB成为高电平。
图26表示期间P10中的单位电路22(i)的状态。当成为期间P10时，时钟信号CK2从低电平变化为高电平，但时钟信号CK2未输入至单位电路22(i)。因此，单位电路22(i)的状态被维持为期间P10的开始时刻跟前的状态。
图27表示期间P11中的单位电路22(i)的状态。当成为期间P11时，时钟信号CK(时钟信号CK1)和使能信号EN(使能信号EN1)从低电平变化为高电平。但是，第一内部节点N1的电位及第二内部节点N2的电位被维持为低电平，因此，输出端子58的电位(输出信号Q1的电位)及输出端子59的电位(输出信号Q2的电位)被维持为低电平。
图28中表示期间P12中的单位电路22(i)的状态。当成为期间P12时，使能信号EN(使能信号EN1)从高电平变化为低电平，但单位电路22(i)的状态被维持为期间P11的状态。在期间P12的结束时刻，稳定化控制信号VRDB从高电平变化为低电平。由此，第三内部节点N3的电位成为低电平。
图29表示期间P13～P14中的单位电路22(i)的状态。当成为期间P13时，使能信号EN(使能信号EN1)从低电平变化为高电平。但是，第二内部节点N2的电位被维持为低电平，因此，输出端子59的电位(输出信号Q2的电位)被维持为低电平。并且，在期间P13，稳定化控制信号VRD从低电平变化为高电平。但是，第四内部节点N4的电位被维持为高电平。因此，晶体管M9被维持为导通状态。在此，向晶体管M9的第二导通端子提供低电平电位VSS。因此，即使在期间P13～P14中晶体管M12发生截止泄漏，输出端子59的电位(输出信号Q2的电位)也被维持为低电平。此外，在期间P13～P14中，由于第三内部节点N3的电位被维持为低电平，因此，晶体管M3被维持为截止状态。因此，能够防止电流从输出端子55经由晶体管M3向第一内部节点N1流动。
图30表示期间P15中的单位电路22(i)的状态。当成为期间P15时，稳定化控制信号VRDB从低电平变化为高电平。此时，第一内部节点N1的电位被维持为低电平，因此，晶体管M4被维持为截止状态。因此，稳定化控制信号VRDB成为高电平，从而第三内部节点N3的电位成为高电平。
图31表示期间P16中的单位电路22(i)的状态。当成为期间P16时，时钟信号CK(时钟信号CK1)从低电平变化为高电平。但是，第一内部节点N1的电位被维持为低电平，因此，输出端子58的电位(输出信号Q1的电位)被维持为低电平。期间P17与期间P10相同(参照图26)。
然而，在图25中，若着眼于稳定化控制信号VRD、VRDB，则在期间P12的结束时刻，稳定化控制信号VRDB从高电平变化为低电平之后，在期间P13的开始时刻，稳定化控制信号VRD从低电平变化为高电平，在期间P14的结束时刻，稳定化控制信号VRD从高电平变化为低电平之后，在期间P15的开始时刻，稳定化控制信号VRDB从低电平变化为高电平。即，显示控制电路10在监视期间，在使施加给第一控制信号线的电位(稳定化控制信号VRD的电位)从低电平变化为高电平之前，使施加给第二控制信号线的电位(稳定化控制信号VRDB的电位)从高电平变化为低电平，此外，在使施加给第一控制信号线的电位从高电平变化为低电平之后，使施加给第二控制信号线的电位从低电平变化为高电平。进行这样的控制的理由如下。
如果在使稳定化控制信号VRDB从高电平变化为低电平之前使稳定化控制信号VRD从低电平变化为高电平，则在与非监视行对应的单位电路22中，晶体管M3被维持为导通状态时，输出端子55的电位上升。由此，尽管第一内部节点N1的电位要被维持为低电平，但第一内部节点N1的电位也上升。此外，如果在使稳定化控制信号VRD从高电平变化为低电平之前使稳定化控制信号VRDB从低电平变化为高电平，则在输出端子55的电位成为高电平时，由于稳定化控制信号VRDB成为高电平，晶体管M3成为导通状态。由此，尽管第一内部节点N1的电位要被维持为低电平，但第一内部节点N1的电位也上升。因此，关于稳定化控制信号VRD、VRDB，进行上述那样的控制。
<1.5效果>
根据本实施方式，单位电路22中包括：第一导通端子与第一内部节点N1连接、第二导通端子与第一控制信号线连接的晶体管M3；和控制晶体管M3的控制端子的电位的稳定化电路223。此外，在单位电路22中，晶体管M2的第二导通端子与第一控制信号线连接，其中，晶体管M2具有提供用于使第一内部节点N1的电位为低电平的复位信号R的控制端子。在此，第一控制信号线的电位由显示控制电路10控制。由于采用以上那样的构成，因此在监视处理中，如图32所示，在从与监视行对应的单位电路22输出的输出信号Q2要被维持为高电平的期间(用于使测量电流稳定化的期间P13以及在像素电路410外进行电流的测量的期间P14)中，能够向第一控制信号线施加高电平的电位(使稳定化控制信号VRD的电位成为高电平)，从而抑制与监视行对应的单位电路22内的晶体管M2中的截止泄漏的发生。另外，晶体管M1的第一导通端子与第二基准电位线(提供高电平电位VDD的电源线)连接，因此也能够抑制晶体管M1中的截止泄漏的产生。通过以上，可以抑制监视处理时的电流的读出不良的发生。此外，在单位电路22中设置有：晶体管M9，其第一导通端子与输出端子59连接，第二导通端子与第一基准电位线连接；以及复位电路224，其控制晶体管M9的控制端子的电位(第四内部节点N4的电位)。因此，在监视期间中，如图32所示，在与监视行对应的单位电路22中，第四内部节点N4的电位被维持为低电平，使得输出信号Q2可以成为高电平，并且在与非监视行对应的单位电路22中，第四内部节点N4的电位被维持为高电平，且晶体管M9被维持为导通状态，使得输出信号Q2被维持为低电平。因此，在与非监视行对应的单位电路22中，即使晶体管M12发生截止泄漏，输出信号Q2也被维持为低电平。通过以上，能够抑制非监视行中的电流的误读出的发生。如上所述，根据本实施方式，关于具有外部补偿功能的有机EL显示装置，抑制因构成栅极驱动器20的单位电路22内的晶体管的截止泄漏引起的动作不良的发生。
<1.6变形例>
对第一实施方式的变形例进行说明。本变形例的有机EL显示装置是能够间歇地进行向像素电路410写入数据信号的动作的中止驱动(也称为“低频驱动”)的显示装置。另外，关于中止驱动，将对像素电路410写入数据信号的动作被中断的期间称为“中止期间”。以下，对于与第一实施方式同样的点，适当省略说明。
<1.6.1整体构成>
图33是表示本变形例的有机EL显示装置的整体构成的框图。在第一实施方式中，在显示部40配设有扫描信号线GL(1)～GL(n)、数据信号线SL(1)～SL(m)和监视控制线ML(1)～ML(n)。与此相对，在本变形例中，在显示部40中配设有扫描信号线GL(1)～GL(n)、数据信号线SL(1)～SL(m)和电流监视线MCL(1)～MCL(m)。电流监视线MCL(1)～MCL(m)与数据信号线SL(1)～SL(m)一一对应地配设。电流监视线MCL(1)～MCL(m)和数据信号线SL(1)～SL(m)典型地相互平行。
栅极驱动器20与扫描信号线GL(1)～GL(n)连接。与第一实施方式同样，栅极驱动器20通过由多个单位电路构成的移位寄存器构成。栅极驱动器20基于从显示控制电路10输出的栅极控制信号GCTL，对扫描信号线GL(1)～GL(n)施加扫描信号。
源极驱动器30与数据信号线SL(1)～SL(m)和电流监视线MCL(1)～MCL(m)连接。源极驱动器30选择性地进行驱动数据信号线SL(1)～SL(m)的动作和测量流过电流监视线MCL(1)～MCL(m)的电流的动作。即，源极驱动器30在功能上包括：作为驱动数据信号线SL(1)～SL(m)的数据信号线驱动部310而发挥功能的部分；和作为测量从像素电路410输出到电流监视线MCL(1)～MCL(m)的电流的电流监视部320而发挥功能的部分(参照图3)。电流监视部320测量流过电流监视线MCL(1)～MCL(m)的电流，输出基于测量值的监视数据MO。
如上所述，通过对扫描信号线GL(1)～GL(n)施加扫描信号，对数据信号线SL(1)～SL(m)施加作为亮度信号的数据信号，基于输入图像信号DIN的图像显示于显示部40。此外，由于执行监视处理，根据监视数据MO对输入图像信号DIN实施补偿运算处理，因此补偿驱动晶体管、有机EL元件的劣化。
<1.6.2像素电路和源极驱动器>
图34是表示像素电路410和源极驱动器30的一部分的电路图。另外，图34表示第i行第j列的像素电路410、与源极驱动器30中的第j列的数据信号线SL(j)对应的部分。与第一实施方式同样，像素电路410具备：1个有机EL元件L1；3个晶体管T1～T3(写入控制晶体管T1、驱动晶体管T2、以及监视控制晶体管T3)；和1个电容器(电容元件)C。但是，关于监视控制晶体管T3，控制端子与扫描信号线GL(i)连接，第一导通端子与驱动晶体管T2的第二导通端子和有机EL元件L1的阳极端子连接，第二导通端子与电流监视线MCL(j)连接。另外，为了使有机EL元件L1的发光期间的长度在所有的行都相同，也可以如图35所示，在像素电路410内设置发光控制晶体管T4。
关于源极驱动器30，如图34所示，作为数据信号线驱动部310发挥功能的部分与作为电流监视部320发挥功能的部分分离。数据信号线驱动部310包括运算放大器311和D/A转换器316。电流监视部320由D/A转换器326、A/D转换器327、运算放大器321、电容器322以及三个开关(开关323、324以及325)构成。另外，运算放大器321以及D/A转换器326分别相当于第一实施方式(参照图4)中的运算放大器301以及D/A转换器306。电流监视部320的动作与第一实施方式相同，因此省略说明。但是，本变形例中的电流监视部320测量流过电流监视线MCL的电流。
<1.6.3栅极驱动器>
对本变形例中的栅极驱动器20的详细构成进行说明。图36是表示移位寄存器的五级份的构成的框图。来自各级单位电路22的输出信号Q1作为复位信号R提供给前级单位电路22，作为置位信号S提供给下一级单位电路22。来自各级单位电路22的输出信号Q2作为扫描信号被提供给对应的扫描信号线GL。除此之外的方面与第一实施方式相同。单位电路22的构成也与第一实施方式相同(参照图1)。
<1.6.4驱动方法>
<1.6.4.1概要>
在本变形例中，作为与驱动频率相关的动作模式，准备普通模式和中止模式。当动作模式被设定为普通模式时，在有机EL显示装置的动作中，用于写入的动作不会被中断，而是反复进行图像显示。在动作模式被设定为中止模式时，进行间歇性地进行用于写入的动作的中止驱动。此外，作为与监视处理相关的动作模式，准备了监视模式和非监视模式。在本变形例中，在将动作模式设定为监视模式时，在中止期间中进行针对至少1行的监视处理。以下，为方便起见，将普通模式与非监视模式的组合称为“第一模式”，将中止模式与非监视模式的组合称为“第二模式”，将中止模式与监视模式的组合称为“第三模式”。不组合普通模式和监视模式。即，在本变形例中，仅在进行中止驱动时进行监视处理。
下面，参照图37～图39，对各模式的动作进行说明。在动作模式设定为第一模式时，如图37所示，不设置中止期间，进行图像显示的帧期间(仅包含扫描期间的帧期间)连续。这样，在将动作模式设定为第一模式时不进行监视处理。
在动作模式被设定为第二模式时，如图38所示，在两个帧期间之间出现中止期间。在各帧期间中仅包含扫描期间。即，在各帧期间不进行监视处理而仅进行用于写入的动作。在中止期间中，不进行扫描信号线GL的扫描而仅进行移位寄存器内的移位动作。通过以上，在将动作模式设定为第二模式时，不进行监视处理。另外，在图38中，用倾斜的粗虚线示意地表示不对扫描信号线GL进行扫描而在移位寄存器中进行从第一级单位电路22(1)向第n级单位电路22(n)的移位动作的情况(图39也同样)。
在动作模式设定为第三模式时，与动作模式设定为第二模式时同样，在两个帧期间之间出现中止期间。但是，如图39所示，进行监视处理的监视期间包含在中止期间中。在中止期间中的监视期间以外的期间，不进行扫描信号线GL的扫描而仅进行移位寄存器内的移位动作。
在动作模式设定为第三模式时，与动作模式设定为第二模式时相比，中止期间变长。换言之，包含监视处理的中止期间长于不包含监视处理的中止期间。
<1.6.4.2动作模式设定为第一模式时的动作>
参照图40，对动作模式被设定为第一模式时的第i级单位电路22(i)的动作进行说明。在图40中对标注附图标记61的箭头的部分表示进行第i行的写入(选择对象的行为第i行)时的各信号的波形。在图40中对标注附图标记62的箭头的部分表示进行第i行以外的行的写入(选择对象的行是第i行以外的行)时的各信号的波形。如图40所示，稳定化控制信号VRD被维持为低电平，稳定化控制信号VRDB被维持为高电平。另外，与第一实施方式同样，向第i级的单位电路22(i)提供时钟信号CK1作为时钟信号CK，提供使能信号EN1作为使能信号EN。
在期间P20的开始时刻跟前，第一内部节点N1的电位及第二内部节点N2的电位成为低电平，第三内部节点N3的电位及第四内部节点N4的电位成为高电平。当成为期间P20时，置位信号S从低电平变化为高电平。通过该置位信号S的脉冲，晶体管M1成为导通状态，电容器C1被充电。此时，由于晶体管M11为导通状态，因此电容器C2也被充电。通过以上，第一内部节点N1的电位上升而晶体管M10成为导通状态，并且第二内部节点N2的电位上升而晶体管M12成为导通状态。但是，在期间P20中，时钟信号CK(时钟信号CK1)和使能信号EN(使能信号EN1)被维持为低电平，因此，输出信号Q1、Q2被维持为低电平。并且，由于第一内部节点N1的电位上升，与第一实施方式中的图9的期间P01同样，第三内部节点N3的电位和第四内部节点N4的电位成为低电平。
当成为期间P21时，时钟信号CK(时钟信号CK1)从低电平变化为高电平。此时，晶体管M10成为导通状态，因此，随着输入端子53的电位的上升，输出端子58的电位(输出信号Q1的电位)上升。伴随于此，第一内部节点N1的电位也经由电容器C1上升。其结果是，向晶体管M10的控制端子施加大的电压，输出信号Q1的电位充分上升。此外，当成为期间P21时，使能信号EN(使能信号EN1)从低电平变化为高电平。此时，由于晶体管M12成为导通状态，因此，输出端子59的电位(输出信号Q2的电位)随着输入端子54的电位的上升而上升。伴随于此，第二内部节点N2的电位也经由电容器C2上升。其结果是，向晶体管M12的控制端子施加大的电压，输出信号Q2的电位上升至输出端子59的连接目的地的写入控制晶体管T1以及监视控制晶体管T3成为导通状态所需的足够的电平。由此，用第i行的像素电路410进行写入。
在期间P21的结束时刻，时钟信号CK(时钟信号CK1)从高电平变化为低电平。由此，随着输入端子53的电位的降低，输出端子58的电位(输出信号Q1的电位)降低。若输出端子58的电位降低，则第一内部节点N1的电位也经由电容器C1降低。此外，在期间P21的结束时刻，使能信号EN(使能信号EN1)从高电平变化为低电平。由此，随着输入端子54的电位的降低，输出端子59的电位(输出信号Q2的电位)降低。若输出端子59的电位降低，则第二内部节点N2的电位也经由电容器C2降低。
当成为期间P22时，复位信号R从低电平变化为高电平。由此，与第一实施方式中的图9的期间P03同样，第一内部节点N1的电位及第二内部节点N2的电位成为低电平。此外，通过第一内部节点N1的电位成为低电平，与第一实施方式中的图9的期间P03同样，第三内部节点N3的电位和第四内部节点N4的电位成为高电平。
在进行第i行以外的行的写入时，由于在第i级的单位电路22(i)中不输入置位信号S的脉冲，因此第一内部节点N1的电位、第二内部节点N2的电位、输出信号Q1的电位以及输出信号Q2的电位被维持为低电平，第三内部节点N3的电位以及第四内部节点N4的电位被维持为高电平(参照图40中附加了附图标记62的箭头的部分)。
<1.6.4.3动作模式设定为第二模式时的动作>
在这种情况下，在进行图像显示的帧期间(扫描期间)(参照图38)，单位电路22与动作模式被设定为第一模式时同样地进行动作(参照图40)。
参照图41，对该情况下的中止期间中的第i级单位电路22(i)的动作进行说明。图41中标注附图标记63的箭头的部分表示向第i级单位电路22(i)施加移位脉冲(置位信号S的脉冲)时的各信号的波形。图41中标注附图标记64的箭头部分表示未向第i级单位电路22(i)施加移位脉冲的期间的各信号的波形。在期间P30的开始时刻跟前，第一内部节点N1的电位及第二内部节点N2的电位成为低电平，第三内部节点N3的电位及第四内部节点N4的电位成为高电平，稳定化控制信号VRD成为低电平，稳定化控制信号VRDB成为高电平。
当成为期间P30时，置位信号S从低电平变化为高电平。由此，与图40的期间P20同样，第一内部节点N1的电位及第二内部节点N2的电位上升，第三内部节点N3的电位及第四内部节点N4的电位成为低电平。
当成为期间P31时，时钟信号CK(时钟信号CK1)从低电平变化为高电平。由此，与图40的期间P21同样，输出信号Q1的电位充分地上升。在期间P31中，使能信号EN(使能信号EN1)被维持为低电平。因此，输出信号Q2的电位被维持为低电平。在期间P31的结束时刻，时钟信号CK(时钟信号CK1)从高电平变化为低电平。由此，与图40的期间P21的结束时刻同样，输出端子58的电位(输出信号Q1的电位)以及第一内部节点N1的电位降低。
当成为期间P32时，复位信号R从低电平变化为高电平。由此，与图40的期间P22同样，第一内部节点N1的电位以及第二内部节点N2的电位成为低电平，第三内部节点N3的电位以及第四内部节点N4的电位成为高电平。
另外，在不向第i级单位电路22(i)提供移位脉冲的期间，在第一级单位电路22(i)中，第一内部节点N1的电位、第二内部节点N2的电位、输出信号Q1的电位以及输出信号Q2的电位被维持为低电平，第三内部节点N3的电位和第四内部节点N4的电位被维持为高电平(参照图41中标注附图标记64的箭头部分)。
<1.6.4.4动作模式设定为第三模式时的动作>
在这种情况下，在进行图像显示的帧期间(扫描期间)(参照图39)，单位电路22与动作模式被设定为第一模式时同样地进行动作(参照图40)。在这种情况下，在中止期间中的监视期间以外的期间，单位电路22与动作模式被设定为第二模式时的中止期间同样地动作(参照图41)。
参照图42～图46，对该情况下的中止期间中的监视期间的第i级单位电路22(i)的动作进行说明。但是，假设第i行为监视行，着眼于进行针对第i行的监视处理时的动作。在期间P40的开始时刻跟前，第一内部节点N1的电位及第二内部节点N2的电位成为低电平，第三内部节点N3的电位及第四内部节点N4的电位成为高电平，稳定化控制信号VRD成为低电平，稳定化控制信号VRDB成为高电平。
图43表示期间P40中的单位电路22(i)的状态。当成为期间P40时，置位信号S从低电平变化为高电平。由此，与图40的期间P20同样，第一内部节点N1的电位及第二内部节点N2的电位上升，第三内部节点N3的电位及第四内部节点N4的电位成为低电平。在期间P40的结束时刻，稳定化控制信号VRDB从高电平变化为低电平。
图44表示期间P41～P45中的单位电路22(i)的状态。当成为期间P41时，使能信号EN(使能信号EN1)从低电平变化为高电平。由此，与图40的期间P21同样，输出信号Q2的电位上升至输出端子59的连接目的地的写入控制晶体管T1以及监视控制晶体管T3成为导通状态所需的足够的电平。并且，当成为期间P41时，稳定化控制信号VRD从低电平变化为高电平。之后，在期间P45的结束时刻，稳定化控制信号VRD从高电平变化为低电平。如上所述，通过期间P41～P45，稳定化控制信号VRD被维持为高电平。因此，关于晶体管M2、M3，第一导通端子-第二导通端子间的电压(漏极-源极间电压)变小。因此，通过期间P41～P45，抑制因晶体管M2、M3中的截止泄漏引起的第一内部节点N1及第二内部节点N2的电位的降低。
图45表示期间P46中的单位电路22(i)的状态。当成为期间P46时，稳定化控制信号VRDB从低电平变化为高电平。此时，第一内部节点N1的电位被维持为高电平，因此，晶体管M4被维持为导通状态。因此，第三内部节点N3的电位被维持为低电平。并且，当成为期间P46时，时钟信号CK(时钟信号CK1)从低电平变化为高电平。由此，与图40的期间P21同样，第一内部节点N1的电位上升，输出信号Q1的电位充分地上升。在期间P46的结束时刻，时钟信号CK(时钟信号CK1)和使能信号EN(使能信号EN1)从高电平变化为低电平。由此，与图40中的期间P21的结束时刻同样，输出信号Q1的电位以及输出信号Q2的电位降低。伴随于此，第一内部节点N1的电位及第二内部节点N2的电位降低。
图46表示期间P47中的单位电路22(i)的状态。当成为期间P47时，复位信号R从低电平变化为高电平。由此，与图40的期间P22同样，第一内部节点N1以及第二内部节点N2的电位成为低电平，第三内部节点N3的电位以及第四内部节点N4的电位成为高电平。
如上所述，在第i行的像素电路410中，在期间P41～P46使写入控制晶体管T1和监视控制晶体管T3被维持为导通状态。由此，在期间P41～P46进行针对第i行的像素电路410的监视处理。
接着，参照图47，对进行监视处理时的像素电路410及电流监视部320的动作进行说明。在此，着眼于与第i行第j列的像素电路410和第j列对应的电流监视部320。
在期间P40中，在第(i-1)行进行基于图像显示用的数据电位Vd(i-1)的写入。在期间P40的结束时刻跟前，扫描信号GL(i)为低电平。因此，写入控制晶体管T1以及监视控制晶体管T3为截止状态。此外，在期间P40的结束时刻跟前，控制信号S2、S1为低电平，控制信号S0为高电平。因此，开关323、324为截止状态，开关325为导通状态。此时，电流监视线MCL(j)与内部数据线Sin(j)电分离。
当成为期间P41时，扫描信号GL(i)从低电平变化为高电平。由此，写入控制晶体管T1以及监视控制晶体管T3成为导通状态。此外，在期间P41，控制信号S2、S1从低电平变化为高电平，控制信号S0从高电平变化为低电平。由此，开关323、324成为导通状态，开关325成为截止状态。其结果是，电流监视线MCL(j)与内部数据线Sin(j)电连接。在期间P41～P43中，在以上那样的状态，特性检测用电位Vr_TFT或特性检测用电位Vr_OLED被施加到数据信号线SL(j)，电流测量用电位Vm_TFT或电流测量用电位Vm_OLED被施加到电流监视线MCL(j)。特性检测用电位Vr_TFT和电流测量用电位Vm_TFT是被设定为使得电流在驱动晶体管T2流动，但没有电流在有机EL元件L1流动的电位。特性检测用电位Vr_OLED以及电流测量用电位Vm_OLED是被设定为使得电流在有机EL元件L1中流动，但没有电流在驱动晶体管T2流动的电位。另外，关于期间P41～P43，设定为使流过电流监视线MCL(j)的测量电流稳定所需的足够的长度。
当成为期间P44时，控制信号S2从高电平变化为低电平。由此，开关323成为截止状态，运算放大器321与电容器322作为积分电路发挥功能。其结果，运算放大器321的输出电压成为与流过电流监视线MCL(j)的电流相应的电压。
当成为期间P45时，控制信号S1从高电平变化为低电平，控制信号S0从低电平变化为高电平。由此，开关324成为截止状态，开关325成为导通状态。由于开关324成为截止状态，电流监视线MCL(j)和内部数据线Sin(j)成为电分离的状态。在该状态下，运算放大器321的输出电压(电容器322的充电电压)由A/D转换器327转换为数字信号。该数字信号作为监视数据MO发送到显示控制电路10，用于输入图像信号DIN的校正。
当成为期间P46时，图像显示用的数据电位Vd(i)被施加到数据信号线SL(j)。此时，写入控制晶体管T1为导通状态。因此，在第i行第j列的像素电路410中进行基于该数据电位Vd(i)的写入。
当成为期间P47时，扫描信号GL(i)从高电平变化为低电平。由此，写入控制晶体管T1以及监视控制晶体管T3成为截止状态。另外，在期间P47中，在第(i+1)行进行基于图像显示用的数据电位Vd(i+1)的写入。在期间P47以后的期间，在第i行第j列的像素电路410，基于期间P46的写入，有机EL元件L1发光。
接着，参照图48，对假定第i行为非监视行时的第i级单位电路22(i)的动作进行说明。但是，在此关注的期间中，在监视行中进行监视处理。在期间P40的开始时刻跟前，第一内部节点N1的电位及第二内部节点N2的电位成为低电平，第三内部节点N3的电位及第四内部节点N4的电位成为高电平，稳定化控制信号VRD成为低电平，稳定化控制信号VRDB成为高电平。
当成为期间P40时，时钟信号CK2从低电平变化为高电平，但时钟信号CK2未输入至单位电路22(i)。因此，单位电路22(i)的状态被维持为期间P40的开始时刻跟前的状态。在期间P40的结束时刻，稳定化控制信号VRDB从高电平变化为低电平。
当成为期间P41时，使能信号EN(使能信号EN1)从低电平变化为高电平。但是，第二内部节点N2的电位被维持为低电平，因此，输出端子59的电位(输出信号Q2的电位)被维持为低电平。并且，当成为期间P41时，稳定化控制信号VRD从低电平变化为高电平。
在期间P42～P45中，单位电路22(i)的状态被维持为与期间P41相同的状态。因此，第四内部节点N4的电位被维持为高电平。因此，晶体管M9被维持为导通状态，因此即使在晶体管M12产生截止泄漏，输出端子59的电位(输出信号Q2的电位)也被维持为低电平。在期间P45的结束时刻，稳定化控制信号VRD从高电平变化为低电平。
当成为期间P46时，时钟信号CK(时钟信号CK1)从低电平变化为高电平。但是，第一内部节点N1的电位被维持为低电平，因此，输出端子58的电位(输出信号Q1的电位)被维持为低电平。此外，当成为期间P46时，稳定化控制信号VRDB从低电平变化为高电平。由此，第三内部节点N3的电位成为高电平。期间P47与期间P40相同。
<1.6.5效果>
根据本变形例，与第一实施方式同样，在与监视行对应的单位电路22中晶体管M2中的截止泄漏的发生被抑制，在与非监视行对应的单位电路22中，即使晶体管M12中发生截止泄漏，输出信号Q2也被维持为低电平。即，在本变形例中，关于具有外部补偿功能的有机EL显示装置，也抑制因构成栅极驱动器20的单位电路22内的晶体管的截止泄漏引起的动作不良的产生。
<2.第二实施方式>
<2.1概略构成>
在第一实施方式中，在构成栅极驱动器20的单位电路22中，作为用于抑制因晶体管的截止泄漏引起的动作不良的发生的构成要素，设置有稳定化电路223和复位电路224(图1)。与此相对，在本实施方式中，稳定化电路223和复位电路224中仅稳定化电路223设置在单位电路22上。整体构成与第一实施方式相同(参照图2)。像素电路410及源极驱动器30的构成与第一实施方式相同(参照图4)。像素电路410也可以采用图5所示的构成。
<2.2栅极驱动器>
图49是表示本实施方式的构成栅极驱动器20的移位寄存器的五级份的构成的框图。在各单位电路22中，除了在第一实施方式(参照图6)中设置的输入端子以外，还包括用于接收时钟信号CKB的输入端子。对于第奇数级的单位电路22，时钟信号CK1作为时钟信号CK被提供，时钟信号CK2作为时钟信号CKB被提供。对于第偶数级的单位电路22，时钟信号CK2作为时钟信号CK被提供，时钟信号CK1作为时钟信号CKB被提供。
图50是表示本实施方式中的单位电路22的构成的电路图。图50中，对用于接收时钟信号CKB的输入端子标注附图标记57。本实施方式中的单位电路22的构成是从第一实施方式中的单位电路22(参照图1)的构成中除去了复位电路224后的构成。另外，在本实施方式中，将输入端子57、晶体管M8的控制端子和晶体管M9的控制端子相互连接的区域(布线)称为“第四内部节点”。
<2.3驱动方法>
对本实施方式中的驱动方法进行说明。另外，从抑制由监视处理时晶体管中的截止泄漏引起的动作不良的发生的观点出发，复位电路224的有无不会给动作模式被设定为非监视模式时的单位电路22的动作带来影响。因此，在此，仅对动作模式被设定为监视模式时的动作进行说明。
参照图51，对动作模式被设定为监视模式时的第i级单位电路22(i)的动作进行说明。但是，假设第i行为监视行，着眼于进行针对第i行的监视处理时的动作。本实施方式中的期间P50～P57相当于第一实施方式中的期间P10～P17。在期间P50的开始时刻跟前，第一内部节点N1的电位、第二内部节点N2的电位、以及第四内部节点N4的电位成为低电平，第三内部节点N3的电位成为高电平，稳定化控制信号VRD成为低电平，稳定化控制信号VRDB成为高电平。即，第四内部节点N4的电位与第一实施方式不同。
当成为期间P50时，时钟信号CK2从低电平变化为高电平。时钟信号CK2作为时钟信号CKB被提供给第i级单位电路22(i)。因此，在第i级单位电路22(i)中，当成为期间P50时，第四内部节点N4的电位成为高电平。由此，晶体管M8、M9成为导通状态。并且，当成为期间P50时，置位信号S从低电平变化为高电平。由此，第一内部节点N1的电位及第二内部节点N2的电位上升。此外，随着第一内部节点N1的电位的上升，晶体管M4成为导通状态，第三内部节点N3的电位成为低电平。在期间P50的结束时刻，时钟信号CKB(时钟信号CK2)从高电平变化为低电平。由此，第四内部节点N4的电位成为低电平，晶体管M8、M9成为截止状态。如上所述，在本实施方式中，在期间P50，晶体管M8、M9成为导通状态，但由于在该期间P50是输出信号Q1、Q2要被维持为低电平的期间，因此，晶体管M8、M9成为导通状态不会对监视处理造成影响。
在期间P51～P57中，在第i级单位电路22(i)中，进行与第一实施方式同样的动作(参照图16)。因此，通过期间P53～P54，抑制因晶体管M2、M3的截止泄漏引起的第一内部节点N1以及第二内部节点N2的电位的降低。
接着，参照图52，对假定第i行为非监视行时的第i级单位电路22(i)的动作进行说明。但是，在此关注的期间中，在监视行中进行监视处理。在期间P50的开始时刻跟前，第一内部节点N1的电位、第二内部节点N2的电位、以及第四内部节点N4的电位成为低电平，第三内部节点N3的电位成为高电平，稳定化控制信号VRD成为低电平，稳定化控制信号VRDB成为高电平。
当成为期间P50时，时钟信号CKB(时钟信号CK2)从低电平变化为高电平。由此，第四内部节点N4的电位成为高电平，晶体管M8、M9成为导通状态。在期间P50的结束时刻，时钟信号CKB(时钟信号CK2)从高电平变化为低电平。由此，第四内部节点N4的电位成为低电平，晶体管M8、M9成为截止状态。
关于期间P51～P56，除了第四内部节点N4的电位被维持为低电平这一点之外，其余与第一实施方式(参照图25)相同。在本实施方式中，通过期间P51～P56，第四内部节点N4的电位被维持为低电平，因此，晶体管M8、M9被维持为截止状态。因此，与第一实施方式不同，无法获得以下效果，抑制在期间P53～P54中与非监视行对应的单位电路22内的晶体管M12中发生了截止泄漏的情况下的动作不良的发生。期间P57与期间P50相同。
<2.4效果>
根据本实施方式，在与监视行对应的单位电路22中，晶体管M2中的截止泄漏的发生被抑制。即，关于具有外部补偿功能的有机EL显示装置，与以往相比，能够抑制因构成栅极驱动器20的单位电路22内的晶体管的截止泄漏引起的动作不良的产生。
<2.5变形例>
<2.5.1概略构成>
对第二实施方式的变形例进行说明。本变形例的有机EL显示装置与第一实施方式的变形例同样，是能够进行中止驱动的显示装置。整体构成与第一实施方式的变形例相同(参照图33)。像素电路410及源极驱动器30的构成也与第一实施方式的变形例相同(参照图34)。像素电路410也可以采用图35所示的构成。
<2.5.2栅极驱动器>
图53是表示本变形例中的构成栅极驱动器20的移位寄存器的五级份的构成的框图。在各单位电路22中，除了第一实施方式的变形例(参照图36)中设置的输入端子以外，还包括用于接收时钟信号CKB的输入端子。对于第奇数级的单位电路22，时钟信号CK1作为时钟信号CK被提供，时钟信号CK2作为时钟信号CKB被提供。对于第偶数级的单位电路22，时钟信号CK2作为时钟信号CK被提供，时钟信号CK1作为时钟信号CKB被提供。与第一实施方式的变形例相同，将来自各级的单位电路22的输出信号Q1作为复位信号R提供给前级的单位电路22，同时作为置位信号S提供给下一级的单位电路22，将来自各级的单位电路22的输出信号Q2作为扫描信号提供给对应的扫描信号线GL。
单位电路22的构成与第二实施方式相同(参照图50)。即，在稳定化电路223和复位电路224中，只有稳定化电路223设置在单位电路22上。
<2.5.3驱动方法>
对本变形例中的驱动方法进行说明。在本变形例中准备的动作模式与第一实施方式的变形例相同。在此，对中止期间中的监视期间的第i级单位电路22(i)的动作进行说明。另外，本变形例中的期间P60～P67相当于第一实施方式的变形例中的期间P40～P47。
参照图54，对假定第i行是监视行时的第i级单位电路22(i)的动作进行说明。在期间P60的开始时刻跟前，第一内部节点N1的电位、第二内部节点N2的电位、以及第四内部节点N4的电位成为低电平，第三内部节点N3的电位成为高电平，稳定化控制信号VRD成为低电平，稳定化控制信号VRDB成为高电平。即，第四内部节点N4的电位与第一实施方式的变形例不同。
当成为期间P60时，时钟信号CKB(时钟信号CK2)从低电平变化为高电平。在期间P60的结束时刻，时钟信号CKB(时钟信号CK2)从高电平变化为低电平。由此，在期间P60，与第二实施方式中的图51的期间P50同样，第四内部节点N4的电位成为高电平，晶体管M8、M9成为导通状态。但是，由于在该期间P60是输出信号Q1、Q2要被维持为低电平的期间，所以晶体管M8、M9成为导通状态不会对监视处理造成影响。并且，当成为期间P60时，置位信号S从低电平变化为高电平。由此，第一内部节点N1的电位及第二内部节点N2的电位上升。此外，随着第一内部节点N1的电位的上升，晶体管M4成为导通状态，第三内部节点N3的电位成为低电平。
期间P61～P67中，在第i级单位电路22(i)中进行与第一实施方式的变形例相同的动作(参照图42)。因此，通过期间P61～P65，抑制晶体管M2、M3中的截止泄漏引起的第一内部节点N1和第二内部节点N2的电位的降低。
接着，参照图55，对假定第i行为非监视行时的第i级单位电路22(i)的动作进行说明。在期间P60的开始时刻跟前时，第一内部节点N1的电位、第二内部节点N2的电位、以及第四内部节点N4的电位成为低电平，第三内部节点N3的电位成为高电平，稳定化控制信号VRD成为低电平，稳定化控制信号VRDB成为高电平。
当成为期间P60时，时钟信号CKB(时钟信号CK2)从低电平变化为高电平。由此，第四内部节点N4的电位成为高电平，晶体管M8、M9成为导通状态。在期间P60的结束时刻，时钟信号CKB(时钟信号CK2)从高电平变化为低电平。由此，第四内部节点N4的电位成为低电平，晶体管M8、M9成为截止状态。
对于期间P61～P66，除了第四内部节点N4的电位被维持为低电平这一点以外，与第一实施方式的变形例(参照图48)相同。在本变形例中，通过期间P61～P66，第四内部节点N4的电位被维持为低电平，因此，晶体管M8、M9被维持为截止状态。因此，与第一实施方式的变形例不同，无法获得以下效果，抑制在期间P63～P64中与非监视行对应的单位电路22内的晶体管M12发生截止泄漏的情况下的动作不良的发生。期间P67与期间P60相同。
<2.5.4效果>
根据本变形例，与第二实施方式同样地，在与监视行对应的单位电路22中，晶体管M2中的截止泄漏的发生被抑制。即，关于具有外部补偿功能的有机EL显示装置，与以往相比，能够抑制因构成栅极驱动器20的单位电路22内的晶体管的截止泄漏引起的动作不良的产生。
<第三实施方式>
<3.1概略构成>
在第一实施方式中，在构成栅极驱动器20的单位电路22中，作为用于抑制晶体管中的截止泄漏所引起的动作不良的发生的构成要素，设置有稳定化电路223和复位电路224(图1)。与此相对，在本实施方式中，稳定化电路223和复位电路224中仅复位电路224设置在单位电路22上。整体构成与第一实施方式相同(参照图2)。像素电路410及源极驱动器30的构成与第一实施方式相同(参照图4)。像素电路410也可以采用图5所示的构成。
<3.2栅极驱动器>
图56是表示本实施方式中的构成栅极驱动器20的移位寄存器的五级份的构成的框图。如根据图56掌握的那样，在本实施方式中，不使用稳定化控制信号VRD、VRDB。因此，在各单位电路22中没有设置用于接受在第一实施方式(参照图6)中设置的输入端子中的稳定化控制信号VRD的输入端子和用于接受稳定化控制信号VRDB的输入端子。除此之外的方面与第一实施方式相同。
图57是表示本实施方式中的单位电路22的构成的电路图。本实施方式中的单位电路22的构成是从第一实施方式中的单位电路22(参照图1)的构成中除去了稳定化电路223的构成。但是，晶体管M2的第二导通端子与第一基准电位线(被供给低电平电位VSS的电源线)连接。
<3.3驱动方法>
对本实施方式中的驱动方法进行说明。另外，在抑制由监视处理时晶体管中的截止泄漏引起的动作不良的发生的观点出发，稳定化电路223的有无不会给动作模式被设定为非监视模式时的单位电路22的动作带来影响。因此，在此，仅对动作模式被设定为监视模式时的动作进行说明。
参照图58，说明动作模式被设定为监视模式时的第i级单位电路22(i)的动作。但是，假设第i行为监视行，着眼于进行针对第i行的监视处理时的动作。本实施方式中的期间P70～P77相当于第一实施方式中的期间P10～P17。
根据图16以及图58掌握的那样，通过期间P70～P77，在第i个单位电路22(i)中，进行与第一实施方式同样的动作。但是，由于在单位电路22(i)没有设置稳定化电路223，因此无法获得抑制晶体管M2中的截止泄漏引起的第一内部节点N1的电位降低这样的效果。即，无法获得在期间P73～P74中在晶体管M2发生截止泄漏的情况下抑制动作不良的发生这样的效果。
接着，参照图59，对假定第i行为非监视行时的第i级单位电路22(i)的动作进行说明。但是，在此关注的期间中，在监视行中进行监视处理。
根据图25及图59掌握的那样，通过期间P70～P77，在第i个单位电路22(i)中，进行与第一实施方式同样的动作。即，通过期间P70～P77，第四内部节点N4的电位被维持为高电平。因此，晶体管M9被维持为导通状态，所以与第一实施方式同样，即使在期间P73～P74中晶体管M12发生截止泄漏，输出端子59的电位(输出信号Q2的电位)也被维持为低电平。
<3.4效果>
根据本实施方式，在与非监视行对应的单位电路22中，即使晶体管M12发生截止泄漏，输出信号Q2也被维持为低电平。即，关于具有外部补偿功能的有机EL显示装置，与以往相比，能够抑制因构成栅极驱动器20的单位电路22内的晶体管的截止泄漏引起的动作不良的产生。
<3.5变形例>
<3.5.1概略构成>
对第三实施方式的变形例进行说明。本变形例的有机EL显示装置与第一实施方式的变形例同样，是能够进行中止驱动的显示装置。整体构成与第一实施方式的变形例相同(参照图33)。像素电路410及源极驱动器30的构成也与第一实施方式的变形例相同(参照图34)。像素电路410也可以采用图35所示的构成。
<3.5.2栅极驱动器>
图60是表示本变形例中的构成栅极驱动器20的移位寄存器的五级份的构成的框图。在各单位电路22中，未设置在第一实施方式的变形例(参照图36)中设置的输入端子中用于接收稳定化控制信号VRD的输入端子和用于接收稳定化控制信号VRDB的输入端子。除此之外，与第一实施方式的变形例相同。
单位电路22的构成与第三实施方式相同(参照图57)。即，在稳定化电路223和复位电路224中，只有复位电路224设置在单位电路22上。
<3.5.3驱动方法>
对本变形例中的驱动方法进行说明。在本变形例中准备的动作模式与第一实施方式的变形例相同。在此，对中止期间中的监视期间的第i级单位电路22(i)的动作进行说明。另外，本变形例中的期间P80～P87相当于第一实施方式的变形例中的期间P40～P47。
参照图61，说明假设第i行是监视行时的第i级单位电路22(i)的动作。如根据图42及图61掌握的那样，通过期间P80～P87，在第i个单位电路22(i)中进行与第一实施方式的变形例相同的动作。但是，由于在单位电路22(i)没有设置稳定化电路223，因此无法获得抑制因晶体管M2的截止泄漏引起的第一内部节点N1的电位降低这样的效果。即，无法获得抑制在监视期间中晶体管M2发生截止泄漏的情况下的动作不良的发生这样的效果。
接着，参照图62，对假定第i行为非监视行时的第i级单位电路22(i)的动作进行说明。如根据图48以及图62掌握的那样，通过期间P80～P87，在第i个单位电路22(i)中进行与第一实施方式的变形例相同的动作。即，通过期间P80～P87，第四内部节点N4的电位被维持为高电平。因此，晶体管M9被维持为导通状态，因此与第一实施方式的变形例同样，即使在晶体管M12发生截止泄漏，输出端子59的电位(输出信号Q2的电位)也被维持为低电平。
<3.5.4效果>
根据本变形例，与第三实施方式同样地，在与非监视行对应的单位电路22中，即使晶体管M12发生截止泄漏，输出信号Q2也被维持为低电平。即，关于具有外部补偿功能的有机EL显示装置，与以往相比，能够抑制因构成栅极驱动器20的单位电路22内的晶体管的截止泄漏引起的动作不良的产生。
<4.其他>
上述中，以监视行从第一行向第n行依次逐行转变为前提进行了说明，但并不限于此。也可以使监视行随机转变。
在上述各实施方式中(包括变形例)列举有机EL显示装置为例进行了说明，但并不限于此。如果是具备以电流驱动的显示元件(根据电流来控制亮度或透射率的显示元件)的显示装置，则能够应用本发明。例如，本发明还能够应用于具备无机发光二极管的无机EL显示装置、具备量子点发光二极管(Quantum dot Light Emitting Diode(QLED))的QLED显示装置等。
附图标记说明
10…显示控制电路
20…栅极驱动器
22…单位电路
30…源极驱动器
40…显示部
221…第一输出控制电路
222…第二输出控制电路
223…稳定化电路
224…复位电路
320…电流监视部
410…像素电路
GL、GL(1)～GL(n)…扫描信号线
ML、ML(1)～ML(n)…监视控制线
SL、SL(1)～SL(m)…数据信号线
MCL、MCL(1)～MCL(m)…电流监视线
L1…有机EL元件
T1…写入控制晶体管
T2…驱动晶体管
T3…监视控制晶体管
M1～M12…单位电路内的晶体管
N1～N4…第一～第四内部节点
VRD、VRDB…稳定化控制信号

Claims (29)

1.一种显示装置，其具有包括显示元件和驱动晶体管的像素电路，且具有执行监视处理的功能，所述显示元件由电流驱动，所述驱动晶体管控制所述显示元件的驱动电流，所述监视处理是为了补偿所述驱动晶体管或所述显示元件的劣化将在所述像素电路内流动的电流在所述像素电路外测量的一连串处理，所述显示装置的特征在于，所述显示装置具备：
显示部，所述显示部具有：n行×m列的像素矩阵，其由n×m个的所述像素电路构成，其中n和m为2以上的整数；扫描信号线，其以与所述像素矩阵的各行对应的方式设置；以及数据信号线，其以与所述像素矩阵的各列对应的方式设置；
数据信号线驱动电路，其向所述数据信号线施加数据信号；
扫描信号线驱动电路，其向所述扫描信号线施加扫描信号；
第一控制信号线；
控制电路，其控制所述第一控制信号线的电位；以及
第一基准电位线，其供给第一基准电位，
所述扫描信号线驱动电路由移位寄存器构成，所述移位寄存器由分别与对应的扫描信号线连接的多个单位电路构成，
各单位电路具备：
第一输出控制电路，其包括：第一内部节点；第一输出端子，其与其它单位电路连接；以及第一输出控制晶体管，其具有与所述第一内部节点连接的控制端子、第一导通端子和与所述第一输出端子连接的第二导通端子；
第二输出控制电路，其包括：第二内部节点，其提供与所述第一内部节点相同的逻辑电平的电位；第二输出端子，其在进行所述监视处理的监视期间中的至少一部分期间输出导通电平的信号；以及第二输出控制晶体管，其具有与所述第一内部节点连接的控制端子、第一导通端子和与所述第二输出端子连接的第二导通端子；
第一内部节点控制晶体管，其具有：控制端子，其提供用于使所述第一内部节点的电位成为截止电平的信号；第一导通端子，其与所述第一内部节点连接；以及第二导通端子，其与所述第一控制信号线连接；
稳定化晶体管，其具有：控制端子；第一导通端子，其与所述第一内部节点连接；以及第二导通端子，其与所述第一控制信号线连接；
稳定化电路，其基于所述第一内部节点的电位控制所述稳定化晶体管的控制端子的电位；
第一复位晶体管，其具有：控制端子；第一导通端子，其与所述第二输出端子连接；以及第二导通端子，其与所述第一基准电位线连接；以及
复位电路，其与所述第一基准电位线连接，且基于所述第一内部节点或所述第二内部节点的电位来控制所述第一复位晶体管的控制端子的电位。
2.一种显示装置，其具有包括显示元件和驱动晶体管的像素电路，且具有执行监视处理的功能，所述显示元件由电流驱动，所述驱动晶体管控制所述显示元件的驱动电流，所述监视处理是为了补偿所述驱动晶体管或所述显示元件的劣化将在所述像素电路内流动的电流在所述像素电路外测量的一连串处理，所述显示装置的特征在于，所述显示装置具备：
显示部，所述显示部具有：n行×m列的像素矩阵，其由n×m个的所述像素电路构成，其中n和m为2以上的整数；扫描信号线，其以与所述像素矩阵的各行对应的方式设置；以及数据信号线，其以与所述像素矩阵的各列对应的方式设置；
数据信号线驱动电路，其向所述数据信号线施加数据信号；
扫描信号线驱动电路，其向所述扫描信号线施加扫描信号；
第一控制信号线；
控制电路，其控制所述第一控制信号线的电位；以及
第一基准电位线，其供给第一基准电位，
所述扫描信号线驱动电路由移位寄存器构成，所述移位寄存器由分别与对应的扫描信号线连接的多个单位电路构成，
各单位电路具备：
第一输出控制电路，其包括：第一内部节点；第一输出端子，其与其它单位电路连接；以及第一输出控制晶体管，其具有与所述第一内部节点连接的控制端子、第一导通端子和与所述第一输出端子连接的第二导通端子；
第二输出控制电路，其包括：第二内部节点，其提供与所述第一内部节点相同的逻辑电平的电位；第二输出端子，其在进行所述监视处理的监视期间中的至少一部分期间输出导通电平的信号；以及第二输出控制晶体管，其具有与所述第一内部节点连接的控制端子、第一导通端子和与所述第二输出端子连接的第二导通端子；
第一内部节点控制晶体管，其具有：控制端子，其提供用于使所述第一内部节点的电位成为截止电平的信号；第一导通端子，其与所述第一内部节点连接；以及第二导通端子，其与所述第一控制信号线连接；
稳定化晶体管，其具有：控制端子；第一导通端子，其与所述第一内部节点连接；以及第二导通端子，其与所述第一控制信号线连接；以及
稳定化电路，其基于所述第一内部节点的电位控制所述稳定化晶体管的控制端子的电位。
3.根据权利要求1或2所述的显示装置，其特征在于，
所述监视期间包括：测量用写入期间，向所述像素电路写入用于使与所述驱动晶体管或所述显示元件的特性相应的电流流过的数据信号；以及测量期间，在所述像素电路外测量电流，
所述控制电路至少在从所述测量用写入期间的结束时刻到所述测量期间的结束时刻的期间，向所述第一控制信号线施加导通电平的电位。
4.根据权利要求1或2所述的显示装置，其特征在于，
在所述监视期间向所述第一控制信号线施加导通电平的电位时，
在与成为所述监视处理的对象的行对应的单位电路中，所述第一内部节点的电位是使所述第一输出控制晶体管成为导通状态的电位，所述稳定化电路输出使所述稳定化晶体管成为截止状态的电位，
在与未成为所述监视处理的对象的行对应的单位电路中，所述第一内部节点的电位是使所述第一输出控制晶体管成为截止状态的电位，所述稳定化电路输出使所述稳定化晶体管成为截止状态的电位，
在所述监视期间向所述第一控制信号线施加截止电平的电位时，
在与成为所述监视处理的对象的行对应的单位电路中，所述第一内部节点的电位是使所述第一输出控制晶体管成为导通状态的电位，所述稳定化电路输出使所述稳定化晶体管成为截止状态的电位，
在与未成为所述监视处理的对象的行对应的单位电路中，所述第一内部节点的电位是使所述第一输出控制晶体管成为截止状态的电位，所述稳定化电路输出使所述稳定化晶体管成为导通状态的电位。
5.根据权利要求1或2所述的显示装置，其特征在于，
所述控制电路通过用于图像显示进行所述扫描信号线的扫描的扫描期间，向所述第一控制信号线施加截止电平的电位，
在所述扫描期间，
在与选择对象的行对应的单位电路中，在所述第一内部节点的电位是使所述第一输出控制晶体管成为导通状态的电位时，所述稳定化电路输出使所述稳定化晶体管成为截止状态的电位，在所述第一内部节点的电位是使所述第一输出控制晶体管成为截止状态的电位时，所述稳定化电路输出使所述稳定化晶体管成为导通状态的电位，
在与非选择对象的行对应的单位电路中，所述第一内部节点的电位是使所述第一输出控制晶体管成为截止状态的电位，所述稳定化电路输出使所述稳定化晶体管成为导通状态的电位。
6.根据权利要求1或2所述的显示装置，其特征在于，还具备：
第二控制信号线；以及
供给第二基准电位的第二基准电位线，
所述控制电路还控制所述第二控制信号线的电位，
所述稳定化电路具备：
第三内部节点，其与所述稳定化晶体管的控制端子连接；
第一稳定化控制晶体管，其具有：控制端子，其与所述第一内部节点连接；第一导通端子，其与所述第三内部节点连接；以及第二导通端子，其与所述第一基准电位线连接；以及
第二稳定化控制晶体管，其具有：控制端子，其与所述第二基准电位线连接；第一导通端子，其与所述第二控制信号线连接；以及第二导通端子，其与所述第三内部节点连接，
所述第二基准电位是使所述第二稳定化控制晶体管成为导通状态的电位。
7.根据权利要求6所述的显示装置，其特征在于，
所述第一稳定化控制晶体管的导通电流大于所述第二稳定化控制晶体管的导通电流。
8.根据权利要求6所述的显示装置，其特征在于，
所述第一控制信号线向所述多个单位电路提供共用的电位，
所述第二控制信号线向所述多个单位电路提供共用的电位。
9.根据权利要求1或2所述的显示装置，其特征在于，
作为与所述监视处理相关的动作模式，准备随时进行所述监视处理的监视模式和未进行所述监视处理的非监视模式，
当动作模式被设定为所述监视模式时，所述控制电路在所述监视期间中的至少一部分期间向所述第一控制信号线施加导通电平的电位，在除此以外的期间向所述第一控制信号线施加截止电平的电位。
10.根据权利要求9所述的显示装置，其特征在于，
所述监视期间包括：测量用写入期间，向所述像素电路写入用于使与所述驱动晶体管或所述显示元件的特性相应的电流流过的数据信号；以及测量期间，在所述像素电路外测量电流，
所述控制电路，至少在从所述测量用写入期间的结束时刻到所述测量期间的结束时刻的期间，向所述第一控制信号线施加导通电平的电位，在除此以外的期间，向所述第一控制信号线施加截止电平的电位。
11.根据权利要求9所述的显示装置，其特征在于，
所述控制电路在动作模式被设定为所述非监视模式的期间，向所述第一控制信号线施加截止电平的电位。
12.根据权利要求1或2所述的显示装置，其特征在于，
能够间歇性地进行向所述像素电路写入所述数据信号的动作的中止驱动，
作为动作模式，准备不进行所述中止驱动的第一模式、进行所述中止驱动且不进行所述监视处理的第二模式、以及进行所述中止驱动且进行所述监视处理的第三模式，
所述控制电路，
在动作模式设定为所述第一模式的期间，向所述第一控制信号线施加截止电平的电位，
在动作模式设定为所述第二模式的期间，向所述第一控制信号线施加截止电平的电位，
在动作模式设定为所述第三模式时，在所述监视期间中的至少一部分期间向所述第一控制信号线施加导通电平的电位，在除此以外的期间向所述第一控制信号线施加截止电平的电位。
13.根据权利要求12所述的显示装置，其特征在于，
所述监视期间至少包括初始化期间、测量用写入期间以及测量期间，所述初始化期间使所述像素电路初始化，所述测量用写入期间将用于流动与所述驱动晶体管或所述显示元件的特性对应的电流的数据信号写入所述像素电路，所述测量期间在所述像素电路外测量电流，
所述控制电路至少在从所述初始化期间的开始时刻到所述测量期间的结束时刻的期间，向所述第一控制信号线施加导通电平的电位。
14.根据权利要求3所述的显示装置，其特征在于，
向所述第一控制信号线施加的导通电平的电位是在向所述第一内部节点施加所述电位时使所述第一输出控制晶体管成为导通状态的电位。
15.根据权利要求6所述的显示装置，其特征在于，
所述控制电路在所述监视期间中，在使施加于所述第一控制信号线的电位从截止电平变化为导通电平之前，使施加于所述第二控制信号线的电位从导通电平变化为截止电平。
16.根据权利要求6所述的显示装置，其特征在于，
所述控制电路在所述监视期间中，在使施加于所述第一控制信号线的电位从导通电平变化为截止电平后，使施加于所述第二控制信号线的电位从截止电平变化为导通电平。
17.根据权利要求1所述的显示装置，其特征在于，
在所述监视期间中，
在与成为所述监视处理的对象的行对应的单位电路中，所述第一内部节点的电位是使所述第一输出控制晶体管成为导通状态的电位，所述复位电路输出使所述第一复位晶体管成为截止状态的电位，
在与未成为所述监视处理的对象的行对应的单位电路中，所述第一内部节点的电位是使所述第一输出控制晶体管成为截止状态的电位，所述复位电路输出使所述第一复位晶体管成为导通状态的电位。
18.根据权利要求1或17所述的显示装置，其特征在于，
在用于图像显示进行所述扫描信号线的扫描的扫描期间，
在与选择对象的行对应的单位电路中，在所述第一内部节点的电位是使所述第一输出控制晶体管成为导通状态的电位时，所述复位电路输出使所述第一复位晶体管成为截止状态的电位，在所述第一内部节点的电位是使所述第一输出控制晶体管成为截止状态的电位时，所述复位电路输出使所述第一复位晶体管成为导通状态的电位，
在与非选择对象的行对应的单位电路中，所述第一内部节点的电位是使所述第一输出控制晶体管成为截止状态的电位，所述复位电路输出使所述第一复位晶体管成为导通状态的电位。
19.根据权利要求1或17所述的显示装置，其特征在于，
还具备供给第二基准电位的第二基准电位线，
所述复位电路包括：
第四内部节点，其与所述第一复位晶体管的控制端子连接；
第一复位控制晶体管，其具有：控制端子，其与所述第一内部节点连接；第一导通端子，其与所述第四内部节点连接；以及第二导通端子，其与所述第一基准电位线连接；以及
第二复位控制晶体管，其具有：控制端子，其与所述第二基准电位线连接；第一导通端子，其与所述第二基准电位线连接；以及第二导通端子，其与所述第四内部节点连接，
所述第二基准电位是使所述第二复位控制晶体管成为导通状态的电位。
20.根据权利要求19所述的显示装置，其特征在于，
所述第一复位控制晶体管的导通电流大于所述第二复位控制晶体管的导通电流。
21.根据权利要求1或17所述的显示装置，其特征在于，
所述单位电路包括第二复位晶体管，所述第二复位晶体管具有：控制端子，其与所述复位电路连接；第一导通端子，其与所述第一输出端子连接；以及第二导通端子，其与所述第一基准电位线连接。
22.根据权利要求1或2所述的显示装置，其特征在于，
所述显示部还具有监视控制线，其以与所述像素矩阵的各行对应的方式设置，
所述扫描信号线驱动电路向所述监视控制线施加监视控制信号，
所述第一输出端子与对应的扫描信号线连接，
所述第二输出端子与对应的监视控制线连接。
23.根据权利要求22所述的显示装置，其特征在于，
所述数据信号线还可以用作在所述监视处理时流动与所述驱动晶体管或所述显示元件的特性对应的电流的信号线，
在所述监视处理时，进行在所述数据信号线中流动的电流的测量。
24.根据权利要求1或2所述的显示装置，其特征在于，
所述显示部还具有电流监视线，其以与所述像素矩阵的各列对应的方式设置，
所述数据信号线驱动电路具有测量流过所述电流监视线的电流的功能，
所述像素电路具备：
所述显示元件，其具有第一端子和第二端子；
驱动晶体管，其具有控制端子、第一导通端子和第二导通端子；
写入控制晶体管，其具有：控制端子，其与所述扫描信号线连接；第一导通端子，其与所述数据信号线连接；以及第二导通端子，其与所述驱动晶体管的控制端子连接；
监测控制晶体管，其具有：控制端子，其与所述扫描信号线连接；第一导通端子，其与所述驱动晶体管的第二导通端子和所述显示元件的第一端子连接；以及第二导通端子，其与所述电流监视线连接；以及
电容元件，其一端与所述驱动晶体管的控制端子连接，以保持所述驱动晶体管的控制端子的电位，
所述第二输出端子与对应的扫描信号线连接。
25.根据权利要求1或17所述的显示装置，其特征在于，
在所述监视期间，
在与成为所述监视处理的对象的行对应的单位电路中，所述复位电路输出使所述第一复位晶体管成为截止状态的电位，
在与未成为所述监视处理的对象的行对应的单位电路中，所述复位电路输出使所述第一复位晶体管成为导通状态的电位。
26.根据权利要求21所述的显示装置，其特征在于，
在所述监视期间，
在与成为所述监视处理的对象的行对应的单位电路中，所述复位电路输出使所述第一复位晶体管和所述第二复位晶体管成为截止状态的电位，
在与未成为所述监视处理的对象的行对应的单位电路中，所述复位电路输出使所述第一复位晶体管和所述第二复位晶体管成为导通状态的电位。
27.根据权利要求1或2所述的显示装置，其特征在于，
所述单位电路包括输出电路控制晶体管，所述输出电路控制晶体管具有：控制端子，其被施加导通电平的电位；第一导通端子，其与所述第一内部节点连接；以及第二导通端子，其与所述第二内部节点连接。
28.根据权利要求1或2所述的显示装置，其特征在于，
所述第一基准电位是使所述第一输出端子的电位及所述第二输出端子的电位为截止电平的电位。
29.一种显示装置的驱动方法，所述显示装置具有包括显示元件和驱动晶体管的像素电路，所述显示元件由电流驱动，所述驱动晶体管控制所述显示元件的驱动电流，其特征在于，
所述显示装置具备：
显示部，所述显示部具有：n行×m列的像素矩阵，其由n×m个的所述像素电路构成，其中n和m为2以上的整数；扫描信号线，其以与所述像素矩阵的各行对应的方式设置；以及数据信号线，其以与所述像素矩阵的各列对应的方式设置；
数据信号线驱动电路，其向所述数据信号线施加数据信号；
扫描信号线驱动电路，其向所述扫描信号线施加扫描信号；
第一控制信号线；以及
第一基准电位线，其供给第一基准电位，
所述驱动方法具有：
扫描步骤，进行所述扫描信号线的扫描，以将由所述数据信号线驱动电路施加到所述数据信号线的图像显示用的数据信号写入到各像素电路；以及
监视步骤，为了补偿所述驱动晶体管或所述显示元件的劣化，执行监视处理的监视步骤，所述监视处理是在所述像素电路外测量在所述像素电路内流动的电流的一连串的处理，
所述扫描信号线驱动电路由移位寄存器构成，所述移位寄存器由分别与对应的扫描信号线连接的多个单位电路构成，
各单位电路具备：
第一输出控制电路，其包括：第一内部节点；第一输出端子，其与其它单位电路连接；以及第一输出控制晶体管，其具有与所述第一内部节点连接的控制端子、第一导通端子和与所述第一输出端子连接的第二导通端子；
第二输出控制电路，其包括：第二内部节点，其提供与所述第一内部节点相同的逻辑电平的电位；第二输出端子，其在进行所述监视处理的监视期间中的至少一部分期间输出导通电平的信号；以及第二输出控制晶体管，其具有与所述第一内部节点连接的控制端子、第一导通端子和与所述第二输出端子连接的第二导通端子；
第一内部节点控制晶体管，其具有：控制端子，其提供用于使所述第一内部节点的电位成为截止电平的信号；第一导通端子，其与所述第一内部节点连接；以及第二导通端子，其与所述第一控制信号线连接；
稳定化晶体管，其具有：控制端子；第一导通端子，其与所述第一内部节点连接；以及第二导通端子，其与所述第一控制信号线连接；
稳定化电路，其基于所述第一内部节点的电位控制所述稳定化晶体管的控制端子的电位；
第一复位晶体管，其具有：控制端子；第一导通端子，其与所述第二输出端子连接；以及第二导通端子，其与所述第一基准电位线连接；以及
复位电路，其基于所述第一内部节点或所述第二内部节点的电位来控制所述第一复位晶体管的控制端子的电位，
在所述扫描步骤中，向所述第一控制信号线施加所述第一基准电位，
在所述监视步骤中，在与所述监视处理的对象的行对应的单位电路内的所述第一内部节点的电位要被维持在使所述第一输出控制晶体管成为导通状态的电位的期间中的一部分期间,向所述第一控制信号线施加使所述第一输出控制晶体管成为导通状态的电位。
CN201980095590.1A 2019-05-14 2019-05-14 显示装置及其驱动方法 Active CN113785349B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/019060 WO2020230260A1 (ja) 2019-05-14 2019-05-14 表示装置およびその駆動方法

Publications (2)

Publication Number Publication Date
CN113785349A CN113785349A (zh) 2021-12-10
CN113785349B true CN113785349B (zh) 2023-12-26

Family

ID=73289934

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980095590.1A Active CN113785349B (zh) 2019-05-14 2019-05-14 显示装置及其驱动方法

Country Status (3)

Country Link
US (1) US11741897B2 (zh)
CN (1) CN113785349B (zh)
WO (1) WO2020230260A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7564748B2 (ja) 2021-03-30 2024-10-09 ラピステクノロジー株式会社 表示装置、表示ドライバ、及び故障検査方法
KR20230001050A (ko) * 2021-06-25 2023-01-04 삼성디스플레이 주식회사 송수신 장치 및 그 구동 방법
WO2024239228A1 (zh) * 2023-05-23 2024-11-28 京东方科技集团股份有限公司 驱动电路、驱动方法、驱动模组和显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008107807A (ja) * 2006-09-29 2008-05-08 Semiconductor Energy Lab Co Ltd 液晶表示装置および電子機器
WO2015093097A1 (ja) * 2013-12-20 2015-06-25 シャープ株式会社 表示装置およびその駆動方法
WO2015190407A1 (ja) * 2014-06-10 2015-12-17 シャープ株式会社 表示装置およびその駆動方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202429692A (zh) * 2006-09-29 2024-07-16 日商半導體能源研究所股份有限公司 半導體裝置
EP2234116B1 (en) * 2007-12-27 2013-07-24 Sharp Kabushiki Kaisha Shift register and display device
KR101394939B1 (ko) * 2012-09-07 2014-05-14 엘지디스플레이 주식회사 쉬프트 레지스터
KR102699492B1 (ko) * 2016-11-04 2024-08-30 엘지디스플레이 주식회사 실시간 외부 보상용 구동회로와 그를 포함한 전계발광 표시장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008107807A (ja) * 2006-09-29 2008-05-08 Semiconductor Energy Lab Co Ltd 液晶表示装置および電子機器
WO2015093097A1 (ja) * 2013-12-20 2015-06-25 シャープ株式会社 表示装置およびその駆動方法
WO2015190407A1 (ja) * 2014-06-10 2015-12-17 シャープ株式会社 表示装置およびその駆動方法

Also Published As

Publication number Publication date
US20220148509A1 (en) 2022-05-12
US11741897B2 (en) 2023-08-29
WO2020230260A1 (ja) 2020-11-19
CN113785349A (zh) 2021-12-10

Similar Documents

Publication Publication Date Title
US9824618B2 (en) Display device and method for driving same
KR101269370B1 (ko) 화상 표시 장치 및 그 구동 방법
US11176882B2 (en) Display device and method for driving same
US8395570B2 (en) Active matrix type display apparatus
CN111052216B (zh) 显示装置及其驱动方法
KR20180002851A (ko) 화소 회로 및 표시 장치 및 그 구동 방법
US11263973B2 (en) Shift register unit, gate drive circuit, display device and driving method
CN114424278B (zh) 显示装置及其驱动方法
CN107533825B (zh) 显示装置
CN113785349B (zh) 显示装置及其驱动方法
US11910671B2 (en) Display device and method for driving same
JP7392098B2 (ja) 表示装置およびその駆動方法
US9361826B2 (en) Display device and drive method therefor
US10796659B2 (en) Display device and method for driving the same
US20190221164A1 (en) Transfer circuit, shift register, gate driver, display panel, and flexible substrate
KR101960054B1 (ko) 유기발광소자표시장치 및 그 구동방법
US11900872B2 (en) Display device
US11830437B2 (en) Display device
CN111462700B (zh) 主动发光型显示像素电路、显示方法及主动型发光显示器
US11942040B2 (en) Display device and method for driving same
WO2021161506A1 (ja) 表示装置およびその駆動方法
US12190828B2 (en) Display device and method for driving same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant