[go: up one dir, main page]

CN113784529A - 电路板及其制作方法 - Google Patents

电路板及其制作方法 Download PDF

Info

Publication number
CN113784529A
CN113784529A CN202010526499.5A CN202010526499A CN113784529A CN 113784529 A CN113784529 A CN 113784529A CN 202010526499 A CN202010526499 A CN 202010526499A CN 113784529 A CN113784529 A CN 113784529A
Authority
CN
China
Prior art keywords
pad
layer
heat dissipation
conductive trace
welding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010526499.5A
Other languages
English (en)
Other versions
CN113784529B (zh
Inventor
李成佳
杨梅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Avary Holding Shenzhen Co Ltd
Original Assignee
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Avary Holding Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongqisheng Precision Electronics Qinhuangdao Co Ltd, Avary Holding Shenzhen Co Ltd filed Critical Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Priority to CN202010526499.5A priority Critical patent/CN113784529B/zh
Publication of CN113784529A publication Critical patent/CN113784529A/zh
Application granted granted Critical
Publication of CN113784529B publication Critical patent/CN113784529B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/244Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/068Apparatus for etching printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3447Lead-in-hole components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3473Plating of solder

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一种电路板的制作方法,包括:在基板相对的第一铜层及第二铜层上分别减薄形成打件区及散热区,其中,散热区的预定区域未被减薄;将第一铜层及第二铜层分别蚀刻形成第一导电线路层及第二导电线路层,在打件区上形成第一焊垫、第二焊垫、第三焊垫及第四焊垫,在散热区上形成相对的第一散热垫、第二散热垫、第三散热垫及第四散热垫,散热区的预定区域形成的第一散热垫与第三散热垫较第二散热垫及第四散热垫厚;在第一焊垫、第二焊垫及第三焊垫上分别焊接安装第一元件、第二元件及第三元件;在第三元件上安装第四元件;在第四焊垫及第一焊垫上安装第五元件,第五元件将第一元件、第二元件、第三元件及第四元件覆盖。本发明还提供一种电路板。

Description

电路板及其制作方法
技术领域
本发明涉及一种电路板及其制作方法。
背景技术
近年来,电子产品被广泛应用在日常工作和生活中,小型化、多功能化及高性能化的需求越来越高。为实现这种需求,其内部的电路板也需要多种零件的相应匹配,高密度的打件又存在散热问题,然而高密度电路板中的空间变小,其布线之间的间距及厚度随之变小变薄,而由于散热需要较厚的铜层进行,在这种布线方式中并不具备快速散热的功能。
发明内容
有鉴于此,有必要提供一种能解决上述问题的电路板的制作方法。
还提供一种上述制作方法制作的电路板。
本申请的实施例提供一种电路板的制作方法,包括以下步骤:
在基板相对的第一铜层及第二铜层上分别减薄形成打件区及散热区,其中,散热区的预定区域未被减薄;
将所述第一铜层及所述第二铜层分别蚀刻形成第一导电线路层及第二导电线路层,在所述打件区上形成第一焊垫、第二焊垫、第三焊垫及第四焊垫,在所述散热区上形成相对的第一散热垫、第二散热垫、第三散热垫及第四散热垫,所述散热区的预定区域形成的所述第一散热垫与所述第三散热垫较所述第二散热垫及所述第四散热垫厚;
在所述第一焊垫、所述第二焊垫及所述第三焊垫上分别焊接安装第一元件、第二元件及第三元件;
在所述第三元件上安装第四元件;
在所述第四焊垫及所述第一焊垫上安装第五元件,所述第五元件将所述第一元件、第二元件、第三元件及第四元件覆盖。
进一步地,在本申请的一些实施例中,在第一铜层及第二铜层上分别减薄形成打件区及散热区的步骤之前还包括,对所述基板进行开孔及镀铜的步骤,所述基板包括基层及形成于所述基层相对的两个表面的所述第一铜层及所述第二铜层,在所述第一铜层上开设容置孔,所述容置孔贯穿所述第一铜层及所述基层并暴露所述第二铜层,在所述容置孔中镀铜形成连接所述第一铜层及所述第二铜层的电镀孔,所述电镀孔处的第一铜层在蚀刻后形成所述第一焊垫。
进一步地,在本申请的一些实施例中,将所述第一铜层及所述第二铜层分别蚀刻形成第一导电线路层及第二导电线路层的步骤之后还包括,通过胶层将保护层压合在所述第一导电线路层及所述第二导电线路层的表面上的步骤,所述保护层覆盖所述第一导电线路层及所述第二导电线路层并暴露所述第一导电线路层的所述打件区。
进一步地,在本申请的一些实施例中,在所述第一焊垫、所述第二焊垫及所述第三焊垫上分别焊接安装第一元件、第二元件及第三元件的步骤之前还包括,对所述打件区中的所述第一焊垫、所述第二焊垫、所述第三焊垫及所述第四焊垫进行表面处理在其上形成金属层的步骤。
进一步地,在本申请的一些实施例中,在所述第四焊垫及所述第一焊垫上安装第五元件的步骤之后还包括,在所述打件区中填胶形成固定层的步骤。
本申请的实施例还提供一种电路板,包括:
一基板,所述基板包括基层及形成于所述基层相对的两个表面且相互电性连接的第一导电线路层及第二导电线路层,所述第一导电线路层上包含打件区,所述打件区中包括第一焊垫、第二焊垫、第三焊垫及第四焊垫,所述第二导电线路层上相对所述打件区设有散热区,所述散热区中相对设有第一散热垫、第二散热垫、第三散热垫及第四散热垫,其中,所述第一散热垫与所述第三散热垫较所述第二散热垫及所述第四散热垫厚;
第一元件,设于所述第一焊垫上;
第二元件,设于所述第二焊垫上;
第三元件,设于所述第三焊垫上;
第四元件,设于所述第三元件上;及
第五元件,设于所述第四焊垫及所述第一焊垫上,且所述第五元件将所述第一元件、第二元件、第三元件及第四元件覆盖。
进一步地,在本申请的一些实施例中,所述第一导电线路层上开设电镀孔,所述电镀孔贯穿所述第一导电线路层及所述基层并暴露所述第二导电线路层以连接所述第一导电线路层及所述第二导电线路层,所述电镀孔处的所述第一导电线路层形成所述第一焊垫。
进一步地,在本申请的一些实施例中,还包括通过胶层粘合于所述基板表面的保护层,所述保护层覆盖所述第一导电线路层及第二导电线路层并暴露所述第一导电线路层的所述打件区。
进一步地,在本申请的一些实施例中,所述打件区中的所述第一焊垫、所述第二焊垫、所述第三焊垫及所述第四焊垫上具有金属层。
进一步地,在本申请的一些实施例中,还包括填充所述打件区的固定层。
本发明提供的电路板,通过采用选减铜及蚀刻两次制程,制作出较厚的第一散热垫与第三散热垫,及较薄的第二散热垫及第四散热垫。可将第一元件、第二元件、第三元件、第四元件(被动元件)布局在第五元件(主动元件)下方,且可使第一元件与第五元件串联共用第一焊垫及第一散热垫,第三元件与第四元件串联堆栈共用第三焊垫及第三散热垫,使其能适应不同电子组件打件的散热需求,集成度高且提高了电路板的散热性能。
附图说明
图1是本发明一实施方式的基板的剖视示意图。
图2是对图1所示的基板进行开孔的剖视示意图。
图3是对图2所示的基板进行选镀铜的示意图。
图4是对图3所示的基板进行选减铜的示意图。
图5是对图4所示的基板进行去膜的示意图。
图6是对图5所示基板进行压膜、曝光、显影、蚀刻、去膜的剖视示意图。
图7是在图6所示基板上压合保护层的剖视示意图。
图8是对图7所示第一导电线路层进行表面处理的剖视示意图。
图9是在图8所示基板上设置第一元件、第二元件及第三元件的剖视示意图。
图10是在图9所示基板上设置第四元件的剖视示意图。
图11是在图10所示基板上设置第五元件及填胶的剖视示意图。
主要元件符号说明
电路板 100
基板 10
基层 11
第一铜层 12
容置孔 121
电镀孔 1211
打件区 122
第一导电线路层 123
第一焊垫 124
第二焊垫 125
第三焊垫 126
第四焊垫 128
第二铜层 13
散热区 131
第二导电线路层 132
第一散热垫 134
第二散热垫 135
第三散热垫 136
第四散热垫 138
保护膜 14
金属层 15
焊接层 16、17
保护层 20
胶层 30
第一元件 40
第二元件 50
第三元件 60
引脚 61
第四元件 70
第五元件 80
固定层 90
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
除非另有定义,本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本发明。
下面结合附图,对本发明的一些实施方式作详细说明。在不冲突的情况下,下述的实施例及实施例中的特征可以相互组合。
本申请的实施例提供一种电路板的制作方法,包括以下步骤:
在基板相对的第一铜层及第二铜层上分别减薄形成打件区及散热区,其中,散热区的预定区域未被减薄;
将所述第一铜层及所述第二铜层分别蚀刻形成第一导电线路层及第二导电线路层,在所述打件区上形成第一焊垫、第二焊垫、第三焊垫及第四焊垫,在所述散热区上形成相对的第一散热垫、第二散热垫、第三散热垫及第四散热垫,所述散热区的预定区域形成的所述第一散热垫与所述第三散热垫较所述第二散热垫及所述第四散热垫厚;
在所述第一焊垫、所述第二焊垫及所述第三焊垫上分别焊接安装第一元件、第二元件及第三元件;
在所述第三元件上安装第四元件;
在所述第四焊垫及所述第一焊垫上安装第五元件,所述第五元件将所述第一元件、第二元件、第三元件及第四元件覆盖。
本申请的实施例还提供一种电路板,包括:
一基板,所述基板包括基层及形成于所述基层相对的两个表面且相互电性连接的第一导电线路层及第二导电线路层,所述第一导电线路层上包含打件区,所述打件区中包括第一焊垫、第二焊垫、第三焊垫及第四焊垫,所述第二导电线路层上相对所述打件区设有散热区,所述散热区中相对设有第一散热垫、第二散热垫、第三散热垫及第四散热垫,其中,所述第一散热垫与所述第三散热垫较所述第二散热垫及所述第四散热垫厚;
第一元件,设于所述第一焊垫上;
第二元件,设于所述第二焊垫上;
第三元件,设于所述第三焊垫上;
第四元件,设于所述第三元件上;及
第五元件,设于所述第四焊垫及所述第一焊垫上,且所述第五元件将所述第一元件、第二元件、第三元件及第四元件覆盖。
上述电路板,通过采用选减铜及蚀刻两次制程,制作出较厚的第一散热垫与第三散热垫,及较薄的第二散热垫及第四散热垫。可将第一元件、第二元件、第三元件、第四元件(被动元件)布局在第五元件(主动元件)下方,且可使第一元件与第五元件串联共用第一焊垫及第一散热垫,第三元件与第四元件串联堆栈共用第三焊垫及第三散热垫,使其能适应不同电子组件打件的散热需求,集成度高且提高了电路板的散热性能。
下面结合附图,对本申请的实施例作进一步的说明。
请参阅图1至图11,本发明的一实施方式中电路板100的制作方法,其包括以下步骤:
步骤S101,请参阅图1,提供一基板10。所述基板10包括一绝缘的基层11及形成于所述基层11相对的两个表面的第一铜层12及第二铜层13。
所述基层11的材质可选自聚酰亚胺(polyimide,PI)、液晶聚合物(liquidcrystal polymer,LCP)、聚对苯二甲酸乙二醇酯(Polyethylene Terephthalate,PET)以及聚萘二甲酸乙二醇酯(Polyethylene Naphthalate,PEN)等材料中的一种。
步骤S102,请参阅图2,对基板10进行开孔制程,沿第一铜层12、基层11及第二铜层13的层叠方向,在所述第一铜层12上开设多个容置孔121。所述容置孔121为一盲孔,其贯穿所述第一铜层12及基层11并暴露第二铜层13。
在本实施方式中,所述容置孔121通过激光镭射形成。在其他实施方式中,所述容置孔121可通过其他方式形成,如机械钻孔、冲压成型等。
步骤S103,请参阅图3,选镀铜。在所述第一铜层12及第二铜层13表面选择性的贴附保护膜14,并进行电镀制程,使得所述第一铜层12及第二铜层13表面及容置孔121中分别镀一层铜。
本实施例中,在所述第二铜层13相对容置孔121的表面贴附所述保护膜14,并在所述第二铜层13预定的高散热区域表面贴附所述保护膜14,以在制得电路板100后,形成高散热的散热垫。
所述保护膜14(cover layer)的材质可选自聚酰亚胺(polyimide,PI)、液晶聚合物(liquid crystal polymer,LCP)、聚对苯二甲酸乙二醇酯(PolyethyleneTerephthalate,PET)以及聚萘二甲酸乙二醇酯(Polyethylene Naphthalate,PEN)等材料中的一种。
步骤S104,请参阅图4,选减铜。在所述第一铜层12及第二铜层13表面非贴保护膜14的区域选择性的减薄铜层,在所述第一铜层12及第二铜层13上分别形成一打件区122及相对的一散热区131。
镀有铜的所述容置孔121通过减铜形成电镀孔1211。
步骤S105,请参阅图5,去膜。将覆盖于所述第一铜层12及第二铜层13表面的保护膜14剥离。
步骤S106,请参阅图6,对基板10进行压膜、曝光、显影、蚀刻、去膜制程(Developping Etching Stripping,DES)制程,使得基板10上的所述第一铜层12及第二铜层13分别蚀刻形成第一导电线路层123及第二导电线路层132,并且所述第一导电线路层123及第二导电线路层132通过电镀孔1211相互电性连接。在所述打件区122上形成第一焊垫124、第二焊垫125、第三焊垫126及第四焊垫128,在所述散热区131上形成相对的第一散热垫134、第二散热垫135、第三散热垫136及第四散热垫138。
在所述电镀孔1211处的第一导电线路层123形成第一焊垫124。在所述预顶的高散热区域相对的第一导电线路层123上形成第三焊垫126。
本实施例中,所述第一焊垫124与所述第三焊垫126用于串联堆栈元件,其余焊垫独立连接元件。因此,所述第一散热垫134及第三散热垫136的厚度较厚,具有较强的散热能力,所述第二散热垫135及第四散热垫138的厚度较薄。
步骤S107,请参阅图7,提供保护层20,并通过胶层30将所述保护层20压合在所述第一导电线路层123及第二导电线路层132的表面上。所述保护层20覆盖所述第一导电线路层123及第二导电线路层132并暴露所述第一导电线路层123的打件区122。
在本实施例中,所述保护层20可为一业界常用的阻焊层(solder mask)或一覆盖膜(cover layer,即CVL)。
在本实施方式中,所述胶层30的材质为具有粘性的树脂,更具体的,所述树脂可选自聚丙烯、环氧树脂、聚氨酯、酚醛树脂、脲醛树脂、三聚氰胺-甲醛树脂以及聚酰亚胺等中的至少一种。
步骤S108,请参阅图8,对所述第一导电线路层123进行表面处理。
具体地,对所述第一导电线路层123的打件区122中的第一焊垫124、第二焊垫125、第三焊垫126及第四焊垫128进行表面处理在其上形成金属层15。
其中,对第一焊垫124、第二焊垫125、第三焊垫126及第四焊垫128进行表面处理,以避免焊垫的表面氧化,进而影响电气特性。表面处理的方式可为采用化学镀金、电镀金、化学镀锡、电镀锡等方式形成金属层15,或者在焊垫上形成有机可焊性金属层15(OSP,图未示)。
步骤S109,请参阅图9,在所述第一焊垫124、所述第二焊垫125及第三焊垫126上分别安装第一元件40、第二元件50及第三元件60。
具体地,通过表面组装技术(Surface Mount Technology,SMT)将第一元件40、第二元件50及第三元件60分别设于所述第一焊垫124、所述第二焊垫125及第三焊垫126上,使第一元件40、第二元件50及第三元件60与所述第一导电线路层123电性连接。
在一些实施例中,所述第一元件40、第二元件50及第三元件60为被动零件。
所述第一元件40设于部分所述第一焊垫124上。
所述第三元件60远离所述第三焊垫126的表面设有引脚61。
步骤S110,请同时参阅图10,在所述第三元件60上安装第四元件70。
具体地,在所述引脚61上印刷焊接膏,通过表面组装技术(Surface MountTechnology,SMT)将第四元件70设于所述焊接膏上,通过焊接膏形成的焊接层16使第四元件70与所述第三元件60串联堆栈。
所述焊接膏的材料可选自锡膏(Sn42-Bi58),银膏,铜膏等焊接材料中的一种。
在一些实施例中,所述第四元件70为被动零件。
步骤S111,请同时参阅图11,在所述第四焊垫128及第一焊垫124上安装第五元件80,并在打件区122中填胶形成固定层90。
具体地,在所述第四焊垫128、所述电镀孔1211中及剩余所述第一焊垫124上印刷焊接膏,通过表面组装技术(Surface Mount Technology,SMT)将第五元件80设于所述焊接膏上,通过焊接膏形成的焊接层17使第五元件80与所述第一导电线路层123电性连接,与所述第一元件40串联堆栈,使所述第五元件80将所述第一元件40、第二元件50、第三元件60及第四元件70覆盖。且在所述打件区122的开口中填胶形成固定层90,以将打件区122的所述第五元件80、第一元件40、第二元件50、第三元件60及第四元件70的底部及第一元件40、第二元件50、第三元件60及第四元件70的侧壁、顶壁及所述焊接层16及焊接层17的侧壁固定,并使焊接层16及焊接层17之间、焊垫之间隔离。
所述焊接膏的材料可选自锡膏(Sn42-Bi58),银膏,铜膏等焊接材料中的一种。
在一些实施例中,所述第五元件80为主动零件。
在一些实施例中,所述固定层90为散热绝缘胶。
请同时参阅图图11,本发明的一实施方式还提供一种电路板100,其包括一基板10,通过胶层30粘合于所述基板10表面的保护层20,通过焊垫焊接于基板10上的第一元件40、第二元件50、第三元件60及第五元件80,通过焊接层16焊接于第三元件60上的第四元件70,及固定所述第一元件40、第二元件50、第三元件60、第四元件70及第五元件80的固定层90。
所述基板10包括一绝缘的基层11及形成于所述基层11相对的两个表面且相互电性连接的第一导电线路层123及第二导电线路层132。
所述第一导电线路层123上包含用于焊接元件的打件区122。
所述打件区122中包括第一焊垫124、第二焊垫125、第三焊垫126及第四焊垫128。所述第一焊垫124、第二焊垫125、第三焊垫126及第四焊垫128分别用于与第一元件40、第二元件50、第三元件60及第五元件80焊接连接。所述第三元件60远离所述第三焊垫126的表面设有引脚61。所述引脚61通过设于其上的焊接层16与所述第四元件70连接。
所述第二导电线路层132上相对所述打件区122设有散热区131。所述散热区131中相对第一焊垫124、第二焊垫125、第三焊垫126及第四焊垫128设有第一散热垫134、第二散热垫135、第三散热垫136及第四散热垫138。
所述第一元件40与所述第五元件80在所述第一焊垫124处串联堆栈,所述第二元件50焊接在所述第二焊垫125上。所述第三元件60与所述第四元件70在所述第三焊垫126处串联堆栈。所述第五元件80焊接在所述第四焊垫128上。相应的,所述第一散热垫134及第三散热垫136的厚度较厚,具有较强的散热能力,所述第二散热垫135及第四散热垫138的厚度较薄。
所述第五元件80将所述第一元件40、第二元件50、第三元件60及第四元件70覆盖。
所述保护层20覆盖于所述第一导电线路层123及第二导电线路层132并暴露所述第一导电线路层123的打件区122。
所述固定层90填充所述打件区122以将所述第一元件40、第二元件50、第三元件60、第四元件70及第五元件80固定。
在一些实施例中,所述固定层90为散热绝缘胶。
本发明提供的电路板100,通过采用选减铜及DES两次蚀刻制程,制作出较厚的第一散热垫134与第三散热垫136,及较薄的第二散热垫135及第四散热垫138。可将第一元件40、第二元件50、第三元件60、第四元件70(被动元件)布局在第五元件80(主动元件)下方,且可使第一元件40与第五元件80串联共用第一焊垫124及第一散热垫134,第三元件60与第四元件70串联堆栈共用第三焊垫126及第三散热垫136,使其能适应不同电子组件打件的散热需求,集成度高且提高了电路板100的散热性能。
以上所述,仅是本发明的较佳实施方式而已,并非对本发明任何形式上的限制,虽然本发明已是较佳实施方式揭露如上,并非用以限定本发明,任何熟悉本专业的技术人员,在不脱离本发明技术方案范围内,当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施方式,但凡是未脱离本发明技术方案内容,依据本发明的技术实质对以上实施方式所做的任何简单修改、等同变化与修饰,均仍属于本发明技术方案的范围内。

Claims (10)

1.一种电路板的制作方法,包括以下步骤:
在基板相对的第一铜层及第二铜层上分别减薄形成打件区及散热区,其中,散热区的预定区域未被减薄;
将所述第一铜层及所述第二铜层分别蚀刻形成第一导电线路层及第二导电线路层,在所述打件区上形成第一焊垫、第二焊垫、第三焊垫及第四焊垫,在所述散热区上形成相对的第一散热垫、第二散热垫、第三散热垫及第四散热垫,所述散热区的预定区域形成的所述第一散热垫与所述第三散热垫较所述第二散热垫及所述第四散热垫厚;
在所述第一焊垫、所述第二焊垫及所述第三焊垫上分别焊接安装第一元件、第二元件及第三元件;
在所述第三元件上安装第四元件;
在所述第四焊垫及所述第一焊垫上安装第五元件,所述第五元件将所述第一元件、第二元件、第三元件及第四元件覆盖。
2.如权利要求1所述的电路板的制作方法,其特征在于,在第一铜层及第二铜层上分别减薄形成打件区及散热区的步骤之前还包括,对所述基板进行开孔及镀铜的步骤,所述基板包括基层及形成于所述基层相对的两个表面的所述第一铜层及所述第二铜层,在所述第一铜层上开设容置孔,所述容置孔贯穿所述第一铜层及所述基层并暴露所述第二铜层,在所述容置孔中镀铜形成连接所述第一铜层及所述第二铜层的电镀孔,所述电镀孔处的第一铜层在蚀刻后形成所述第一焊垫。
3.如权利要求1所述的电路板的制作方法,其特征在于,将所述第一铜层及所述第二铜层分别蚀刻形成第一导电线路层及第二导电线路层的步骤之后还包括,通过胶层将保护层压合在所述第一导电线路层及所述第二导电线路层的表面上的步骤,所述保护层覆盖所述第一导电线路层及所述第二导电线路层并暴露所述第一导电线路层的所述打件区。
4.如权利要求1所述的电路板的制作方法,其特征在于,在所述第一焊垫、所述第二焊垫及所述第三焊垫上分别焊接安装第一元件、第二元件及第三元件的步骤之前还包括,对所述打件区中的所述第一焊垫、所述第二焊垫、所述第三焊垫及所述第四焊垫进行表面处理在其上形成金属层的步骤。
5.如权利要求1所述的电路板的制作方法,其特征在于,在所述第四焊垫及所述第一焊垫上安装第五元件的步骤之后还包括,在所述打件区中填胶形成固定层的步骤。
6.一种电路板,包括:
一基板,所述基板包括基层及形成于所述基层相对的两个表面且相互电性连接的第一导电线路层及第二导电线路层,所述第一导电线路层上包含打件区,所述打件区中包括第一焊垫、第二焊垫、第三焊垫及第四焊垫,所述第二导电线路层上相对所述打件区设有散热区,所述散热区中相对设有第一散热垫、第二散热垫、第三散热垫及第四散热垫,其中,所述第一散热垫与所述第三散热垫较所述第二散热垫及所述第四散热垫厚;
第一元件,设于所述第一焊垫上;
第二元件,设于所述第二焊垫上;
第三元件,设于所述第三焊垫上;
第四元件,设于所述第三元件上;及
第五元件,设于所述第四焊垫及所述第一焊垫上,且所述第五元件将所述第一元件、第二元件、第三元件及第四元件覆盖。
7.如权利要求6所述的电路板,其特征在于,所述第一导电线路层上开设电镀孔,所述电镀孔贯穿所述第一导电线路层及所述基层并暴露所述第二导电线路层以连接所述第一导电线路层及所述第二导电线路层,所述电镀孔处的所述第一导电线路层形成所述第一焊垫。
8.如权利要求6所述的电路板,其特征在于,还包括通过胶层粘合于所述基板表面的保护层,所述保护层覆盖所述第一导电线路层及第二导电线路层并暴露所述第一导电线路层的所述打件区。
9.如权利要求6所述的电路板,其特征在于,所述打件区中的所述第一焊垫、所述第二焊垫、所述第三焊垫及所述第四焊垫上具有金属层。
10.如权利要求6所述的电路板,其特征在于,还包括填充所述打件区的固定层。
CN202010526499.5A 2020-06-09 2020-06-09 电路板及其制作方法 Active CN113784529B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010526499.5A CN113784529B (zh) 2020-06-09 2020-06-09 电路板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010526499.5A CN113784529B (zh) 2020-06-09 2020-06-09 电路板及其制作方法

Publications (2)

Publication Number Publication Date
CN113784529A true CN113784529A (zh) 2021-12-10
CN113784529B CN113784529B (zh) 2023-01-17

Family

ID=78834922

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010526499.5A Active CN113784529B (zh) 2020-06-09 2020-06-09 电路板及其制作方法

Country Status (1)

Country Link
CN (1) CN113784529B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200929479A (en) * 2007-12-31 2009-07-01 Phoenix Prec Technology Corp Packaging substrate and method for menufacturing the same
US20140090877A1 (en) * 2012-09-28 2014-04-03 Ibiden Co., Ltd. Method for manufacturing printed wiring board and printed wiring board
CN107820362A (zh) * 2016-09-14 2018-03-20 鹏鼎控股(深圳)股份有限公司 镂空柔性电路板及制作方法
CN108257875A (zh) * 2016-12-28 2018-07-06 碁鼎科技秦皇岛有限公司 芯片封装基板、芯片封装结构及二者的制作方法
US20190057937A1 (en) * 2015-12-09 2019-02-21 Intel Corporation Hybrid microelectronic substrate and methods for fabricating the same
CN110636702A (zh) * 2018-06-21 2019-12-31 鹏鼎控股(深圳)股份有限公司 线路板及所述线路板的制作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200929479A (en) * 2007-12-31 2009-07-01 Phoenix Prec Technology Corp Packaging substrate and method for menufacturing the same
US20140090877A1 (en) * 2012-09-28 2014-04-03 Ibiden Co., Ltd. Method for manufacturing printed wiring board and printed wiring board
US20190057937A1 (en) * 2015-12-09 2019-02-21 Intel Corporation Hybrid microelectronic substrate and methods for fabricating the same
CN107820362A (zh) * 2016-09-14 2018-03-20 鹏鼎控股(深圳)股份有限公司 镂空柔性电路板及制作方法
CN108257875A (zh) * 2016-12-28 2018-07-06 碁鼎科技秦皇岛有限公司 芯片封装基板、芯片封装结构及二者的制作方法
CN110636702A (zh) * 2018-06-21 2019-12-31 鹏鼎控股(深圳)股份有限公司 线路板及所述线路板的制作方法

Also Published As

Publication number Publication date
CN113784529B (zh) 2023-01-17

Similar Documents

Publication Publication Date Title
KR101610969B1 (ko) 배선기판 및 그 제조방법
KR101985020B1 (ko) 배선기판의 제조방법
KR100773287B1 (ko) 다층 기판
US5357674A (en) Method of manufacturing a printed circuit board
US20110018123A1 (en) Semiconductor package and method of manufacturing the same
WO2012137548A1 (ja) チップ部品内蔵樹脂多層基板およびその製造方法
KR20070065789A (ko) 회로판 및 그 제조방법
KR100789530B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
CN110769598B (zh) 内埋式电路板及其制作方法
JP2002026187A (ja) 半導体パッケージ及び半導体パッケージの製造方法
CN110856375B (zh) 热压熔锡焊接电路板及其制作方法
US20080298023A1 (en) Electronic component-containing module and manufacturing method thereof
KR20060053087A (ko) 기판, 반도체 장치, 기판 제조 방법, 및 반도체 장치 제조방법
CN110753447B (zh) 内埋式电路板及其制作方法
KR20160059125A (ko) 소자 내장형 인쇄회로기판 및 그 제조방법
KR20190115911A (ko) 인쇄회로기판 및 인쇄회로기판 스트립
KR102356810B1 (ko) 전자부품내장형 인쇄회로기판 및 그 제조방법
CN112040629B (zh) 电路板及其制作方法
JP5539453B2 (ja) 電子部品搭載多層配線基板及びその製造方法
CN113784529B (zh) 电路板及其制作方法
US9532468B2 (en) Printed wiring board and method for manufacturing printed wiring board
CN110798991B (zh) 埋嵌式基板及其制作方法,及具有该埋嵌式基板的电路板
CN113498633A (zh) 内埋电子元件的电路板及制作方法
CN112020222A (zh) 内埋电路板及其制作方法
CN113747653B (zh) 嵌埋元件的软硬结合电路板及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant