[go: up one dir, main page]

CN113726159B - 降压转换器和电子装置 - Google Patents

降压转换器和电子装置 Download PDF

Info

Publication number
CN113726159B
CN113726159B CN202110996099.5A CN202110996099A CN113726159B CN 113726159 B CN113726159 B CN 113726159B CN 202110996099 A CN202110996099 A CN 202110996099A CN 113726159 B CN113726159 B CN 113726159B
Authority
CN
China
Prior art keywords
voltage
current
circuit
switch
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110996099.5A
Other languages
English (en)
Other versions
CN113726159A (zh
Inventor
王强
王侠
刘富梅
张树春
李润德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinzhou Technology Beijing Co ltd
Original Assignee
Xinzhou Technology Beijing Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xinzhou Technology Beijing Co ltd filed Critical Xinzhou Technology Beijing Co ltd
Priority to CN202110996099.5A priority Critical patent/CN113726159B/zh
Publication of CN113726159A publication Critical patent/CN113726159A/zh
Application granted granted Critical
Publication of CN113726159B publication Critical patent/CN113726159B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/10—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/14—Arrangements for reducing ripples from DC input or output
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本公开提供了降压转换器和电子装置。降压转换器包括：降压电路，包括串联连接在输入电压和第一参考电压之间的第一开关和第二开关，并且被配置为通过交替导通第一开关和第二开关将输入电压降压为输出电压；电流检测器，耦合至降压电路，并且被配置为检测流经降压电路的电流并且生成表示电流的电流检测信号；以及控制电路，耦合至电流检测器和降压电路，并且被配置为基于电流检测信号控制第一开关和第二开关；以及响应于输出电压的变化而使第一开关在降压转换器进入脉冲跳过模式之前导通的次数减少，其中在脉冲跳过模式期间，第一开关保持关断。通过减少第一开关在降压转换器进入脉冲跳过模式之前导通的次数，可以有效地降低输出电压的纹波。

Description

降压转换器和电子装置
技术领域
本公开涉及电子电路，更具体而言，涉及降压转换器。
背景技术
降压转换器被广泛应用于各种电子设备中。作为负载的这些电子设备对于工作电压的稳定性的要求越来越高，因此对降压转换器的输出电压的纹波控制尤其重要。降压转换器将电源的输入电压转换为适合负载工作的输出电压，以使负载正常工作。
降压转换器通常通过负反馈控制环路来实现稳定功率变换器的输出电压的目的。当通过负载的电流较小时，即轻负载时，降压转换器以非连续导通模式(DCM)工作来达到稳定输出电压的目的。例如，降压转换器可以采用脉冲频率调制(PFM)模式或者脉冲跳周期调制(PSM)模式。在采用PSM模式的降压转换器中，降压转换器可以响应于控制信号而进入脉冲跳过模式，通过跳过一个或多个开关操作来稳定输出电压。与PFM相比，PSM模式的响应速度较快，转换效率较高。但是由于系统环路的补偿网络会导致相位延时，降压转换器在切换到脉冲跳过模式之前，可能会存在额外的开关操作，导致输出电压的纹波较大，这对于电子设备而言是不期望的。
发明内容
为了降低降压转换器的输出电压的纹波，本公开提供了一种降压转换器。
在本公开的一方面，提供一种降压转换器。该降压转换器包括降压电路、电流检测器和控制电路。降压电路包括串联连接在输入电压和第一参考电压之间的第一开关和第二开关，并且被配置为通过交替导通第一开关和第二开关将输入电压降压为输出电压。电流检测器耦合至降压电路，并且被配置为检测流经降压电路的电流并且生成表示电流的电流检测信号。控制电路耦合至电流检测器和降压电路，控制电路被配置为响应于输出电压的变化而使第一开关在降压转换器进入脉冲跳过模式之前导通的次数减少，其中在所述脉冲跳过模式期间，所述第一开关(Q1)保持关断。
在本公开的第二方面，提供一种电子装置。该电子装置包括供电装置以及根据第一方面的降压转换器，该降压转换器由供电装置供电。
提供本发明内容是为了以简化的形式介绍将在以下具体实施方式中进一步描述的一些概念。本发明内容不旨在标识所要求保护的主题的关键特征或基本特征，也不旨在用于限制所要求保护的主题的范围。
附图说明
通过参考附图阅读下文的详细描述，本公开的上述以及其他目的、结构和特征将更加清楚。在附图中，以示例性而非限制性的方式示出 了本公开的若干实施例，其中：
图1示出了常规降压转换器的示意波形时序图；
图2示出了根据本公开的实施例的降压转换器的可以实施在其中的环境示意图；
图3示出了根据本公开的一个实施例的降压转换器的示意框图；
图4示出了根据本公开的一个实施例的降压电路和电流检测器的示意电路图；
图5示出了根据本公开的第一实施例的控制电路的示意电路图；
图6示出了根据本公开的第一实施例的调节电流生成电路和振荡器电路的示意电路图；
图7示出了根据本公开的第二实施例的控制电路的示意电路图；
图8示出了根据本公开的第三实施例的控制电路的示意电路图；
图9示出了根据本公开的第三实施例的振荡器电路的示意电路图；以及
图10示出了根据本公开的实施例的降压转换器的示意波形时序图。
具体实施方式
下面将参照附图更详细地描述本公开的实施例。虽然附图中显示了本公开的某些实施例，然而应当理解的是，本公开可以通过各种形式来实现，而且不应该被解释为限于这里阐述的实施例，相反提供这些实施例是为了更加透彻和完整地理解本公开。应当理解的是，本公开的附图及实施例仅用于示例性作用，并非用于限制本公开的保护范围。在一些或所有情形中可以明显的是，可以不采用以下所述具体设计细节而实施以下所述的任何实施例。在其他一些情形中，以框图形式示出广泛已知的结构和装置以使得容易描述一个或多个实施例。
在本公开的实施例的描述中，表述“包括”及其类似用语应当理解为开放性包含，即“包括但不限于”。表述“基于”应当理解为“至少部分地基于”。表述“一个实施例”或“该实施例”应当理解为“至少一个实施例”。表述“第一”、“第二”等等可以指代不同的或相同的对象。下文还可能包括其他明确的和隐含的定义。
如上文所述，降压转换器的输出电压的纹波与降压转换器的开关操作有关。常规的降压转换器在切换到脉冲跳过模式之前，可能会存在额外的开关操作，这将导致输出电压的纹波较大，不利于负载的正常运行。例如，图1示出了常规降压转换器的示意波形时序图。在常规降压转换器中，控制系统内部的时钟信号CLK具有固定频率。在降压转换器进入脉冲跳过模式之前，用于控制降压转换的开关可能会存在一个或多个额外的开关操作110，这将导致输出电压VOUT不稳定，偏离预设输出电压VREF0。例如，可能导致输出电压VOUT产生纹波120。
在本公开的实施例中，提供了一种改进的降压转换器，该降压转换器能够基于随输出电压的变化而变化的信号来调节时钟信号的频率。通过响应于输出电压的增大而降低时钟信号的频率，本公开的实施例能够减少降压转换器在进入脉冲跳过模式之前的额外的开关操作的数目，从而减小输出电压的纹波，以使负载正常工作。
图2示出了根据本公开的一个实施例的降压转换器10的环境示意图。电子装置1包括供电装置2以及降压转换器10。在一个实施例中，降压转换器10可以被配置为向诸如智能电表之类的负载6提供工作电压。降压转换器10可以由供电装置2供电。供电装置2例如 可以是连接到市电的变压器，并且输出基本上恒定的直流供电电压 V IN。供电电压V IN经过降压转换器10被降压为直流输出电压V OUT。 当开关4导通时，输出电压V OUT被提供给负载6。在一些情形下，负 载6可能对工作电压的稳定性要求较高。例如，如上面图1所示地，希望减少纹波。因此，期望降压转换器10提供稳定的输出电压VOUT。
图3示出了根据一个实施例的降压转换器10的示意框图。降压转换器10包括降压电路12、电流检测器14、控制电路16和基准电压生成电路18。
在一个实施例中，降压电路12被配置为将来自供电装置2的输入电压VIN降压为被提供给负载6的输出电压VOUT。电流检测器14耦合至降压电路12，并且被配置为检测流经降压电路12的电流并且生成表示该电流的电流检测信号，例如采样电压VS。可以理解，该采样电压VS可以与流经降压电路12的电流成比例，并且在该电流达到峰值电流时达到采样电压的峰值。虽然在此以采样电压VS的形式示出电流检测，但是这仅是示意而非对本公开的范围进行限制。也可以使用比例电流的方式，例如对流经降压电路12的电流按比例采样一部分来检测。
控制电路16耦合至电流检测器14和降压电路12，并且被配置为基于采样电压VS以及与输出电压VOUT成比例的反馈电压VFB来控制降压电路12的降压。基准电压生成电路18耦合至控制电路16，并且被配置为提供控制电路16所需的基准电压。
图4示出了根据本公开的一个实施例的降压电路12和电流检测器14的示意电路图。在图4的实施例中，降压电路12包括第一开关Q1、第二开关Q2、电感器L和电容器C1。在一个实施例中，第一开关Q1可以是场效应晶体管。备选地，第一开关Q1可以是双极晶体管。在一些实施例中，第一开关Q1还可以包括与双极性晶体管或场效应晶体管并联连接的二极管。在一个实施例中，第二开关Q2可以是场效应晶体管。备选地，第二开关Q2可以是二极管、双极性晶体管或场效应晶体管或由以上一者或多者组合形成的开关。电感器L被耦合在第一开关Q1和第二开关Q2之间的中间点与输出电压VOUT之间。电容器C1被耦合在输出电压VOUT与接地GND之间。电感器L和电容器C1组成滤波电路，并且连接到降压电路12的输出端，以向负载提供输出电压VOUT。第一开关Q1和第二开关Q2在一个周期内响应于来自控制电路16的控制信号SW1和SW2而交替导通以实现降压。
具体而言，当第一开关Q1导通时，输入电压VIN向电感器L和电容器C1充电，并向负载供电。在此期间，第二开关Q2关断，流经电感器L的电流等于流经第一开关Q1的电流，并且随着时间的推移而逐渐增大。电流检测器14向控制电路16提供与该电流成比例的采样电压VS。控制电路16基于采样电压VS以及与输出电压VOUT成比例的反馈电压VFB而使第一开关Q1关断并且使第二开关Q2导通。当第二开关Q2导通时，电感器L和电容器C1向负载供电，流经电感器L的电流逐渐降低。
当通过负载的电流ILOAD较大时，即重负载时，降压转换器10以连续导通模式(CCM)工作。具体而言，第一开关Q1的导通时间为D*T，D表示占空比，T表示周期时间。在一个开关周期内，第一开关Q1与第二开关Q2导通逻辑为互补关系，因此第二开关Q1导通时间为(1-D)*T。在降压操作达到稳态的情形下，当第一开关Q1导通时，通过电感器L的电流线性增大，电感器L两端压降为VIN-VOUT；当第二开关Q2导通时，通过电感器L的电流线性减小，电感器L两端压降为VOUT。电感器L两端达到伏秒平衡，在此情形下，输入电 压V IN和输出电压V OUT具有如下关系：
(V IN-V OUT)*D＝V OUT*(1-D) (1)
其中D表示第一开关Q1的占空比。
等式(1)可以被改写为下式(2)
VOUT＝D*VIN(2)
在连续导通模式下，开关Q1和Q2的开关频率由控制系统16内部的时钟信号的频率决定。通过电感器L的电流的峰值电流为ILPEAK，第一开关Q1的导通时间D*T与峰值电流ILPEAK成正比。在时钟信号的频率固定的情况下，当通过负载的电流ILOAD减小时，第一开关Q1的占空比D降低，导致峰值电流ILPEAK减小。
由于通过电感器L的电流的峰值电流为ILPEAK存在最小值，因此当通过负载的电流ILOAD降低到一定值以下时，峰值电流ILPEAK保持不变，导致输出电压VOUT偏离预设输出电压VREF0。此时，采用PSM模式的降压转换器10可以进入脉冲跳过模式。具体而言，控制电路16可以基于反馈电压VFB与基准电压VREF1之间的差来确定是否需要跳过几个时钟周期(即，使开关Q1和Q2均保持关断)，以稳定输出电压VOUT。具体而言，在第一时段期间，第一开关Q1导通，第二开关Q2关断，持续时间为D1*T，其中T表示周期时间；在第二时段期间，第一开关Q1关断，第二开关Q2导通，持续时间为D2*T；在第三时段期间，降压转换器10进入脉冲跳过模式，第一开关Q1和第二开关Q2均关断，电感器L两端压降为零，电容器C1向负载供电，脉冲跳过模式的持续时间为(1-D1-D2)*T。
在常规降压转换器中，由于控制电路内部存在一定的信号响应延迟，可能导致降压转换器不能及时切换到脉冲跳过模式，从而出现额外的第一时段和第二时段。换句话说，在降压转换器进入脉冲跳过模式之前，可能会存在一个或多个额外的开关操作，例如图1中的开关操作110，这将导致输出电压VOUT不稳定。当控制系统内部的时钟信号的频率较高时，输出电压VOUT的纹波将更加显著。
通过以下结合图5-图9所述的本公开的实施例，可以显著降低输出电压VOUT的纹波。
图5示出了根据本公开的第一实施例的控制电路16的示意电路图。控制电路16包括模式控制电路31和控制信号发生器32，并且被配置为响应于输出电压VOUT的变化而使第一开关Q1在降压转换器10进入脉冲跳过模式之前导通的次数减少。模式控制电路31被耦合至降压电路12和电流检测器14，并且被配置为基于电流检测信号和输出电压VOUT来生成时钟信号CLK、脉冲宽度调制信号SPWM和脉冲跳过信号SKIP。在一个实施例中，模式控制电路31进一步被配置为响应于输出电压VOUT的变化而使时钟信号CLK的频率改变。控制信号发生器32被耦合到降压电路12和模式控制电路31，并且被配置为基于时钟信号CLK、脉冲宽度调制信号SPWM和脉冲跳过信号SKIP来生成第一控制信号SW1和第二控制信号SW2，以分别控制第一开关Q1和第二开关Q2的导通和关断。第一开关控制信号SW1用于控制第一开关Q1的导通和关断，第二开关控制信号SW2用于控制第二开关Q2的导通和关断。控制信号发生器32可以进一步被配置为响应于脉冲跳过信号SKIP为高电平而使降压转换器10进入脉冲跳过模式，从而使第一开关Q1保持关断。
模式控制电路31包括补偿电压生成电路36、振荡器电路33、脉冲宽度调制(PWM)信号发生器37、脉冲跳过信号发生器35和调节 电流生成电路34。
补偿电压生成电路36被耦合至降压电路12，并且被配置为基于 与输出电压V OUT成比例的反馈电压V FB和第一基准电压V REF1之间的 差来生成补偿电压V COMP。例如可以通过分压网络来获得反馈电压V FB。 在一个示例中，分压网络包括耦合在输出电压V OUT和接地之间的第 一电阻器R1和第二电阻器R2。反馈电压VFB例如是第二电阻器R2两端的电压降。通过设置第一电阻器R1和第二电阻器R2的电阻值，可以设置反馈电压VFB与输出电压VOUT之间的比例。第一基准电压VREF1与预设输出电压VREF0成比例，并且可以由基准电压生成电路18生成。
在一个实施例中，补偿电压生成电路36可以包括运算放大器。当通过负载的电流ILOAD较大时，降压转换器10以连续导通模式(CCM)工作，输出电压VOUT等于预设输出电压VREF0，通过负载的电流为ILOAD，反馈电压VFB等于第一基准电压VREF1，此时补偿电压VCOMP保持不变。当通过负载的电流ILOAD较低时，可能导致输出电压VOUT偏离预设输出电压VREF0。例如，当输出电压VOUT高于预设输出电压VREF0时，反馈电压VFB高于第一基准电压VREF1，补偿电压生成电路36对电容器C2放电，补偿电压VCOMP相应地降低。当输出电压VOUT低于预设输出电压VREF0时，反馈电压VFB低于第一基准电压VREF1，补偿电压生成电路36对电容器C2放电，补偿电压VCOMP相应地增大。电阻器R3和电容器C2可以提高补偿环路的稳定性，并提高抗噪声性能。
振荡器电路33被配置为生成时钟信号CLK。在一个实施例中，控制信号发生器32可以响应于来自振荡器电路33的时钟信号CLK的上升沿而使第一开关Q1导通，并且使第二开关Q2关断。在一个实施例中，振荡器电路33还可以生成斜坡补偿信号Vramp。斜坡补偿信号Vramp是与时钟信号CLK具有相同频率和相位的三角波信号。斜坡补偿信号Vramp可以整个或部分地被添加到采样电压VS，以避免在高占空比时的次谐波振荡，并提高抗噪声性能。
PWM信号发生器37被耦合至电流检测器14、补偿电压生成电路36和控制信号发生器32，并且可以被配置为基于来自电流检测器14的电流检测信号(例如，采样电压VS)和来自补偿电压生成电路36的补偿电压VCOMP来生成脉冲宽度调制信号SPWM。在一个实施例中，PWM信号发生器37可以包括比较器。如图5所示，PWM信号发生器37的同相输入端为补偿电压VCOMP，并且反相输入端为采样电压VS与斜坡补偿信号Vramp之和。在其他实施例中，PWM信号发生器37的同相输入端可以是采样电压VS与斜坡补偿信号Vramp之和，并且反相输入端为补偿电压VCOMP。在时钟信号CLK的上升沿，斜坡补偿信号Vramp以一定斜率开始增大，并且第一开关Q1导通，使得采样电压VS逐渐增大。例如，当采样电压VS与斜坡补偿信号Vramp之和达到补偿电压VCOMP时，脉冲宽度调制信号SPWM变低。
在一个实施例中，控制信号发生器32可以基于来自PWM信号发生器37的脉冲宽度调制信号SPWM而使第一开关Q1关断，并且使第二开关Q2导通。例如，当PWM信号发生器37的同相输入端为补偿电压VCOMP，并且其反相输入端为采样电压VS与斜坡补偿信号Vramp之和时，控制信号发生器32被配置为响应于脉冲宽度调制信号SPWM的下降沿而使第一开关Q1关断，并且使第二开关Q2导通。
脉冲跳过信号发生器35被耦合至补偿电压生成电路36和控制信号发生器32，并且被配置为基于补偿电压VCOMP与第二基准电压VREF2的比较来生成脉冲跳过信号SKIP。在一个实施例中，脉冲跳过信号 发生器35可以包括比较器，其两个输入端分别接收补偿电压VCOMP 与第二基准电压V REF2，并且其输出端提供脉冲跳过信号SKIP。第二 基准电压V REF2可以由基准电压生成电路18生成。
在一个实施例中，控制信号发生器32可以基于来自脉冲跳过信 号发生器35的脉冲跳过信号SKIP而使降压转换器10进入脉冲跳过 模式。在脉冲跳过模式期间，控制信号发生器32停止基于时钟信号 CLK的上升沿而使第一开关Q1导通的操作。在一个实施例中，当补 偿电压V COMP高于第二基准电压V REF2时，脉冲跳过信号发生器35生成具有低电平的脉冲跳过信号SKIP，使得控制信号发生器32基于脉冲宽度调制信号SPWM和时钟信号CLK来控制第一开关Q1和第二开关Q2的导通和关断。例如，如上所述，控制信号发生器32响应于来自振荡器电路33的时钟信号CLK的上升沿而使第一开关Q1导通，并且使第二开关Q2关断；并且响应于脉冲宽度调制信号SPWM的下降沿而使第一开关Q1关断，并且使第二开关Q2导通。在一个实施例中，当补偿电压VCOMP低于第二基准电压VREF2时，脉冲跳过信号发生器35生成具有高电平的脉冲跳过信号SKIP，使得降压转换器10进入脉冲跳过模式。当通过电感器L的电流降低为零时，第二开关Q2被关断。由于脉冲跳过信号SKIP具有高电平，时钟信号CLK对开关的控制被阻断，因此第一开关Q1和第二开关Q2均保持关断，直至脉冲跳过信号SKIP变低。
调节电流生成电路34耦合至振荡器电路33和补偿电压生成电路36，并且被配置为基于补偿电压VCOMP来生成第一电流I1。在一个实施例中，振荡器电路33被配置为基于第一电流I1来调节时钟信号CLK。
图6示出了根据本公开的第一实施例的调节电流生成电路34和振荡器电路33的示意电路图。在一个实施例中，调节电流生成电路34包括电压至电流转换电路41、第一电流源42和第一电流镜电路43。
电压至电流转换电路41被配置为将补偿电压VCOMP转换为第二电流I2。在一个实施例中，补偿电压VCOMP可以与第二电流I2成比例，例如，
VCOMP＝I2*R(3)
其中R是电阻器R4的电阻值。第一电流源42被配置为提供第一基准电流Iref1。第一电流镜电路43被耦合至电压至电流转换电路41、第一电流源42和振荡器电路33，并且被配置为基于第一基准电流Iref1和第二电流I2生成第一电流I1。当VCOMP＞Iref1*R时，第一电流I1随着补偿电压VCOMP的降低而减小；并且当VCOMP≤Iref1*R时，第一电流I1为零。在一个实施例中，第一电流镜电路43为m:n电流镜。在一个实施例中，第一电流镜电路43为1:1电流镜，当VCOMP＞Iref1*R时，第一电流I1可以被表示为：
I1＝I2-Iref1＝VCOMP/R-Iref1(4)
在一个实施例中，振荡器电路33包括第二电流源44、第二电流镜电路45、第三电流源46、第三电流镜电路47和时钟信号生成电路49。
第二电流源44被配置为提供第二基准电流Iref2。第二电流镜电路45耦合至第一电流镜电路43和第二电流源44，并且被配置为基于第二基准电流Iref2和第一电流I1生成第三电流I3。当I1≥Iref2时，第三电流I3为零。当I1＜Iref2时，第三电流I3具有非零值。在一个实施例中，第二电流镜电路45为m:n电流镜。在一个实施例中，第二电流镜电路45为1:1电流镜，当I1＜Iref2时，第三电流I3可以被表示为：
I3＝Iref2-I1(5)
第三电流源46被配置为提供第三基准电流Iref3。第三电流镜电路47耦合至第二电流镜电路45和第三电流源46，并且被配置为基于第 三基准电流I ref3和第三电流I 3生成时钟生成电流I C。在一个实施例中， 第三电流镜电路47为m:n电流镜。在一个实施例中，第三电流镜电 路47为1:1电流镜，时钟生成电流I C可以被表示为：
I C＝I ref3-I 3 (6)
结合等式(3)-(5)，等式(6)可以被改写为下式：
当VCOMP≥(Iref1+Iref2)*R时，I3＝0，时钟生成电流IC具有最大值：
IC＝Iref3(7)
当Iref1*R＜VCOMP＜(Iref1+Iref2)*R时，时钟生成电流IC可以随着补偿电压VCOMP的降低而减小：
IC＝Iref3-Iref2-Iref1+VCOMP/R(8)
当VCOMP≤Iref1*R时，I1＝0，时钟生成电流IC具有最小值：
IC＝Iref3-Iref2(9)
时钟生成电流IC可以基于第三电流I3而被调节，进而调节时钟信号CLK。具体地，时钟信号生成电路49被耦合至第三电流镜电路47，并且被配置为基于时钟生成电流IC生成时钟信号CLK。在一个实施例中，时钟信号生成电路49可以包括电容器C3、比较器48和第三开关Q3。电容器C3耦合至第三电流镜电路47，并且由时钟生成电流IC进行充电。比较器48耦合至第三电流镜电路47和电容器C3，并且被配置为基于时钟生成电流IC生成时钟信号CLK，其中当电容器C3两端的电压高于第三基准电压VREF3时，时钟信号CLK具有高电平；并且当电容器C3两端的电压低于第三基准电压VREF3时，时钟信号CLK具有低电平。第三开关Q3与电容器C3并联连接，并且被配置为响应于时钟信号CLK具有高电平而导通，以使电容器C3放电，由此可以产生周期性的时钟信号CLK。时钟信号CLK的频率随着时钟生成电流IC的减小而降低。
当补偿电压VCOMP较大时，第一电流I1大于或等于第二基准电流Iref2，时钟信号生成电路49可以生成具有预设频率的时钟信号CLK。当补偿电压VCOMP较小时，第一电流I1小于第二基准电流Iref2，时钟信号生成电路49可以生成频率降低的时钟信号CLK。随着时钟信号CLK的频率降低，控制电路16可以使第一开关Q1在降压转换器10进入脉冲跳过模式之前导通的次数减少，从而有效地降低输出电压VOUT的纹波。
图7示出了根据本公开的第二实施例的控制电路16’的示意电路图。图7的控制电路16’与图5的控制电路16相似，不同之处在于：模式控制电路31’还包括峰值检测电路62。峰值检测电路62耦合至电流检测器14，并且被配置为基于电流检测信号来生成峰值电压信号，例如采样电压VS的峰值电压信号。在图7中，调节电流生成电路34耦合至振荡器电路33和峰值检测电路62，并且被配置为基于峰值电压信号来生成第一电流I1。在一个实施例中，图7的调节电流生成电路34和振荡器电路33可以被实现为图5中的调节电流生成电路34和振荡器电路33，其中调节电流生成电路34中的电压至电流转换电路41被配置为将峰值电压信号转换为第二电流I2以用于生成第一电流I1。
当峰值电压信号较大时，第一电流I1大于或等于第二基准电流Iref2，振荡器电路33可以生成具有预设频率的时钟信号CLK。当补偿电压VCOMP较小时，第一电流I1小于第二基准电流Iref2，振荡器电路33可以生成频率降低的时钟信号CLK。随着时钟信号CLK的频率降低，控制电路16’可以使第一开关Q1在降压转换器10进入脉冲跳过模式之前导通的次数减少，从而有效地降低输出电压VOUT的纹波。
图8示出了根据本公开的第三实施例的控制电路16”的示意电路 图。图8的控制电路16”与图5的控制电路16相似，不同之处在于： 图5的模式控制电路31包括耦合在振荡器电路33和补偿电压生成电 路36之间的调节电流生成电路34，而图8的模式控制电路31”包括 耦合在振荡器电路33’和补偿电压生成电路36之间的电压选择器72。 电压选择器72被配置为基于补偿电压V COMP来生成振荡器电压V OSC。具体而言，电压选择器72被配置为：当补偿电压VCOMP大于或等于第一阈值电压VMAX时，生成等于第一阈值电压VMAX的振荡器电压VOSC；当补偿电压VCOMP小于第一阈值电压VMAX并且大于第二阈值电压VMIN时，生成等于补偿电压VCOMP的振荡器电压VOSC；并且当补偿电压VCOMP小于或等于第二阈值电压VMIN时，生成等于第二阈值电压VMIN的振荡器电压VOSC，其中第一阈值电压VMAX大于第二阈值电压VMIN。
振荡器电路33’被配置为基于由电压选择器72生成的振荡器电压VOSC来生成时钟信号CLK。
图9示出了根据本公开的第三实施例的振荡器电路33’的示意电路图。
振荡器电路33’包括电压至电流转换电路41、电流镜电路47和时钟信号生成电路49。图9的电压至电流转换电路41、电流镜电路47和时钟信号生成电路49与图5的电压至电流转换电路41、第三电流镜电路47和时钟信号生成电路49相似，不同之处在于：在图9中，电压至电流转换电路41被配置为将振荡器电压VOSC转换为振荡器电流I4，并且将振荡器电流I4提供给电流镜电路47。在一个实施例中，电压至电流转换电路41耦合至电压选择器72，并且被配置为生成与补偿电压VOSC成比例的第二电流I4，例如，VOSC＝I4*R，其中R是电阻器R4的电阻值。电流镜电路47被耦合至电压至电流转换电路41，并且被配置为基于振荡器电流I4生成时钟生成电流IC。在一个实施例中，第三电流镜电路47为m:n电流镜。在一个实施例中，第三电流镜电路47为1:1电流镜，此时IC＝I4。具体地，当VCOMP≥VMAX时，时钟生成电流IC具有最大值IC＝VMAX/R；当VMIN＜VCOMP＜VMAX时，IC＝VCOMP/R，时钟生成电流IC随着补偿电压VCOMP的降低而减小；当VCOMP≤VMIN时，时钟生成电流IC具有最小值IC＝VMIN/R。
时钟信号生成电路49耦合至电流镜电路47，并且被配置为基于时钟生成电流IC生成时钟信号CLK。当补偿电压VCOMP较大时，时钟生成电流IC具有最大值，时钟信号生成电路49可以生成具有预设频率的时钟信号CLK。当补偿电压VCOMP较小时，时钟生成电流IC减小，时钟信号生成电路49可以生成频率降低的时钟信号CLK。随着时钟信号CLK的频率降低，控制电路16”可以使第一开关Q1在降压转换器10进入脉冲跳过模式之前导通的次数减少，从而有效地降低输出电压VOUT的纹波。
图5至图9示出了根据本公开的三个实施例的控制电路的示例，但是可以理解，控制电路不限于此，而是可以具有其它控制电路，只要其能够基于随输出电压VOUT的变化而变化的信号来调节时钟信号CLK。
图10示出了根据本公开的实施例的降压转换器的示意波形时序图。在本公开的实施例的降压转换器中，可以基于随输出电压VOUT的变化而变化的信号来调节时钟信号CLK。随输出电压VOUT的变化而变化的信号诸如但不限于补偿电压VCOMP或采样电压VS的峰值电压信号。例如，在图7所示的控制电路16’中，当输出电压VOUT超过预设输出电压VREF0时，基于采样电压VS的峰值电压信号将变低，使得时钟信号CLK的频率降低，第一开关Q1在降压转换器10进入脉 冲跳过模式之前导通的次数减少，从而有效地降低输出电压V OUT的 纹波。在图10中仅示出了一个开关操作，而没有额外的开关操作。 可以理解，当降压转换器以高频工作时，在进入脉冲跳过模式之前还 可能存在数目减少的额外的开关操作，使得输出电压的纹波相对减小。
本公开的实施例的技术方案基于随输出电压V OUT变化而变化的 信号来自动调节时钟信号CLK的频率，使降压转换器中的开关在降 压转换器进入脉冲跳过模式之前导通的次数减少，从而有效地降低输 出电压的纹波。与常规降压转换器相比，本公开的实施例的技术方案结构简单，能够降低开关损耗，并且在几乎不增加PCB的占用面积的情况下实现输出电压的纹波的减小。
实施例可以使用以下条款来进一步描述：
1.一种降压转换器(10)，包括：
降压电路(12)，包括串联连接在输入电压(VIN)和第一参考电压之间的第一开关(Q1)和第二开关(Q2)，并且被配置为通过交替导通所述第一开关(Q1)和所述第二开关(Q2)将所述输入电压(VIN)降压为输出电压(VOUT)；
电流检测器(14)，耦合至所述降压电路(12)，并且被配置为检测流经所述降压电路(12)的电流并且生成表示所述电流的电流检测信号；以及
控制电路(16)，耦合至所述降压电路(12)和所述电流检测器(14)，并且被配置为：
基于所述电流检测信号控制所述第一开关(Q1)和所述第二开关(Q2)；以及
响应于所述输出电压(VOUT)的变化而使所述第一开关(Q1)在所述降压转换器(10)进入脉冲跳过模式之前导通的次数减少，其中在所述脉冲跳过模式期间，所述第一开关(Q1)保持关断。
2.根据条款1所述的降压转换器(10)，其中所述控制电路(16)包括：
模式控制电路(31)，耦合至所述降压电路(12)和所述电流检测器(14)，并且被配置为基于所述电流检测信号和所述输出电压(VOUT)来生成时钟信号(CLK)、脉冲宽度调制信号(SPWM)和脉冲跳过信号(SKIP)；以及
控制信号发生器(32)，耦合至所述降压电路(12)和所述模式控制电路(31)，并且被配置为基于所述时钟信号(CLK)、所述脉冲宽度调制信号(SPWM)和所述脉冲跳过信号(SKIP)来生成第一开关控制信号(SW1)和第二开关控制信号(SW2)，其中所述第一开关控制信号(SW1)用于控制所述第一开关(Q1)的导通和关断，所述第二开关控制信号(SW2)用于控制所述第二开关(Q2)的导通和关断；
其中所述控制信号发生器(32)进一步被配置为：响应于所述脉冲跳过信号(SKIP)为高电平而使所述降压转换器(10)进入所述脉冲跳过模式。
3.根据条款2所述的降压转换器(10)，其中所述模式控制电路(31)包括：
补偿电压生成电路(36)，耦合至所述降压电路(12)，并且被配置为基于与所述输出电压(VOUT)成比例的反馈电压(VFB)和第一基准电压(VREF1)之间的差来生成补偿电压(VCOMP)；
脉冲宽度调制信号发生器(37)，耦合至所述电流检测器(14)、所述补偿电压生成电路(36)和所述控制信号发生器(32)，并且被配置为基于所述电流检测信号和所述补偿电压(VCOMP)来生成所述脉冲宽度调制信号(SPWM)；
脉冲跳过信号发生器(35)，耦合至所述补偿电压生成电路(36)和所述控制信号发生器(32)，并且被配置为基于所述补偿电压(VCOMP)和第二基准电压(VREF2)来生成所述脉冲跳过信号(SKIP)；以及
振荡器电路，耦合至所述控制信号发生器(32)，并且被配置为 生成所述时钟信号(CLK)。
4.根据条款2所述的降压转换器(10)，其中所述模式控制电路 (31)进一步被配置为响应于所述输出电压(V OUT)的变化而使所述 时钟信号(CLK)的频率改变。
5.根据条款3所述的降压转换器(10)，其中所述补偿电压生成电路(36)被配置为：
响应于所述反馈电压(VFB)低于所述第一基准电压(VREF1)，对电容器(C2)充电以提高所述补偿电压(VCOMP)；以及
响应于所述反馈电压(VFB)高于所述第一基准电压(VREF1)，对所述电容器(C2)放电以降低所述补偿电压(VCOMP)。
6.根据条款3所述的降压转换器(10)，其中所述模式控制电路(31)还包括：
调节电流生成电路(34)，耦合至所述振荡器电路和所述补偿电压生成电路(36)，并且被配置为基于所述补偿电压(VCOMP)来生成第一电流(I1)；
并且其中所述振荡器电路被配置为基于所述第一电流(I1)来调节所述时钟信号(CLK)。
7.根据条款6所述降压转换器(10)，其中所述调节电流生成电路(34)包括：
电压至电流转换电路(41)，被配置为将所述补偿电压(VCOMP)转换为第二电流(I2)；
第一电流源(42)，被配置为提供第一基准电流(Iref1)；以及
第一电流镜电路(43)，耦合至所述电压至电流转换电路(41)、所述第一电流源(42)和所述振荡器电路(33)，并且被配置为基于所述第一基准电流(Iref1)和所述第二电流(I2)生成所述第一电流(I1)。
8.根据条款6所述降压转换器(10)，其中所述振荡器电路被配置为：
当所述第一电流(I1)大于或等于第二基准电流(Iref2)时，生成具有预设频率的所述时钟信号(CLK)；以及
当所述第一电流(I1)小于所述第二基准电流(Iref2)时，生成频率降低的所述时钟信号(CLK)。
9.根据条款6所述降压转换器(10)，其中所述振荡器电路包括：
第二电流源(44)，被配置为提供第二基准电流(Iref2)；
第二电流镜电路(45)，耦合至所述调节电流生成电路(34)和所述第二电流源(44)，并且被配置为基于所述第二基准电流(Iref2)和所述第一电流(I1)生成第三电流(I3)，
其中当所述第一电流(I1)小于所述第二基准电流(Iref2)时，所述第三电流(I3)具有非零值，所述时钟信号(CLK)基于所述第三电流(I3)而被调节。
10.根据条款9所述降压转换器(10)，其中所述振荡器电路还包括：
第三电流源(46)，被配置为提供第三基准电流(Iref3)；
第三电流镜电路(47)，耦合至所述第二电流镜电路(45)和所述第三电流源(46)，并且被配置为基于所述第三基准电流(Iref3)和所述第三电流(I3)生成时钟生成电流(IC)；以及
时钟信号生成电路(49)，耦合至所述第三电流镜电路(47)， 并且被配置为基于所述时钟生成电流(I C)生成所述时钟信号(CLK)。
11.根据条款10所述降压转换器(10)，其中所述时钟信号生成 电路(49)包括：
电容器(C3)，耦合至所述第三电流镜电路(47)，并且由所述 时钟生成电流(I C)进行充电；
比较器(48)，耦合至所述第三电流镜电路(47)和所述电容器 (C3)，并且被配置为基于所述时钟生成电流(IC)生成所述时钟信号(CLK)，其中当所述电容器(C3)两端的电压高于第三基准电压(VREF3)时，所述时钟信号(CLK)具有高电平；以及
第三开关(Q3)，与所述电容器(C3)并联连接，并且被配置为响应于所述时钟信号(CLK)具有高电平而导通，以使所述电容器(C3)放电。
12.根据条款3所述的降压转换器(10)，其中所述模式控制电路还包括：
峰值检测电路(62)，耦合至所述电流检测器(14)，并且被配置为基于所述电流检测信号来生成峰值电压信号；以及
调节电流生成电路(34)，耦合至所述振荡器电路和所述峰值检测电路(62)，并且被配置为基于所述峰值电压信号来生成第一电流(I1)；
并且其中所述振荡器电路被配置为基于所述第一电流(I1)来调节所述时钟信号(CLK)。
13.根据条款3所述的降压转换器(10)，其中所述模式控制电路还包括：
电压选择器(72)，耦合至所述振荡器电路和所述补偿电压生成电路(36)，并且被配置为基于所述补偿电压(VCOMP)来生成振荡器电压(VOSC)；
并且其中所述振荡器电路被配置为基于所述振荡器电压(VOSC)来生成所述时钟信号(CLK)。
14.根据条款13所述的降压转换器(10)，其中所述电压选择器(72)进一步被配置为：
当所述补偿电压(VCOMP)大于或等于第一阈值电压(VMAX)时，生成等于所述第一阈值电压(VMAX)的所述振荡器电压(VOSC)；
当所述补偿电压(VCOMP)小于所述第一阈值电压(VMAX)并且大于第二阈值电压(VMIN)时，生成等于所述补偿电压(VCOMP)的所述振荡器电压(VOSC)；并且
当所述补偿电压(VCOMP)小于或等于所述第二阈值电压(VMIN)时，生成等于所述第二阈值电压(VMIN)的所述振荡器电压(VOSC)；
其中所述第一阈值电压(VMAX)大于所述第二阈值电压(VMIN)。
15.根据条款13所述的降压转换器(10)，其中所述振荡器电路包括：
电压至电流转换电路(41)，耦合至所述电压选择器(72)，并且被配置为将所述振荡器电压(VOSC)转换为振荡器电流(I4)；
电流镜电路，耦合至所述电压至电流转换电路(41)，并且被配置为基于所述振荡器电流(I4)生成时钟生成电流(IC)；以及
时钟信号生成电路(49)，耦合至所述电流镜电路，并且被配置为基于所述时钟生成电流(IC)生成所述时钟信号(CLK)。
16.根据条款1所述的降压转换器(10)，其中所述降压电路(12)还包括：
电感器(L)，被耦合在所述第一开关(Q1)和所述第二开关(Q2)之间的中间点与所述输出电压(VOUT)之间；以及
电容器(C1)，被耦合在所述输出电压(VOUT)与所述第一参考电压之间。
17.一种电子装置(1)，包括：
供电装置(2)；以及
根据条款1-16中任一项所述的降压转换器(10)，由所述供电装 置(2)供电。
此外，本公开提供了各种示例实施例，如所描述的以及如附图所示。然而，本公开不限于本文所描述和说明的实施例，而是可以延伸到其他实施例，如本领域技术人员已经知道或将会知道的。说明书中对“一个实施例”、“该实施例”、“这些实施例”或“一些实施例”的引用意指所描述的特定特征、结构或特性被包括在至少一个实施例中，并且这些短语在说明书中各个地方的出现不必全部指代相同的实施例。
最后，虽然已经以专用于结构特征和/或方法动作的语言描述了各个实施例，但是应当理解，在所附表示中限定的主题不一定限于所描述的具体特征或动作。相反，具体特征和动作被公开作为实现所要求保护的主题的示例形式。

Claims (15)

1.一种降压转换器(10)，包括：
降压电路(12)，包括串联连接在输入电压(VIN)和第一参考电压之间的第一开关(Q1)和第二开关(Q2)，并且被配置为通过交替导通所述第一开关(Q1)和所述第二开关(Q2)将所述输入电压(VIN)降压为输出电压(VOUT)；
电流检测器(14)，耦合至所述降压电路(12)，并且被配置为检测流经所述降压电路(12)的电流并且生成表示所述电流的电流检测信号；以及
控制电路(16)，耦合至所述降压电路(12)和所述电流检测器(14)，并且被配置为：
基于所述电流检测信号控制所述第一开关(Q1)和所述第二开关(Q2)；以及
响应于所述输出电压(VOUT)的变化而使所述第一开关(Q1)在所述降压转换器(10)进入脉冲跳过模式之前导通的次数减少，其中在所述脉冲跳过模式期间，所述第一开关(Q1)保持关断，
其中所述控制电路(16)包括：
模式控制电路(31)，耦合至所述降压电路(12)和所述电流检测器(14)，并且被配置为基于所述电流检测信号和所述输出电压(VOUT)来生成时钟信号(CLK)、脉冲宽度调制信号(SPWM)和脉冲跳过信号(SKIP)；以及
控制信号发生器(32)，耦合至所述降压电路(12)和所述模式控制电路(31)，并且被配置为基于所述时钟信号(CLK)、所述脉冲宽度调制信号(SPWM)和所述脉冲跳过信号(SKIP)来生成第一开关控制信号(SW1)和第二开关控制信号(SW2)，其中所述第一开关控制信号(SW1)用于控制所述第一开关(Q1)的导通和关断，所述第二开关控制信号(SW2)用于控制所述第二开关(Q2)的导通和关断；
其中所述控制信号发生器(32)进一步被配置为：响应于所述脉冲跳过信号(SKIP)为高电平而使所述降压转换器(10)进入所述脉冲跳过模式，
其中所述模式控制电路(31)包括：
补偿电压生成电路(36)，耦合至所述降压电路(12)，并且被配置为基于与所述输出电压(VOUT)成比例的反馈电压(VFB)和第一基准电压(VREF1)之间的差来生成补偿电压(VCOMP)；
脉冲宽度调制信号发生器(37)，耦合至所述电流检测器(14)、所述补偿电压生成电路(36)和所述控制信号发生器(32)，并且被配置为基于所述电流检测信号和所述补偿电压(VCOMP)来生成所述脉冲宽度调制信号(SPWM)；
脉冲跳过信号发生器(35)，耦合至所述补偿电压生成电路(36)和所述控制信号发生器(32)，并且被配置为基于所述补偿电压(VCOMP)和第二基准电压(VREF2)来生成所述脉冲跳过信号(SKIP)；以及
振荡器电路，耦合至所述控制信号发生器(32)，并且被配置为生成所述时钟信号(CLK)。
2.根据权利要求1所述的降压转换器(10)，其中所述模式控制电路(31)进一步被配置为响应于所述输出电压(V OUT)的变化而使 所述时钟信号(CLK)的频率改变。
3.根据权利要求1所述的降压转换器(10)，其中所述补偿电压 生成电路(36)被配置为：
响应于所述反馈电压(V FB)低于所述第一基准电压(V REF1)， 对电容器(C2)充电以提高所述补偿电压(VCOMP)；以及
响应于所述反馈电压(VFB)高于所述第一基准电压(VREF1)，对所述电容器(C2)放电以降低所述补偿电压(VCOMP)。
4.根据权利要求1所述的降压转换器(10)，其中所述模式控制电路(31)还包括：
调节电流生成电路(34)，耦合至所述振荡器电路和所述补偿电压生成电路(36)，并且被配置为基于所述补偿电压(VCOMP)来生成第一电流(I1)；
并且其中所述振荡器电路被配置为基于所述第一电流(I1)来调节所述时钟信号(CLK)。
5.根据权利要求4所述的降压转换器(10)，其中所述调节电流生成电路(34)包括：
电压至电流转换电路(41)，被配置为将所述补偿电压(VCOMP)转换为第二电流(I2)；
第一电流源(42)，被配置为提供第一基准电流(Iref1)；以及
第一电流镜电路(43)，耦合至所述电压至电流转换电路(41)、所述第一电流源(42)和所述振荡器电路(33)，并且被配置为基于所述第一基准电流(Iref1)和所述第二电流(I2)生成所述第一电流(I1)。
6.根据权利要求4所述的降压转换器(10)，其中所述振荡器电路被配置为：
当所述第一电流(I1)大于或等于第二基准电流(Iref2)时，生成具有预设频率的所述时钟信号(CLK)；以及
当所述第一电流(I1)小于所述第二基准电流(Iref2)时，生成频率降低的所述时钟信号(CLK)。
7.根据权利要求4所述的降压转换器(10)，其中所述振荡器电路包括：
第二电流源(44)，被配置为提供第二基准电流(Iref2)；以及
第二电流镜电路(45)，耦合至所述调节电流生成电路(34)和所述第二电流源(44)，并且被配置为基于所述第二基准电流(Iref2)和所述第一电流(I1)生成第三电流(I3)，
其中当所述第一电流(I1)小于所述第二基准电流(Iref2)时，所述第三电流(I3)具有非零值，所述时钟信号(CLK)基于所述第三电流(I3)而被调节。
8.根据权利要求7所述的降压转换器(10)，其中所述振荡器电路还包括：
第三电流源(46)，被配置为提供第三基准电流(Iref3)；
第三电流镜电路(47)，耦合至所述第二电流镜电路(45)和所述第三电流源(46)，并且被配置为基于所述第三基准电流(Iref3)和所述第三电流(I3)生成时钟生成电流(IC)；以及
时钟信号生成电路(49)，耦合至所述第三电流镜电路(47)，并且被配置为基于所述时钟生成电流(IC)生成所述时钟信号(CLK)。
9.根据权利要求8所述的降压转换器(10)，其中所述时钟信号生成电路(49)包括：
电容器(C3)，耦合至所述第三电流镜电路(47)，并且由所述 时钟生成电流(I C)进行充电；
比较器(48)，耦合至所述第三电流镜电路(47)和所述电容器 (C3)，并且被配置为基于所述时钟生成电流(I C)生成所述时钟信 号(CLK)，其中当所述电容器(C3)两端的电压高于第三基准电压 (V REF3)时，所述时钟信号(CLK)具有高电平；以及
第三开关(Q3)，与所述电容器(C3)并联连接，并且被配置 为响应于所述时钟信号(CLK)具有高电平而导通，以使所述电容器 (C3)放电。
10.根据权利要求1所述的降压转换器(10)，其中所述模式控 制电路还包括：
峰值检测电路(62)，耦合至所述电流检测器(14)，并且被配置为基于所述电流检测信号来生成峰值电压信号；以及
调节电流生成电路(34)，耦合至所述振荡器电路和所述峰值检测电路(62)，并且被配置为基于所述峰值电压信号来生成第一电流(I1)；
并且其中所述振荡器电路被配置为基于所述第一电流(I1)来调节所述时钟信号(CLK)。
11.根据权利要求1所述的降压转换器(10)，其中所述模式控制电路还包括：
电压选择器(72)，耦合至所述振荡器电路和所述补偿电压生成电路(36)，并且被配置为基于所述补偿电压(VCOMP)来生成振荡器电压(VOSC)；
并且其中所述振荡器电路被配置为基于所述振荡器电压(VOSC)来生成所述时钟信号(CLK)。
12.根据权利要求11所述的降压转换器(10)，其中所述电压选择器(72)进一步被配置为：
当所述补偿电压(VCOMP)大于或等于第一阈值电压(VMAX)时，生成等于所述第一阈值电压(VMAX)的所述振荡器电压(VOSC)；
当所述补偿电压(VCOMP)小于所述第一阈值电压(VMAX)并且大于第二阈值电压(VMIN)时，生成等于所述补偿电压(VCOMP)的所述振荡器电压(VOSC)；并且
当所述补偿电压(VCOMP)小于或等于所述第二阈值电压(VMIN)时，生成等于所述第二阈值电压(VMIN)的所述振荡器电压(VOSC)；
其中所述第一阈值电压(VMAX)大于所述第二阈值电压(VMIN)。
13.根据权利要求11所述的降压转换器(10)，其中所述振荡器电路包括：
电压至电流转换电路(41)，耦合至所述电压选择器(72)，并且被配置为将所述振荡器电压(VOSC)转换为振荡器电流(I4)；
电流镜电路，耦合至所述电压至电流转换电路(41)，并且被配置为基于所述振荡器电流(I4)生成时钟生成电流(IC)；以及
时钟信号生成电路(49)，耦合至所述电流镜电路，并且被配置为基于所述时钟生成电流(IC)生成所述时钟信号(CLK)。
14.根据权利要求1所述的降压转换器(10)，其中所述降压电路(12)还包括：
电感器(L)，被耦合在所述第一开关(Q1)和所述第二开关(Q2)之间的中间点与所述输出电压(VOUT)之间；以及
电容器(C1)，被耦合在所述输出电压(VOUT)与所述第一参考电压之间。
15.一种电子装置(1)，包括：
供电装置(2)；以及
根据权利要求1-14中任一项所述的降压转换器(10)，所述降压转换器(10)由所述供电装置(2)供电。
CN202110996099.5A 2021-08-27 2021-08-27 降压转换器和电子装置 Active CN113726159B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110996099.5A CN113726159B (zh) 2021-08-27 2021-08-27 降压转换器和电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110996099.5A CN113726159B (zh) 2021-08-27 2021-08-27 降压转换器和电子装置

Publications (2)

Publication Number Publication Date
CN113726159A CN113726159A (zh) 2021-11-30
CN113726159B true CN113726159B (zh) 2023-03-10

Family

ID=78678529

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110996099.5A Active CN113726159B (zh) 2021-08-27 2021-08-27 降压转换器和电子装置

Country Status (1)

Country Link
CN (1) CN113726159B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116169856B (zh) * 2023-02-24 2024-05-24 芯洲科技(北京)股份有限公司 供电设备
CN117081365B (zh) * 2023-09-21 2024-01-02 茂睿芯（深圳）科技有限公司 供电调整电路、降压变换器及直流电源

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6396252B1 (en) * 2000-12-14 2002-05-28 National Semiconductor Corporation Switching DC-to-DC converter with discontinuous pulse skipping and continuous operating modes without external sense resistor
JP2004274895A (ja) * 2003-03-10 2004-09-30 Tohoku Pioneer Corp Ｄｃ−ｄｃコンバータおよびその駆動制御方法
CN102412708A (zh) * 2011-12-28 2012-04-11 成都芯源系统有限公司 开关变换器及其控制电路和控制方法
CN102480227A (zh) * 2010-11-30 2012-05-30 立锜科技股份有限公司 用于固定导通时间电源转换器的音频跳略控制方法及电路
CN106208697A (zh) * 2016-08-08 2016-12-07 成都芯源系统有限公司 升压降压型开关功率变换器及其控制电路和控制方法
CN110994994A (zh) * 2019-12-30 2020-04-10 芯原微电子(上海)股份有限公司 一种pwm和psm模式切换控制电路及其方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5855418B2 (ja) * 2011-10-27 2016-02-09 リコー電子デバイス株式会社 スイッチングレギュレータ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6396252B1 (en) * 2000-12-14 2002-05-28 National Semiconductor Corporation Switching DC-to-DC converter with discontinuous pulse skipping and continuous operating modes without external sense resistor
JP2004274895A (ja) * 2003-03-10 2004-09-30 Tohoku Pioneer Corp Ｄｃ−ｄｃコンバータおよびその駆動制御方法
CN102480227A (zh) * 2010-11-30 2012-05-30 立锜科技股份有限公司 用于固定导通时间电源转换器的音频跳略控制方法及电路
CN102412708A (zh) * 2011-12-28 2012-04-11 成都芯源系统有限公司 开关变换器及其控制电路和控制方法
CN106208697A (zh) * 2016-08-08 2016-12-07 成都芯源系统有限公司 升压降压型开关功率变换器及其控制电路和控制方法
CN110994994A (zh) * 2019-12-30 2020-04-10 芯原微电子(上海)股份有限公司 一种pwm和psm模式切换控制电路及其方法

Also Published As

Publication number Publication date
CN113726159A (zh) 2021-11-30

Similar Documents

Publication Publication Date Title
US11303212B2 (en) Peak-buck peak-boost current-mode control for switched step-up step-down regulators
US7061213B2 (en) DC-DC converter
US9648680B2 (en) Method for driving LED
US9276477B2 (en) DC-DC converter with enhanced automatic switching between CCM and DCM operating modes
US8766615B2 (en) DC-DC converter control circuit and DC-DC converter including same
US8773090B2 (en) Voltage regulator with adaptive hysteretic control
US8242764B2 (en) DC-DC converter having VFM mode in which inductor current increases and switching frequency decreases
US8760139B2 (en) DC-DC converter control circuit and DC-DC converter including same
CN110572031B (zh) 一种用于电压变换电路的控制电路及方法
US20070108954A1 (en) Compensation offset adjustment scheme for fast reference voltage transitioning
US20130049714A1 (en) PWM Control Circuit of A Converter And the Control Method Thereof
US11394291B2 (en) Ripple voltage control circuit and control method thereof
US12027974B2 (en) Control circuit and switching converter
CN113726159B (zh) 降压转换器和电子装置
US11394287B2 (en) Adjustable power save mode threshold for switching converter
US11081957B2 (en) Power converter with multi-mode timing control
US20220200457A1 (en) Voltage converter with loop control
CN114400896B (zh) 集成电路和供电装置
CN115378246B (zh) 具有过冲保护的开关电源
CN113708625A (zh) 降压转换器、电子装置和音频播放装置
CN114400895B (zh) 集成电路和供电装置
US20240380321A1 (en) Switching converter
CN119543615A (zh) 导通时间控制器、电源转换器以及用于其的切换操作方法
CN119727383A (zh) 用于直流/直流转换器的控制电路和控制方法
TW202510470A (zh) 導通時間控制器、電源轉換器以及用於電源轉換器之切換操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Room 1101, 11th Floor, No. 51, Xueyuan Road, Haidian District, Beijing 100083

Applicant after: Xinzhou Technology (Beijing) Co.,Ltd.

Address before: 100095 No.15, 2nd floor, building 1, yard 33, Dijin Road, Haidian District, Beijing

Applicant before: SILICON CONTENT TECHNOLOGY (BEIJING) Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant