CN113671761B - 像素结构、阵列基板和显示面板 - Google Patents
像素结构、阵列基板和显示面板 Download PDFInfo
- Publication number
- CN113671761B CN113671761B CN202110874196.7A CN202110874196A CN113671761B CN 113671761 B CN113671761 B CN 113671761B CN 202110874196 A CN202110874196 A CN 202110874196A CN 113671761 B CN113671761 B CN 113671761B
- Authority
- CN
- China
- Prior art keywords
- electrode
- pixel
- main
- sub
- lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 55
- 239000010409 thin film Substances 0.000 claims abstract description 51
- 238000000034 method Methods 0.000 claims abstract description 9
- 239000003990 capacitor Substances 0.000 claims description 22
- 239000004973 liquid crystal related substance Substances 0.000 claims description 18
- 238000003860 storage Methods 0.000 claims description 18
- 239000010408 film Substances 0.000 claims description 9
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 23
- 238000010586 diagram Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 238000002161 passivation Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- JAONJTDQXUSBGG-UHFFFAOYSA-N dialuminum;dizinc;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Al+3].[Al+3].[Zn+2].[Zn+2] JAONJTDQXUSBGG-UHFFFAOYSA-N 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Geometry (AREA)
Abstract
本申请适用于显示技术领域，提供了一种像素结构、阵列基板和显示面板，该像素结构包括扫描线、数据线和像素单元，像素单元包括主像素单元和副像素单元；还包括多个副驱动线，数据线与副驱动线平行且间隔排列，主像素单元包括主像素电极和主薄膜晶体管，主薄膜晶体管的第一栅极连接扫描线，第一源极连接数据线，第一漏极连接主像素电极；副像素单元包括副像素电极和副薄膜晶体管，副薄膜晶体管的第二栅极连接第一漏极，第二源极连接副驱动线，第二漏极连接所述副像素电极；能够在两个TFT的基础上实现8畴，在保证大角度视角范围的基础上减少了TFT的数量和制造步骤，降低了像素结构的结构复杂度和制造成本。
Description
技术领域
本申请涉及显示技术领域，特别涉及一种像素结构、阵列基板和显示面板。
背景技术
TFT-LCD(Thin Film Transistor-Liquid Crystal Display，薄膜晶体管液晶显示器)有多种常用的显示模式，如TN(Twisted Nematic，扭转向列)显示模式、VA(Vertically Alignment，垂直配向)显示模式、FFS(Fringe Field Switching，边缘场转换)显示模式，以及IPS(In-Plane Switching，面内转换)显示模式等。其中，VA模式相对于其他显示模式具有更好的暗态表现，对比度更好，但其视野角度相对较差。
目前常使用将像素分为多个畴(Domain)的方式来提升VA显示的视角，如8domain、4domain。4domain的形成方式通常为在像素电极上形成狭缝、在彩膜基板上形成凸起，液晶分子在未施加电压时可具有朝不同方向的预倾角，施加电压后，液晶层即可分割为四个分别具有不同倾斜方向的液晶微域，如此，实现大视角显示特性。8domain的形成方式通常为在上述4畴的基础上，将一个像素划分为一个主子像素和一个副子像素，主子像素和副子像素各拥有4个domain，同时主子像素和副子像素的驱动电压不同，能够进一步改善色偏、获得大视角。但该8畴结构需要通过3个TFT控制，两个TFT分别控制主子像素和副子像素，第三个TFT用于在副子像素的电压保持期间对副子像素进行部分放电。3个TFT的结构及其制作等均较为复杂。
发明内容
本申请实施例的目的在于提供一种像素结构，旨在解决现有的8畴显示面板中结构和制作较为复杂的技术问题。
本申请实施例是这样实现的，一种包括多个扫描线、多个数据线和多个像素单元，所述扫描线和所述数据线交叉限定出多个像素区，所述像素区包括主像素区和副像素区，所述像素单元包括主像素单元和副像素单元；
还包括多个副驱动线，所述数据线与所述副驱动线平行且间隔排列；
所述主像素单元包括设于所述主像素区的主像素电极和主薄膜晶体管，所述主薄膜晶体管具有第一栅极、第一源极和第一漏极，所述第一栅极连接所述扫描线，所述第一源极连接所述数据线，所述第一漏极连接所述主像素电极；
所述副像素单元包括设于所述副像素区的副像素电极和副薄膜晶体管，所述副薄膜晶体管具有第二栅极、第二源极和第二漏极，所述第二栅极连接所述第一漏极，所述第二源极连接所述副驱动线，所述第二漏极连接所述副像素电极。
在一个实施例中，所述主像素区和所述副像素区分别位于所述扫描线的两侧，所述第一栅极和所述第二栅极分别位于所述扫描线的两侧。
在一个实施例中，所述像素结构还包括多条公共电极线，所述公共电极线平行于所述扫描线且设于相邻两条所述扫描线之间；所述主像素电极与所述公共电极线部分重合并形成存储电容。
在一个实施例中，所述主像素区和所述副像素区位于所述扫描线的同一侧，所述第一栅极和所述第二栅极均位于所述扫描线的同一侧。
在一个实施例中，所述主像素电极和所述副像素电极位于所述数据线和相邻一条所述副驱动线之间；或者，所述主像素电极位于所述数据线和所述副驱动线之间，所述副像素电极位于所述副驱动线和另一条所述数据线之间。
在一个实施例中，所述主像素电极与相邻一条所述扫描线部分重叠并形成存储电容；或者，所述像素结构还包括多条公共电极线，所述公共电极线平行于所述扫描线且设于相邻两条所述扫描线之间，所述主像素电极与所述公共电极线部分重叠并形成存储电容。
在一个实施例中，所述主像素电极和副像素电极均包括相互连接的主干电极和分支电极，所述主干电极将所述主像素区和所述副像素区分别分为多个畴区，每一所述畴区内的所述分支电极平行且间隔，不同所述畴区内的所述分支电极的朝向不同。
本申请的另一目的在于提供一种阵列基板，包括衬底基板以及设于所述衬底基板上的如上述各实施例所说的像素结构。
在一个实施例中，所述第一栅极和所述第二栅极设于所述衬底基板上；所述阵列基板还包括设于所述第一栅极和第二栅极上的栅极绝缘层，所述第一源极、所述第一漏极、所述第二源极和所述第二漏极均设于所述栅极绝缘层上，且所述栅极绝缘层上设有贯穿至所述第二栅极的过孔，所述第一漏极经由所述过孔与所述第二栅极连接。
本申请的又一目的在于提供一种显示面板，包括如上述实施例所说的阵列基板、与所述阵列基板相对设置的彩膜基板，以及设于所述阵列基板和所述彩膜基板之间的液晶层。
本申请实施例提供的像素结构、阵列基板和显示面板，其有益效果在于：
本申请实施例提供的像素结构，通过扫描线、数据线和主薄膜晶体管来驱动主像素电极通过主薄膜晶体管、副驱动线来和副薄膜晶体管来驱动副像素电极，将主像素电极和副像素电极均设置为4畴结构即可在两个TFT的基础上实现8畴，在保证大角度视角范围的基础上减少了TFT的数量和制造步骤，降低了像素结构的结构复杂度和制造成本。具有该像素结构和阵列基板和显示面板，通过两个TFT可实现8畴，在保证大角度视角范围的基础上减少TFT的数量和制造步骤，具有低的结构复杂度和制造成本。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的像素结构的第一种结构示意图；
图2是本申请实施例提供的像素结构的第二种结构示意图；
图3是本申请实施例提供的像素结构的第三种结构示意图；
图4是本申请实施例提供的像素结构的第四种结构示意图；
图5是本申请实施例提供的像素结构的第五种结构示意图；
图6是本申请实施例提供的像素结构的等效电路图；
图7是申请实施例提供的像素结构中主像素电极和副像素电极的结构示意图；
图8是申请实施例提供的阵列基板的剖面结构示意图；
图9是制作申请实施例提供的阵列基板的步骤S1对应的剖面示意图；
图10是制作申请实施例提供的阵列基板的步骤S2对应的剖面示意图；
图11是制作申请实施例提供的阵列基板的步骤S3对应的剖面示意图；
图12是制作申请实施例提供的阵列基板的步骤S4对应的剖面示意图；
图13是制作申请实施例提供的阵列基板的步骤S5对应的剖面示意图；
图14是申请实施例提供的显示面板的剖面示意图。
图中标记的含义为：
500-显示面板；400-彩膜基板，300-液晶层；
200-阵列基板；
100-像素结构；
1-衬底基板，10-存储电容，11-第一液晶电容，12-第二液晶电容；
2-扫描线；3-数据线；4-副驱动线；
5-像素区，51-主像素区，52-副像素区；
6-像素单元；7-主像素单元，71-主像素电极，711-主干电极，712-分支电极；72-主薄膜晶体管，721-第一栅极，722-第一有源层，723-第一源极，724-第一漏极；8-副像素单元，81-副像素电极，82-副薄膜晶体管，821-第二栅极，822-第二有源层，823-第二源极，824-第二漏极；
91-公共电极线，92-栅极绝缘层，920-第一过孔，93-钝化层，930-第二过孔。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本申请，并不用于限定本申请。
需说明的是，当部件被称为“固定于”或“设置于”另一个部件，它可以直接或者间接固定或设置在该另一个部件上。当一个部件被称为是“连接于”另一个部件，它可以是直接或者间接连接至该另一个部件上。术语“上”、“下”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利的限制。术语“第一”、“第二”仅用于便于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明技术特征的数量。“多个”的含义是两个或两个以上，除非另有明确具体的限定。
请结合参阅图1和图2，本申请实施例首先提供一种像素结构100，包括多个像素单元6、多条扫描线2、多条数据线3以及多条副驱动线4。其中，数据线3与副驱动线4平行且依次交替排列，扫描线2与数据线3、副驱动线4均垂直，扫描线2与数据线3之间限定出多个像素区5，每一像素区5包括主像素区51和副像素区52。
像素单元6包括主像素单元7和副像素单元8，分别设于主像素区51和副像素区52；其中，主像素单元7包括主像素电极71、主薄膜晶体管72，副像素单元8包括副像素电极81和副薄膜晶体管82。主薄膜晶体管72具有第一栅极721、第一源极723和第一漏极724，第一栅极721连接扫描线2，第一源极723连接数据线3，第一漏极724连接主像素电极71；副薄膜晶体管82具有第二栅极821、第二源极823和第二漏极824，第二栅极821连接主薄膜晶体管72的第一漏极724，第二源极823连接副驱动线4，第二漏极824连接副像素电极81。
请结合参阅图6所示，主薄膜晶体管72的第一栅极721接收来自扫描线2上的扫描电压(SCAN)，该主薄膜晶体管72根据扫描线2的扫描电压打开和关闭，当主薄膜晶体管72打开时，来自数据线3的数据电压(DATA)能够施加至主像素电极71，主像素电极71与其对侧的上公共电极(未图示，用于提供电压VCOM)之间的电压施加在其二者之间的液晶层300(请结合参阅图14所示)中，形成第一液晶电容11，如图6所示，从而，能够驱动主像素单元7内对应的液晶分子转动；副薄膜晶体管82的第二栅极821接收来自主薄膜晶体管72的数据电压(DATA)并根据该数据电压打开或关闭，当副薄膜晶体管82打开时，来自副驱动线4的驱动电压(VDD)能够施加至副像素电极81，副像素电极81与其对侧的公共电极(未图示，用于提供电压VCOM)之间的电压施加在其二者之间的液晶层300(请结合参阅图14所示)中，形成第二液晶电容12，如图6所示，从而，能够驱动副像素单元8内对应的液晶分子的转动。并且，数据线3上的数据电压根据主像素单元7显示画面的不同是不断变化的，通过设置副驱动线4上合适的驱动电压，即能够使得主像素电极71和副像素电极81的电压不同。如此，通过将主像素电极71和副像素电极81均设置为4畴结构即可在两个TFT(主薄膜晶体管72和副薄膜晶体管82)的基础上实现8畴，减少了该像素结构100中TFT的数量和制造步骤，降低了该像素结构100的结构复杂度和制造成本。
副驱动线4上的驱动电压可以是恒定电压。施加在副像素电极81上的电压通过数据线3上的数据电压的变化来改变副薄膜晶体管82的开启程度来确定。如此，该像素结构100的驱动方式可以更简化。
本申请实施例提供的像素结构100，其通过扫描线2、数据线3和主薄膜晶体管72来驱动主像素电极71，通过主薄膜晶体管72、副驱动线4来和副薄膜晶体管82来驱动副像素电极81，将主像素电极71和副像素电极81均设置为4畴结构即可在两个TFT(主薄膜晶体管72和副薄膜晶体管82)的基础上实现8畴，在保证大角度视角范围的基础上减少了TFT的数量和制造步骤，降低了像素结构100的结构复杂度和制造成本。
图1和图2所示分别为本申请实施例提供的像素结构100的第一种和第二种排布结构。
在该实施例中，主像素区51和副像素区52位于扫描线2的同一侧，第一栅极721和第二栅极821均位于扫描线2的同一侧。扫描线2通常为在行方向上延伸，如图1和图2所示，主像素区51和副像素区52均位于扫描线2的上侧或下侧。本实施例中，主像素区51和副像素区52均位于扫描线2的下侧。但不限于此，在其他可选实施例中，扫描线2可以有其他设置方位，主像素区51和副像素区52可以相对于扫描线2有其他设置方位。
由于副驱动线4与数据线3相互平行，且副驱动线4设于相邻的两条数据线3之间，主像素区51可以设置在副驱动线4的一侧，副像素区52可以设置在副驱动线4的另一侧，也即，主像素区51可以设置于副驱动线4和一条数据线3之间，而副像素区52则位于副驱动线4和另外一条数据线3之间。这样设置的目的在，副驱动线4和数据线3之间的间隔距离可以设置地较大，从而有利于副驱动线4和数据线3的制造，避免副驱动线4和数据线3之间因距离过小而在制造时无法保证间距精度导致产生短路等问题。
其中，在该实施例中，如图2所示，该像素结构100还以包括多条公共电极线91，公共电极线91平行于扫描线2且设于相邻两条扫描线2之间，主像素电极71与公共电极线91部分重叠并形成存储电容10。请结合参阅图6所示，公共电极线91用于提供低电压(VCOM)。该存储电容10用于在一行扫描线2关闭的期间对主像素电极71进行充电以保持主像素电极71上的电压；同时，由于主像素电极71还通过第一漏极724与第二栅极821实现连接，存储电容10上的电压也能够在一行扫描线2关闭的期间使得副薄膜晶体管82仍保持打开，从而副驱动线4上的电压能够对副像素电极81进行充电。如此，借由该存储电容10的设置，可以在一行扫描线2关闭的期间同时使得主像素电极71和副像素电极81保持各自的电压。
或者，如图1所示，在该实施例中，可以省略上述的公共电极线91，主像素电极71与相邻一条扫描线2部分重叠并形成上述的存储电容10。请结合参阅图6所示，存储电容10由主像素单元7内对应的液晶电容并联。在一行扫描线2打开时，相邻一行扫描线2保持关闭，相当于低电压(VCOM)，此时存储电容10能够进行充电；当相邻一行扫描线2打开时，上一行扫描线2关闭，存储电容10的两电极板上的电压差能保持与上一行扫描线2连接的主像素电极71及对应的副像素电极81上的电压。
图3和图4所示分别为本申请实施例提供的像素结构100的第三种和第四种排布结构。
在该实施例中，主像素区51和副像素区52位于扫描线2的同一侧，第一栅极721和第二栅极821均位于扫描线2的同一侧，且主像素区51和副像素区52均位于相邻的副驱动线4和数据线3之间。如图3和图4所示，主像素区51位于一条数据线3的右侧，而副像素区52位于一条相邻的副驱动线4的左侧。在该实施例中的排布中，第一栅极721和第二栅极821之间的距离可以增加，也即，第一栅极721可以向左靠近数据线3设置，第二栅极821可以向右靠近副驱动线4设置，因而，主薄膜晶体管72和副薄膜晶体管82各自占据的面积可以减小，尤其是副薄膜晶体管82，。进一步地，主像素区51和副像素区52中可以有更大的空间用作开口区，进而能够保证该像素结构100的开口率。
同样地，在该实施例中，如图3所示，该像素结构100也可以包括多条公共电极线91，公共电极线91公共电极线91平行于扫描线2且设于相邻两条扫描线2之间，主像素电极71与公共电极线91部分重叠并形成存储电容10。不再赘述。
或者，如图4所示，在该实施例中，主像素电极71与相邻一条扫描线2部分重叠并形成上述的存储电容10。不再赘述。
图5所示为本申请实施例提供的像素结构100的第五种排布结构。
在该实施例中，主像素区51和副像素区52分别位于扫描线2的两侧，且位于相邻两条数据线3和副驱动线4之间，第一栅极721和第二栅极821分别位于扫描线2的两侧。例如，主像素区51和第一栅极721位于扫描线2的下方，副像素区52和第二栅极821位于扫描线2的上方。这样设置的目的在于，主像素区51和副像素区52中分别用于设置主薄膜晶体管72和副薄膜晶体管82的面积可以进一步减小，有利于进一步提高开口率。
其中，在该实施例中，如图5所示，该像素结构100可以包括多条公共电极线91，公共电极线91公共电极线91平行于扫描线2且设于相邻两条扫描线2之间，主像素电极71与公共电极线91部分重叠并形成存储电容10。在此不再赘述。
本申请实施例中，主像素单元7和副像素单元8均包括4个畴。具体地，请参阅图7，在一个实施例中，主像素电极71包括主干电极711和连接于主干电极711的分支电极712。该主干电极711将主像素区51分为多个畴区，本实施例中，主像素电极71的主干电极711呈“十”字状，该主干电极711将主像素区51分为四个畴区。分支电极712由主干电极711延伸，且每一畴区内的分支电极712相互平行且间隔，不同畴区内的分支电极712的朝向不同。
结合参阅图7所示，副像素电极81可与主像素电极71的形状完全一致。具体地，副像素电极81可包括主干电极711和连接于主干电极711的分支电极712。该主干电极711将副像素区52分为多个畴区，本实施例中，副像素电极81的主干电极711呈“十”字状，该主干电极711将副像素区52分为四个畴区，分支电极712由主干电极711延伸，且每一畴区内的分支电极712相互平行且间隔，不同畴区内的分支电极712的朝向不同。
在一个实施例中，主像素电极71的面积大于副像素电极81的面积。这是因为，由于副驱动线4的设计以及第一漏极724与第二栅极821之间的连接，使得副像素单元8的开口率较低，主像素电极71的面积大于副像素电极81的面积能够保证该像素单元6具有高的开口率。
请参阅图8，并结合上述的图1至图7，本申请实施例还提供一种阵列基板200，其包括衬底基板1以及设于衬底基板1上的如上述各实施例所说的像素结构100。
本申请实施例提供的阵列基板200，其像素结构100中，每一像素单元6包括主像素单元7和副像素单元8，其中，主像素单元7的主像素电极71由扫描线2、数据线3和主薄膜晶体管72进行驱动，副像素单元8中的副像素电极81通过主薄膜晶体管72、副驱动线4和副薄膜晶体管82进行驱动，将主像素电极71和副像素电极81均设置为4畴结构即可在两个TFT的基础上实现8畴，在减少色偏、保证大角度视角范围的基础上减少了TFT的数量和制造步骤，降低了该阵列基板200的结构复杂度和制造成本。
其中，如图8所示，扫描线2、公共电极线91、第一栅极721和第二栅极821均设于衬底基板1上。阵列基板200还包括设于第一栅极721和第二栅极821上的栅极绝缘层92，且栅极绝缘层92上设有贯穿至第一栅极721的第一过孔920。
主薄膜晶体管72还包括第一有源层722，副薄膜晶体管82还包括第二有源层822，第一有源层722设于栅极绝缘层92上且位于第一栅极721的上方，第二有源层822设于栅极绝缘层92上且位于第二栅极821的上方。
数据线3、副驱动线4、第一源极723、第一漏极724、第二源极823和第二漏极824均设于栅极绝缘层92上。第一源极723和第一漏极724分别连接于第一有源层722的两端，第二源极823和第二漏极824分别连接于第二有源层822的两端，第一漏极724经由第一过孔920与第二栅极821连接。
数据线3、副驱动线4、第一源极723、第一漏极724、第二源极823和第二漏极824上方还设有钝化层93，且钝化层93对应第一漏极724和第二漏极824分别形成第二过孔930，主像素电极71经由其中一个第二过孔930与第一漏极724连接，副像素电极81经由其中另一个第二过孔930与第二漏极824连接。
接下来，简述制造本申请实施例提供的阵列基板200的步骤。
步骤S1，如图9所示，提供衬底基板1。请结合参阅图1至图5，衬底基板1上设有多个像素区5，每一像素区5包括开口区和非开口区(均未图示)。在衬底基板1上通过物理气相沉积等的方式，形成第一金属层，第一金属层的材料可以是铝、钼等。然后，通过一道光罩制程形成位于非开口区的扫描线2、公共电极线91、第一栅极721和第二栅极821。
步骤S2，如图10所示，通过化学气相沉积等方式形成一层绝缘材料层，然后通过一道光罩制程形成位于非开口区的栅极绝缘层92以及对应第二栅极821的第一过孔920。栅极绝缘层92的材料可以是氮化硅、氧化硅等。
步骤S3，如图11所示，通过化学气相沉积的方式形成一层非晶硅层，并对非晶硅层的上端进行离子掺杂形成欧姆接触层，然后通过一道光罩制程形成第一有源层722和第二有源层822。或者，通过化学气相沉积的方式形成一层多晶硅层或金属氧化物半导体层，然后通过一道光罩制程形成第一有源层722和第二有源层822；金属氧化物可以是IGZO(氧化铟镓锌)等。
步骤S4，如图12所示，通过物理气相沉积等的方式，形成第二金属层，第二金属层的材料可以是铝、钼等。然后，通过一道光罩制程形成位于非开口区的数据线3、副驱动线4、第一源极723、第一漏极724、第二源极823和第二漏极824。其中，第一漏极724经由上述的第一过孔920与第二栅极821连接。第一源极723与数据线3连接，第二源极823与副驱动线4连接。
步骤S5，如图13所示，通过化学气相沉积等方式形成一层绝缘材料层，然后通过一道光罩制程形成位于非开口区的钝化层93，以及对应第一漏极724和第二漏极824的两个第二过孔930。钝化层93的材料可以是氮化硅、氧化硅等。
步骤S6，请结合参考图8所示，通过物理气相沉积等的方式，形成一层透明金属层，透明金属层的材料可以是氧化铟锡、氧化铟锌、氧化铝锌等。然后，通过一道光罩制程形成位于开口区的主像素电极71和副像素电极81，其中，主像素电极71通过一个第二过孔930与第一漏极724连接，副像素电极81通过另一个第二过孔930与第二漏极824连接。
接下来请参阅图14所示，本申请实施例还提供一种显示面板500，包括如上述各实施例所说的阵列基板200、与所述阵列基板200相对设置的彩膜基板400，以及设于阵列基板200和彩膜基板400之间的液晶层300。前述提及的上公共电极设置于彩膜基板400上。
本申请实施例提供的显示面板500，其阵列基板200上能够通过副驱动线4和两个TFT实现8畴显示，该显示面板500能够在减少色偏、保证大角度视角范围的基础上减少了TFT的数量和制造步骤，该显示面板500的结构复杂度和制造成本降低。
以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本申请的保护范围之内。
Claims (10)
1.像素结构，包括多个扫描线、多个数据线和多个像素单元，所述扫描线和所述数据线限定出多个像素区，所述像素区包括主像素区和副像素区，所述像素单元包括主像素单元和副像素单元；其特征在于，
还包括多个副驱动线，所述数据线与所述副驱动线平行且间隔排列；
所述主像素单元包括设于所述主像素区的主像素电极和主薄膜晶体管，所述主薄膜晶体管具有第一栅极、第一源极和第一漏极，所述第一栅极连接所述扫描线，所述第一源极连接所述数据线，所述第一漏极连接所述主像素电极；
所述副像素单元包括设于所述副像素区的副像素电极和副薄膜晶体管，所述副薄膜晶体管具有第二栅极、第二源极和第二漏极，所述第二栅极连接所述第一漏极，所述第二源极连接所述副驱动线，所述第二漏极连接所述副像素电极。
2.如权利要求1所述的像素结构，其特征在于，所述主像素区和所述副像素区分别位于所述扫描线的两侧，所述第一栅极和所述第二栅极分别位于所述扫描线的两侧。
3.如权利要求2所述的像素结构，其特征在于，所述像素结构还包括多条公共电极线，所述公共电极线平行于所述扫描线且设于相邻两条所述扫描线之间；所述主像素电极与所述公共电极线部分重合并形成存储电容。
4.如权利要求1所述的像素结构，其特征在于，所述主像素区和所述副像素区位于所述扫描线的同一侧，所述第一栅极和所述第二栅极位于所述扫描线的同一侧。
5.如权利要求4所述的像素结构，其特征在于，所述主像素电极和所述副像素电极位于所述数据线和相邻一条所述副驱动线之间；或者，所述主像素电极位于所述数据线和所述副驱动线之间，所述副像素电极位于所述副驱动线和另一条所述数据线之间。
6.如权利要求4所述的像素结构，其特征在于，所述主像素电极与相邻一条所述扫描线部分重叠并形成存储电容；或者，所述像素结构还包括多条公共电极线，所述公共电极线平行于所述扫描线且设于相邻两条所述扫描线之间，所述主像素电极与所述公共电极线部分重叠并形成存储电容。
7.如权利要求1至6中任一项所述的像素结构，其特征在于，所述主像素电极和副像素电极均包括相互连接的主干电极和分支电极，所述主干电极将所述主像素区和所述副像素区分别分为多个畴区，每一所述畴区内的所述分支电极平行且间隔，不同所述畴区内的所述分支电极的朝向不同。
8.阵列基板，其特征在于，包括衬底基板以及设于所述衬底基板上的如权利要求1至7中任一项所述的像素结构。
9.如权利要求8所述的阵列基板，其特征在于，所述第一栅极和所述第二栅极设于所述衬底基板上；所述阵列基板还包括设于所述第一栅极和第二栅极上的栅极绝缘层，所述第一源极、所述第一漏极、所述第二源极和所述第二漏极均设于所述栅极绝缘层上，且所述栅极绝缘层上设有贯穿至所述第二栅极的过孔，所述第一漏极经由所述过孔与所述第二栅极连接。
10.显示面板，其特征在于，包括如权利要求8或9所说的阵列基板、与所述阵列基板相对设置的彩膜基板，以及设于所述阵列基板和所述彩膜基板之间的液晶层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110874196.7A CN113671761B (zh) | 2021-07-30 | 2021-07-30 | 像素结构、阵列基板和显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110874196.7A CN113671761B (zh) | 2021-07-30 | 2021-07-30 | 像素结构、阵列基板和显示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113671761A CN113671761A (zh) | 2021-11-19 |
| CN113671761B true CN113671761B (zh) | 2023-09-01 |
Family
ID=78540999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110874196.7A Active CN113671761B (zh) | 2021-07-30 | 2021-07-30 | 像素结构、阵列基板和显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113671761B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114624909B (zh) * | 2022-03-28 | 2023-06-30 | 深圳市华星光电半导体显示技术有限公司 | 显示模组及其制作方法、电子终端 |
| CN114582896B (zh) * | 2022-04-29 | 2022-07-26 | 惠科股份有限公司 | 像素结构、阵列基板及制作方法 |
| CN114815423B (zh) * | 2022-04-29 | 2023-12-15 | 苏州华星光电技术有限公司 | 显示面板制作方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101149548A (zh) * | 2007-11-06 | 2008-03-26 | 上海广电光电子有限公司 | 垂直取向模式液晶显示装置的像素电路 |
| CN101369075A (zh) * | 2007-08-15 | 2009-02-18 | 群康科技(深圳)有限公司 | 液晶显示装置及其驱动方法 |
| CN102393589A (zh) * | 2011-11-29 | 2012-03-28 | 南京中电熊猫液晶显示科技有限公司 | 多畴垂直配向型液晶显示面板及其子像素结构 |
| CN103676280A (zh) * | 2013-12-17 | 2014-03-26 | 合肥京东方光电科技有限公司 | 阵列基板及其制造方法和触摸屏 |
| CN104345500A (zh) * | 2013-08-02 | 2015-02-11 | 三星显示有限公司 | 液晶显示器 |
| CN109669305A (zh) * | 2019-02-21 | 2019-04-23 | 昆山龙腾光电有限公司 | 阵列基板和液晶显示面板 |
-
2021
- 2021-07-30 CN CN202110874196.7A patent/CN113671761B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101369075A (zh) * | 2007-08-15 | 2009-02-18 | 群康科技(深圳)有限公司 | 液晶显示装置及其驱动方法 |
| CN101149548A (zh) * | 2007-11-06 | 2008-03-26 | 上海广电光电子有限公司 | 垂直取向模式液晶显示装置的像素电路 |
| CN102393589A (zh) * | 2011-11-29 | 2012-03-28 | 南京中电熊猫液晶显示科技有限公司 | 多畴垂直配向型液晶显示面板及其子像素结构 |
| CN104345500A (zh) * | 2013-08-02 | 2015-02-11 | 三星显示有限公司 | 液晶显示器 |
| CN103676280A (zh) * | 2013-12-17 | 2014-03-26 | 合肥京东方光电科技有限公司 | 阵列基板及其制造方法和触摸屏 |
| CN109669305A (zh) * | 2019-02-21 | 2019-04-23 | 昆山龙腾光电有限公司 | 阵列基板和液晶显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113671761A (zh) | 2021-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11392002B2 (en) | Array substrate, display panel and display device | |
| CN113671761B (zh) | 像素结构、阵列基板和显示面板 | |
| CN100359400C (zh) | 液晶显示器及其薄膜晶体管阵列面板 | |
| US20030107694A1 (en) | Liquid crystal display with high aperture ratio | |
| US7936407B2 (en) | Array substrate, method of manufacturing the same, display panel having the same, and liquid crystal display apparatus having the same | |
| US7834947B2 (en) | Array substrate, liquid crystal display panel having the same and liquid crystal display device having the same | |
| US8797486B2 (en) | Display panel comprising a pixel electrode including a micro-slit pattern and a control electrode wherein the control electrode overlaps an entire portion of the pixel electrode in a plan view | |
| KR20100048706A (ko) | 액정 표시 장치 | |
| US20070024770A1 (en) | Liquid crystal display device and method of fabricating the same | |
| US7751009B2 (en) | Array substrate for in-plane switching mode liquid crystal display | |
| US8441589B2 (en) | Pixel array structure | |
| CN101286516B (zh) | 有源矩阵衬底,液晶显示面板及其制造方法 | |
| US20080084528A1 (en) | Liquid crystal display device | |
| CN101802699A (zh) | 液晶显示装置 | |
| CN212412050U (zh) | 金属氧化物阵列基板 | |
| US9612488B2 (en) | Liquid crystal display device | |
| TWI400805B (zh) | 基板，具其之液晶顯示面板及具其之液晶顯示裝置 | |
| JP7626320B2 (ja) | 画素構造、アレイ基板及び製造方法 | |
| KR100920340B1 (ko) | 액정 표시 장치 및 박막 트랜지스터 표시판 | |
| JP3858539B2 (ja) | 液晶装置および電子機器 | |
| US8994903B2 (en) | Liquid crystal display | |
| CN100361014C (zh) | 液晶显示面板、主动元件阵列基板及其制造方法 | |
| CN114764203A (zh) | 一种显示面板及显示装置 | |
| CN117872649A (zh) | 阵列基板及其制备方法、显示面板和显示装置 | |
| KR20070003317A (ko) | 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |