[go: up one dir, main page]

CN1136484C - 可鉴别测量结果是否在要求范围内的时间测量方法和系统 - Google Patents

可鉴别测量结果是否在要求范围内的时间测量方法和系统 Download PDF

Info

Publication number
CN1136484C
CN1136484C CNB981031420A CN98103142A CN1136484C CN 1136484 C CN1136484 C CN 1136484C CN B981031420 A CNB981031420 A CN B981031420A CN 98103142 A CN98103142 A CN 98103142A CN 1136484 C CN1136484 C CN 1136484C
Authority
CN
China
Prior art keywords
value
signal
measurement
time
latch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB981031420A
Other languages
English (en)
Other versions
CN1212388A (zh
Inventor
����ϲ��
村上博邦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1212388A publication Critical patent/CN1212388A/zh
Application granted granted Critical
Publication of CN1136484C publication Critical patent/CN1136484C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222Clock generating, synchronizing or distributing circuits within memory device
    • GPHYSICS
    • G04HOROLOGY
    • G04FTIME-INTERVAL MEASURING
    • G04F10/00Apparatus for measuring unknown time intervals by electric means
    • G04F10/04Apparatus for measuring unknown time intervals by electric means by counting pulses or half-cycles of an AC
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measurement Of Unknown Time Intervals (AREA)

Abstract

时间测量系统,具有高速计数器(1),对传送测量开始和停止信号间的时钟计数值计数,产生输出信号,信号发生器(4)接收测量进行/终止转换和初始停止信号,产生测量开始和停止信号。加法器(2)利用时钟和输出信号对计数值相加产生总和值。对应该值,数据产生部分(3)利用输出信号产生分辨数据。为产生测量开始和停止信号,信号产生部分利用了分辨数据、总和值和时钟信号。测量开始和停止信号从信号发生器传送到高速计数器。

Description

可鉴别测量结果是否在要求范围内的 时间测量方法和系统
技术领域
本发明涉及一种时间测量系统和一种时间测量方法。
背景技术
下面首先参照附图9和10介绍现有技术中这种类型的时间测量系统。现有技术中的时间测量系统包括一个高速计数器部分1、一个加法器部分2和一个数据生成部分3,其中高速计数器部分1总计响应在给出一个测量开始信号与给出一个测量停止信号之间的一个时钟信号而得到的计数值,以产生表示该计数值的一个计数器输出信号,加法器部分2与高速计数器部分相连,用于对利用时钟信号和计数器输出信号表示的计数值进行加法运算,产生计数值的总和值,数据生成部分3与加法器部分和高速计数器部分相连,用于响应利用计数器输出信号获得的总和值产生一个分辨数据。
为了实现比半导体芯片的极限处理速度更快(所用时间更短)的脉冲处理功能,高频脉冲发生器1具有如图11所示的结构。但是,存在一个缺陷,就是计数值偏差至少为±1。其原因是在双稳态电路的输入时刻如果发生输入信号紊乱的情况,输出信号会变得不稳定,无法获知输出信号电平在一段时间之后是否稳定在高电平或低电平。
为了克服这个缺陷,利用总和值进行平均化处理,由此修正计数值的偏差。
具体地说,相对于在高频脉冲发生器9中的延迟缓存器105的不同级获得的n个信号,在n个级(流水线处理)用m位计数器10(m≥4)获得平均计数值(∑/n)的整数部分,在n个级(流水线处理)用一位计数器11获得该平均计数值的小数部分。由于每个一位计数器11缺少有关从第一位到第二位的进位信息,所以如图12所示,设置了一个第一校正电路108,用于对一位计数器11的1和0一位计数值进行+1校正,和在该一位计数器11的一位计数值从1变化到0时输出有关进位的信息。
但是,利用一位计数器获取小数部分使时间测量精度产生误差。产生误差的原因是由于成串联关系的一位计数器分别是单独的电路,假定系统时钟的分辨数值为n,则n个一位计数器中的每一个都可能取三种计数值,即Q、Q+1、或Q+2。一位计数器的计数值只能是0或1。为了消除时间测量精度误差,如图12所示设置一个第二校正电路109。
第二校正电路109包括一个选择器110,其用于从n个流水线排列的一位计数器11的一位计数值中选择一组需要的计数值,一个D-EF111,其用于锁存从选择器110输出的一个信号,一个符合电路112,其用于将D-FF111的一个输出值和通过使经过该符合电路112和一个D-FF113的D-FF111的输出值增量获得的一个值进行比较,该D-FF113用于锁存符合电路112的一个输出值,一个零检测电路114,其用于根据该D-FF113的一个输出值和一个加法器2的一个选择器部分14经由第一校正电路108的一个输出值进行零检测,和一个选择器15,其用于选择零检测电路114的一个输出值和加法器部分2的选择器部分14中的m位计数器10的较低两位的一个计数值,利用一个控制信号使得加法器部分2的运算在m位侧与一位侧之间转换进行。通过将选择器15的一个输出值输入加法器部分2,就可以实现计数值Q+2的运算。
接着,进行选择以求出m位计数器10的计数值的总和,和一个位计数器11的计数值的总和。一个比较器118将在MPU102获得的分辨数值n与如图13所示的一个运算次数控制电路116的一个x位计数器117中得到的相加次数值进行比较。从该比较器118得到的比较结果由一个D-FF119锁存,从而控制一位计数器11的相加次数。
m位计数器的计数值的相加次数值预先设定为所用m位计数器10的数值。选择器部分14选择m位计数器10或一位计数器11的一个相加次数控制信号,以控制相加次数。
从选择器部分14输出的m位计数器10或一位计数器11的计数值通过一个D-FF15、一个ADD16、一个D-FF17和一个D-FF18相加,从而获得该m位计数器10或一位计数器11的计数值的总和。所获得的总和值存储在寄存器19中。存储在寄存器19中的数据在MPU20的读/写时间被读出并写入MPU20中。
在MPU20中,m位计数器10的计数值的总用由所用m位计数器10的个数相除。另一方面,相对于一位计数器11的计数值,MPU20根据一位计数器12的个数n(使用m位计数器10的LSB,并且使用一位计数器11)和寄存器19的计数值中低的或高的连续计数值的数值求出在一个时钟f周期的分辨数值,以控制MPU20的读/写时间和n个一位计数器12,并且控制在加法器部分2中的相加次数最高为n。
用于图11所示高频脉冲发生器9中的每一个延迟缓冲寄存器105都会随着源电压和温度的变化而发生延迟时间的偏移,因此分辨数值n也随之而变。考虑到这一点,MPU20将m位计数器10的计数值的总和和一位计数器11的计数值的总和用分辨数值n相除,以分别获得其平均值。
流水线排列的m位计数器10的计数值和流水线排列的一位计数器11的计数值在一个时钟周期φ内的偏移分别不大于+1或+2。因此,一位计数器11的计数值变为当图11所示高频脉冲发生器9中的延迟缓冲寄存器的级数最小时的一位计数器11的一个计数值,a+1计数值或a+2计数值。包括小数点以下部分的计数值变为一个LSB的一个计数值或较低两位的一个值,后者在图12所第二校正电路109中进行+2校正。
求出如此获得的小数部分的平均值,将整数部分的平均值与小数部分的平均值相加,以得出平均值之和,将这个和值乘以时钟周期φ得到一个测量时间。
如图10和14所示,响应所测量信号的输入,高频脉冲发生器9产生起动信号EN1至n,这些信号根据给定的开始命令和给定的停止命令STOP1至STOPn,控制m位计数器10、一位计数器11和一位计器12的计数操作的开始和停止。对于n-分辨系统时钟φ,给定的停止命令STOP1至STOPn具有n倍延迟时间。
由给定的停止命令STOP1至STOPn产生的起动信号EN1至n由高频脉冲发生器9分成两类数值,即低电平和高电平,以控制m位计数器10、一位计数器11和一位计数器12的计数操作的开始和停止,从而使m位计数器10取得两类计数值,即Q或Q+1,一位计数器93取得三类计数值,即Q、Q+1或Q+2,一位计数器12取得两类计数值,即0或1。
在MPU20中,将m位计数器10的计数值Q和Q+1和一位计数器11的计数值Q、Q+1和Q+2的总和用由一位计数器12的计数值中的连续值0或1的数目得到的分辨数值n相除,以便求得一个平均计数值,并将所得的平均计数值乘以系统时钟周期,从而能够以短于系统时钟的时间精度进行测量。
如图10、12和15所示,由于最高至分辨数值n的一位计数器12取得三类计数值Q、Q+1和Q+2,所以通过将在图15所示的一位计数值在图12所示的第二校正电路109中进行+2校正,并将它们输出,就有可能利用一位结构的小数部分计数器以短于系统时钟的时间精度进行测量。图16A和图16B为表示图10所示时间测量系统操作的流程图。
在上述现有技术中,由于在许多级中使用了延迟缓冲寄存器,以求得计算短于系统时钟周期时间的计数值(下文中还称之为“小数部分”),所以时间测量的精度由每一级延迟缓冲寄存器的延迟时间决定。另一方面,延迟缓冲寄存器的延迟时间由于环境,诸如温度或电压引起的变化而产生几倍的偏移。因此,为了获得所需的时间测量精度,就工作温度和工作电压范围而言延迟缓冲寄存器延迟时间的偏移依赖于设计。但是,因为测量精度不是在实际使用过程中测量的,所以在达不到所需时间测量精度的情况下无法进行控制。因此,在时间测量系统中或在使用时间测量系统的扩展系统中,即使没有达到所需的时间测量精度,在扩展系统的情况下,该时间测量系统也只能将测量结果输出到外围系统。
所以,测量结果有可能并不在所需测量精度范围内,此外,可能无法鉴别测量结果是否在所需测量精度范围内。
发明内容
故而,本发明的一个目的是提供一种时间测量系统和方法,这种系统和方法能够鉴别测量结果是否处于所需测量精度范围内。
通过以下的描述可以清楚地了解本发明的其它目的。
根据本发明,提供一种时间测量系统,该系统包括一个高速计数器部分,其用于响应在输入测量起始信号和测量停止信号之间的一个时钟信号总计计数值,以产生表示所说计数值的一个计数器输出信号;一个加法器部分,其与所说的高速计数器部分相连,用于利用所说时钟信号和所说计数器输出信号将所说计数值进行相加运算,以产生所说计数值的总和;一个数据产生部分,其与所说加法器部分和所说高速计数器部分相连,用于利用所说计数器输出信号响应所说的总和值产生一个分辨数据;和一个信号发生部分,其与所说数据产生部分、所说加法器部分、和所说高速计数器部分相连,接收测量进行/终止转换信号和一个初始停止信号,以利用所说测量进行/终止转换信号、所说初始停止信号、所说分辨数据、所说总和值、和所说时钟信号发生所说的测量起始信号和所说的测量停止信号,并将所说测量起始信号和所说测量停止信号输入到所说高速计数器中。
根据本发明,还提供利用一种时间测量系统的一种时间测量方法,该方法包括以下步骤:第一步骤,初始化所说时间测量系统;第二步骤,根据相对于测量基准值进行的实际值测量结果起动一种分辨数值测量模式;第三步骤,设定测量基准值并相应于该测量基准值产生一个测量目标信号;第四步骤,根据在所说第三步骤接收到测量目标信号,响应一个给定的起始命令开始计数;第五步骤,响应一个给定的停止命令停止计数;第六步骤,在第五步骤停止计数之后开始将给定整数部分的计数值相加;第七步骤,通过给定次数的相加求得整数部分计数值总和,并停止相加运算;第八步骤,在第七步骤停止相加之后将整数部分计数值的总和用给定的相加次数值相除以求出第一平均值;第九步骤,校正第一平均值以获得第一校正平均值;第十步骤,保存第一校正平均值;第十一步骤,在第五步骤停止计数之后,根据对小数部分计数值进位的鉴别结果,相对于这些小数部分计数值进行+1校正;第十二步骤,根据对小数部分相等的连续的计数值的鉴别结果,对这些小数部分计数值进行+2校正;第十三步骤,开始将小数部分相加;第十四步骤,在第五步骤停止计数之后,测量分辨数值;第十五步骤,保存所测得的分辨数值;第十六步骤,在第十五步骤保存分辨数值之后,将相应的计数值相加对应于该分辨数值的给定次数,以求得小数部分计数值的总和;第十七步骤,停止小数部分的相加运算;第十八步骤,在第十七步骤停止相加之后,将小数部分总和值用分辨数值相除以获得第二平均值;第十九步骤,校正第二平均值以求得第二校正平均值;第二十步骤,保存第二校正平均值;第二十一步骤,将在第十步骤保存的第一校正平均值与在第二十步骤保存的第二校正平均值相加,以获得第三平均值;第二十二步骤,将在第三步骤设定的测量基准值和在第二十一步骤获得的第三平均值进行比较,以判断该测量基准值与该第三平均值之间的差值是否在给定的测量精度范围内;第二十三步骤,如果在第二十二步骤的判断结果是否定的,则对第二十二步骤的比较次数进行计数,以判断第二十二步骤的比较次数是否已经达到给定的次数;第二十四步骤,如果在第二十三步骤的判断结果是肯定的,则停止该系统工作;第二十五步骤,如果在第二十二步骤的判断结果是肯定的,则初始化计数器部分;第二十六步骤,响应待测量的一个信号的输入,开始测量实际值的一种模式;第二十七步骤,响应给定的开始命令开始计数操作;第二十八步骤,响应给定的停止命令,停止计数;第二十九步骤,在第二十八步骤停止计数之后,开始将给定整数部分计数值相加;第三十步骤,经过给定次数的相加运算求得整数部分计数值的总和,并停止相加运算;第三十一步骤,在第三十步骤停止相加运算之后,将整数部分计数值总和值用给定的相加次数相除以求得第四平均值;第三十二步骤,校正该第四平均值以获得第三校正平均值;第三十三步骤,保存第三校正平均值;第三十四步骤,在第二十八步骤停止计数之后,根据小数部分计数值进位的鉴别结果,对这些小数部分计数值进行+1校正;第三十五步骤,根据对连续的等值小数部分计数值的鉴别结果,对这些小数部分计数值进行+2校正;第三十六步骤,开始将这些小数部分计数值相加;第三十七步骤,将相应于在第十五步骤保存的分辨数值的计数值相加对应于该分辨数值的给定次数,以获得小数部分计数值的总和;第三十八步骤,停止小数部分计数值的相加运算;第三十九步骤,在第三十八步骤停止相加运算之后,将小数部分计数值的总和用分辨数值相除以获得第五平均值;第四十步骤,校正第五平均值以获得第四校正平均值;第四十一步骤,保存该第四校正平均值;第四十二步骤,将在第三十三步骤保存的第三校正平均值与在第四十一步骤保存的第四校正平均值相加,求得第六平均值,和第四十三步骤,通过将第六平均值与系统时钟脉冲周期相乘获得测量时间。
附图说明
图1为根据本发明的一个优选实施例构成的一个时间测量系统的结构示意图;
图2为一电路示意图,表示根据本发明构成的如图1所示时间测量系统的一个实例;
图3为一电路示意图,表示根据本发明构成的一个测量基准值控制部分的一个实例;
图4为一电路示意图,表示根据本发明构成的一个测量信号发生器的一个实例;
图5为一电路示意图,表示根据本发明构成的一个基准值设定部分的一个实例;
图6为图5所示电路的工作图;
图7为一电路示意图,表示根据本发明构成的一个比较器部分的一个实例;
图8A为一流程图,表示根据本发明的优选实施例构成的时间测量系统的工作过程;
图8B为一流程图,表示根据本发明的优选实施例构成的时间测量系统的工作过程;
图8C为一流程图,表示根据本发明的优选实施例构成的时间测量系统的工作过程;
图8D为一流程图,表示根据本发明优选实施例构成的时间测量系统的工作过程;
图9为现有技术中时间测量系统的结构示意图;
图10为现有技术中时间测量系统的电路示意图;
图11为现有技术中用于分辨一个时钟周期的电路的结构示意图;
图12为现有技术中第一和第二校正电路的电路示意图;
图13为现有技术中相加次数控制电路的电路示意图;
图14为图10所示时间测量系统的工作图;
图15为对应于图10和11的真值表;
图16A为一流程图,表示现有技术中时间测量系统的工作过程;
图16B为一流程图,表示现有技术中时间测量系统的工作过程;
具体实施方式
现在参照附图介绍本发明的一个优选实施例。
参见图1,根据本发明的优选实施例构成的一个时间测量系统包括一个高速计数器部分1,其由一个测量开始信号和一个测量停止信号控制;一个加法器部分2,其利用高速计数器部分1中所用的时钟信号和高速计数器部分1的输出信号,以输出时钟信号计数值的总和;一个数据产生部分,或控制部分3,其根据由加法器2部分得到的总和值求得分辨数据,并将求得的数据输出;和一个信号发生部分,或测量基准值控制部分4,其相对于预设时间产生一个测量开始信号和一个测量停止信号,利用从控制部分3输出的分辨数据输出该预设时间的测量基准值与由加法器部分2得到的总和值之间的差值,以控制测量开始信号的传送,并选择从时间测量系统外部输入的一个测量停止信号或者相对于前述预设时间的测量停止信号,以将该信号输出到高速计数器部分1。
该时间测量系统具有这样的功能,即比较或求得在测量基准值控制部分4中每次测量产生的测量基准值与利用加法器部分2所得的总和值和控制部分3所得的分辨数据求得的从测量开始至测量停止的一个值获得的一个测量时间值之间的差值,以判断是否满足该时间测量系统所需的测量精度,并且相对于从时间测量系统外部输入的测量停止信号进行测量或者相对于前述的预设时间进行测量,以比较或获得相对于前述测量基准值的差值,从而判断是否满足时间测量系统所需的测量精度,或者使该时间测量系统停止工作,以便报警。
现在,参照图8A至图8D介绍根据这个实施例构成的时间测量系统的工作过程。在步骤42初始化时间测量系统。在步骤43起动一种测量分辨数值n1的模式,即相对于该测量基准值测量实际值。在步骤44设定测量基准值,并相对于该测量基准值产生一个测量目标信号。在步骤45响应一个给定的开始命令,相对于在步骤44所得的测量目标信号开始计数。在步骤46响应一个给定的停止命令停止计数。在步骤46停止计数之后,在步骤47开始将给定整数部分的计数值相加。在步骤49通过预定次数(n2)的相加运算求得整数部分计数值1至n2的总和∑1,并停止加和运算。
然后,在步骤50进行平均运算,即,将整数部分计数值的总和∑1用上述的相加次数(n2)相除以求得一个平均值H1。接着,在步骤51通过略去H1的小数部分校正平均值H1,从而获得一个整数部分h1。然后,在步骤52保存在步骤51获得的整数部分h1。接着,在步骤54鉴别小数部分计数值的进位,并对这些小数部分计数值进行+1校正。然后,在步骤55鉴别小数部分连续的等值计数值,并对这些小数部分计数值进行+2校正。其后,在步骤56开始将小数部分相加。在步骤46停止计数之后,在步骤48测量分辨数值n1。然后,在步骤53保存测得的分辨数值n1。
在步骤53保存分辨数值n1之后,在步骤57将相应的计数值相加与分辨数值n1对应的给定次数,从而求出小数部分计数值的总和∑2。然后,在步骤58停止相加运算。接着,在步骤59执行平均运算,即,将小数部分计数值的总和∑2用上述的分辨数值n1相除求得一个平均值H2。然后,在步骤60通过删除H2的整数部分校正平均值H2,以求得小数部分h2。接着,在步骤61保存在步骤61获得的小数部分h2。之后,在步骤62将在步骤52保存的h1与在步骤61保存的h2相加以求得计数值的平均值H。接着,在步骤63将在步骤44设定的测量基准值S与在步骤62获得的平均值H进行比较,判断S与H之间的差值是否在±给定测量精度范围内[S-H≥±MA(测量精度)]。
如果在步骤63中判断结果为否定,则在步骤64对在步骤63的比较次数K进行计数,并判断K是否达到给定次数(GNT)。如果在步骤64的判断结果为肯定,则在步骤65停止系统工作。另一方面,如果在步骤63中判断结果为肯定,则在步骤66初始化计数器部分。然后,在步骤67响应待测量的信号的输入开始测量实际值的一种模式。其后,在步骤68响应一个给定的开始命令开始计数,在步骤69响应一个给定的停止命令停止计数。在步骤69停止计之后,在步骤70开始将给定整数部分的计数值相加。在步骤71通过预定次数(n2)的相加运算求得整数部分计数值1至n2的总和∑1,并停止相加运算。
然后,在步骤72进行平均运算,即,将整数部分计数值的总和∑1用上述相加次数(n2)相除求得一个平均值H1。接着,在步骤73通过略去H1的小数部分校正该平均值H1,以获得整数部分h1。然后,在步骤74保存在步骤73获得的整数部分h1。其后,在步骤75鉴别小数部分计数值的进位,并对这些小数部分计数值进行+1校正。然后,在步骤76鉴别小数部分连续的等值的计数值,并对这些小数部分计数值进行+2校正。其后,在步骤77开始将小数部分相加。然后,在步骤78将对应于在步骤53保存的分辨数值n1的计数值相加对应于该分辨数值n1的给定次数,从而求得小数部分计数值的总和∑2。之后,在步骤79停止相加运算。接着,在步骤80执行平均运算,即,将小数部分计数值的总和∑2用上述的分辨数值n1相除以获得一个平均值H2。然后,在步骤81通过删除H2的整数部分校正平均值H2,从而获得小数部分h2。
接着,在步骤82保存在步骤81获得的小数部分h2。然后,在步骤83将在步骤74保存的h1和在步骤82保存的h2相加以求得计数值的平均值H。其后,在步骤84通过将该平均值H系统时钟脉冲φ周期T相乘求得测量时间A(A=H·T)。
利用上述方案,时间测量系统可以具有以下功能:即该系统具有它自己的任意测量基准值,并求得该测量基准值与由该系统本身测得的一个时间值之间的差值,以判断是否满足系统所需的测量精度,如果不满足的话,则停止系统工作并发出警报。
下文中将更加详细地介绍根据该实施例构成的时间测量系统。
图1为根据本实施例构成的时间测量系统的结构示意图。图2为图1所示时间测量系统的一个实例的电路示意图。图3为测量基准值控制部分的一个实例的电路示意图。图4为测量信号发生器的一个实例的电路示意图。图5为基准值设定部分的一个实例的电路示意图。图6为图5所示电路的工作图。图7为比较器部分的一个实例的电路示意图。
为了达到使脉冲处理速度快于(所用时间短于)半导体产品的处理极速度的目的,采用了图11所示的高频脉冲发生器103,图11为图2所示高频脉冲发生器9的电路结构。但是,存在一些缺陷,因为图11所示高频脉冲发生器103中延迟缓冲寄存器电路105中的各个延迟缓冲寄存器由于电压波动和温度变化而发生偏移,时间测量精度处于延迟缓冲寄存器偏移范围内,因此无法确知每次测量的测量精度值,而且计数值偏差至少为±1。
之所以无法知道每次测量的测量精度是因为尽管各个延迟缓冲寄存器由于电压波动和温度变化而发生偏移而引起时间测量精度处于延迟缓冲寄存器偏移的范围内,但是在时间测量系统中无法测量每次测量的时间测量精度。
为了克服这些缺陷,在本实施例中,时间测量系统具有它自己的测量基准值,相应于该测量基准值产生测量开始信号和测量停止信号,并且获得测量基准值与利用图11所示高频脉冲发生器103测得的时间值之间的差值。
具体地说,在图3所示测量基准值控制部分4的测量信号发生器22中,图4所示测量信号发生器22的一个D-FF26利用时钟信号φ锁存测量进行/终止转换信号,并将其作为测量开始信号输出,其中所说图3为图2所示测量基准值控制部分8的电路结构图。图4为图3所示测量信号发生器22的电路结构图。
响应测量开始信号,当图5所示基准值设定部分23中的W位计数器29达到给定的计数值时,D-FF30输出一个给定值,D-FF31利用时钟信号f的一个边沿锁存该给定值,该边沿与用于W位计数器29的那些信号边沿方向相同,上述图5为图3所示基准值设定部分23的电路结构图。然后,D-FF32利用时钟信号φ相反的边沿锁存在D-FF31保存的值,并将其作为测量停止信号输出到图4所示测量信号发生器22中的选择器27,上述图4为测量信号发生器22的电路结构图。基准信号发生器33根据W位计数器29的计数值和D-FF30、D-FF31和D-FF32的锁存时刻产生一个测量基准值,并将其输出到一个比较部分24。
响应相对于测量基准值的测量停止信号,图4所示测量信号发生器22中的选择器27利用来自比较器部分24的测量模式转换信号,根据一个实际测量值,从时间测量系统外部或者相对于图5所示基准值设定部分23中D-FF32的测量基准值的测量停止信号中选择一个测量停止信号,并将其输出到高速计数器部分1中,上述图4为测量信号发生器22的电路结构图,图5为基准值设定部分23的电路结构图。
另一方面,如图6所示,来自基准值发生器33的测量基准值分成整数部分值和小数部分值。因为小数部分值是相对于由D-FF32利用时钟信号的反向边沿锁存的测量基准值的测量停止信号,为此使用了等于来自图2所示MPU20的分辨数值一半的一个值(将分辨数值偏移一位所得的一个值)。
图7所示比较器部分24中的一个整数部分比较器35将来自基准值发生器33的测量基准值的整数部分与来自加法器部分2的整数部分平均值进行比较,其中所说图7为图3所示比较器部分24的电路结构图。然后,图7所示比较器部分24的小数部分比较器36判断等于来自MPU20的分辨数值一半的这个值与来自加法器部分2的小数部分总和值是否在相应于分辨数值的给定所需测量精度范围内,其中所说图7为图3所示比较器部分24的电路结构图。然后,在整数部分比较器35的输出与小数部分比较器36的输出之间进行逻辑运算,D-FF38利用时钟信号锁存逻辑运算的结果。D-FF39根据锁存在D-FF38的信号,将一个给定值作为测量模式转换信号输出到测量信号发生器22。
此外,对整数部分比较器35的输出与小数部分比较器36的输出之间进行的逻辑运算的上述结果、借助于一个时序调节器37通过使来自高速计数器部分1的相加无效信号的时序与由高速计数器部分1和加法器部分2测得的实际值的测量精度选择而获得的数据匹配得到的一个值、和由D-FF32利用时钟信号的反向边沿锁存的测量基准值执行逻辑运算。然后,D-FF40利用时钟信号锁存逻辑运算的结果,计数器41相对于锁存在D-FF40的信号进行计数。通过对计数器41的计数值设定限值,就有可能重新测量测量精度或停止时间测量系统工作以发出报警。
计数值之所以偏差至少是±1,是由于当在双稳态电路的输入时序中出现输入紊乱时,输出变得不稳定,无法知道经过一段时间之后输出电平是否稳定在高电平或低电平。
为了解决这个问题,利用总和值进行平均化处理,在总和值中计数值的偏差已经得到校正。
具体地说,相对于在高频脉冲发生器103中的延迟缓冲寄存器105的不同级获得的n个信号,在n个级设置了m位计数器10(m=4)(流水线处理)以求得平均计数值(∑/n)的整数部分,并且在n个级设置了一位计数器11(流水线处理)以求得平均计数值的小数部分,由于每个一位计数器11缺少有关从第一位到第二位的进位信息,如图12所示设置了第一校正电路108以对一位计数器11的1和0一位计数值进行+1校正,和输出当一位计数器11的一位计数值从1变化到0时的进位信息。
然而,利用一位计数器获得小数部分引起了时间测量精度的误差。产生误差的原因是由于流水线排列的一位计数器均分别为单独的电路,假定系统时钟的分辨数值为n,则n个一位计数器中的每一个都可能取三类计数值,即,Q、Q+1或Q+2。一位计数器的计数值只能是0或1。为了消除时间测量精度误差,如图12所示设置了第二校正电路109。
第二校正电路109包括一个选择器110用于从n个流水线排列的一位计数器11的一位计数值中选择一组所需的计数值,一个D-FF111用于锁存来自选择器110的信号,一个符合电路112用于比较来自D-FF111的输出和借助于符合电路112和D-FF113使D-FF111的输出增量获得的一个值,所说D-FF113用于锁存符合电路112的输出,一个零检测电路114用于根据D-FF113的输出值和加法器部分6中的选择器14经由第一校正电路108的输出值进行零检测,和一个选择器115,用于利用使加法器部分6的运算处理在m位侧与一位侧之间转换的控制信号选择零检测电路114的输出和从加法器部分6的选择器14的输出中选择m位计数器10的较低两位计数值。通过将选择器115的输出输入到加法器部分6中,可以进行Q+2计数值的运算。
然后,进行选择以求得m位计数器10的计数值的总和和一位计数器11的计数值的总和。比较器118将在MPU20中获得的分辨数值n与在如图13所示的运算次数控制电路116中的一个x位计数器117中获得的相加次数值进行比较。从比较器118输出的比较结果由D-FF119锁存,以便控制一位计数器11的相加次数。
m位计数器10计数值的相加次数值预先设定为所用m位计数器10的数量。选择器14选择m位计数器10或一位计数器11的相加次数控制信号,以便控制相加次数。
来自选择器14的m位计数器10或一位计数器11的计数值通过D-FF15、ADD16、D-FF17和D-FF18相加,以求出m位计数器10或一位计数器11的计数值的总和。所得的总和值存储在寄存器19中。储存在寄存器19中的数据在MPU20的读/写时序读入和写入MPU20。
在MPU20中,将m位计数器10的计数值总和用所用m位计数器10的数量相除。另一方面,相对于一位计数器11的计数值,MPU20根据一位计数器12的数量n(使用了m位计数器10的LSB,并使用了一位计数器),和寄存器19中用于控制MPU20的读/写时序和n个一位计数器12的计数值中低的或高的连续计数值的数量求得在时钟周期φ的分辨数值n,并控制加法器部分6中的相加次数最高为n次。
图11所示高频脉冲发生器103中所用的各个延迟缓冲寄存器105的延迟时间会由于源电压和温度状态的不同而发生偏移,因此分辨数值n也随之变化。考虑到这一点,MPU20将m位计数器10的计数值的总和值和一位计数器11的计数值总和值用分辨数值n相除,以便分别求得其平均值。
流水线排列的m位计数器10和流水线排列的一位计数器11在一个时钟周期φ内的计数值的偏移分别不大于+1或+2。所以,一位计数器11的计数值变为在图11所示高频脉冲发生器103中的延迟缓冲寄存器的级数最小时一位计数器的计数值,+1计数值或+2计数值。包含小数点以下部分的计数值变为LSB的计数值或在图12所示的第二校正电路109中经过+2校正的校低两位的值。
求得如此获得的小数部分的平均值,将整数部分的平均值与小数部分平均值相加以求得平均值之和,将这个和值乘以时钟周期φ得到测量时间。
如图2和图14所示,响应待测量信号的输入,高频脉冲发生器9产生起动信号EN1至n,这些信号根据给定的开始命令和给定的停止命令STOP1至STOPn控制m位计数器10、一位计数器11和一位计数器12计数的开始和停止。对于具有n分辨系统时钟φ,给定的停止命令STOP1至STOPn具有n个延迟时间。
由给定停止命令STOP1至STOPn产生的起动信号EN1至n由高频脉冲发生器9分成两类值,即低电平和高电平,以控制m位计数器10、一位计数器11和一位计数器12计数的开始和停止,使得m位计数器10取两类计数值,即Q或Q+1,一位计数器11取三类计数值,即或Q、Q+1或Q+2,一位计数器12取两类计数值,即0或1。
在MPU20中,将m位计数器10的计数值Q和Q+1的总和值以及一位计数器11的计数值Q、Q+1和Q+2的计数值用利用一位计数器12的计数值中0或1的连续值的数量求得的分辨数值n相除,以求得一个平均计值,并将所得的平均计数值与系统时钟周期相乘,从而有可能以短于系统时钟的时间精度进行测量。
如图12和15所示,由于直至分辨数值n的一位计数器11都取三类计数值Q、Q+1和Q+2,有可能通过借助于图12所示的第二校正电路109对图15所示的一位计数值进行+2校正,并将校正结果输出,而利用一位结构的小数部分计数器以短于系统时钟的时间精度进行测量。
如上所述,在现有技术时间测量系统中,为时间测量系统设置测量基准值控制部分,其利用系统时钟的反向边沿产生测量基准值、测量开始信号和测量停止信号,所说系统时钟占空比的偏移借助于双稳态电路和类似电路或者系统时钟的倍频电路得以消除,并且求得测量基准值与由具有常规结构的时间测量系统测得的时间值之间的差值,从而控制测量是否可能进行。
采用这种方案,在该系统中有可能在所需的测量精度范围内获得测量结果,所说系统能够以短于由系统运算速度唯一确定的周期的时间精度进行测量。当测量结果不在所需测量精度范围内时能够给出报警信号,并对测量精度进行反馈控制。当该系统用于车辆距离控制系统或类似系统中时,是否执行发动机刹车控制可以利用由测量精度值和时间测量值得到的车辆距离决定,从而提高安全性。
回顾图1-5、7和11-13,下面以其它方式描述时间测量系统。
参见图1和图2,高速计数器部分1响应测量开始信号与测量停止信号之间的时钟信号累计计数值以产生表示该计数值的一个计数器输出信号。加法器部分2根据时钟信号和计数器输出信号对计数值进行加法运算以获得计数值的总和值。数据产生部分3根据计数器输出信号发生对应于总和值的分辨数据。信号发生部分4根据测量进行/终止转换信号、初始停止信号、分辨数据、总和值、和时钟信号产生测量开始信号和测量停止信号,以将测量开始信号和测量停止信号输入到高速计数器部分1中。该总和值表示测得的时间值。
参见图3,比较器部分24利用总和值和分辨数据将测得的时间值与一个基准时间值进行比较,以判断是否满足时间测量系统所需的测量精度。比较器部分24产生一个判断结果信号。输入控制的含义是指测量信号发生器22控制测量开始信号向高速计数器部分1的输入。
参见图11,延迟缓冲寄存器105具有彼此串联的输入端和输出端。移位寄存器106分别与延迟缓存器105输出端相连,各自产生一个寄存器输出信号。逻辑电路107分别与移位寄存器106相连,各自对寄存器输出信号进行逻辑运算。
再参见图2,多位计数器10分别从高频脉冲发生器9的输出中接收给定的输出,从而开始或停止计数。一位计数器部分11分别从高频脉冲发生器9接收一组输出,从而开始或停止计数。第一校正电路根据加法器部分的运算结果对一位计数器的一组一位计数值进行+1校正。第二校正电路根据所说的一组一位计数值和在加法器部分2中选择的数据对一组一位计数值进行+2校正。附加的一位计数器部分12从高频脉冲发生器中接收一组输出,从而开始或停止计数。选择器14从高速计数器部分1接收一位计数值和多位计数值以产生一个选择器输出。第一锁存器15接收选择器输出以保存由选择器输出承载的数据。加法器16接收保存在第一锁存器15中的数据。加法器16产生表示该数据的加法器输出。第二锁存器17将其输出送入加法器16。第三锁存器18接收该加法器输出。
参见图3,基准值设定部分23设定一个基准时间值。比较器部分24将该基准时间值与总和值进行比较以产生一个比较结果信号。测量信号发生器22根据比较结果信号和基准时间值产生测量开始信号和测量停止信号。
参见图4,锁存器26利用时钟信号锁存测量进行/终止转换信号以产生测量开始信号。选择器27接收测量停止信号和在基准值设定部分23产生的一个信号以产生测量停止信号。
参见图5,W位计数器29接收测量开始信号以开始计数。当该W位计数器29的计数值达到给定值时第一锁存器30产生一个给定值。第二锁存器31接收表示该给定值的一个数据。第三锁存器32以短于由时间测量系统的运算速度唯一确定的周期的时间锁存该数据,并将该数据传送到测量信号发生器22。基准值发生器33响应W位计数器29的计数值和第一、第二和第三锁存器31和32的锁存时间产生基准时间值。
参见图7,整数部分比较器35将基准时间值的整数部分与该总和值进行比较以产生一个整数部分比较结果。小数部分比较器36利用分辨数据将基准时间值的小数部分与该总和值进行比较以产生小数部分比较结果。第一锁存器38利用时钟信号锁存通过在整数部分比较结果与小数部分比较结果之间进行的逻辑运算所得的选定数据。第二锁存器39锁存第一锁存器的输出信号。时间调节器37调节计数器输出信号的时间以产生一个调节器输出。第三锁存器40利用时钟信号锁存在选定数据、调节器输出、和基准时间值之间的逻辑运算的结果。计数器41利用第三锁存器40的输出对测量精度选择的次数进行计数。

Claims (14)

1.一种时间测量系统,用于进行时间测量,该时间测量系统包括:
一个高速计数器部分(1),其用于响应在输入测量起始信号和测量停止信号之间的一个时钟信号总计计数值,以产生表示所说计数值的一个计数器输出信号;
一个加法器部分(2),其与所说的高速计数器部分相连,用于利用所说时钟信号和所说计数器输出信号对所说计数值进行相加运算,以产生所说计数值的总和值;和
一个数据产生部分(3),其与所说加法器部分和所说高速计数器部分相连,用于利用所说计数器输出信号响应所说的总和值产生一个分辨数据;
其特征在于还包括:
一个信号发生部分(4),其与所说数据产生部分、所说加法器部分、和所说高速计数器部分相连,接收测量进行/终止转换信号和一个初始停止信号,以利用所说测量进行/终止转换信号、所说初始停止信号、所说分辨数据、所说总和值、和所说时钟信号产生所说的测量起始信号和所说的测量停止信号,并将所说测量起始信号和所说测量停止信号输入到所说高速计数器中,所述时间是在比所述时钟信号的周期更短的一个周期内进行测量的。
2.如权利要求1所述的一种时间测量系统,其特征在于所说总和值表示所测得的一个时间值,所说信号发生部分包括:
比较装置,其与所说的加法器部分和所说数据产生部分相连,用于利用所说总和值和所说分辨数据将所说测得的时间值与一个基准时间值比较以判断是否满是时间测量系统所需的测量精度,所说比较装置产生一个判断结果信号;和
输入控制装置,其与所说比较装置相连,响应所说判断结果信号,用于控制将所说测量开始信号输入到所说高速计数器部分。
3.如权利要求1所述的一种时间测量系统,其特征在于:所说总和值表示一个测得的时间值,所说信号发生部分包括:
比较装置,其与所说加法器部分和所说数据产生部分相连,用于利用所说总和值和所说分辨数据将所说测得的时间值与一个基准时间值进行比较以判断是否满足时间测量系统所需的测量精度,所说比较装置产生一个判断结果信号;和
系统控制装置,其与所说比较装置相连,响应所说判断结果信号,控制所说时间测量系统的运算。
4.如权利要求3所述的一种时间测量系统,其特征在于所说信号发生部分还包括报警装置,其与所说比较装置相连,响应所说判断结果信号,产生一个报警信号。
5.如权利要求1所述一种时间测量系统,其特征在于所说高速计数器部分具有一个高频脉冲发生器,它包括:
一组延迟缓冲寄存器,它们具有串联联接的输入端和输出端;
一组移位寄存器,其分别与所说延迟缓冲寄存器的输出端相连,各自用于产生一个寄存器输出信号;和
一组逻辑电路,其分别与所说移位寄存器相连,各自对所说寄存器输出信号执行逻辑运算。
6.如权利要求5所说的一种时间测量系统,其特征在于所说高速计数器部分还包括一组多位计数器,它们分别从来自所说高频脉冲发生器的输出中接收给定的输出,从而开始或停止计数。
7.如权利要求5所述的一种时间测量系统,其特征在于所说高速计数器部分具有一个一位计数器部分,它包括:
一组一位计数器,其分别用于接收来自所说高频脉冲发生器的一组输出,从而开始或停止计数;
一个第一校正电路,其根据来自所说加法器部分的一个运算结果,对所说一位计数器的一组一位计数值进行+1校正;和
一个第二校正电路,其根据所说的一组一位计数值和在所说加法器部分选择的数据,对一组一位计数值进行+2校正。
8.如权利要求7所述的一种时间测量系统,其特征在于所说高速计数器部分还包括一个辅助一位计数器部分,其用于接收来自所说高频脉冲发生器的一组输出,从而开始或停止计数。
9.如权利要求1所述的一种时间测量系统,其特征在于所说加法器部分包括:
一个选择器,其与所说高速计数器部分相连,用于从所说高速计数器部分接收一位计数值和多位计数值以产生一个选择器输出;
一个第一锁存器,其与所说选择器相连,用于接收所说选择器输出以保存由所说选择器输出承载的数据;
一个加法器,其与所说第一锁存器相连,用于接收保存在所说第一锁存器中的数据,所说加法器产生表示所说数据的一个加法器输出;
一个第二锁存器,其与所说加法器相连,用于接收所说加法器输出,并将其输出传送到所说加法器;和
一个第三锁存器,其与所说第二锁存器相连,用于接收所说加法器输出。
10.如权利要求1所述的一种时间测量系统,其特征在于所说信号发生部分包括:
一个基准值设定部分,用于设定一个基准时间值;
一个比较器部分,其与所说加法器部分相连,用于将所说基准时间值与所说总和值进行比较,以产生一个比较结果信号;和
一个测量信号发生器,其与所说比较器部分、所说基准值设定部分、和所说高速计数器部分相连,接收所说测量进行/终止转换信号和所说寝停止信号,以根据所说比较结果信号和所说基准时间值产生所说测量开始信号和所说测量停止信号。
11.如权利要求10所述的一种时间测量系统,其特征在于所说测量信号发生器包括:
一个锁存器,其与所说高速计数器部分相连,利用时钟信号锁存所说测量进行/终止转换信号以产生所说测量开始信号;和
一个选择器,其与所说锁存器和所说高速计数器部分相连,用于接收所说测量停止信号和在所说基准值设定部分产生的一个信号以产生所说测量停止信号。
12.如权利要求10所述的一种时间测量系统,其特征在于所说基准值设定部分包括:
一个W位计数器,其与所说测量信号发生器相连,用于接收所说测量开始信号以开始计数;
一个第一锁存器,其与所说W位计数器相连,用于当所说W位计数器的计数值达到所说给定值时产生一个给定值;
一个第二锁存器,其与所说第一锁存器相连,用于接收表示所说给定值的一个数据;
一个第三锁存器,其与所说第二锁存器和所说测量信号发生器相连,用于以短于由所说时间测量系统唯一确定的一个周期的时间锁存所说数据,并将所说数据传送到所说测量信号发生器;和
一个基准值发生器,其与所说W位计数器和所说比较器部分相连,用于响应所说W位计数器的计数值产生所说基准时间值,和锁存所说第一、第二和第三锁存器的时间。
13.如权利要求10所述的一种时间测量系统,其特征在于所说比较器部分包括:
一个整数部分比较器,其与所说基准值设定部分和所说加法器部分相连,用于将所说基准时间值的整数部分与所说总和值进行比较,以产生一个整数部分比较结果;
一个小数部分比较器,其与所说基准值设定部分、所说加法器部分、和所说数据产生部分相连,用于利用所说分辨数据将所说基准时间值的小数部分与所说总和值进行比较,以产生一个小数部分比较结果;
一个第一锁存器,其与所说的整数部分比较器和小数部分比较器相连,用于利用所说时钟信号锁存通过所说整数部分比较结果和所说小数部分比较结果之间的逻辑运算获得的一个选定数据;
一个第二锁存器,其与所说第一锁存器相连,用于锁存所说第一锁存器的输出信号;
一个时间调节器,其与所说高速计数器相连,用于调节所说计数器输出信号的时间以产生一个调节器输出;
一个第三锁存器,其与所说时间调节器、所说整数部分比较器、所说小数部分比较器、和所说基准值设定部分相连,用于利用时钟信号锁存在所说选定数据、所说调节器输出、和所说基准时间值之间的逻辑运算的结果;和
一个计数器,其与所说第三锁存器相连,用于利用所说第三锁存器的输出对测量精度选择次数进行计数。
14.使用一种时间测量系统的一种时间测量方法,它包括以下步骤:
第一步骤,初始化所说时间测量系统;
第二步骤,根据相对于测量基准值进行的实际值测量结果起动一种分辨数值测量模式;
第三步骤,设定测量基准值和相应于该测量基准值产生一个测量目标信号;
第四步骤,在所说第三步骤接收到测量目标信号时响应一个给定的起始命令开始计数;
第五步骤,响应一个给定的停止命令停止计数;
第六步骤,在第五步骤停止计数之后开始将给定整数部分的计数值的相加;
第七步骤,通过给定次数的相加求得整数部分计数值总和,并停止加法运算;
第八步骤,在第七步骤停止相加之后将整数部分计数值的总和用给定的相加次数值相除以求出第一平均值;
第九步骤,校正第一平均值以获得第一校正平均值;
第十步骤,保存第一校正平均值;
第十一步骤,在第五步骤停止计数之后,根据对小数部分计数值进位的鉴别结果,相对于这些小数部分计数值进行+1校正;
第十二步骤,根据对小数部分相等的连续计数值鉴别结果,对这些小数部分计数值进行+2校正;
第十三步骤,开始将小数部分相加;
第十四步骤,在第五步骤停止计数之后,测量分辨数值;
第十五步骤,保存所测得的分辨数值;
第十六步骤,在第十五步骤保存分辨数值之后,将相应的计数值相加对应于该分辨数值的给定次数,以求得小数部分计数值的总和;
第十七步骤,停止小数部分的加法运算;
第十八步骤,在第十七步骤停止相加之后,将小数部分总和值用分辨数值相除以获得第二平均值;
第十九步骤,校正第二平均值以求得第二校正平均值;
第二十步骤,保存第二校正平均值;
第二十一步骤,将在第十步骤保存的第一校正平均值与在第二十步骤保存的第二校正平均值相加,以获得第三平均值;
第二十二步骤,将在第三步骤设定的测量基准值和在第二十一步骤获得的第三平均值进行比较,以判断该测量基准值与该第三平均值之间的差值是否在给定的测量精度范围内;
第二十三步骤,如果在第二十二步骤的判断结果是否定的,则对第二十二步骤的比较次数进行计数,以判断第二十二步骤的比较次数是否已经达到给定的次数;
第二十四步骤,如果在第二十三步骤的判断结果是肯定的,则停止该系统工作;
第二十五步骤,如果在第二十二步骤的判断结果是肯定的,则初始化计数器部分;
第二十六步骤,响应待测量的一个信号的输入,开始测量实际值的一种模式;
第二十七步骤,响应给定的开始命令开始计数操作;
第二十八步骤,响应给定的停止命令,停止计数;
第二十九步骤,在第二十八步骤停止计数之后,开始将给定整数部分计数值相加;
第三十步骤,经过给定次数的加法运算求得整数部分计数值的总和,并停止加法运算;
第三十一步骤,在第三十步骤停止加法运算之后,将整数部分计数值总和值用给定的相加次数相除以求得第四平均值;
第三十二步骤,校正该第四平均值以获得第三校正平均值;
第三十三步骤,保存第三校正平均值;
第三十四步骤,在第二十八步骤停止计数之后,根据小数部分计数值进位的鉴别结果,对这些小数部分计数值进行+1校正;
第三十五步骤,根据对小数部分连续的等值计数值的鉴别结果,对这些小数部分计数值进行+2校正;
第三十六步骤,开始将这些小数部分计数值相加;
第三十七步骤,将相应于在第十五步骤保存的分辨数值的计数值相加对应于该分辨数值的给定次数,以获得小数部分计数值的总和;
第三十八步骤,停止小数部分计数值的加法运算;
第三十九步骤,在第三十八步骤停止加法运算之后,将小数部分计数值的总和用分辨数值相除以获得第五平均值;
第四十步骤,校正第五平均值以获得第四校正平均值;
第四十一步骤,保存该第四校正平均值;
第四十二步骤,将在第三十三步骤保存的第三校正平均值与在第四十一步骤保存的第四校正平均值相加,求得第六平均值;和
第四十三步骤,通过将第六平均值与系统时钟脉冲周期相乘获得测量时间。
CNB981031420A 1997-06-20 1998-06-19 可鉴别测量结果是否在要求范围内的时间测量方法和系统 Expired - Fee Related CN1136484C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP164080/1997 1997-06-20
JP9164080A JP3048962B2 (ja) 1997-06-20 1997-06-20 時間測定方法及び時間測定システム
JP164080/97 1997-06-20

Publications (2)

Publication Number Publication Date
CN1212388A CN1212388A (zh) 1999-03-31
CN1136484C true CN1136484C (zh) 2004-01-28

Family

ID=15786407

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB981031420A Expired - Fee Related CN1136484C (zh) 1997-06-20 1998-06-19 可鉴别测量结果是否在要求范围内的时间测量方法和系统

Country Status (5)

Country Link
US (1) US5872745A (zh)
EP (1) EP0886198A3 (zh)
JP (1) JP3048962B2 (zh)
KR (1) KR100309895B1 (zh)
CN (1) CN1136484C (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6868047B2 (en) * 2001-12-12 2005-03-15 Teradyne, Inc. Compact ATE with time stamp system
EP3644135A1 (fr) * 2018-10-26 2020-04-29 Tissot S.A. Procédé de diffusion par une montre d'un message informatif relatif à une évaluation de la qualité de vie d'un porteur de ladite montre
CN112824983B (zh) * 2019-11-20 2022-08-19 圣邦微电子(北京)股份有限公司 时间测量电路、时间测量芯片及时间测量装置
JP2022025424A (ja) * 2020-07-29 2022-02-10 株式会社デンソー 時間差デジタル変換回路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4908784A (en) * 1987-08-04 1990-03-13 Wave Technologies, Inc. Method and apparatus for asynchronous time measurement
DE4111350C1 (zh) * 1991-04-09 1992-09-10 Msc Microcomputers Systems Components Vertriebs Gmbh, 7513 Stutensee, De
US5200933A (en) * 1992-05-28 1993-04-06 The United States Of America As Represented By The United States Department Of Energy High resolution data acquisition
US5311486A (en) * 1992-09-11 1994-05-10 Ltx Corporation Timing generation in an automatic electrical test system
FR2707814B1 (fr) * 1993-07-02 1995-09-01 Commissariat Energie Atomique Dispositif de mesure de la durée d'un intervalle de temps.
FR2732839B1 (fr) * 1993-12-27 1997-09-05 Medin David L Auto-etalonneur d'oscillateur
JP2793524B2 (ja) * 1995-07-31 1998-09-03 日本電気アイシーマイコンシステム株式会社 時間測定システムおよびその測定方法

Also Published As

Publication number Publication date
EP0886198A3 (en) 2003-02-26
KR100309895B1 (ko) 2001-11-15
KR19990007166A (ko) 1999-01-25
JP3048962B2 (ja) 2000-06-05
CN1212388A (zh) 1999-03-31
EP0886198A2 (en) 1998-12-23
US5872745A (en) 1999-02-16
JPH1114774A (ja) 1999-01-22

Similar Documents

Publication Publication Date Title
CN100516898C (zh) 一种高精度时钟检测方法及检测装置
CN101034120A (zh) 脉冲形状的测量装置及测量方法
CN1136484C (zh) 可鉴别测量结果是否在要求范围内的时间测量方法和系统
CN107783756A (zh) 一种获取角度相关值的方法和装置
CN108228136A (zh) 基于优化查找表法的对数函数计算的方法及装置
CN100480973C (zh) 检测可移动设备的位置的方法和装置
CN1432939A (zh) 反相器控制用半导体装置
CN1609558A (zh) 传感器信号处理器
CN118486627A (zh) 一种晶圆预定位方法及装置、电子设备
CN118625632A (zh) 时间数字转换装置、时间数字转换方法、及芯片
CN112764000A (zh) 基于分位点的对数正态纹理海杂波幅度模型参数估计方法
CN1991781A (zh) 一种侦测cpu温度的方法和装置
CN110646634A (zh) 轮速精确测量方法、装置、交通工具及存储介质
CN1345114A (zh) 一种基于相位的正弦电压脉宽调制波形数据的产生方法
CN1299205C (zh) 在PCI板上用SMBus芯片监控器件的方法及其装置
CN101592468B (zh) 伪随机码位移传感器的环形寻址方法及其系统
CN1294419C (zh) 模拟信号测量装置及方法
CN114428522A (zh) 一种流量控制方法、装置及输注泵
CN1493883A (zh) 抖动测量装置与测量方法
CN113090522A (zh) 空压机进气流量分段修正方法、系统、介质及装置
TWI767638B (zh) 通用非同步收發器介面電路和擷取通用非同步收發器資料之方法
US6601230B2 (en) Low power circuit design through judicious module selection
CN103616840A (zh) 一种基于fpga的速度自适应测量装置
CN115664272B (zh) 一种获取永磁同步电机位置信号的方法
CN1576863A (zh) 一种时钟占空比的测试方法及测试电路

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030321

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20030321

Address after: Kawasaki, Kanagawa, Japan

Applicant after: NEC Corp.

Address before: Tokyo, Japan

Applicant before: NEC Corp.

C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee