[go: up one dir, main page]

CN113644094A - 显示面板和显示设备 - Google Patents

显示面板和显示设备 Download PDF

Info

Publication number
CN113644094A
CN113644094A CN202110509989.9A CN202110509989A CN113644094A CN 113644094 A CN113644094 A CN 113644094A CN 202110509989 A CN202110509989 A CN 202110509989A CN 113644094 A CN113644094 A CN 113644094A
Authority
CN
China
Prior art keywords
pixel
auxiliary
thin film
film transistor
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110509989.9A
Other languages
English (en)
Inventor
金成焕
郭源奎
尹宁秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN113644094A publication Critical patent/CN113644094A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

提供一种显示面板和一种显示设备，所述显示面板包括：第一旁路布线，所述第一旁路布线在第一方向上电耦接主像素电路并且沿着在组件区域的最外部处的像素组的一侧旁绕；水平布线，所述水平布线电耦接到所述主像素电路和辅助像素电路并且在所述第一方向上延伸；以及延伸布线，所述延伸布线在沿着所述第一方向彼此相邻的两个像素组之间，并且在所述第一方向上延伸，其中，所述延伸布线电耦接到在所述两个像素组中的每一个像素组中包括的所述水平布线，并且所述延伸布线的数量小于所述水平布线的数量。

Description

显示面板和显示设备
相关申请的交叉引用
本申请要求于2020年5月11日在韩国知识产权局提交的第10-2020-0056149号韩国专利申请的优先权和权益，该韩国专利申请的全部内容通过引用合并于此。
技术领域
本公开的一个或多个实施例涉及一种显示面板和一种包括该显示面板的显示设备，并且例如涉及一种包括扩展显示区域从而即使在放置有作为电子元件的组件的区域中也显示图像的显示面板以及一种包括该显示面板的显示设备。
背景技术
近年来，显示设备的使用已经多样化并且增加。另外，由于显示设备已变得越来越薄和轻，所以它们的使用范围正在扩大。
随着显示设备以各种方式使用，可能存在用于设计显示设备的形状的各种方法，并且与显示设备组合或链接到显示设备的功能正在增加。
发明内容
一个或多个实施例提供一种显示面板以及一种包括该显示面板的显示设备，所述显示面板包括扩展显示区域从而即使在放置有作为电子元件的组件的区域中也显示图像。然而，这些特征是示例性的，并且本公开的范围不受这些特征限制。
实施例的附加方面将在下面的描述中部分地阐述，并且将部分地从描述中是明显的，或者可以通过实践所呈现的实施例而获知。
根据本公开的实施例的一方面，一种显示面板可以包括：基底；主显示元件和主像素电路，所述主显示元件在所述基底上并且与主显示区域对应，所述主像素电路分别耦接到所述主显示元件；辅助显示元件和辅助像素电路，所述辅助显示元件在所述基底上并且分别与像素组对应，所述辅助像素电路分别耦接到所述辅助显示元件；第一旁路布线，所述第一旁路布线在第一方向上电耦接所述主像素电路，并且沿着在组件区域的最外部处的所述像素组中的一个像素组的一侧旁绕，所述组件区域包括彼此间隔开的所述像素组并且包括在所述像素组之间的透射区域；水平布线，所述水平布线电耦接到所述主像素电路和所述辅助像素电路并且在所述第一方向上延伸；以及延伸布线，所述延伸布线在沿着所述第一方向彼此相邻的两个像素组之间，并且在所述第一方向上延伸，其中，所述延伸布线电耦接到在所述两个像素组中的每一个像素组中包括的所述水平布线，并且所述延伸布线的数量小于所述水平布线的数量。
在实施例中，所述第一旁路布线可以沿着在所述组件区域的所述最外部处的所述像素组的外围弯曲成阶梯形状。
在实施例中，所述第一旁路布线可以沿着在所述组件区域的所述最外部处的所述像素组的内侧弯曲成阶梯形状。
在实施例中，在平面上，所述延伸布线沿着与所述第一方向垂直(例如，基本上垂直)的第二方向布置的区域的宽度小于所述水平布线沿着所述第二方向布置的区域的宽度。
在实施例中，所述辅助像素电路中的每一个辅助像素电路可以包括驱动薄膜晶体管、第一初始化薄膜晶体管和第二初始化薄膜晶体管，所述第一初始化薄膜晶体管初始化所述驱动薄膜晶体管的驱动栅极电极的电压，所述第二初始化薄膜晶体管初始化所述辅助显示元件的像素电极，所述水平布线可以包括第一初始化电压线和第二初始化电压线，所述第一初始化电压线将初始化电压传输到所述第一初始化薄膜晶体管，所述第二初始化电压线将所述初始化电压传输到所述第二初始化薄膜晶体管，并且所述第一初始化电压线和所述第二初始化电压线可以通过第一连接线彼此电耦接。
在实施例中，所述第一连接线可以与所述水平布线在不同的层上。
在实施例中，所述像素组中的每一个像素组可以包括第一行和第二行，在所述第一行和所述第二行中辅助子像素沿着所述第一方向布置，所述第一行中包括的第一辅助子像素和所述第二行中包括的第二辅助子像素可以沿着与所述第一方向垂直(例如，基本上垂直)的第二方向彼此相邻，并且所述第二初始化电压线可以由所述第一辅助子像素和所述第二辅助子像素共享。
在实施例中，所述第二初始化电压线可以电耦接到所述第二辅助子像素的第一初始化薄膜晶体管。
在实施例中，所述水平布线还可以包括：第三初始化电压线，所述第三初始化电压线在所述第一方向上与所述第二行交叉，并且所述第三初始化电压线将初始化电压施加到所述第二辅助子像素的第二初始化薄膜晶体管，并且所述第三初始化电压线可以电耦接到所述第一连接线。
在实施例中，所述显示面板还可以包括：第二旁路布线，所述第二旁路布线在与所述第一方向交叉的第二方向上电耦接所述主像素电路，并且沿着在所述组件区域的所述最外部处的所述像素组的一侧旁绕。
在实施例中，所述第二旁路布线可以弯曲成阶梯形状。
在实施例中，所述显示面板还可以包括下部金属层，所述下部金属层在所述组件区域中，并且所述下部金属层在所述基底和驱动辅助子像素的所述辅助像素电路之间，其中，所述下部金属层包括与所述透射区域对应的下部孔。
根据本公开的实施例的一方面，一种显示设备可以包括：显示面板，所述显示面板包括主显示区域和组件区域，所述主显示区域包括主子像素，所述组件区域包括多个像素组和透射区域；以及组件，所述组件在所述显示面板下方以与所述组件区域对应，其中，所述显示面板包括：基底；第一旁路布线，所述第一旁路布线在第一方向上电耦接所述主子像素，并且沿着在所述组件区域的最外部处的像素组的一侧旁绕；水平布线，所述水平布线电耦接到所述主子像素和所述多个像素组并且在所述第一方向上延伸；以及延伸布线，所述延伸布线在所述多个像素组之中的沿着所述第一方向彼此相邻的两个像素组之间，并且在所述第一方向上延伸，其中，所述延伸布线电耦接到在所述两个像素组中的每一个像素组中包括的所述水平布线，并且所述延伸布线的数量小于所述水平布线的数量。
在实施例中，所述第一旁路布线可以沿着在所述组件区域的所述最外部处的所述像素组的外围弯曲成阶梯形状。
在实施例中，所述第一旁路布线可以沿着在所述组件区域的所述最外部处的所述像素组的内侧弯曲成阶梯形状。
在实施例中，在平面上，所述延伸布线沿着与所述第一方向垂直(例如，基本上垂直)的第二方向布置的区域的宽度小于所述水平布线沿着所述第二方向布置的区域的宽度。
在实施例中，所述显示面板还可以包括：辅助显示元件和辅助像素电路，所述辅助显示元件在所述基底上并且分别与所述像素组对应，所述辅助像素电路分别耦接到所述辅助显示元件。所述辅助像素电路中的每一个辅助像素电路可以包括驱动薄膜晶体管、第一初始化薄膜晶体管和第二初始化薄膜晶体管，所述第一初始化薄膜晶体管初始化所述驱动薄膜晶体管的驱动栅极电极的电压，所述第二初始化薄膜晶体管初始化所述辅助显示元件的像素电极，其中，所述水平布线包括第一初始化电压线和第二初始化电压线，所述第一初始化电压线将初始化电压传输到所述第一初始化薄膜晶体管，所述第二初始化电压线将所述初始化电压传输到所述第二初始化薄膜晶体管，并且所述第一初始化电压线和所述第二初始化电压线通过第一连接线彼此电耦接。
在实施例中，所述第一连接线可以与所述水平布线在不同的层上。
在实施例中，所述多个像素组中的每一个像素组可以包括第一行和第二行，在所述第一行和所述第二行中多个辅助子像素沿着所述第一方向布置，所述第一行中包括的第一辅助子像素和所述第二行中包括的第二辅助子像素可以沿着与所述第一方向垂直(例如，基本上垂直)的第二方向彼此相邻，并且所述第二初始化电压线可以由所述第一辅助子像素和所述第二辅助子像素共享。
在实施例中，所述水平布线还可以包括第三初始化电压线，所述第三初始化电压线在所述第一方向上与所述第二行交叉，并且所述第三初始化电压线将初始化电压施加到所述第二辅助子像素的第二初始化薄膜晶体管，并且所述第三初始化电压线可以电耦接到所述第一连接线。
附图说明
从结合附图进行的下述描述，某些实施例的上述和其它方面和特征将更加明显，在附图中：
图1是示意性图示根据实施例的显示设备的立体图；
图2是示意性图示根据实施例的显示设备的部分的截面图；
图3是示意性图示根据实施例的可以包括在图1的显示设备中的显示面板的平面图；
图4是根据实施例的用于驱动子像素的像素电路的等效电路图；
图5是图示根据实施例的一个像素的像素电路的平面图；
图6是示意性图示根据实施例的主显示区域中的像素布置结构的布局图；
图7A和图7B是示意性图示根据实施例的组件区域中的像素布置结构的布局图；
图8是图示根据实施例的显示面板的部分的示意性截面图，以及示意性图示主显示区域和组件区域的截面图；
图9是示意性图示根据实施例的显示面板的子像素和一些布线的布置关系的主显示区域的平面图；
图10是示意性图示根据实施例的显示面板的子像素和一些布线的布置关系的主显示区域的平面图；
图11是示意性图示根据实施例的耦接到一个像素组的布线的布置关系的平面图；以及
图12是示意性图示根据实施例的显示面板的子像素和一些布线的布置关系的主显示区域的平面图。
具体实施方式
现在将更详细地参考实施例，实施例的示例在附图中被图示，在附图中相同的附图标记始终表示相同的元件。就此而言，实施例可以具有不同的形式，并且将不被解释为限于在本文中阐述的描述。相应地，下面仅通过参考附图描述实施例，以解释本描述的实施例的各方面。如在本文中所使用，术语“和/或”包括相关列出项目中的一个或多个的任何和所有组合。在整个公开内容中，表述“a、b和c中的至少一个”表示仅a，仅b，仅c，a和b二者，a和c二者，b和c二者，a、b和c的全部，或者它们的变型。
本公开可以包括各种变换并且可以包括各种实施例，并且特定实施例将在附图中图示并且在详细描述中更详细地描述。参考下面参考附图更详细地描述的实施例，将阐明本公开的效果和特征以及实现效果和特征的方法。然而，本公开的主题不限于下面公开的实施例，而是可以以各种合适的形式实现。
在下文中，将参考附图更详细地描述实施例，并且当参考附图描述时，相同或相应的组件将被赋予相同的附图标记，并且可以不重复对相同或相应的组件的冗余描述。
在下述实施例中，当诸如层、膜、区域、板等的各种组件被称为“在”另一组件“上”时，这不仅包括当组件“直接在”另一组件“上”时，而且包括当中间组件存在于组件和另一组件之间时。另外，为了便于描述，在附图中，组件的尺寸可以被放大或缩小。例如，由于为了便于描述可以任意地示出附图中示出的每个组件的尺寸和厚度，所以实施例不一定限于所示出的内容。
在下述实施例中，x轴、y轴和z轴不限于笛卡尔坐标系上的三个轴，并且可以在包括它们的广义上进行解释。例如，x轴、y轴和z轴可以彼此正交，但是可以指的是彼此不正交的不同方向。
图1是示意性图示根据实施例的显示设备1的透视图。
参考图1，显示设备1包括显示区域DA和在显示区域DA外部的外围区域DPA。显示区域DA包括组件区域CA和至少部分地围绕组件区域CA的主显示区域MDA。例如，组件区域CA和主显示区域MDA中的每一个可以单独或一起显示图像。外围区域DPA可以是不存在显示元件的一种非显示区域。显示区域DA可以由外围区域DPA完全包围。
图1示出一个组件区域CA在主显示区域MDA中。在另一实施例中，显示设备1可以包括两个或更多个组件区域CA，并且多个组件区域CA可以具有彼此不同的形状和大小。当在与显示设备1的上表面基本上垂直的方向上观看时，组件区域CA可以具有各种合适形状，包括圆形、椭圆形、诸如矩形、星形或菱形等的多边形。在图1中，当在与显示设备1的上表面基本上垂直的方向上观察时，组件区域CA位于基本上矩形形状的主显示区域MDA的上部中央(+第二方向y)，但是组件区域CA可以在矩形主显示区域MDA的一侧，例如在矩形主显示区域MDA的右上侧或左上侧。
显示设备1可以使用主显示区域MDA中的多个主子像素Pm和组件区域CA中的多个辅助子像素Pa提供图像。
在组件区域CA中，如在本文中在下面参考图2所描述，作为电子元件的组件40可以在显示面板10下方与组件区域CA对应。组件40可以是使用红外线和/或可见光的照相机，并且可以包括成像装置。在一些实施例中，组件40可以是太阳能电池、闪光灯、照度传感器、接近传感器和/或虹膜传感器。在一些实施例中，组件40可以提供接收音频的功能。为了减少对组件40的功能的限制，组件区域CA包括透射区域TA，从组件40输出到外部或者从外部朝向组件40行进的光和/或音频等可以透射通过透射区域TA。在根据实施例的显示面板和包括显示面板的显示设备的情况下，当光透射通过组件区域CA时，光透射率可以是大约10％或更大、大约40％或更大、大约25％或更大、大约50％或更大、大约85％或更大或者大约90％或更大。
多个辅助子像素Pa可以在组件区域CA中。多个辅助子像素Pa发光以提供预设图像。在组件区域CA中显示的图像是辅助图像，并且可以具有比在主显示区域MDA中显示的图像的分辨率低的分辨率。例如，组件区域CA包括光和音频可以透射通过的透射区域TA，并且当子像素不在透射区域TA上或中时，每单位面积可以包括的辅助子像素Pa的数量可以小于在主显示区域MDA上或中每单位面积包括的主子像素Pm的数量。
图2是示意性图示根据实施例的显示设备1的部分的截面图。
参考图2，显示设备1可以包括显示面板10和组件40，组件40与显示面板10重叠或者由显示面板10重叠。保护显示面板10的覆盖窗口可以进一步位于显示面板10上。
显示面板10包括组件区域CA和显示主图像的主显示区域MDA，组件区域CA为与组件40重叠的区域。显示面板10可以包括基底100、在基底100上的显示层DISL、触摸屏层TSL、光学功能层OFL以及在基底100下方的面板保护构件PB。
显示层DISL可以包括：包括薄膜晶体管TFT和TFT'的电路层PCL；包括作为显示元件的发光元件ED和ED'的显示元件层EDL；以及诸如薄膜封装层TFEL或密封基底的密封构件ENCM。绝缘层IL可以在显示层DISL中，并且绝缘层IL'可以在基底100和显示层DISL之间。
基底100可以包括诸如玻璃、石英和/或聚合物树脂的绝缘材料。基底100可以是刚性基底或能够弯曲、折叠和/或卷曲等的柔性基底。
主薄膜晶体管TFT和耦接到主薄膜晶体管TFT的主发光元件ED可以在显示面板10的主显示区域MDA中以实现主子像素Pm，并且在组件区域CA中，可以包括辅助薄膜晶体管TFT'和耦接到辅助薄膜晶体管TFT'的辅助发光元件ED'以实现辅助子像素Pa。组件区域CA之中的辅助子像素Pa所在的区域可以被称为辅助显示区域ADA。
另外，不具有显示元件的透射区域TA可以在组件区域CA中。透射区域TA可以是从与组件区域CA对应的组件40发射的光/信号和/或入射在组件40上的光/信号透射通过的区域。辅助显示区域ADA和透射区域TA可以交替地布置在组件区域CA中。
下部金属层BML可以在组件区域CA中。下部金属层BML可以定位为与辅助薄膜晶体管TFT'的下部对应。例如，下部金属层BML可以在辅助薄膜晶体管TFT'和基底100之间。此下部金属层BML可以阻止或减少外部光渗透到辅助薄膜晶体管TFT'。在一些实施例中，恒定电压和/或信号可以施加到下部金属层BML，以防止或减少由于静电放电导致的对像素电路的损坏。
显示元件层EDL可以由薄膜封装层TFEL和/或密封基底覆盖。在一些实施例中，如图2中所示，薄膜封装层TFEL可以包括至少一个无机封装层和至少一个有机封装层。在实施例中，薄膜封装层TFEL可以包括第一无机封装层131和第二无机封装层133以及在第一无机封装层131和第二无机封装层133之间的有机封装层132。
第一无机封装层131和第二无机封装层133可以包括一种或多种无机绝缘材料，诸如氧化铝、氧化钛、氧化钽、氧化铪、氧化锌、氧化硅、氮化硅和/或氮氧化硅。有机封装层132可以包括基于聚合物的材料。基于聚合物的材料可以包括丙烯酸树脂、环氧树脂、聚酰亚胺和/或聚乙烯。
当用密封基底密封显示元件层EDL时，密封基底可以面对基底100，显示元件层EDL在密封基底和基底100之间。间隙可以存在于密封基底和显示元件层EDL之间。密封基底可以包括玻璃。包括玻璃料等的密封剂可以在基底100和密封基底之间，并且密封剂可以在如上所述的外围区域DPA中。放置在外围区域DPA中的密封剂可以在围绕显示区域DA的同时防止或减少水分渗透通过侧表面。
触摸屏层TSL可以根据诸如例如触摸事件的外部输入获得或确定坐标信息。触摸屏层TSL可以包括触摸电极以及耦接到触摸电极的触摸布线。触摸屏层TSL可以使用自电容方法或互电容方法检测外部输入。
触摸屏层TSL可以形成在薄膜封装层TFEL上。在一些实施例中，触摸屏层TSL可以单独地形成在触摸基底上，并且然后通过诸如例如光学透明粘合剂(OCA)的粘合层结合在薄膜封装层TFEL上。作为实施例，触摸屏层TSL可以直接形成在薄膜封装层TFEL上，并且在这种情况下，粘合层可以不在触摸屏层TSL和薄膜封装层TFEL之间。
光学功能层OFL可以包括抗反射层。抗反射层可以减小从外部朝向显示设备1入射的光(外部光)的反射率。
在一些实施例中，光学功能层OFL可以是偏振膜。光学功能层OFL可以包括与透射区域TA对应的开口OFL_OP。相应地，透射区域TA的光透射率可以显著改善。诸如例如光学透明树脂(OCR)的透明材料可以填充在开口OFL_OP中。
在一些实施例中，光学功能层OFL可以包括过滤器板，过滤器板包括黑矩阵和滤色器。
覆盖窗口可以在显示面板10的顶部上以保护显示面板10。光学功能层OFL可以通过光学透明粘合剂附接到覆盖窗口，或者可以通过光学透明粘合剂附接到触摸屏层TSL。
面板保护构件PB可以附接到基底100的下部，并且可以支撑和保护基底100。面板保护构件PB可以包括与组件区域CA对应的开口PB_OP。通过包括在面板保护构件PB中的开口PB_OP，有可能改善组件区域CA的光透射率。面板保护构件PB可以包括聚对苯二甲酸乙二酯(polyethyeleneterephthalate，PET)和/或聚酰亚胺(PI)。
组件区域CA的面积可以大于组件40所在的区域的面积。相应地，在面板保护构件PB中提供的开口PB_OP的面积可以与组件区域CA的面积不匹配。
另外，多个组件40可以在组件区域CA中。多个组件40可以在功能上彼此不同。例如，多个组件40可以包括照相机(成像装置)、太阳能电池、闪光灯、接近传感器、照度传感器和虹膜传感器中的至少两种。
图3是示意性图示根据实施例的可以包括在图1的显示设备1中的显示面板10的平面图。
参考图3，显示面板10中包括的各种组件在基底100上。基底100包括显示区域DA和围绕显示区域DA的外围区域DPA。显示区域DA包括主显示区域MDA和组件区域CA，主图像在主显示区域MDA中显示，组件区域CA包括透射区域TA并且辅助图像在组件区域CA中显示。辅助图像可以与主图像一起形成一个整体图像，并且/或者辅助图像可以是独立于主图像的图像。
在主显示区域MDA中包括多个主子像素Pm。主子像素Pm中的每一个可以实现为诸如例如有机发光二极管(OLED)的显示元件。例如，每个主子像素Pm可以发射红色、绿色、蓝色或白色光。主显示区域MDA由密封构件覆盖，并且可以通过密封构件保护免受外部空气或湿气影响。
组件区域CA可以如上所述在主显示区域MDA的一侧，或者可以在显示区域DA内部并且由主显示区域MDA围绕。多个辅助子像素Pa在组件区域CA中。多个辅助子像素Pa中的每一个可以由诸如有机发光二极管(OLED)的显示元件实现(或者包括在诸如有机发光二极管(OLED)的显示元件中)。例如，各个辅助子像素Pa例如可以发射红色、绿色、蓝色或白色光。组件区域CA由密封部件覆盖，并且可以通过密封部件保护免受外部空气或湿气影响。
在一些实施例中，组件区域CA可以包括透射区域TA。透射区域TA可以围绕多个辅助子像素Pa。在一些实施例中，透射区域TA可以与多个辅助子像素Pa呈网格形状。
因为组件区域CA包括透射区域TA，所以组件区域CA的分辨率会低于主显示区域MDA的分辨率。例如，组件区域CA的分辨率大约可以是主显示区域MDA的分辨率的大约1/2、大约3/8、大约1/3、大约1/4、大约2/9、大约1/8、大约1/9、大约1/16等。例如，主显示区域MDA的分辨率可以是大约400ppi或更大，并且组件区域CA的分辨率可以是大约200ppi或大约100ppi(例如，大约200ppi或更小、或者大约100ppi或更小)。
驱动子像素Pm和Pa的像素电路可以分别电耦接到外围区域DPA中的外部电路。外围区域DPA中可以包括第一扫描驱动电路SDRV1、第二扫描驱动电路SDRV2、端子单元PAD、驱动电压供应线11和公共电压供应线13。
第一扫描驱动电路SDRV1可以通过第二扫描线SL将扫描信号施加到驱动子像素Pm和Pa的像素电路中的每一个。第一扫描驱动电路SDRV1可以通过发射控制线EL将发射控制信号施加到每个像素电路。第二扫描驱动电路SDRV2可以在主显示区域MDA周围的第一扫描驱动电路SDRV1的相对侧，并且可以大致平行于第一扫描驱动电路SDRV1。主显示区域MDA的主子像素Pm的像素电路中的一些像素电路可以电耦接到第一扫描驱动电路SDRV1，并且其它像素电路可以电耦接到第二扫描驱动电路SDRV2。组件区域CA的辅助子像素Pa的像素电路中的一些像素电路可以电耦接到第一扫描驱动电路SDRV1，并且其它像素电路可以电耦接到第二扫描驱动电路SDRV2。在一些实施例中，第二扫描驱动电路SDRV2可以省略。
端子单元PAD可以在基底100的一侧。端子单元PAD暴露不被绝缘层覆盖，并且耦接到显示电路板30。显示驱动器32可以在显示电路板30上。
显示驱动器32可以生成待传输到第一扫描驱动电路SDRV1和第二扫描驱动电路SDRV2的控制信号。显示驱动器32产生数据信号，并且所产生的数据信号可以通过扇出布线FW和耦接到扇出布线FW的数据线DL传输到子像素Pm和Pa的像素电路。
显示驱动器32可以将驱动电压ELVDD(见图4)供应到驱动电压供应线11，并且可以将公共电压ELVSS(见图4)供应到公共电压供应线13。驱动电压ELVDD(见图4)通过耦接到驱动电压供应线11的驱动电压线PL施加到子像素Pm和Pa的像素电路，并且公共电压ELVSS(见图4)可以供应到公共电压供应线13并且施加到显示元件的对电极。
驱动电压供应线11可以在主显示区域MDA的底部在第一方向x上延伸。公共电压供应线13是环形形状的一侧敞开的形状，并且可以部分地围绕主显示区域MDA。
尽管图3示出存在一个组件区域CA的情况，但是可以提供多个组件区域CA。在这种情况下，多个组件区域CA可以彼此间隔开，并且第一照相机可以定位为与一个组件区域CA对应，并且第二照相机可以定位为与另一组件区域CA对应。在一些实施例中，照相机可以定位为与一个组件区域CA对应，并且红外传感器可以定位为与另一组件区域CA对应。多个组件区域CA可以以不同的形状和尺寸提供。
在一些实施例中，组件区域CA可以提供为多边形。例如，组件区域CA可以以八边形形状提供。组件区域CA可以以诸如例如正方形或六边形的各种合适形状的多边形形状提供，但是本公开不限于此。组件区域CA可以由主显示区域MDA围绕。
图4是根据实施例的用于驱动子像素的像素电路PC的等效电路图。
参考图4，像素电路PC可以包括驱动薄膜晶体管T1、开关薄膜晶体管T2、补偿薄膜晶体管T3、第一初始化薄膜晶体管T4、操作控制薄膜晶体管T5、发射控制薄膜晶体管T6、第二初始化薄膜晶体管T7和存储电容器Cst。
在图4中，每个像素电路PC包括信号线SL、SL-1、SL+1、EL和DL、初始化电压线VL和驱动电压线PL，但是示例不限于此。作为另一实施例，从信号线SL、SL-1、SL+1、EL和DL中选择的至少一个和/或初始化电压线VL可以与相邻的像素电路PC共享。
驱动薄膜晶体管T1的漏极电极可以经由发射控制薄膜晶体管T6电耦接到发射装置(也称为发光元件)ED。驱动薄膜晶体管T1可以根据开关薄膜晶体管T2的开关操作接收数据信号Dm，以将驱动电流供应到发射装置ED。
开关薄膜晶体管T2的栅极电极耦接到第二扫描线SL，并且源极电极耦接到数据线DL。开关薄膜晶体管T2的漏极电极可以经由操作控制薄膜晶体管T5耦接到驱动电压线PL，同时耦接到驱动薄膜晶体管T1的源极电极。
开关薄膜晶体管T2根据通过第二扫描线SL传输的扫描信号Sn导通以执行开关操作，从而将传递到数据线DL的数据信号Dm传输到驱动薄膜晶体管T1的源极电极。
补偿薄膜晶体管T3的栅极电极可以耦接到第二扫描线SL。补偿薄膜晶体管T3的源极电极可以经由发射控制薄膜晶体管T6耦接到发射装置ED的像素电极，同时耦接到驱动薄膜晶体管T1的漏极电极。补偿薄膜晶体管T3的漏极电极可以一起耦接到存储电容器Cst的任何一个电极、第一初始化薄膜晶体管T4的源极电极和驱动薄膜晶体管T1的栅极电极。补偿薄膜晶体管T3根据通过第二扫描线SL接收的扫描信号Sn而导通，并且耦接驱动薄膜晶体管T1的栅极电极和漏极电极以将驱动薄膜晶体管T1二极管连接。
第一初始化薄膜晶体管T4的栅极电极可以耦接到第一扫描线SL-1。第一初始化薄膜晶体管T4的漏极电极可以耦接到初始化电压线VL。第一初始化薄膜晶体管T4的源极电极可以一起耦接到存储电容器Cst的任何电极、补偿薄膜晶体管T3的漏极电极和驱动薄膜晶体管T1的栅极电极。第一初始化薄膜晶体管T4根据通过第一扫描线SL-1接收的先前扫描信号Sn-1而导通，并将初始化电压Vint传输到驱动薄膜晶体管T1的栅极电极以执行用于初始化驱动薄膜晶体管T1的栅极电极的电压的初始化操作。
操作控制薄膜晶体管T5的栅极电极可以耦接到发射控制线EL。操作控制薄膜晶体管T5的源极电极可以耦接到驱动电压线PL。操作控制薄膜晶体管T5的漏极电极耦接到驱动薄膜晶体管T1的源极电极和开关薄膜晶体管T2的漏极电极。
发射控制薄膜晶体管T6的栅极电极可以耦接到发射控制线EL。发射控制薄膜晶体管T6的源极电极可以耦接到驱动薄膜晶体管T1的漏极电极和补偿薄膜晶体管T3的源极电极。发射控制薄膜晶体管T6的漏极电极可以电耦接到发射装置ED的像素电极。操作控制薄膜晶体管T5和发射控制薄膜晶体管T6根据通过发射控制线EL接收的发射控制信号En并发地(例如，同时地)导通，并且驱动电压ELVDD传输到发射装置ED，并且驱动电流在发射装置ED中流动。
第二初始化薄膜晶体管T7的栅极电极可以耦接到第三扫描线SL+1。第二初始化薄膜晶体管T7的源极电极可以耦接到发射装置ED的像素电极。第二初始化薄膜晶体管T7的漏极电极可以耦接到初始化电压线VL。第二初始化薄膜晶体管T7可以根据通过第三扫描线SL+1接收的后续扫描信号Sn+1而导通，并且初始化发射装置ED的像素电极。
在图4中，第一初始化薄膜晶体管T4和第二初始化薄膜晶体管T7分别耦接到第一扫描线SL-1和第三扫描线SL+1，但是不限于此。作为另一实施例，第一初始化薄膜晶体管T4和第二初始化薄膜晶体管T7可以都耦接到第一扫描线SL-1，并且可以根据先前扫描信号Sn-1驱动。
存储电容器Cst的另一电极可以耦接到驱动电压线PL。存储电容器Cst的一个电极可以耦接到驱动薄膜晶体管T1的栅极电极、补偿薄膜晶体管T3的漏极电极和第一初始化薄膜晶体管T4的源极电极。
发射装置ED的对电极(例如，阴极)接收公共电压ELVSS。发射装置ED通过从驱动薄膜晶体管T1接收驱动电流而发光。
像素电路PC不限于参考图4描述的薄膜晶体管和存储电容器的数量以及电路设计，并且数量和电路设计可以进行各种改变。驱动主子像素Pm和辅助子像素Pa的像素电路PC可以相同地提供(例如，可以彼此基本上相同)，或者可以不同地提供(例如，可以彼此不同)。
图5是图示根据实施例的一个像素的像素电路PC的平面图。
参考图5，驱动薄膜晶体管T1、开关薄膜晶体管T2、补偿薄膜晶体管T3、第一初始化薄膜晶体管T4、操作控制薄膜晶体管T5、发射控制薄膜晶体管T6和第二初始化薄膜晶体管T7沿着半导体层1130布置。半导体层1130在形成有缓冲层的基底上，缓冲层包括无机绝缘材料。
半导体层1130的一些区域与驱动薄膜晶体管T1、开关薄膜晶体管T2、补偿薄膜晶体管T3、第一初始化薄膜晶体管T4、操作控制薄膜晶体管T5、发射控制薄膜晶体管T6和第二初始化薄膜晶体管T7的半导体层对应。例如，应理解的是，驱动薄膜晶体管T1、开关薄膜晶体管T2、补偿薄膜晶体管T3、第一初始化薄膜晶体管T4、操作控制薄膜晶体管T5、发射控制薄膜晶体管T6和第二初始化薄膜晶体管T7的半导体层彼此耦接并且以各种合适形状弯曲。
半导体层1130包括沟道区域，并且包括在沟道区域的相对侧的源极区域和漏极区域，并且源极区域和漏极区域可以理解为对应的薄膜晶体管的源极电极和漏极电极。为了方便起见，源极区域和漏极区域分别被称为源极电极和漏极电极。
驱动薄膜晶体管T1包括与驱动沟道区域重叠的驱动栅极电极G1，并且包括在驱动沟道区域的相对侧的驱动源极电极S1和驱动漏极电极D1。与驱动栅极电极G1重叠的驱动沟道区域具有诸如例如欧米伽(Ω)形状的弯曲形状，使得可以在狭窄的空间中形成长的沟道长度。当驱动沟道区域长时，栅极电压的驱动范围变宽，使得可以更精确地控制从作为发射装置ED的有机发光二极管发射的光的等级，并且因而可以改善显示质量。
开关薄膜晶体管T2包括与开关沟道区域重叠的开关栅极电极G2，并且包括在开关沟道区域的相对侧的开关源极电极S2和开关漏极电极D2。开关漏极电极D2可以耦接到驱动源极电极S1。
补偿薄膜晶体管T3是双薄膜晶体管，并且可以包括与两个补偿沟道区域重叠的补偿栅极电极G3，并且可以包括在补偿栅极电极G3中的每一个的相对侧的补偿源极电极S3和补偿漏极电极D3。补偿薄膜晶体管T3可以通过稍后将描述的节点连接线1174耦接到驱动薄膜晶体管T1的驱动栅极电极G1。
第一初始化薄膜晶体管T4是双薄膜晶体管，并且可以包括与两个第一初始化沟道区域重叠的第一初始化栅极电极G4，并且可以包括在第一初始化栅极电极G4的相对侧的第一初始化源极电极S4和第一初始化漏极电极D4。
操作控制薄膜晶体管T5可以包括与操作控制沟道区域重叠的操作控制栅极电极G5，并且可以包括在操作控制栅极电极G5的相对侧的操作控制源极电极S5和操作控制漏极电极D5。操作控制漏极电极D5可以耦接到驱动源极电极S1。
发射控制薄膜晶体管T6可以包括与发射控制沟道区域重叠的发射控制栅极电极G6，并且可以包括在发射控制栅极电极G6的相对侧的发射控制源极电极S6和发射控制漏极电极D6。发射控制源极电极S6可以耦接到驱动漏极电极D1。
第二初始化薄膜晶体管T7可以包括与第二初始化沟道区域重叠的第二初始化栅极电极G7，并且可以包括在第二初始化栅极电极G7的相对侧的第二初始化源极电极S7和第二初始化漏极电极D7。
如上所述的薄膜晶体管可以耦接到信号线SL、SL-1、SL+1、EL和DL、初始化电压线VL1和VL2以及驱动电压线PL。
第二扫描线SL、第一扫描线SL-1、第三扫描线SL+1、发射控制线EL和驱动栅极电极G1可以在如上所述的半导体层1130上，(多个)绝缘层在第二扫描线SL、第一扫描线SL-1、第三扫描线SL+1、发射控制线EL和驱动栅极电极G1与半导体层1130之间。
第二扫描线SL可以沿着第一方向x延伸。第二扫描线SL的一些区域可以与开关栅极电极G2和补偿栅极电极G3对应。例如，第二扫描线SL的与开关薄膜晶体管T2和补偿薄膜晶体管T3的沟道区域重叠的区域可以分别是开关栅极电极G2和补偿栅极电极G3。
第一扫描线SL-1沿着第一方向x延伸，但是一些区域可以分别与第一初始化栅极电极G4对应。例如，与第一初始化薄膜晶体管T4的沟道区域重叠的第一扫描线SL-1的区域中的每一个可以是第一初始化栅极电极G4。
第三扫描线SL+1沿着第一方向x延伸，但是一些区域可以分别与第二初始化栅极电极G7对应。例如，与第二初始化薄膜晶体管T7的沟道区域重叠的第三扫描线SL+1的区域中的每一个可以是第二初始化栅极电极G7。
发射控制线EL沿着第一方向x延伸。发射控制线EL的一个或多个区域可以分别与操作控制栅极电极G5和发射控制栅极电极G6对应。例如，发射控制线EL的与操作控制薄膜晶体管T5和发射控制薄膜晶体管T6的沟道区域重叠的区域可以分别是操作控制栅极电极G5和发射控制栅极电极G6。
驱动栅极电极G1是浮置电极，并且可以通过如上所述的节点连接线1174耦接到补偿薄膜晶体管T3。
电极电压线HL可以布置在如上所述的第一扫描线SL-1、第二扫描线SL、第三扫描线SL+1、发射控制线EL和驱动栅极电极G1上，(多个)绝缘层在第一扫描线SL-1、第二扫描线SL、第三扫描线SL+1、发射控制线EL和驱动栅极电极G1与电极电压线HL之间。
电极电压线HL可以沿着第一方向x延伸以与数据线DL和驱动电压线PL交叉。电极电压线HL的部分覆盖驱动栅极电极G1的至少一部分，并且可以与驱动栅极电极G1一起形成存储电容器Cst。例如，驱动栅极电极G1可以是存储电容器Cst的下电极CE1，并且电极电压线HL的部分可以是存储电容器Cst的上电极CE2。
存储电容器Cst的上电极CE2电耦接到驱动电压线PL。就此而言，电极电压线HL可以通过接触孔1158耦接到电极电压线HL上的驱动电压线PL。因此，电极电压线HL可以具有与驱动电压线PL相同(例如，基本上相同)的电压电平(恒定电压)。例如，电极电压线HL可以具有+5V的恒定电压。电极电压线HL可以理解为横向驱动电压线。
驱动电压线PL沿着第二方向y延伸，并且电耦接到驱动电压线PL的电极电压线HL沿着与第二方向y交叉的第一方向x延伸，因此显示区域中的多条驱动电压线PL和电极电压线HL可以实现网格结构。
数据线DL、驱动电压线PL、初始化连接线1173a和1173b以及节点连接线1174可以在电极电压线HL上，(多个)绝缘层在数据线DL、驱动电压线PL、初始化连接线1173a和1173b以及节点连接线1174与电极电压线HL之间。
数据线DL在第二方向y上延伸，并且可以通过接触孔1154耦接到开关薄膜晶体管T2的开关源极电极S2。数据线DL的部分可以理解为开关源极电极。
驱动电压线PL在第二方向y上延伸，并且如上所述通过接触孔1158耦接到电极电压线HL。另外，驱动电压线PL可以通过接触孔1155耦接到操作控制薄膜晶体管T5。驱动电压线PL可以通过接触孔1155耦接到操作控制漏极电极D5。
第一初始化电压线VL1可以通过第一初始化连接线1173a耦接到第一初始化薄膜晶体管T4，并且第二初始化电压线VL2可以通过第二初始化连接线1173b耦接到第二初始化薄膜晶体管T7。例如，第二初始化连接线1173b的一端可以通过接触孔1151耦接到第二初始化电压线VL2，并且另一端可以通过接触孔1152耦接到第二初始化漏极电极D7。同时，第一初始化电压线VL1和第二初始化电压线VL2可以通过耦接构件彼此电耦接，并且可以具有恒定的电压(例如，-2V等)。
节点连接线1174的一端可以通过接触孔1156耦接到补偿漏极电极D3，并且另一端可以通过接触孔1157耦接到驱动栅极电极G1。
初始化电压线VL1和VL2可以在数据线DL、驱动电压线PL、初始化连接线1173a和1173b以及节点连接线1174上，(多个)绝缘层在数据线DL、驱动电压线PL、初始化连接线1173a和1173b以及节点连接线1174与初始化电压线VL1和VL2之间。
初始化电压线VL1和VL2与有机发光二极管OLED的像素电极121(见图8)在相同的层上，并且可以包括相同(例如，基本上相同)的材料。像素电极可以耦接到发射控制薄膜晶体管T6。像素电极可以通过接触孔1163耦接到连接电极1175，并且连接电极1175可以通过接触孔1153耦接到发射控制漏极电极D6。在一些实施例中，初始化电压线VL1和VL2可以与电极电压线HL在相同的层上。
图6是示意性图示根据实施例的主显示区域MDA中的像素布置结构的布局图。
多个主子像素Pm可以在主显示区域MDA中。在本说明书中，子像素指的是作为用于实现图像(或用于发光)的基本单元(例如，最小单位)的发射区域。另一方面，当有机发光二极管用作显示元件时，可以通过像素限定层的开口限定发射区域。这将在本文中在下面进一步描述。
如图6中所示，主显示区域MDA中的主子像素Pm可以以波形瓦(pentile)结构布置。红色子像素Pr、绿色子像素Pg和蓝色子像素Pb可以分别实现红色、绿色和蓝色。
多个红色子像素Pr和多个蓝色子像素Pb交替地布置在第一行1N中，在相邻的第二行2N中多个绿色子像素Pg以预设间隔隔开，在相邻的第三行3N中蓝色子像素Pb和红色子像素Pr交替地布置，并且在相邻的第四行4N中多个绿色子像素Pg以预定间隔隔开，并且这样的像素的布置重复直到第N行N。在一些实施例中，可以将蓝色子像素Pb和红色子像素Pr提供为大于绿色子像素Pg。
各自在第一行1N中的多个红色子像素Pr和蓝色子像素Pb以及第二行2N中的多个绿色子像素Pg交错。因此，红色子像素Pr和蓝色子像素Pb在第一列1M中交替地布置，并且多个绿色子像素Pg在相邻的第二列2M中以预设间隔布置，蓝色子像素Pb和红色子像素Pr在相邻的第三列3M中交替地布置，并且多个绿色子像素Pg在相邻的第四列4M中以预设间隔布置，并且像素的这种布置重复直到第M列M。
当不同地表示像素布置结构时，红色子像素Pr是处于以绿色子像素Pg的中心点为矩形的中心点的虚拟正方形VS的顶点之中的彼此面对的第一顶点和第三顶点，并且蓝色子像素Pb是处于作为其余顶点的第二顶点和第四顶点。此时，可以对虚拟正方形VS进行各种修改以形成诸如例如矩形、菱形或正方形的形状。
这样的像素布置结构被称为波形瓦矩阵结构或波形瓦结构，并且通过应用渲染驱动方法可以用少量像素实现高分辨率，渲染驱动方法通过共享相邻像素表达颜色。
在图6中，多个主子像素Pm以波形瓦矩阵结构布置，但是本公开不限于此。例如，可以以诸如例如条纹结构、马赛克阵列结构或三角形阵列结构的各种合适形状布置多个主子像素Pm。
图7A和图7B是示意性图示根据实施例的组件区域CA中的像素布置结构的布局图。
参考图7A，多个辅助子像素Pa可以在组件区域CA中。辅助子像素Pa中的每一个可以发射选自红色、绿色、蓝色和白色中的任何一种颜色的光。
组件区域CA可以包括像素组PG和透射区域TA，像素组PG包括至少一个辅助子像素Pa。像素组PG和透射区域TA沿着第一方向x和第二方向y交替地布置，并且例如可以以晶格形状布置。在一些实施例中，组件区域CA可以包括多个像素组PG和多个透射区域TA。
像素组PG可以定义为子像素集合，在子像素集合中多个辅助子像素Pa以预设单位分组。例如，如图7A中所示，一个像素组PG可以包括以波形瓦结构布置的八个辅助子像素Pa。在一些实施例中，一个像素组PG可以包括两个红色子像素Pr、四个绿色子像素Pg和两个蓝色子像素Pb。
在组件区域CA中，可以在第一方向x和第二方向y上重复地布置基本单元U，在基本单元U中预设数量的像素组PG和预设数量的透射区域TA被绑定。在图7A中，基本单元U可以是这样的形状，在该形状中两个像素组PG和布置在两个像素组PG周围的两个透射区域TA以正方形形状绑定。基本单元U是重复形状的划分，并且不意味着组成上的断裂。
在主显示区域MDA中，可以设置对应单元U'(见图6)，对应单元U'(见图6)被提供有与基本单元U的面积相同(例如，基本上相同)的面积。在一些实施例中，包括在对应单元U'(见图6)中的主子像素Pm的数量可以大于包括在基本单元U中的辅助子像素Pa的数量。例如，基本单元U中包括的辅助子像素Pa的数量为16，并且包括在对应单元U'(见图6)中的主子像素Pm的数量是32，其中，辅助子像素Pa的数量和主子像素Pm的数量可以以1:2的比例提供。
如图7A中所示的辅助子像素Pa的布置结构是波形瓦结构，并且分辨率被提供为主显示区域MDA的分辨率的1/2的组件区域CA的像素布置结构被称为1/2波形瓦结构。可以根据组件区域CA的分辨率修改像素组PG中包括的辅助子像素Pa的数量或布置。
参考图7B，组件区域CA的像素布置结构可以以1/4波形瓦结构提供。在此实施例中，在像素组PG中以波形瓦结构布置八个辅助子像素Pa，但是在基本单元U中可以包括仅一个像素组PG。基本单元U的其余区域可以提供为透射区域TA。因此，每相同(例如，基本上相同)面积布置的辅助子像素Pa的数量和主子像素Pm的数量可以以1:4的比例提供。在一些实施例中，一个像素组PG可以由透射区域TA围绕。
图7A和图7B示出多个辅助子像素Pa以波形瓦矩阵结构布置，但是本公开不限于此。例如，多个辅助子像素Pa可以以诸如例如条纹结构、马赛克阵列结构或三角形阵列结构的各种合适形状布置。
另外，尽管在图7A和图7B中的辅助子像素Pa的尺寸与图6中的主子像素Pm的尺寸相同(例如，基本上相同)，但是本公开不限于此。辅助子像素Pa的尺寸可以提供为大于给出相同(例如，基本上相同)颜色的主子像素Pm的尺寸。例如，辅助子像素Pa的蓝色子像素Pb的尺寸可以大于主子像素Pm的蓝色子像素Pb的尺寸。可以考虑组件区域CA和主显示区域MDA之间的亮度和/或分辨率的差设计尺寸差异。
图8是图示根据实施例的显示面板10的部分的示意性截面图，以及示意性图示主显示区域MDA和组件区域CA。
参考图8，显示面板10包括主显示区域MDA和组件区域CA。主子像素Pm包括在主显示区域MDA中，并且组件区域CA包括辅助子像素Pa和透射区域TA。主显示区域MDA包括：主像素电路PC，主像素电路PC包括主薄膜晶体管TFT和主存储电容器Cst；以及主有机发光二极管OLED，主有机发光二极管OLED作为耦接到主像素电路PC的显示元件。组件区域CA包括：辅助像素电路PC'，辅助像素电路PC'包括辅助薄膜晶体管TFT'和辅助存储电容器Cst'；以及辅助有机发光二极管OLED'，辅助有机发光二极管OLED'作为耦接到辅助像素电路PC'的显示元件。
尽管在此实施例中将有机发光二极管用作显示元件，但是例如，在本公开的实施例中，可以采用无机发光元件和/或量子点发光元件作为显示元件。
在下文中，将描述显示面板10中包括的组件被堆叠的结构。可以通过堆叠基底100、缓冲层111、电路层PCL、显示元件层EDL、密封构件ENCM和光学功能层OFL提供显示面板10。
如上所述，基底100可以包括诸如玻璃、石英和/或聚合物树脂的绝缘材料。基底100可以是刚性基底或能够弯曲、折叠和/或卷曲等的柔性基底。
缓冲层111可以在基底100上，以减少或阻止异物、水分和/或外部空气从基底100的底部渗透，并且/或者在基底100上提供平坦表面。缓冲层111可以包括诸如氧化物和/或氮化物的无机材料、有机材料和/或有机-无机复合物，并且可以包括无机材料和有机材料的单层或多层结构。在基底100和缓冲层111之间还可以包括阻挡层，以阻止或减少外部空气的渗入。在一些实施例中，缓冲层111可以包括氧化硅(SiO2)和/或氮化硅(SiNX)。可以提供缓冲层111，使得第一缓冲层111a和第二缓冲层111b堆叠。
在组件区域CA中，下部金属层BML可以在第一缓冲层111a和第二缓冲层111b之间。在另一实施例中，下部金属层BML可以在基底100和第一缓冲层111a之间。下部金属层BML在辅助像素电路PC'下方，使得可以防止或减少由于从组件等发出的光导致的辅助薄膜晶体管TFT'的特性的劣化。另外，下部金属层BML可以防止从组件等发出并且引导到组件的光通过耦接到辅助像素电路PC'的布线之间的狭窄间隙衍射(或可以减少这种衍射)。下部金属层BML不存在于透射区域TA中。
偏置电压可以施加到下部金属层BML。当提供偏置电压时，下部金属层BML可以显著地降低产生静电放电的可能性。下部金属层BML是铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和/或铜(Cu)。下部金属层BML可以提供为前述材料的单层或多层。
电路层PCL在缓冲层111上，并且可以包括像素电路PC和PC'、第一栅极绝缘层112、第二栅极绝缘层113、层间绝缘层115和/或平坦化层117。主像素电路PC可以包括主薄膜晶体管TFT和主存储电容器Cst，并且辅助像素电路PC'可以包括辅助薄膜晶体管TFT'和辅助存储电容器Cst'。
主薄膜晶体管TFT和辅助薄膜晶体管TFT'可以在缓冲层111上。主薄膜晶体管TFT包括第一半导体层AA、第一栅极电极GG、第一源极电极SS和第一漏极电极DD，并且辅助薄膜晶体管TFT'包括第二半导体层AA'、第二栅极电极GG'、第二源极电极SS'和第二漏极电极DD'。主薄膜晶体管TFT可以耦接到主有机发光二极管OLED以驱动主有机发光二极管OLED。辅助薄膜晶体管TFT'可以耦接到辅助有机发光二极管OLED'以驱动辅助有机发光二极管OLED'。
第一半导体层AA和第二半导体层AA'在缓冲层111上并且可以包括多晶硅。在另一实施例中，第一半导体层AA和第二半导体层AA'可以包括非晶硅。在另一实施例中，第一半导体层AA和第二半导体层AA'可以包括从包含铟(In)、镓(Ga)、锡(Sn)、锆(Zr)、钒(V)、铪(Hf)、镉(Cd)、锗(Ge)、铬(Cr)、钛(Ti)和锌(Zn)的组选择的至少一种材料的氧化物。第一半导体层AA和第二半导体层AA'可以包括沟道区域以及掺杂有杂质的源极区域和漏极区域。
第二半导体层AA'可以与下部金属层BML重叠，第二缓冲层111b在第二半导体层AA'与下部金属层BML之间。作为实施例，第二半导体层AA'的宽度可以形成为小于下部金属层BML的宽度，因此当在与基底100垂直(例如，基本上垂直)的方向上投影时，第二半导体层AA'可以整体上与下部金属层BML重叠。
可以提供第一栅极绝缘层112以覆盖第一半导体层AA和第二半导体层AA'。第一栅极绝缘层112可以包括无机绝缘材料，诸如氧化硅(SiO2)、氮化硅(SiNX)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)和/或氧化锌(ZnO2)。第一栅极绝缘层112可以是包括如上所述的无机绝缘材料的单层或多层。
第一栅极电极GG和第二栅极电极GG'在第一栅极绝缘层112上以分别与第一半导体层AA和第二半导体层AA'重叠。第一栅极电极GG和第二栅极电极GG'包括钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)等，并且可以形成为单层或多层。例如，第一栅极电极GG和第二栅极电极GG'可以是Mo的单层。
第二栅极绝缘层113可以覆盖第一栅极电极GG和第二栅极电极GG'。第二栅极绝缘层113可以包括无机绝缘材料，诸如氧化硅(SiO2)、氮化硅(SiNX)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)和/或氧化锌(ZnO2)。第二栅极绝缘层113可以是包括如上所述的无机绝缘材料的单层或多层。
第二栅极绝缘层113可以包括主存储电容器Cst的第一上电极CE2和辅助存储电容器Cst'的第二上电极CE2'。
在主显示区域MDA中，第一上电极CE2可以与在第一上电极CE2下的第一栅极电极GG重叠。彼此重叠的第一栅极电极GG和第一上电极CE2可以形成主存储电容器Cst，第二栅极绝缘层113在第一栅极电极GG和第一上电极CE2之间。第一栅极电极GG可以是主存储电容器Cst的第一下电极CE1。
在组件区域CA中，第二上电极CE2'可以与在第二上电极CE2'下的第二栅极电极GG'重叠。彼此重叠的第二栅极电极GG'和第二上电极CE2'可以形成辅助存储电容器Cst'，第二栅极绝缘层113在第二栅极电极GG'和第二上电极CE2'之间。第二栅极电极GG'可以是辅助存储电容器Cst'的第二下电极CE1'。
第一上电极CE2和第二上电极CE2'可以包括铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和/或铜(Cu)，并且可以是前述材料的单层或多层。
层间绝缘层115可以覆盖第一上电极CE2和第二上电极CE2'。层间绝缘层115可以包括氧化硅(SiO2)、氮化硅(SiNX)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)和/或氧化锌(ZnO2)。层间绝缘层115可以是包括如上所述的无机绝缘材料的单层或多层。
当第一栅极绝缘层112、第二栅极绝缘层113和层间绝缘层115统称为无机绝缘层IL时，无机绝缘层IL可以包括与透射区域TA对应的第一孔H1。第一孔H1可以暴露缓冲层111或基底100的上表面的部分。第一孔H1可以通过与(与透射区域TA对应的)第一栅极绝缘层112的开口、第二栅极绝缘层113的开口和层间绝缘层115的开口重叠而形成。这些开口可以通过单独工艺分别形成，或者可以通过相同(例如，基本上相同)的工艺并发地(例如，同时地)形成。当这些开口在单独工艺中形成时，第一孔H1的内表面可能不光滑并且可能包括阶梯状的台阶。
当然，与此不同的是，无机绝缘层IL可以包括除了暴露缓冲层111的第一孔H1以外的凹槽。在一些实施例中，无机绝缘层IL可以不包括与透射区域TA对应的第一孔H1或凹槽。无机绝缘层IL通常包括光透射率优异的无机绝缘材料，并且因而即使不包括与透射区域TA对应的孔或槽，无机绝缘层IL也具有合适或充分的透射率，使得组件40(见图2)传输/接收合适或足够的光。
源极电极SS和SS'以及漏极电极DD和DD'可以在层间绝缘层115上。源极电极SS和SS'以及漏极电极DD和DD'可以包括导电材料，导电材料包括钼(Mo)、铝(Al)、铜(Cu)和/或钛(Ti)等，并且可以是包括前述材料的多层或单层。例如，源极电极SS和SS'以及漏极电极DD和DD'可以是Ti/Al/Ti的多层结构。
平坦化层117可以覆盖源极电极SS和SS'以及漏极电极DD和DD'。平坦化层117可以包括平坦的上表面，使得在平坦化层117上的第一像素电极121和第二像素电极121'可以形成为平坦的。
平坦化层117可以包括有机材料和/或无机材料，并且可以是单层结构或多层结构。平坦化层117可以包括第一平坦化层117a和第二平坦化层117b。相应地，诸如布线的导电图案可以形成在第一平坦化层117a和第二平坦化层117b之间，这对于高集成度可以是有益的。
平坦化层117可以包括诸如苯并环丁烯(benzocyclobutene，BCB)、聚酰亚胺、六甲基二硅氧烷(hexamethyldisiloxane，HMDSO)、聚甲基丙烯酸甲酯(polymethylmethacrylate，PMMA)和/或聚苯乙烯(polystyrene，PS)的通用聚合物，包括酚基的聚合物衍生物，丙烯酸聚合物，酰亚胺聚合物，芳基醚聚合物，酰胺聚合物，氟聚合物，对二甲苯聚合物和/或乙烯醇聚合物。在一些实施例中，平坦化层117可以包括无机绝缘材料，诸如氧化硅(SiO2)、氮化硅(SiNX)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)和/或氧化锌(ZnO2)。当形成平坦化层117时，可以在层的上表面上执行化学机械抛光以在形成层之后提供平坦的上表面。
第一平坦化层117a可以覆盖像素电路PC和PC'。第二平坦化层117b在第一平坦化层117a上，并且可以包括平坦的上表面，使得像素电极121和121'可以形成为平坦的。
有机发光二极管OLED和OLED'在第二平坦化层117b上。有机发光二极管OLED和OLED'的像素电极121和121'可以通过平坦化层117上的连接电极CM和CM'耦接到像素电路PC和PC'。
连接电极CM和CM'可以在第一平坦化层117a和第二平坦化层117b之间。连接电极CM和CM'可以包括导电材料，导电材料包括钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)等，并且连接电极CM和CM'可以是包括上述材料的多层或单层。例如，连接电极CM和CM'可以由Ti/Al/Ti的多层结构形成。
平坦化层117可以包括与透射区域TA对应的第二孔H2。第二孔H2可以与第一孔H1重叠。在图8中，示出第二孔H2被形成为大于第一孔H1。在另一实施例中，平坦化层117覆盖无机绝缘层IL的第一孔H1的边缘，使得第二孔H2的面积可以形成为小于第一孔H1的面积。
平坦化层117包括通孔，通孔暴露主薄膜晶体管TFT的第一源极电极SS或第一漏极电极DD，并且第一像素电极121可以通过经由此通孔接触(例如，物理接触)第一源极电极SS或第一漏极电极DD而电耦接到主薄膜晶体管TFT。另外，平坦化层117包括通孔，通孔暴露从辅助薄膜晶体管TFT'的第二源极电极SS'和第二漏极电极DD'中选择的一个，并且第二像素电极121'可以通过经由此通孔接触(例如，物理接触)第二源极电极SS'或第二漏极电极DD'而电耦接到辅助薄膜晶体管TFT'。
第一像素电极121和第二像素电极121'可以包括导电氧化物，诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)和/或氧化铝锌(AZO)。第一像素电极121和第二像素电极121'可以包括反射膜，反射膜包括银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)和/或它们的化合物。例如，第一像素电极121和第二像素电极121'可以包括在如上所述的反射膜上和下的结构，该结构包括含有ITO、IZO、ZnO和/或In2O3的膜。在一些实施例中，第一像素电极121和第二像素电极121'可以包括ITO/Ag/ITO的堆叠结构。
像素限定层119可以覆盖在平坦化层117上的第一像素电极121和第二像素电极121'的边缘中的每一个，并且可以包括分别暴露第一像素电极121和第二像素电极121'的中心部分的第一开口OP1和第二开口OP2。第一开口OP1和第二开口OP2限定有机发光二极管OLED和OLED'(例如，子像素Pm和Pa)的发射区域的尺寸和形状。
像素限定层119增加像素电极121和121'的边缘与在像素电极121和121'上的对电极123之间的距离，由此防止或减少在像素电极121和121'的边缘中出现电弧等。像素限定层119是有机绝缘材料，诸如聚酰亚胺、聚酰胺、丙烯酸树脂、苯并环丁烯、六甲基二硅氧烷(HMDSO)和/或酚醛树脂，并且可以通过诸如旋涂的方法形成。
像素限定层119可以包括在透射区域TA中的第三孔H3。第三孔H3可以与第一孔H1和第二孔H2重叠。通过第一孔H1至第三孔H3，可以改善透射区域TA中的光透射率。在一些实施例中，在图8中，缓冲层111被示出为与透射区域TA对应地连续布置，但是要指出的是，缓冲层111可以包括在透射区域TA中的孔。(将在本文中在下面进一步描述的)对电极123的部分可以在第一孔H1至第三孔H3的内表面上。
第一发射层122b和第二发射层122b'在像素限定层119的第一开口OP1和第二开口OP2内，第一发射层122b和第二发射层122b'分别形成为与第一像素电极121和第二像素电极121'对应。第一发射层122b和第二发射层122b'可以包括高分子量材料和/或低分子量材料，并且可以发射红色、绿色、蓝色或白色光。
有机功能层122e可以在第一发射层122b和第二发射层122b'上和/下方。有机功能层122e可以包括第一功能层122a和/或第二功能层122c。第一功能层122a或第二功能层122c可以省略。
第一功能层122a可以在第一发射层122b和第二发射层122b'下方。第一功能层122a可以是包括有机材料的单层或多层。第一功能层122a可以是单层结构的空穴传输层(HTL)。在一些实施例中，第一功能层122a可以包括空穴注入层(HIL)和空穴传输层(HTL)。第一功能层122a可以一体地形成为与分别包括在主显示区域MDA和组件区域CA中的有机发光二极管OLED和OLED'对应。
第二功能层122c可以在第一发射层122b和第二发射层122b'上。第二功能层122c可以是包括有机材料的单层或多层。第二功能层122c可以包括电子传输层(ETL)和/或电子注入层(EIL)。第二功能层122c可以一体地形成为与分别包括在主显示区域MDA和组件区域CA中的有机发光二极管OLED和OLED'对应。
对电极123在第二功能层122c上。对电极123可以包括低功函数的导电材料。例如，对电极123可以包括(半)透明层，(半)透明层包括银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)和/或它们的合金。在一些实施例中，对电极123还可以在含有前述材料的(半)透明层上的诸如ITO、IZO、ZnO和/或In2O3的层。对电极123可以一体地形成为与分别包括在主显示区域MDA和组件区域CA中的有机发光二极管OLED和OLED'对应。
在主显示区域MDA中形成的从第一像素电极121到对电极123的层可以形成主有机发光二极管OLED。在组件区域CA中形成的从第二像素电极121'到对电极123的层可以形成辅助有机发光二极管OLED'。
可以在对电极123上形成包括有机材料的上层150。上层150可以是提供为保护对电极123并且提高光提取效率的层。上层150可以包括具有比对电极123高的折射率的有机材料。在一些实施例中，可以通过堆叠具有不同折射率的层提供上层150。例如，可以通过堆叠高折射率层/低折射率层/高折射率层提供上层150。在一些实施例中，高折射率层的折射率可以是1.7或更大，并且低折射率层的折射率可以是1.3或更小。
上层150还可以包括LiF。在一些实施例中，上层150还可以包括无机绝缘材料，诸如氧化硅(SiO2)和/或氮化硅(SiNX)。
第一功能层122a、第二功能层122c、对电极123和上层150可以包括与透射区域TA对应的透射孔TAH。例如，第一功能层122a、第二功能层122c、对电极123和上层150中的每一个可以包括与透射区域TA对应的开口。这样的开口的面积可以基本相同。例如，对电极123的开口的面积可以与透射孔TAH的面积基本上相同。
可以理解的是，透射孔TAH与透射区域TA对应是指透射孔TAH与透射区域TA重叠。此时，可以将透射孔TAH的面积提供为窄于形成在无机绝缘层IL中的第一孔H1的面积。为此，图8示出透射孔TAH的宽度Wt小于第一孔H1的宽度。这里，透射孔TAH的面积可以定义为在构成透射孔TAH的开口之中的具有最小面积的开口的面积。第一孔H1的面积也可以定义为在构成第一孔H1的开口之中的具有最小面积的开口的面积。
由于透射孔TAH的原因，所以对电极123的部分不存在于透射区域TA中，并且藉此可以显著地提高透射区域TA中的光透射率。可以通过各种合适方法形成配备有这种透射孔TAH的对电极123。在实施例中，在基底100的前表面上形成形成电极123的材料之后，通过激光剥离去除与透射区域TA对应的部分，并且由此可以形成包括透射孔TAH的对电极123。在另一实施例中，可以通过金属自图案化(MSP)方法形成包括透射孔TAH的对电极123。在另一实施例中，可以通过使用精细金属掩模(FMM)沉积对电极123形成包括透射孔TAH的对电极123。
组件区域CA的下部金属层BML可以与整个组件区域CA对应。在一些实施例中，下部金属层BML可以包括与透射区域TA重叠的下部孔BMLH。在一些实施例中，透射区域TA的形状和尺寸可以由下部孔BMLH的形状和尺寸限定。
图9是示意性图示根据实施例的显示面板的子像素和一些布线的布置关系的主显示区域MDA的平面图。此平面图仅示出显示面板的部分，并且省略附加子像素。另外，因为此平面图仅示出说明所需的布线，所以省略附加布线。此平面图示出组件区域CA和在组件区域CA外部的主显示区域MDA的部分。图10是示意性图示根据实施例的显示面板的子像素和一些布线的布置关系的主显示区域MDA的平面图。
参考图9，彼此间隔开的多个像素组PG在组件区域CA中，并且透射区域TA在多个像素组PG之间。预设数量的辅助子像素Pa可以在多个像素组PG中的每一个中。
在此实施例中，第一旁路布线DTL1和水平布线HSL在第一方向x上延伸。
第一旁路布线DTL1在第一方向x上延伸以电耦接在主显示区域MDA中同一行中的主子像素Pm的像素电路，但是可以弯曲以沿着组件区域CA的最外边缘(最外部)旁绕，而不耦接到辅助子像素Pa的像素电路。第一旁路布线DTL1中的一些第一旁路布线DTL1可以沿着组件区域CA的上侧(+第二方向y)旁绕，并且其它第一旁路布线DTL1可以沿着组件区域CA的下侧(-第二方向y)旁绕。
第一旁路布线DTL1可以沿着在组件区域CA中在像素组PG的最外边缘(最外部)处的像素组PG的一侧弯曲。在一些实施例中，在平面上，第一旁路布线DTL1可以弯曲成阶梯形或锯齿形。
图9图示第一旁路布线DTL1在组件区域CA的最外边缘(最外部)处(例如在组件区域CA和主显示区域MDA之间)沿着像素组PG的外侧弯曲，但是本公开不限于此。如图10中所图示，第一旁路布线DTL1可以沿着在组件区域CA的最外边缘(最外部)处的像素组PG的内侧弯曲。
这样，未耦接到辅助子像素Pa的像素电路的布线沿着组件区域CA的外围旁绕而不与透射区域TA交叉，使得可以确保透射区域TA的高开口率。
水平布线HSL在第一方向x上延伸，并且可以电耦接主子像素Pm的像素电路和辅助子像素Pa的像素电路。在至少一些区域中，水平布线HSL可以与第一旁路布线DTL1位于不同的层上。
在一些实施例中，组件区域CA的多个像素组PG中的水平布线HSL中的一些可以通过连接线CL(见图9)彼此耦接。相应地，减少在第一方向x上在多个像素组PG之间延伸的布线的数量，使得可以确保透射区域TA的透射率。连接线CL在与水平布线HSL不同的层上，并且可以通过接触孔耦接到水平布线HSL。
在下文中，将参考图11进一步描述多个像素组PG中的水平布线HSL的连接关系。
图11是示意性图示根据实施例的耦接到一个像素组PG的布线的布置关系的平面图。换句话说，图11是示意性图示组件区域的一个像素组PG中的布线的布局图。
参考图11，像素组PG可以由透射区域TA围绕。在实施例中，八个辅助子像素Pa可以在一个像素组PG中，并且八个辅助子像素Pa可以以参考图7A和图7B描述的波形瓦结构布置。
当辅助子像素Pa以波形瓦型(例如，以波形瓦布置)布置时，第一初始化电压线VL1、第一扫描线SL-1、第二扫描线SL、第一电极电压线HL1、第一发射控制线EL1、第二初始化电压线VL2和第三扫描线SL+1可以电耦接到第一辅助子像素Pa1的像素电路，同时在第一方向x上横切包括在第一行中的第一辅助子像素Pa1。
另外，第二初始化电压线VL2、第三扫描线SL+1、第四扫描线SL+2、第二电极电压线HL2、第二发射控制线EL2、第三初始化电压线VL3和第五扫描线SL+3可以电耦接到第二辅助子像素Pa2的像素电路，同时在第一方向x上与第二辅助子像素Pa2的像素电路交叉。在一些实施例中，第二辅助子像素Pa2可以在第二方向y上与第一辅助子像素Pa1相邻。
在一些实施例中，第二初始化电压线VL2和第三扫描线SL+1可以由第一辅助子像素Pa1和第二辅助子像素Pa2共享。
因此，第二初始化电压线VL2可以电耦接到第一辅助子像素Pa1的第二初始化薄膜晶体管(见图4中的T7)和第二辅助子像素Pa2的第一初始化薄膜晶体管(见图4中的T4)。另外，第三扫描线SL+1电耦接到第二辅助子像素Pa2的第一初始化薄膜晶体管(见图4中的T4)，并且施加到第三扫描线SL+1的扫描信号可以作为先前扫描信号传递到第二辅助子像素Pa2的第一初始化薄膜晶体管(见图4中的T4)。
在一些实施例中，在图11中，在第一方向x上延伸并且横切一个像素组PG的水平布线HSL可以包括十二条线，十二条线包括第一初始化电压线VL1、第一扫描线SL-1、第二扫描线SL、第一电极电压线HL1、第一发射控制线EL1、第二初始化电压线VL2、第三扫描线SL+1、第四扫描线SL+2、第二电极电压线HL2、第二发射控制线EL2、第三初始化电压线VL3和第五扫描线SL+3。
像素组PG中的每一个中包括的水平布线HSL通过在透射区域TA中在第一方向x上延伸的延伸布线1001至1007电耦接，并且延伸布线1001至1007的数量可以小于水平布线HSL的数量，并且延伸布线1001、1002、1003、1004和1005可以与水平布线HSL中的一些一体地提供。
作为示例，在水平布线HSL之中，如上所述的第一初始化电压线VL1和第二初始化电压线VL2可以电耦接到第三初始化电压线VL3，第三初始化电压线VL3通过第一连接线CL1在第一方向x上与第二行交叉。第三初始化电压线VL3可以将初始化电压施加到第二辅助子像素Pa2的第二初始化薄膜晶体管(见图9中的T7)。在一些实施例中，作为示例，第一初始化电压线VL1、第二初始化电压线VL2和第三初始化电压线VL3之中的仅第二初始化电压线VL2可以延伸到透射区域TA以形成第四延伸布线1004。
此外，第二扫描线SL和第三扫描线SL+1可以通过第二连接线CL2耦接以接收相同的扫描信号，并且仅第三扫描线SL+1可以延伸到透射区域TA以形成第五延伸布线1005。
另外，在第一方向x上横切第二行的第四扫描线SL+2和第五扫描线SL+3可以通过第三连接线CL3耦接，并且仅第四扫描线SL+2可以延伸到透射区域TA以形成第七延伸布线1007。
另外，在第一方向x上与第一行交叉的第一发射控制线EL1和在第一方向x上与第二行交叉的第二发射控制线EL2可以通过第四连接线CL4来耦接，并且可以电耦接到第三延伸布线1003。相应地，相同的发射控制信号可以传输到第一辅助子像素Pa1和第二辅助子像素Pa2。在一些实施例中，第三延伸布线1003可以通过延伸第一发射控制线EL1而形成，或者可以配置为在与第一发射控制线EL1不同的层上的单独布线。
如上所述的第一连接线CL1、第二连接线CL2、第三连接线CL3和第四连接线CL4可以在与水平布线HSL不同的层上。例如，第一连接线CL1、第二连接线CL2、第三连接线CL3和第四连接线CL4可以在层间绝缘层115上。
在一些实施例中，第一延伸布线1001可以与第一扫描线SL-1一体地形成，第二延伸布线1002可以与第一电极电压线HL1一体地提供，并且第六延伸布线1006可以与第二电极电压线HL2一体地形成。
因此，由于与一个像素组PG交叉的十二条水平布线HSL耦接到七条延伸布线1001至1007，所以减少透射区域TA中的布线数量，使得透射区域TA的透射率可以改善。此外，延伸布线1001至1007可以在像素组PG的中央部分中彼此相邻。例如，在平面上，延伸布线1001至1007沿着第二方向y布置的区域的宽度小于水平布线HSL沿着第二方向y布置的区域的宽度。结果，与延伸布线1001至1007广泛分布在透射区域TA中的情况相比，当组件(见图2中的40)传输和接收信号时，可以减少由延伸布线1001至1007引起的干扰。
图12是示意性图示根据实施例的显示面板的子像素和一些布线的布置关系的主显示区域MDA的平面图。此平面图仅示出显示面板的部分，因此省略更多的子像素。另外，因为此平面图仅示出说明所需的布线，所以省略更多的布线。此平面图示出组件区域CA和在组件区域CA外部的主显示区域MDA的部分。
参考图12，彼此间隔开的多个像素组PG在组件区域CA中，并且透射区域TA在多个像素组PG之间。预设数量的辅助子像素Pa可以在多个像素组PG中的每一个中。
在此实施例中，第二旁路布线DTL2和垂直布线VSL在第二方向y上延伸。
第二旁路布线DTL2在第二方向y上延伸以电耦接主显示区域MDA中的同一行中的主子像素Pm的像素电路，但是可以弯曲以沿着组件区域CA的最外边缘旁绕，而不耦接到辅助子像素Pa的像素电路。第二旁路布线DTL2中的一些第二旁路布线DTL2可以沿着组件区域CA的左侧旁绕，而其它第二旁路布线DTL2可以沿着组件区域CA的右侧旁绕。
第二旁路布线DTL2可以沿着在组件区域CA中的像素组PG的最外边缘处的像素组PG的一侧弯曲。在一些实施例中，第二旁路布线DTL2可以弯曲成平面台阶形状或锯齿形。
在图12中，第二旁路布线DTL2示出为沿着组件区域CA的最外边缘处的(例如在组件区域CA和主显示区域MDA之间的)像素组PG的外侧弯曲，但是本公开不限于此。第二旁路布线DTL2可以沿着在组件区域CA的最外边缘处的像素组PG的内侧弯曲。
这样，未耦接到辅助子像素Pa的像素电路的布线沿着组件区域CA的外围旁绕而不与透射区域TA交叉，使得可以确保透射区域TA的高开口率。
垂直布线VSL可以在第二方向y上延伸，并且可以将主子像素Pm的像素电路和辅助子像素Pa的像素电路电耦接。垂直布线VSL可以在至少一些区域中与第二旁路布线DTL2位于不同的层上。第二旁路布线DTL2和垂直布线VSL可以是传输数据信号的数据线。
位于多个像素组PG之间的垂直布线VSL之间的间隔可以小于位于像素组PG中的垂直布线VSL之间的间隔。
根据这种布线布置结构，可以改善透射区域TA的光透射率和整个组件区域CA的光透射率。另一方面，随着组件区域CA中的布线之间的距离变窄，可能发生光的衍射现象，使得下部金属层BML可能与组件区域CA中的布线重叠。
如上所述，根据本公开的实施例的显示面板和显示设备采用减少在组件区域中的像素组之间穿过的布线数量的结构，使得通过确保或获得更宽的透射面积可以改善透射率。
当然，本公开的范围不受这些效果的限制。
将理解的是，在本文中描述的实施例将仅被认为是描述性的，并且不是用于限制目的。在每个实施例之内的特征或方面的描述将被认为可用于其它实施例中的其它类似特征或方面。尽管已经参考附图描述一个或多个实施例，但是本领域普通技术人员将理解的是，在不脱离由所附权利要求及其等同物限定的本公开的精神和范围的情况下，可以在形式和细节上进行各种改变。

Claims (20)

1.一种显示面板，其中，所述显示面板包括：
基底；
主显示元件和主像素电路，所述主显示元件在所述基底上并且与主显示区域对应，所述主像素电路分别耦接到所述主显示元件；
辅助显示元件和辅助像素电路，所述辅助显示元件在所述基底上并且分别与像素组对应，所述辅助像素电路分别耦接到所述辅助显示元件；
第一旁路布线，所述第一旁路布线在第一方向上电耦接所述主像素电路并且沿着在组件区域的最外部处的所述像素组中的一个像素组的一侧旁绕，所述组件区域包括彼此间隔开的所述像素组并且包括在所述像素组之间的透射区域；
水平布线，所述水平布线电耦接到所述主像素电路和所述辅助像素电路并且在所述第一方向上延伸；以及
延伸布线，所述延伸布线在沿着所述第一方向彼此相邻的两个像素组之间，并且在所述第一方向上延伸，
其中，所述延伸布线电耦接到在所述两个像素组中的每一个像素组中包括的所述水平布线，并且所述延伸布线的数量小于所述水平布线的数量。
2.根据权利要求1所述的显示面板，其中，所述第一旁路布线沿着在所述组件区域的所述最外部处的所述像素组的外围弯曲成阶梯形状。
3.根据权利要求1所述的显示面板，其中，所述第一旁路布线沿着在所述组件区域的所述最外部处的所述像素组的内侧弯曲成阶梯形状。
4.根据权利要求1所述的显示面板，其中，在平面上，所述延伸布线沿着与所述第一方向垂直的第二方向布置的区域的宽度小于所述水平布线沿着所述第二方向布置的区域的宽度。
5.根据权利要求1所述的显示面板，其中，所述辅助像素电路中的每一个辅助像素电路包括驱动薄膜晶体管、第一初始化薄膜晶体管和第二初始化薄膜晶体管，所述第一初始化薄膜晶体管初始化所述驱动薄膜晶体管的驱动栅极电极的电压，所述第二初始化薄膜晶体管初始化所述辅助显示元件的像素电极，
所述水平布线包括第一初始化电压线和第二初始化电压线，所述第一初始化电压线将初始化电压传输到所述第一初始化薄膜晶体管，所述第二初始化电压线将所述初始化电压传输到所述第二初始化薄膜晶体管，并且
所述第一初始化电压线和所述第二初始化电压线通过第一连接线彼此电耦接。
6.根据权利要求5所述的显示面板，其中，所述第一连接线与所述水平布线在不同的层上。
7.根据权利要求5所述的显示面板，其中，所述像素组中的每一个像素组包括第一行和第二行，在所述第一行和所述第二行中辅助子像素沿着所述第一方向布置，
所述第一行中包括的第一辅助子像素和所述第二行中包括的第二辅助子像素沿着与所述第一方向垂直的第二方向彼此相邻，并且
所述第二初始化电压线由所述第一辅助子像素和所述第二辅助子像素共享。
8.根据权利要求7所述的显示面板，其中，所述第二初始化电压线电耦接到所述第二辅助子像素的第一初始化薄膜晶体管。
9.根据权利要求7所述的显示面板，其中，所述水平布线还包括：第三初始化电压线，所述第三初始化电压线在所述第一方向上与所述第二行交叉，并且所述第三初始化电压线将初始化电压施加到所述第二辅助子像素的第二初始化薄膜晶体管，并且
所述第三初始化电压线电耦接到所述第一连接线。
10.根据权利要求1所述的显示面板，其中，所述显示面板还包括：第二旁路布线，所述第二旁路布线在与所述第一方向交叉的第二方向上电耦接所述主像素电路，并且沿着在所述组件区域的所述最外部处的所述像素组的一侧旁绕。
11.根据权利要求10所述的显示面板，其中，所述第二旁路布线弯曲成阶梯形状。
12.根据权利要求1所述的显示面板，其中，所述显示面板还包括：下部金属层，所述下部金属层在所述组件区域中，并且所述下部金属层在所述基底和驱动辅助子像素的所述辅助像素电路之间，
其中，所述下部金属层包括与所述透射区域对应的下部孔。
13.一种显示设备，其中，所述显示设备包括：
显示面板，所述显示面板包括主显示区域和组件区域，所述主显示区域包括主子像素，所述组件区域包括多个像素组和透射区域；以及
组件，所述组件在所述显示面板下方以与所述组件区域对应，其中，所述显示面板包括：
基底；
第一旁路布线，所述第一旁路布线在第一方向上电耦接所述主子像素，并且沿着在所述组件区域的最外部处的像素组的一侧旁绕；
水平布线，所述水平布线电耦接到所述主子像素和所述多个像素组并且在所述第一方向上延伸；以及
延伸布线，所述延伸布线在所述多个像素组之中的沿着所述第一方向彼此相邻的两个像素组之间，并且在所述第一方向上延伸，
其中，所述延伸布线电耦接到在所述两个像素组中的每一个像素组中包括的所述水平布线，并且所述延伸布线的数量小于所述水平布线的数量。
14.根据权利要求13所述的显示设备，其中，所述第一旁路布线沿着在所述组件区域的所述最外部处的所述像素组的外围弯曲成阶梯形状。
15.根据权利要求13所述的显示设备，其中，所述第一旁路布线沿着在所述组件区域的所述最外部处的所述像素组的内侧弯曲成阶梯形状。
16.根据权利要求13所述的显示设备，其中，所述延伸布线沿着与所述第一方向垂直的第二方向布置的区域的宽度小于所述水平布线沿着所述第二方向布置的区域的宽度。
17.根据权利要求13所述的显示设备，其中，所述显示面板还包括：辅助显示元件和辅助像素电路，所述辅助显示元件在所述基底上并且分别与所述像素组对应，所述辅助像素电路分别耦接到所述辅助显示元件，
所述辅助像素电路中的每一个辅助像素电路包括驱动薄膜晶体管、第一初始化薄膜晶体管和第二初始化薄膜晶体管，所述第一初始化薄膜晶体管初始化所述驱动薄膜晶体管的驱动栅极电极的电压，所述第二初始化薄膜晶体管初始化所述辅助显示元件的像素电极，
所述水平布线包括第一初始化电压线和第二初始化电压线，所述第一初始化电压线将初始化电压传输到所述第一初始化薄膜晶体管，所述第二初始化电压线将所述初始化电压传输到所述第二初始化薄膜晶体管，并且
所述第一初始化电压线和所述第二初始化电压线通过第一连接线彼此电耦接。
18.根据权利要求17所述的显示设备，其中，所述第一连接线与所述水平布线在不同的层上。
19.根据权利要求17所述的显示设备，其中，所述多个像素组中的每一个像素组包括第一行和第二行，在所述第一行和所述第二行中多个辅助子像素沿着所述第一方向布置，
所述第一行中包括的第一辅助子像素和所述第二行中包括的第二辅助子像素沿着与所述第一方向垂直的第二方向彼此相邻，并且
所述第二初始化电压线由所述第一辅助子像素和所述第二辅助子像素共享。
20.根据权利要求19所述的显示设备，其中，所述水平布线还包括第三初始化电压线，所述第三初始化电压线在所述第一方向上与所述第二行交叉，并且所述第三初始化电压线将初始化电压施加到所述第二辅助子像素的第二初始化薄膜晶体管，其中，所述第三初始化电压线电耦接到所述第一连接线。
CN202110509989.9A 2020-05-11 2021-05-11 显示面板和显示设备 Pending CN113644094A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0056149 2020-05-11
KR1020200056149A KR20210138211A (ko) 2020-05-11 2020-05-11 표시 패널 및 이를 구비하는 표시 장치

Publications (1)

Publication Number Publication Date
CN113644094A true CN113644094A (zh) 2021-11-12

Family

ID=78413181

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110509989.9A Pending CN113644094A (zh) 2020-05-11 2021-05-11 显示面板和显示设备

Country Status (3)

Country Link
US (3) US11706961B2 (zh)
KR (1) KR20210138211A (zh)
CN (1) CN113644094A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114512499A (zh) * 2022-01-28 2022-05-17 昆山国显光电有限公司 显示面板及显示设备

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210116832A (ko) * 2020-03-17 2021-09-28 삼성디스플레이 주식회사 표시 장치
JP2021179495A (ja) * 2020-05-12 2021-11-18 セイコーエプソン株式会社 電気光学装置および電子機器
JP2023553379A (ja) 2020-12-07 2023-12-21 オーティーアイ ルミオニクス インコーポレーテッド 核形成抑制被膜及び下地金属被膜を用いた導電性堆積層のパターニング
WO2024065454A1 (zh) * 2022-09-29 2024-04-04 京东方科技集团股份有限公司 显示面板及显示装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6698321B2 (ja) * 2014-12-02 2020-05-27 株式会社半導体エネルギー研究所 表示装置
KR102465080B1 (ko) 2015-08-24 2022-11-10 엘지디스플레이 주식회사 표시장치 및 표시패널
KR102476563B1 (ko) * 2015-12-01 2022-12-12 엘지디스플레이 주식회사 표시장치
KR102465379B1 (ko) * 2015-12-02 2022-11-10 삼성디스플레이 주식회사 디스플레이 장치
KR102490891B1 (ko) * 2015-12-04 2023-01-25 삼성디스플레이 주식회사 표시 장치
US10025130B2 (en) * 2015-12-18 2018-07-17 Lg Display Co., Ltd. Display device with capping layer
KR20170113066A (ko) 2016-03-24 2017-10-12 삼성전자주식회사 디스플레이를 가진 전자 장치 및 그의 이미지 표시 방법
KR101858825B1 (ko) 2016-08-26 2018-05-17 주식회사 지2터치 플렉서블 터치 스크린 패널
KR102373566B1 (ko) * 2016-09-23 2022-03-14 삼성디스플레이 주식회사 표시 장치
CN107272244B (zh) 2017-08-15 2020-12-08 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板、显示装置
KR102664717B1 (ko) * 2018-04-13 2024-05-10 삼성전자 주식회사 표시 영역에 의해 둘러싸인 홀 영역을 우회하는 복수의 배선들을 포함하는 디스플레이 및 이를 포함하는 전자 장치
KR102549692B1 (ko) * 2018-05-25 2023-06-30 삼성전자 주식회사 표시 영역에 의해 둘러싸인 공백 영역이 형성된 디스플레이 패널을 구동하는 주사 구동 회로를 포함하는 디스플레이 장치
CN108807426B (zh) * 2018-06-29 2020-07-07 厦门天马微电子有限公司 一种阵列基板以及显示面板
KR102699676B1 (ko) * 2018-08-02 2024-08-28 삼성디스플레이 주식회사 표시 패널
CN209992775U (zh) * 2018-12-03 2020-01-24 鸿富锦精密工业（深圳）有限公司 显示装置
KR102698881B1 (ko) * 2019-05-23 2024-08-28 삼성디스플레이 주식회사 디스플레이 장치
KR20210084743A (ko) * 2019-12-27 2021-07-08 삼성디스플레이 주식회사 디스플레이 장치
KR102755468B1 (ko) * 2020-01-14 2025-01-15 삼성디스플레이 주식회사 표시 장치
KR20210093419A (ko) * 2020-01-17 2021-07-28 삼성디스플레이 주식회사 표시 장치 및 전자 기기
KR20210101379A (ko) * 2020-02-07 2021-08-19 삼성디스플레이 주식회사 표시 장치 및 전자 기기
CN111292617B (zh) * 2020-02-27 2021-06-29 昆山国显光电有限公司 一种显示面板及显示装置
CN111402743A (zh) * 2020-03-24 2020-07-10 昆山国显光电有限公司 显示面板及显示装置
KR20220019160A (ko) * 2020-08-06 2022-02-16 삼성디스플레이 주식회사 표시 패널 및 이를 구비하는 표시 장치
CN111983843B (zh) * 2020-08-31 2022-03-08 武汉华星光电技术有限公司 显示面板和电子设备
KR20230094406A (ko) * 2021-12-21 2023-06-28 엘지디스플레이 주식회사 표시 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114512499A (zh) * 2022-01-28 2022-05-17 昆山国显光电有限公司 显示面板及显示设备

Also Published As

Publication number Publication date
US12108645B2 (en) 2024-10-01
KR20210138211A (ko) 2021-11-19
US20240431164A1 (en) 2024-12-26
US20210351261A1 (en) 2021-11-11
US11706961B2 (en) 2023-07-18
US20230354663A1 (en) 2023-11-02

Similar Documents

Publication Publication Date Title
US12207513B2 (en) Display panel and display apparatus including the same
US11849605B2 (en) Display device having pixel-defining layers
CN114122074A (zh) 显示设备
KR102448029B1 (ko) 표시 장치
US12108645B2 (en) Display panel and display apparatus including the same
CN112802872A (zh) 显示设备
US20220045160A1 (en) Display panel and display apparatus including the same
CN114068631A (zh) 显示面板和包括该显示面板的显示设备
US20220005900A1 (en) Display apparatus and method of manufacturing the same
KR102763280B1 (ko) 표시패널 및 이를 구비하는 표시장치
CN114078926A (zh) 显示面板及包括其的显示设备
CN113937134A (zh) 显示装置
CN115000126A (zh) 显示面板及显示装置
CN114256308A (zh) 显示面板和包括该显示面板的显示设备
CN114678404A (zh) 显示设备
US20230022216A1 (en) Display panel and display apparatus including the display panel
KR102792575B1 (ko) 표시 장치 및 그 제조 방법
KR20230016766A (ko) 표시 패널 및 이를 구비하는 표시 장치
KR20230074370A (ko) 표시 장치
KR20210102559A (ko) 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination