CN113615085B - 用于半导体开关的保护电路 - Google Patents

Abstract

本发明涉及一种用于半导体开关(3)的保护电路(9)。保护电路(9)包括钳位二极管(D2)、npn双极型晶体管(Q4)、pnp双极型晶体管(Q3)、电容器(C1)和至少三个电阻(R2，R4，R5)。双极型晶体管(Q3，Q4)电路连接为晶闸管结构，晶闸管结构与钳位二极管(D2)的阴极连接。第一电阻(R5)与npn双极型晶体管(Q4)的基极发射极区并联连接。第二电阻(R2)的第一极与pnp双极型晶体管(Q3)的基极连接。电容器(C1)与pnp双极型晶体管(Q3)的基极发射极区并联连接。第三电阻(R4)与pnp双极型晶体管(Q3)的基极发射极区并联连接，或者第三电阻(R4)的第一极(R4_1)与pnp双极型晶体管(Q3)的发射极连接并且第三电阻(R4)的第二极(R4_2)与第二电阻(R2)的第二极(R2_2)连接。

Description

用于半导体开关的保护电路

技术领域

本发明涉及一种用于具有能通过栅极驱动器驱控的栅极的半导体开关的保护电路和具有这样的保护电路的电路布置。

背景技术

半导体开关的控制端被称为半导体开关的栅极。本发明主要用作为保护电压控制的半导体开关、例如绝缘栅双极型晶体管(IGBT)或者金属氧化物半导体场效应晶体管(MOSFET)，半导体开关经由施加在栅极上的栅极电压或者栅极电势驱控。在过高的功率损失(例如在短路)的情况下能够损坏或毁坏半导体开关。为了避免这样的损坏必须确保的是，例如在短路情况下栅极电压不明显上升超过其特定的接通值(保持所谓的“安全操作区域”)。在其它情况下栅极电压的上升能够导致通过半导体开关的过高的电流、例如在IGBT的情况下的过高的集电极电流或者在MOSFET的情况下的漏极电流并且使功率损失急剧升高。

为了防止功率损失的过高，例如能够借助于高压二极管或运算放大器检测和监控半导体开关的负载端处的电压、例如在IGBT情况下的集电极电压或者在MOSFET情况下的漏极电压。替代地，例如能够利用分流器或变流器检测和监控通过半导体开关的电流。然而，这些方法能够实现的是半导体开关的部分不足够快的关断，因为必须跨过势阱，所以是高成本并且昂贵的和/或因为气隙和爬电距离而具有高的空间需求。

DE 37 23 786 A1公开了用于绝缘栅极晶体管或场效应晶体管的自动的过流关断的布置，其中，在绝缘栅极晶体管或场效应晶体管的栅极和发射极馈线之间晶闸管利用阳极侧的端口连接到栅极馈线处或者两个晶体管的模仿晶闸管的开关功能的串联电路利用第一晶体管的集电极端口连接到栅极馈线处。在栅极馈线与晶闸管的控制电极、分别是晶体管串联电路的第二晶体管的基级之间，齐纳二极管利用阴极侧的端口连接到栅极馈线处，并且在栅极馈线中、分别是用于施加阳极的栅极发射极电压的馈线中二极管利用阴极侧的端口连接到栅极处。

发明内容

本发明的目的在于，给出用于具有能通过栅极驱动器驱控的栅极的半导体开关的改进的保护电路和具有这样的保护电路的电路布置。

根据本发明，该目的通过具有本发明的特征的保护电路和具有本发明的特征的电路布置实现。

本发明的有利的设计方案是各个实施例的主题。

根据本发明的用于具有能通过栅极驱动器驱控的栅极的半导体开关的保护电路与栅极驱动器并联地与栅极连接。保护电路包括钳位二极管、npn双极型晶体管、pnp双极型晶体管、电容器和(至少)三个电阻。npn双极型晶体管的集电极与pnp双极型晶体管的基极连接。npn双极型晶体管的基极与pnp双极型晶体管的集电极连接。pnp双极型晶体管的发射极与钳位二极管的阴极连接。第一电阻与npn双极型晶体管的基极发射极区并联连接。第二电阻的第一极与pnp双极型晶体管的基极连接。电容器与pnp双极型晶体管的基极发射极区并联连接。第三电阻与pnp双极型晶体管的基极发射极区并联连接，或者第三电阻的第一极与pnp双极型晶体管的发射极连接并且第三电阻的第二极与第二电阻的第二极连接。

根据本发明的保护电路用于保护半导体开关不受过高的功率损失。保护电路的核心部件是两个与晶闸管结构连接的双极型晶体管和钳位二极管，钳位二极管的阴极与该晶闸管结构连接。保护电路与栅极驱动器并联地经由钳位二极管与半导体开关的栅极连接。由此能够实现的是，如果半导体开关的栅极电压过于剧烈升高并且半导体开关即将去饱和，则经由钳位二极管启动晶闸管结构。通过启动晶闸管结构能够临时或持续地关断半导体开关，或者栅极电压和通过半导体开关的短路电流能够减小。本发明实现具有非常低成本的部件(两个双极型晶体管、电阻、钳位二极管、电容器和可能的另外的简单的部件)的简单的保护电路，该保护电路具有仅较小的空间需求。因此特别地，保护电路能够实现半导体开关的低成本的保护而无需复杂地访问集电极电压或集电极电流。

保护电路的一个设计方案设置第四电阻，第四电阻与钳位二极管的阳极连接。通过第四电阻在钳位二极管的阳极与半导体开关的栅极之间连接，保护电路的该设计方案能够较小栅极电压和流过半导体开关的短路电流。短路电流的减小能够实现使用具有低饱和电压的半导体开关，其中，在不减小短路电流的情况下能够不控制短路时间。半导体开关能够通过减小短路电流在较长的持续时间无害地经受短路，从而在该持续时间期间其它的监控电路能够启动半导体开关的关断。

保护电路的另一个设计方案设置附加二极管，附加二极管的阴极直接或者经由第五电阻与pnp双极型晶体管的发射极和钳位二极管的阴极连接。通过栅极驱动器的驱动电压施加在附加二极管的阴极处，利用保护电路的该设计方案能够对驱控栅极的栅极驱控器去负载。

在保护电路的另一个设计方案中，钳位二极管是肖特基二极管。肖特基二极管尤其以其比钳位二极管更小的开关时间而适用于保护电路。

根据本发明的电路布置包括具有栅极的半导体开关、用于驱控栅极的栅极驱动器和根据本发明的保护电路，保护电路与栅极驱动器并联地与栅极连接。栅极驱动器具有能通过栅极驱动器的驱动电压驱控的电子开关单元，，栅极利用电子开关单元为了接通半导体开关经由接通栅极电阻与接通电势连接，并且为了关断半导体开关经由关断栅极电阻与关断电势连接。根据本发明的电路布置的优点从根据本发明的保护电路的上述优点得出。

在电路布置的一个设计方案中，npn双极型晶体管的发射极与关断电势连接并且第二电阻的第二极与接通电势连接。保护电路以这种方式与栅极驱动器的部件并联地在接通电势与关断电势之间连接。

在电路布置的另一个设计方案中，钳位二极管的阳极直接或经由第四电阻与栅极连接。如已在之前实施的那样，能够通过第四电阻尤其有利地减小通过半导体开关的短路电流。

电路布置的另一个设计方案设置附加二极管，附加二极管的阴极直接或经由第五电阻与pnp双极型晶体管的发射极和钳位二极管的阴极连接并且在其阳极处具有驱动电压。如已在之前实施的那样，能够通过附加二极管对栅极驱动器去负载。

在电路布置的另一个设计方案中，接通栅极电阻与关断栅极电阻相同。通过使用相同的栅极电阻用于接通和关断半导体开关，由此能够减小电路布置的部件数量。

在电路布置的另一个设计方案中，在接通栅极电阻与栅极驱动器之间连接稳压二极管，稳压二极管的阴极与接通栅极电阻连接。

在电路布置的另一个设计方案中，半导体开关是绝缘栅双极型晶体管(IGBT)或金属氧化物半导体场效应晶体管(MOSFET)。电路布置的这些设计方案考虑，使得不仅IGBT、还有MOSFET能够有利地通过根据本发明的保护电路得到保护。

在电路布置的另一个设计方案中，栅极驱动器的电子开关单元具有带有功率放大器双极型晶体管的推挽功率放大器或带有补充的功率放大器金属氧化物半导体场效应晶体管的功率放大器。电路布置的这些设计方案考虑，使得根据本发明的保护电路能够与两个所述类型的栅极驱动器结合使用。

附图说明

结合下面根据附图对实施例的说明，清楚和明白易懂地阐述了本发明的上述特性、特征和优点以及实现他们的方式和方法。在此示出：

图1示出根据本发明的电路布置的第一实施例，

图2示出在半导体开关接通之后达到其去饱和极限的情况下，图1中所示的电路布置的电流和电压的在时间上的曲线，

图3示出在半导体开关第二次接通之后达到其去饱和极限的情况下，图1所示的电路布置的电流和电压的在时间上的曲线，

图4示出根据本发明的电路布置的第二实施例，

图5示出在半导体开关接通后达到其去饱和极限的情况下，图4所示的电路布置的电流和电压的在时间上的曲线，

图6示出在半导体开关第二次接通之后达到其去饱和极限的情况下，图4所示的电路布置的电流和电压的在时间上的曲线，

图7示出根据本发明的电路布置的第三实施例，

图8示出在半导体开关接通之后达到其去饱和极限的情况下，图7所示的电路布置的电流和电压的在时间上的曲线，

图9示出根据本发明的电路布置的第四实施例，

图10示出在半导体开关在两个相互连续的接通阶段中分别达到其去饱和极限的情况下，图9所示的电路布置的电流和电压的在时间上的曲线。

相互对应的部分在附图中设有相同的附图标记。

具体实施方式

图1示出了根据本发明的电路布置1的第一实施例。电路布置1包括具有栅极5的半导体开关3、用于驱控栅极5的栅极驱动器7和根据本发明的保护电路9的第一实施例。该实施例的半导体开关3是IGBT。

栅极驱动器7具有电子开关单元11，电子开关单元经由栅极电阻R1与栅极5连接。栅极电阻R1用作为在接通半导体开关3时的接通栅极电阻和在关断半导体开关3时的关断栅极电阻。

利用电子开关单元11，栅极5经由栅极电阻R1为了接通半导体开关3而与接通电势连接，并且为了关断半导体开关而与关断电势连接。接通电势由接通电压源V1产生。关断电势由关断电压源V2产生。电子开关单元11通过驱动电压控制。驱动电压由驱动电压源V3经由驱动电阻R3施加在电子开关单元11的控制输入端10处。电压源V1、V2、V3分别是直流电压源。

保护电路9包括钳位二极管D2、pnp双极型晶体管Q3、npn双极型晶体管Q4、电容器C1、第一电阻R5、第二电阻R2、第三电阻R4和附加二极管D1。

npn双极型晶体管Q4的集电极与pnp双极型晶体管Q3的基极连接。npn双极型晶体管Q4的基极与pnp双极型晶体管Q3的集电极连接。因此，pnp双极型晶体管Q3和npn双极型晶体管Q4连接为晶闸管结构。

第一电阻R5与npn双极型晶体管Q4的基极发射极区并联连接。第二电阻R2的第一极R2_1与pnp极型晶体管Q3的基极连接。第二电阻R2的第二极R2_2与接通电势连接，即与接通电压源V1的正极连接。

电容器C1和第三电阻R4与pnp双极型晶体管Q3的基极发射极区并联连接。

钳位二极管D2的阴极与pnp双极型晶体管Q3的发射极连接。钳位二极管D2的阳极与半导体开关3的栅极5连接。附加二极管D1的阴极与pnp双极型晶体管Q3的发射极和钳位二极管D2的阴极连接。在附加二极管D1的阳极处具有驱动电压，即附加二极管D1的阳极与电子开关单元11的控制输入端10连接。保护电路9与栅极驱动器7并联地连接在栅极驱动器7的控制输入端10与栅极5之间。

在图1所示的实施例中，电子开关单元11具有带有功率放大器双极型晶体管Q1、Q2的推挽功率放大器13。钳位二极管D2是肖特基(Schottky)二极管。栅极电阻R1例如具有10Ω的电阻值。驱动电阻R3例如具有470Ω的电阻值。第一电阻R5例如具有200Ω的电阻值。第二电阻R2例如具有1kΩ的电阻值。第三电阻R4例如具有10kΩ的电阻值。电容器C1例如具有1nF的电容。

图2示出了在半导体开关3接通之后达到其去饱和极限的情况下图1所示的电路布置1的电流I1、I2和电压U1、U2、U3关于时间t的曲线。这些曲线利用模拟产生，在模拟中，如图1所示，半导体开关3与半桥二极管D3和漏电感L2连接为半桥，并且与半桥连接的负载通过负载电感L1和负载电压源V4来模拟。负载电压源V4是直流电压源。半桥二极管D3的阳极与半导体开关3的集电极连接，负载电感L1与半桥二极管D3并联连接，漏电感L2连接在半桥二极管D3和负载电感L1的并联电路与负载电压源V4的正极之间，并且负载电压源V4的负极与半导体开关3的发射极连接。半导体开关3的发射极与电压源V1和V3的负极和电压源V2的正极连接，即这些极在相同的地电势上。电压U1、U2、U3分别参考地电势，其中，U1是栅极驱动器7的驱动信号，即由驱动电压源V3相对于地电势产生的电压，U2是施加在栅极5处的相对于地电势的栅极电压并且U3是施加在半导体开关3的集电极处的相对于地电势的集电极电压。

针对10Ω的栅极电阻R1、470Ω的驱动电阻R3、200Ω的第一电阻R5、1kΩ的第二电阻R2、10kΩ的第三电阻R4、具有1nF的电容的电容器C1、5μH的负载电感L1和200nH的漏电感L2实施模拟。

在模拟开始之后大约4μs时，为了接通半导体开关3将栅极驱动器7的驱动信号U1从关断值-8V提高到接通值15V。由此，施加在栅极5处的栅极电压U2从大约与驱动信号U1的关断值一致的关断栅极电压值升高并且形成流过栅极电阻R1的反应电流I1，反应电流在图2中以相反的正负号表示。随着栅极电压U2的上升，施加在半导体开关3的集电极处的集电极电压U3从0.6kV下降到接近0V，并且形成半导体开关3的集电极与发射极之间流动的集电极电流I2，集电极电流基于负载电感L1线性地升高。

反应电流I1的值在驱动信号U1改变之后首先增加并且随后在栅极电压U2上升时再次下降。在模拟开始之后大约5.5μs时，反应电流I1改变其方向(或者其正负号)，因为半导体开关3的密勒电容充电并且反应电流I1回流到栅极5中。随着集电极电流I2的上升，半导体开关3在模拟开始之后大约5.8μs时达到其去饱和极限并且集电极电压U3再次开始(首先缓慢地)上升。由于半导体开关3的密勒电容，栅极电压U2上升超过驱动信号U1的接通值15V并且回流到栅极5中的反应电流I1的值增加。在模拟开始大约6μs之后，最终经由钳位二极管D2启动由pnp双极型晶体管Q3和npn双极型晶体管Q4形成的晶闸管结构，由此，栅极电压U2近似于关断栅极电压值，反应电流I1和集电极电流I2再次降到零，集电极电压U3接收其输出值0.6kV并且关断半导体开关3。

图3类似于图2示出了图1所示的电路布置1在半导体开关3第二次接通之后达到其去饱和极限的情况下的电流I1、I2和电压U1、U2、U3的在时间上的曲线。这些曲线利用模拟系统产生，其中，不同于在图2中示出的模拟，负载电感L1具有150μH的电感值。除此之外，该模拟与在图2中示出的模拟有相同的参数。

通过将栅极驱动器7的驱动信号U1从关断值-8V提高到接通值15V，半导体开关3在模拟开始之后大约4μs时接通，并且通过驱动信号U1再次降到-8V，半导体开关在模拟开始之后大约29μs时再次关断。在第一接通阶段，栅极电压U2仅微弱地上升超过接通值15V，从而不启动由pnp双极型晶体管Q3和npn双极型晶体管Q4形成的晶闸管结构。

在模拟开始之后大约44μs时，第二次接通半导体开关3。在该第二接通阶段，集电极电流I2在接通之后快速上升到与第一接通阶段结束时大约相同的值，并且栅极电压U2比第一接通阶段更明显地上升超过接通值15V，由此，反应电流I1回流到栅极5中，由pnp双极型晶体管Q3和npn双极型晶体管Q4形成的晶闸管结构在大约64μs之后启动并且关断半导体开关3。

图2和3示出，只要当驱动信号U1还位于接通值15V、即半导体开关3达到其去饱和极限时，在图1中示出的保护电路9通过启动pnp双极型晶体管Q3和npn双极型晶体管Q4形成的晶闸管结构引起半导体开关3的关断。

图4示出了根据本发明的电路布置1的第二实施例。该电路布置1与图1所示的电路布置1的区别仅在于，保护电路9除了在图1中示出的保护电路9的部件外还具有第四电阻R7和第五电阻R6。第四电阻R7的第一极R7_1与钳位电阻D2的阳极连接。第四电阻R7的第二极R7_2与栅极5和栅极电阻R1的栅极侧的极连接。第五电阻R6的第一极R6_1与附加二极管D1的阴极连接。第五电阻R6的第二极R6_2与pnp双极型晶体管Q3的发射极和钳位二极管D2的阴极连接。

图5示出了图4所示的电路布置1在类似于图2所示的模拟中的电流I1、I2和电压U1、U2、U3的在时间上的曲线。如在图2所示的模拟中那样，实施图5所示的针对10Ω的栅极电阻R1、470Ω的驱动电阻R3、1kΩ的第二电阻R2、10kΩ的第三电阻R4、具有1nF的电容的电容器C1、5μH的负载电感L1和200nH的漏电感L2的模拟。不同于图2所示的模拟，图5所示的模拟针对1kΩ的第一电阻R5和470Ω的第四电阻R7和2.2kΩ的第五电阻R6来执行。

在模拟开始之后大约4μs时，将栅极驱动器7的驱动信号U1从关断值-8V提高到接通值20V用于接通半导体开关3。因此，如图2所示的模拟，栅极电压U2升高并且形成流过栅极电阻R1的反应电流I1。随着栅极电压U2的上升，集电极电压U3从0.6kV下降到接近0V，并且形成半导体开关3的集电极与发射极之间流动的集电极电流I2，集电极电流基于负载电感L1线性地升高。

反应电流I1的值在驱动信号U1改变之后首先增加并且随后在栅极电压U2上升时再次下降。在模拟开始之后大约5.5μs时，反应电流I1改变其方向(或者其正负号)，因为半导体开关3的密勒电容充电并且反应电流I1回流到栅极5中。随着集电极电流I2的上升，半导体开关3在模拟开始之后大约6μs时达到其去饱和极限并且集电极电压U3开始再次升高。由于半导体开关3的密勒电容，栅极电压U2上升超过驱动信号U1的接通值20V并且回流到栅极5中的反应电流I1的值增加。在模拟开始之后大约6.7μs时经由钳位二极管D2启动由pnp双极型晶体管Q3和npn双极型晶体管Q4形成的晶闸管结构。然而，通过相对图1所示的保护电路9增加的电阻R6、R7在启动双极型晶体管Q3、Q4之后不同于图2不关断半导体开关3，而是将栅极电压降到大约15V，由此，使得集电极电流I2减小到大约160A的短路电流。

图6示出了图4所示的电路布置1在类似于图3所示的模拟中的电流I1、I2和电压U1、U2、U3的在时间上的曲线。这些曲线利用模拟产生，其中，不同于图4示出的模拟，负载电感L1具有150μH的电感值。除此之外该模拟与图4示出的模拟有相同的参数。

通过栅极驱动器7的驱动信号U1从关断值-8V提高到接通值20V，半导体开关3在模拟开始之后大约4μs时接通，并且通过驱动信号U1再次降到关断值-8V，半导体开关在模拟开始之后大约29μs时再次关断。在第一接通阶段，栅极电压U2仅微弱地上升超过接通值20V，从而不启动由pnp双极型晶体管Q3和npn双极型晶体管Q4形成的晶闸管结构。

在模拟开始之后大约44μs时第二次接通半导体开关3。在第二接通阶段，集电极电流I2在接通之后快速上升到与第一接通阶段结束时大约相同的值，并且栅极电压U2比第一接通阶段更明显地上升超过接通值20V，由此，反应电流I1回流到栅极5中，并且由pnp双极型晶体管Q3和npn双极型晶体管Q4形成的晶闸管结构在大约81μs之后启动。类似于图5，栅极电压U2在启动双极型晶体管Q3、Q4之后降到大约15V，由此集电极电流I2减小到大约160A的短路电流。

图5和图6示出，如果半导体开关3即将去饱和时，图4示出的保护电路9引起栅极电压U2和集电极电流I2的减小。减小的集电极电流I2随后能够利用更慢的监控电路关断，监控电路例如包括具有电势隔离和模数转换的电流测量。

图7示出了根据本发明的电路布置1的第三实施例。电路布置1与图1示出的电路布置1的区别仅在于，第三电阻R4不与电容器C1并联连接，而是第三电阻R4的第一极R4_1与pnp双极型晶体管Q3的发射极连接并且第三电阻R4的第二极R4_2与第二电阻R2的第二极R2_2连接并且因此位于接通电势。

图8示出了图7所示的电路布置1在类似于图2所示的模拟中的电流I1、I2和电压U1、U2、U3的在时间上的曲线。如在图2所示的模拟，执行图8所示的针对10Ω的栅极电阻R1、470Ω的驱动电阻R3、200Ω的第一电阻R5、1kΩ的第二电阻R2、5μH的负载电感L1和200nH的漏电感L2的模拟。不同于图2所示的模拟，实施图8所示的针对2.2kΩ的第三电阻R4和具有2nF的电容的电容器C1的模拟。

在模拟开始之后大约4μs时，将栅极驱动器7的驱动信号U1从关断值-8V提高到接通值15V用于接通半导体开关3。因此，如图2所示的模拟，栅极电压U2升高并且形成流过栅极电阻R1的反应电流I1。随着栅极电压U2的上升，集电极电压U3从0.6kV下降到接近0V并且形成半导体开关3的集电极与发射极之间流动的集电极电流I2，集电极电流基于负载电感L1线性地升高。

反应电流I1在驱动信号U1改变之后首先增加并且随后在栅极电压U2上升时再次下降。在模拟开始之后大约5.5μs时，反应电流I1改变其方向(或者其正负号)，因为半导体开关3的密勒电容充电并且反应电流I1回流到栅极5中。半导体开关3在模拟开始之后大约5.8μs时达到其去饱和极限。由于半导体开关3的密勒电容，栅极电压U2上升超过驱动信号U1的接通值15V，并且回流到栅极5中的反应电流I1的值增加。在模拟开始之后大约6μs时，经由钳位二极管D2启动由pnp双极型晶体管Q3和npn双极型晶体管Q4形成的晶闸管结构，栅极电压U2下降到负的关断栅极电压值并且关断半导体开关3。第三电阻R4为保护电路9的双极型晶体管Q3、Q4提供持续的保持电流，从而即使驱动信号U1置于关断值-8V并且随后再次置于接通值15V时，栅极电压U2也保持为负。

图8示出，当半导体开关3达到其去饱和极限时，图7所示的保护电路9通过启动保护电路9的双极型晶体管Q3、Q4引起半导体开关3的持续的关断。

图9示出根据本发明的电路布置1的第四实施例。电路布置1不同于图1所示的电路布置1的一方面在于，在钳位二极管D2的阳极与半导体开关3的栅极5之间连接的第四电阻R7，并且另一方面在于，电子开关单元11的实施和电子开关单元与栅极5的连接。

电子开关单元11具有带有补充的功率放大器MOSFET M1至M4的功率放大器14代替带有功率放大器双极型晶体管Q1、Q2的推挽功率放大器13。功率放大器14的第一功率放大器MOSFET M1和第二功率放大器MOSFET M2分别构造为p通道MOSFET。功率放大器14的第三功率放大器MOSFET M3和第四功率放大器MOSFET M4分别构造为n通道MOSFET。第一功率放大器MOSFET M1和第三功率放大器MOSFET M3的栅极端与电子开关单元11的控制输入端10连接。第一功率放大器MOSFET M1的漏极端与第二功率放大器MOSFET M2的栅极端连接。第三功率放大器MOSFET M3的漏极端与第四功率放大器MOSFET M4的栅极端连接。第一功率放大器MOSFET M1和第二功率放大器MOSFET M2的源极端位于接通电势上，即这些源极端与接通电压源V1的正极连接。第三功率放大器MOSFET M3和第四功率放大器MOSFET M4的源极端位于关断电势上，即这些源极端与关断电压源V2的负极连接。第二功率放大器MOSFET M2的漏极端经由稳压二极管D4和接通栅极电阻R8与半导体开关3的栅极5连接，其中，稳压二极管D4的阳极与第二功率放大器MOSFET M2的漏极端连接并且接通栅极电阻R8在稳压二极管D4的阴极与栅极5之间连接。第四功率放大器MOSFET M4的漏极端经由关断栅极电阻R9与半导体开关3的栅极5连接。第一功率放大器MOSFET M1和第三功率放大器MOSFET M3的漏极端经由连接电阻R10相互连接。

图10示出了在针对接通栅极电阻R8和分别10Ω的关断栅极电阻R9、470Ω的驱动电阻R3、1kΩ的第一电阻R5、470Ω的第二电阻R2、10kΩ的第三电阻R4、100Ω的第四电阻R7、50Ω的连接电阻R10、具有2nF的电容的电容器C100μH的负载电感L1和200nH的漏电感L2的模拟中，图9所示的电路布置1的集电极电流I2、通过栅极5的栅极电流I3和电压U1、U2、U3的在时间上的曲线。

在模拟开始之后大约1μs时，将栅极驱动器7的驱动信号U1从关断值-8V提高到接通值20V用于接通半导体开关3。因此，类似于图2所示的模拟，栅极电压U2升高直到其明显超过接通电压值20V，从而启动保护电路9的由pnp双极型晶体管Q3和npn双极型晶体管Q4形成的晶闸管结构，栅极电压U2再次降到大约-8V的关断栅极电压值并且关断半导体开关3。在模拟开始之后大约31μs时，驱动器信号U1复位到关断值-8V，并且在模拟开始之后大约46μs时，再次提高到接通值20V。在模拟开始之后大约59μs时，栅极电压U2再一次明显超过接通电压20V，从而启动保护电路9的由pnp双极型晶体管Q3和npn双极型晶体管Q4形成的晶闸管结构，并且再一次关断半导体开关3。不同于图8所示的模拟，栅极电压U2在图10所示的模拟中在驱动器信号U1第二次提高到接通值20V之后不是负的(“未锁住”)，而是再次升高，因为第四电阻R4不像图7那样而是根据图9连接。

图10示出，当半导体开关3在开关周期期间达到其去饱和极限时，图9所示的保护电路9通过启动保护电路9的双极型晶体管Q3、Q4引起针对栅极驱动器7的一个开关周期半导体开关3的临时的关断。此外，图10示出，根据本发明的保护电路9也结合栅极驱动器7运行，栅极驱动器具有带有补充的功率放大器MOSFET M1至M4的功率放大器14代替带有功率放大器双极型晶体管Q1、Q2的推挽功率放大器13。

根据图1至图8描述的实施例能够类似于根据图9和图10描述的实施例那样同样利用栅极驱动器7实施，栅极驱动器具有带有补充的功率放大器MOSFET M1至M4的功率放大器14代替带有功率放大器双极型晶体管Q1、Q2的推挽功率放大器13。此外，通过使用MOSFET代替IGBT作为半导体开关3，还能够变换在图1至图10中所示的实施例。

尽管通过优选的实施例在细节上详细地阐述并描述了本发明，但本发明并不受所公开的实例的限制，并且本领域技术人员在不脱离本发明的保护范围的情况下能够推导出其他变体方案。

Claims (15)

1.一种用于半导体开关（3）的保护电路（9），所述半导体开关具有能通过栅极驱动器（7）驱控的栅极（5），其中，所述保护电路（9）与所述栅极驱动器（7）并联地与所述栅极（5）连接，所述保护电路（9）包括：

- 钳位二极管（D2），

- npn双极型晶体管（Q4），

- pnp双极型晶体管（Q3），

- 电容器（C1），

- 第一电阻（R5），

- 第二电阻（R2）和

- 第三电阻（R4），其中，

- 所述npn双极型晶体管（Q4）的集电极与所述pnp双极型晶体管（Q3）的基极连接，

- 所述npn双极型晶体管（Q4）的基极与所述pnp双极型晶体管（Q3）的集电极连接，

- 所述pnp双极型晶体管（Q3）的发射极与所述钳位二极管（D2）的阴极连接，

- 所述第一电阻（R5）与所述npn双极型晶体管（Q4）的基极发射极区并联，

- 所述第二电阻（R2）的第一极与所述pnp双极型晶体管（Q3）的所述基极连接，

- 所述电容器（C1）与所述pnp双极型晶体管（Q3）的基极发射极区并联，并且

- 所述第三电阻（R4）与所述pnp双极型晶体管（Q3）的所述基极发射极区并联，其中所述电容器（C1）与所述第三电阻（R4）并联，或者

- 所述第三电阻（R4）的第一极（R4_1）与所述pnp双极型晶体管（Q3）的所述发射极连接并且所述第三电阻（R4）的第二极（R4_2）与所述第二电阻（R2）的第二极（R2_2）连接。

2.根据权利要求1所述的保护电路（9），所述保护电路具有第四电阻（R7），所述第四电阻与所述钳位二极管（D2）的阳极连接。

3.根据权利要求1或2所述的保护电路（9），所述保护电路具有附加二极管（D1），所述附加二极管的阴极直接或者经由第五电阻（R6）与所述pnp双极型晶体管（Q3）的所述发射极和所述钳位二极管（D2）的所述阴极连接。

4.根据权利要求1或2所述的保护电路（9），其中，所述钳位二极管（D2）是肖特基二极管。

5.一种电路布置（1），包括：

- 具有栅极（5）的半导体开关（3），

- 用于驱控所述栅极（5）的栅极驱动器（7），其中，所述栅极驱动器（7）具有能通过所述栅极驱动器（7）的驱动电压控制的电子开关单元（11），所述栅极（5）利用所述电子开关单元为了接通所述半导体开关（3）经由接通栅极电阻与接通电势连接，并且为了关断所述半导体开关（3）经由关断栅极电阻与关断电势连接，以及

- 根据前述权利要求中任一项所述的保护电路（9），所述保护电路与所述栅极驱动器（7）并联地与所述栅极（5）连接。

6.根据权利要求5所述的电路布置（1），其中，npn双极型晶体管（Q4）的发射极与所述关断电势连接并且第二电阻（R2）的第二极（R2_2）与所述接通电势连接。

7.根据权利要求5或6所述的电路布置（1），其中，钳位二极管（D2）的阳极与所述栅极（5）连接。

8.根据权利要求5或6所述的电路布置（1），其中，钳位二极管（D2）的阳极经由第四电阻（R7）与所述栅极（5）连接。

9.根据权利要求5或6所述的电路布置（1），所述电路布置具有附加二极管（D1），所述附加二极管的阴极与pnp双极型晶体管（Q3）的发射极和钳位二极管（D2）的阴极连接并且在所述钳位二极管的阳极处具有所述驱动电压。

10.根据权利要求8所述的电路布置（1），所述电路布置具有附加二极管（D1），所述附加二极管的阴极经由第五电阻（R6）与pnp双极型晶体管（Q3）的发射极和所述钳位二极管（D2）的阴极连接并且在所述钳位二极管的所述阳极处具有所述驱动电压。

11.根据权利要求5或6所述的电路布置（1），其中，所述接通栅极电阻与所述关断栅极电阻相同。

12.根据权利要求5或6所述的电路布置（1），其中，在所述接通栅极电阻与所述栅极驱动器（7）之间连接稳压二极管（D4），所述稳压二极管的阴极与所述接通栅极电阻连接。

13.根据权利要求5或6所述的电路布置（1），其中，所述半导体开关（3）是绝缘栅双极型晶体管或金属氧化物半导体场效应晶体管。

14.根据权利要求5或6所述的电路布置（1），其中，所述栅极驱动器（7）的所述电子开关单元（11）具有带有功率放大器双极型晶体管（Q1，Q2）的推挽功率放大器（13）。

15.根据权利要求5或6所述的电路布置（1），其中，所述栅极驱动器（7）的所述电子开关单元（11）具有带有补充的功率放大器金属氧化物半导体场效应晶体管的功率放大器（14）。