CN113594094B - 存储器及其制备方法 - Google Patents
存储器及其制备方法 Download PDFInfo
- Publication number
- CN113594094B CN113594094B CN202110773760.6A CN202110773760A CN113594094B CN 113594094 B CN113594094 B CN 113594094B CN 202110773760 A CN202110773760 A CN 202110773760A CN 113594094 B CN113594094 B CN 113594094B
- Authority
- CN
- China
- Prior art keywords
- layer
- active region
- type active
- gate dielectric
- covering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 72
- 238000000034 method Methods 0.000 claims abstract description 36
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 79
- 229910052710 silicon Inorganic materials 0.000 claims description 74
- 239000010703 silicon Substances 0.000 claims description 74
- 239000012495 reaction gas Substances 0.000 claims description 56
- 230000004888 barrier function Effects 0.000 claims description 36
- 239000007789 gas Substances 0.000 claims description 34
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 29
- 229910052732 germanium Inorganic materials 0.000 claims description 24
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 19
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 14
- 230000008569 process Effects 0.000 claims description 11
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 239000000470 constituent Substances 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 39
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000001595 flow curve Methods 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- 238000011065 in-situ storage Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- VXEGSRKPIUDPQT-UHFFFAOYSA-N 4-[4-(4-methoxyphenyl)piperazin-1-yl]aniline Chemical compound C1=CC(OC)=CC=C1N1CCN(C=2C=CC(N)=CC=2)CC1 VXEGSRKPIUDPQT-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical compound Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910000078 germane Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 230000007334 memory performance Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000005049 silicon tetrachloride Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 1
- 239000005052 trichlorosilane Substances 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
- H10D84/0181—Manufacturing their gate insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/02—Manufacture or treatment characterised by using material-based technologies
- H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
- H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
- H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
- H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
- H10D84/85—Complementary IGFETs, e.g. CMOS
- H10D84/859—Complementary IGFETs, e.g. CMOS comprising both N-type and P-type wells, e.g. twin-tub
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
本申请实施例提供一种存储器及其制备方法，其中，所述方法包括：提供一衬底；其中，所述衬底包括第一N型有源区和第一P型有源区；形成覆盖所述第一P型有源区的外延层；其中，所述外延层显露所述第一N型有源区；形成覆盖所述第一N型有源区的第一栅介质层，同时形成覆盖所述外延层的第二栅介质层；其中，所述第一栅介质层的厚度和所述第二栅介质层的厚度基本相同；形成覆盖所述第一栅介质层的第一栅极，以形成第一NMOS器件；形成覆盖所述第二栅介质层的第二栅极，以形成第一PMOS器件。
Description
技术领域
本申请涉及半导体技术领域，涉及但不限于一种存储器及其制备方法。
背景技术
在目前的动态随机存储器(Dynamic Random Access Memory，DRAM)中，功率晶体管以二氧化硅(SiO2)作为电介质，但随着DRAM尺寸不断缩小，为解决SiO2的漏电问题引入了高介电常数电介质金属栅极(High-k Metal Gate，HKMG)的概念，用于实现DRAM器件的进一步缩小。在引入高介电常数电介质金属栅极之后，如何进一步提高器件性能，成为亟待解决的问题。
发明内容
有鉴于此，本申请实施例提供一种存储器及其制备方法。
第一方面，本申请实施例提供一种存储器的制备方法，包括：
提供一衬底；其中，所述衬底包括第一N型有源区和第一P型有源区；
形成覆盖所述第一P型有源区的外延层；其中，所述外延层显露所述第一N型有源区；
形成覆盖所述第一N型有源区的第一栅介质层，同时形成覆盖所述外延层的第二栅介质层；其中，所述第一栅介质层的厚度和所述第二栅介质层的厚度基本相同；
形成覆盖所述第一栅介质层的第一栅极，以形成第一NMOS器件；形成覆盖所述第二栅介质层的第二栅极，以形成第一PMOS器件。
在一些实施例中，所述存储器还包括接口电路，所述接口电路包括第二NMOS器件和第二PMOS器件，所述第二NMOS器件的第二N型有源区和所述第二PMOS器件的第二P型有源区位于所述衬底中；
在形成所述外延层之前，所述方法还包括：
形成覆盖所述第一N型有源区、所述第一P型有源区、所述第二N型有源区和所述第二P型有源区的阻挡层；
去除覆盖所述第一P型有源区的所述阻挡层，直至显露所述第一P型有源区；
所述形成覆盖所述第一P型有源区的外延层，包括：
在去除覆盖所述第一P型有源区的所述阻挡层之后，形成所述外延层。
在一些实施例中，在形成覆盖所述第一栅介质层和所述第二栅介质层之前，所述方法还包括：
在形成所述外延层后，去除覆盖所述第一N型有源区、所述第二N型有源区和所述第二P型有源区的所述阻挡层；
形成覆盖所述第一N型有源区、所述外延层、所述第二N型有源区和所述第二P型有源区的氧化层；其中，覆盖所述第二N型有源区的所述氧化层形成所述第二NMOS器件的第三栅介质层，覆盖所述第二P型有源区的所述氧化层形成所述第二PMOS器件的第四栅介质层；
去除覆盖所述第一N型有源区和所述外延层的所述氧化层，直至显露第一N型有源区和所述外延层。
在一些实施例中，覆盖所述外延层的氧化层包括第一部分和第二部分；
所述形成覆盖所述第一N型有源区、所述外延层、所述第二N型有源区和所述第二P型有源区的氧化层，包括：
氧化部分所述外延层，形成所述氧化层的第一部分；
在形成所述第一部分的同时，采用热氧化工艺形成覆盖所述第一N型有源区、所述第二N型有源区和所述第二P型有源区的氧化层，并形成所述第二部分；其中，所述第一部分位于剩余的所述外延层和所述第二部分之间。
在一些实施例中，所述存储器还包括接口电路，所述接口电路包括第二NMOS器件和第二PMOS器件，所述第二NMOS器件的第二N型有源区和所述第二PMOS器件的第二P型有源区位于所述衬底中；
在形成所述外延层之前，所述方法还包括：
形成覆盖所述第一N型有源区、所述第一P型有源区、所述第二N型有源区和所述第二P型有源区的氧化层；其中，覆盖所述第二N型有源区的所述氧化层形成所述第二NMOS器件的第三栅介质层，覆盖所述第二P型有源区的所述氧化层形成所述第二PMOS器件的第四栅介质层；
去除覆盖所述第一P型有源区的所述氧化层，直至显露所述第一P型有源区；
在形成所述第一栅介质层之前，所述方法还包括：去除覆盖所述第一N型有源区的所述氧化层，直至显露所述第一N型有源区。
在一些实施例中，所述外延层至少包括第一子层和第二子层，所述外延层的组成材料包括硅和锗；
所述形成覆盖所述第一P型有源区的外延层，包括：
形成覆盖所述第一P型有源区的所述第一子层；
形成覆盖所述第一子层的所述第二子层；其中，所述第二子层中硅的质量分数，大于或等于所述第一子层中硅的质量分数。
在一些实施例中，所述第一子层的组成材料包括硅和锗；
所述形成覆盖所述第一P型有源区的所述第一子层，包括：
向所述衬底表面提供包括硅的第一反应气体和包括锗的第二反应气体，所述第一反应气体和所述第二反应气体发生化学反应，形成至少部分所述第一子层；
从开始提供所述第一反应气体和所述第二反应气体至第一预设时长时，将所述第一反应气体从第一流量减小至第二流量，和/或，将所述第二反应气体从第三流量增大至第四流量，以形成所述第一子层。
在一些实施例中，所述第一子层包括第一硅层和硅锗层；
所述形成覆盖所述第一P型有源区的所述第一子层，包括：
向所述衬底表面提供包括硅的第一反应气体，形成覆盖所述第一P型有源区的所述第一硅层；
在形成所述第一硅层之后，向所述衬底表面提供所述第一反应气体和包括锗的第二反应气体，所述第一反应气体和所述第二反应气体发生化学反应，形成覆盖所述第一硅层的硅锗层。
在一些实施例中，所述第二子层相对远离所述衬底的表面为第二硅层。
第二方面，本申请实施例提供一种存储器，所述存储器至少包括：衬底和控制电路；所述控制电路包括：
第一NMOS器件，包括：第一N型有源区、第一栅介质层和第一栅极；其中，所述第一N型有源区位于所述衬底中，所述第一栅介质层位于所述第一N型有源区和所述第一栅极之间；
第一PMOS器件，包括：第一P型有源区、外延层、第二栅介质层和第二栅极；其中，所述第一P型有源区位于所述衬底中，所述外延层位于所述第一P型有源区和所述第二栅介质层之间，所述第二栅介质层的厚度与所述第一栅介质层的厚度基本相同。
在一些实施例中，所述外延层的组成材料包括硅和锗；所述外延层包括：
第一子层和第二子层；其中，所述第一子层，位于所述第二子层和所述第一P型有源区之间；其中，所述第二子层中硅的质量分数，大于或等于所述第一子层中硅的质量分数。
在一些实施例中，沿垂直于所述衬底的方向，所述第一子层中锗的质量分数呈梯度变化。
在一些实施例中，所述第一子层包括：第一硅层和硅锗层；其中，所述硅锗层，位于所述第一硅层和所述第二子层之间。
在一些实施例中，所述第二子层相对远离所述衬底的表面为第二硅层。
在一些实施例中，所述存储器还包括：
存储阵列，位于所述衬底上；
接口电路，包括：第二NMOS器件和第二PMOS器件；
第二NMOS器件，包括：第二N型有源区、第三栅介质层和第三栅极；其中，所述第二N型有源区位于所述衬底中，所述第三栅介质层位于所述第二N型有源区和所述第三栅极之间，所述第三栅介质层的厚度大于所述的第一栅极层的厚度；
第二PMOS器件，包括：第二P型有源区、第四栅介质层和第四栅极；其中，所述第二P型有源区位于所述衬底中，所述第四栅介质层位于所述第二P型有源区和所述第四栅极之间，所述第四栅介质层的厚度与所述第三栅介质层的厚度基本相同，所述第四栅介质层的厚度大于所述的第二栅介质层的厚度。
本申请实施例提供的存储器及其制备方法，在衬底上形成了覆盖第一P型有源区的外延层，并在外延层和第一N型有源区表面形成了厚度基本相同的栅介质层，如此，第一P型有源区和第一N型有源区表面栅介质层的厚度基本相同，提高了存储器的性能，使得存储器的性能更加稳定。
附图说明
在附图(其不一定是按比例绘制的)中，相似的附图标记可在不同的视图中描述相似的部件。具有不同字母后缀的相似附图标记可表示相似部件的不同示例。附图以示例而非限制的方式大体示出了本文中所讨论的各个实施例。
图1A至图1F为相关技术中的形成外延层的结构示意图；
图2为本申请实施例提供的存储器的一种可选的结构示意图；
图3为本申请实施例提供的存储器的制备方法的一种可选的流程示意图；
图4为本申请实施例提供的存储器的制备方法的一种可选的流程示意图；
图5为本申请实施例提供的存储器的制备方法的一种可选的流程示意图；
图6为本申请实施例提供的存储器的制备方法的一种可选的流程示意图；
图7为本申请实施例提供的存储器的制备方法的一种可选的流程示意图
图8A至图8L为本申请实施例提供的存储器的制备方法的可选的结构示意图；
图9为本申请实施例提供的存储器的制备方法的一种可选的流程示意图；
图10A至图10E为本申请实施例提供的存储器的制备方法的可选的结构示意图；
图11为本申请实施例提供的形成第一子层的一种可选的气体流量与时间的关系示意图；
图12为本申请实施例提供的形成第一子层的一种可选的气体流量时间的关系示意图；
图13是本申请实施例提供的存储器的一种可选的结构示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本发明的具体技术方案做进一步详细描述。以下实施例用于说明本申请，但不用来限制本申请的范围。
目前，相关技术在P型功率晶体管中形成SiGe外延层的生长方式如图1A至图1F所示。
首先，如图1A和图1B所示，衬底中具有N型有源区101和P型有源区102，N型有源区101和P型有源区102之间具有隔离结构100，N型有源区101和P型有源区102覆盖有氧化层103，形成覆盖部分氧化层103的光刻胶层104，采用光刻技术在未覆盖光刻胶104的部分氧化层103上开孔，去除未覆盖光刻胶104的部分氧化层103，直至显露P型有源区102的上表面。
这里，有源区是指衬底中形成有源器件的区域，N型有源区是指掺杂了五价杂质元素，形成具有N阱的有源区；P型有源区是指掺杂了三价杂质元素，形成具有P阱的有源区，其中，N型有源区和P型有源区中设置有源极、漏极和沟道区。
在一些实施例中，N型有源区和P型有源区之间的隔离结构用于防止N型有源区和P型有源区之间存在电流，造成晶体管短路。在一些实施例中，隔离结构的组成材料可以是二氧化硅或者氮化硅。
其次，通过外延生长技术在裸露的P型有源区102的上表面形成外延层105，如图1C所示。在一些实施例中，外延层105可以是硅锗SiGe外延层。然后，形成覆盖外延层105的光刻胶106，并通过光刻技术去除剩余的部分氧化层103，直至显露N型有源区101的上表面，如图1D和图1E所示。
最后，形成覆盖N型有源区101的第一栅介质层107和覆盖外延层105的第二栅介质层108，如图1F所示。但是，由于N型有源区101和外延层105的组成不同，外延层更容易氧化，所以N型有源区101和外延层105在相同条件下的氧化速率不同，导致第一栅介质层107和第二栅介质层108的厚度不同，轻微的厚度差异会对器件性能造成较大的影响。
基于相关技术中存在的问题，本申请实施例提供一种存储器及其制备方法，图2为本申请实施例提供的存储器的一种可选的结构示意图。如图2所示，存储器20包括：衬底200和控制电路；控制电路包括：
第一NMOS器件21，包括：第一N型有源区202、第一栅介质层203和第一栅极204，其中，第一N型有源区202位于衬底200中，第一栅介质层203位于第一N型有源区202和第一栅极203之间；
第一PMOS器件22，包括：第一P型有源区205、外延层206、第二栅介质层207和第二栅极208；其中，第一P型有源区205位于衬底200中，外延层206位于第一P型有源区205和第二栅介质层207之间；第二栅介质层207的厚度与第一栅介质层203的厚度基本相同。在一些实施例中，存储器20还包括隔离结构201，隔离结构201位于第一N型有源区202和第一P型有源区205之间。
本申请实施例在衬底上形成了覆盖第一P型有源区的外延层，并在外延层和第一N型有源区表面形成了厚度相同的栅介质层，如此，第一P型有源区和第一N型有源区表面栅介质层的厚度基本相同，提高了存储器的性能，使得存储器的性能更加稳定。
本申请实施例所提供的存储器可以通过下述实施例提供的存储器的制备方法形成。
图3为本申请实施例提供的存储器的制备方法的一种可选的流程示意图，如图3所示，存储器的制备方法包括以下步骤：
步骤S301：提供一衬底；其中，所述衬底包括第一N型有源区和第一P型有源区；
步骤S302：形成覆盖所述第一P型有源区的外延层；其中，所述外延层显露所述第一N型有源区；
步骤S303：形成覆盖所述第一N型有源区的第一栅介质层，同时形成覆盖所述外延层的第二栅介质层；其中，所述第一栅介质层的厚度和所述第二栅介质层的厚度基本相同；
步骤S304：形成覆盖所述第一栅介质层的第一栅极，以形成第一NMOS器件；形成覆盖所述第二栅介质层的第二栅极，以形成第一PMOS器件。
接下来请参考图8A至图8L，对本申请实施例提供的存储器的制备方法进行进一步地详细说明。
下面，请参考图8A，执行步骤S301，提供一衬底300；其中，衬底300包括第一N型有源区301和第一P型有源区302，第一N型有源区301和第一P型有源区302之间具有第一隔离结构303。在一些实施例中，存储器还包括接口电路，接口电路包括第二NMOS器件和第二PMOS器件，其中，第二NMOS器件的第二N型有源区304和第二PMOS器件的第二P型有源区305位于衬底300中，第二N型有源区304和第二P型有源区305之间具有第二第二隔离结构306。
在一些实施例中，衬底的材料可以是硅、氮化硅或氮化镓。
在一些实施例中，存储器中的存储阵列和接口电路之间还具有其他结构，本申请实施例提供的附图均未示出。
接下来请参见图8B和图8H，执行步骤S302，形成覆盖所述第一P型有源区的外延层；其中，所述外延层显露所述第一N型有源区。
在一些实施例中，在执行步骤S302之前，需要显露第一P型有源区。图4为本申请实施例提供的存储器的制备方法的一种可选的流程示意图，如图4所示，存储器的制备方法还包括：
步骤S10、形成覆盖所述第一N型有源区、所述第一P型有源区、所述第二N型有源区和所述第二P型有源区的阻挡层。
图8B为本申请实施例提供的形成阻挡层的结构示意图，如图8B所示，形成覆盖第一N型有源区301的阻挡层307、覆盖第一P型有源区301的阻挡层308、覆盖第二N型有源区304的阻挡层309和覆盖第二P型有源区305的阻挡层310。
在一些实施例中，阻挡层可以通过原位热生长的方式形成，阻挡层用于保护阻挡层以下的结构不受刻蚀或沉积工艺的影响。
在一些实施例中，阻挡层的材料包括但不限于以下任意一种：氮化硅、氮氧化硅、碳化硅或者二氧化硅。
步骤S11、去除覆盖所述第一P型有源区的所述阻挡层，直至显露所述第一P型有源区。
图8C和8D为本申请实施例提供的去除阻挡层的结构示意图，如图8C和8D所示，形成覆盖阻挡层307的光刻胶311、覆盖阻挡层309的光刻胶312和覆盖阻挡层310的光刻胶313，对第一P型有源区302的阻挡层308进行刻蚀，直至显露第一P型有源区302，并去除阻挡层311、阻挡层312和阻挡层313。
在一些实施例中，可以采用干法刻蚀工艺对阻挡层进行刻蚀，例如，等离子体刻蚀工艺或者反应离子刻蚀工艺。
在一些实施例中，在去除覆盖第一P型有源区的阻挡层之后，执行步骤S302，形成覆盖所述第一P型有源区的外延层。
图8E为本申请实施例提供的形成外延层的一种可选的结构示意图，如图8E所示，形成覆盖第一P型有源区302的外延层314。
在一些实施例中，外延层314至少包括第一子层3141和第二子层3142，图5为本申请实施例提供的存储器的制备方法的一种可选的流程示意图，如图5所示，步骤S302可以通过以下步骤实现：
步骤S3021、形成覆盖所述第一P型有源区的所述第一子层。
步骤S3022、形成覆盖所述第一子层的所述第二子层；其中，所述第二子层中硅的质量分数，大于或等于所述第一子层中硅的质量分数。
在一些实施例中，第一子层的组成材料可以包括硅和锗。
在一些实施例中，可以通过气相外延工艺形成外延层，向衬底中通入反应气体，反应气体在反应腔内发生高温化学反应，使反应气体进行还原或热分解，所产生的原子在衬底表面上外延生长。
在一些实施例中，第一反应气体可以是硅烷(SiH4)，第二反应气体可以是锗烷(GeH4)。在发生化学反应时，还需要一些辅助气体，用于调整外延层生长位置或者形成保护气体，辅助气体可以是氢气(H2)与四氯化硅(SiCl4)、三氯氢硅(SiHCl3)、硅烷(SiH4)或二氯氢硅(SiH2Cl2)组成的混合气体。含硅的第一反应气体和含锗的第二反应气体进行还原或热分解，所产生的硅原子和锗原子在衬底表面上外延生长，形成第一子层。
图11为本申请实施例提供的形成第一子层的一种可选的气体流量示意图，如图11所示，向衬底表面提供包括硅的第一反应气体和包括锗的第二反应气体，其中，第一反应气体的流量曲线如图11中a曲线所示，第二反应气体的流量曲线如图11中b曲线所示，第一反应气体和第二反应气体发生化学反应，形成至少部分第一子层；从开始提供第一反应气体和第二反应气体至第一预设时长t1时，将第一反应气体的气体流量从第一流量减小至第二流量，和/或，将第二反应气体的气体流量从第三流量增大至第四流量，以形成第一子层。
在一些实施例中，在形成衬底表面的部分第一子层时，含硅的第一反应气体的气体流量远大于含锗的第二反应气体的气体流量，是由于硅衬底与硅原子的原子半径相同，含硅的第一反应气体中化学反应后产生的硅原子可以适配硅衬底的晶格生长方式，可以先在硅衬底上生长一层或者几层硅的外延层，然后在外延层生长中逐渐掺杂锗原子，相对于硅原子，锗原子的半径较大，锗原子与衬底中的硅原子结合很难找到适配位点，导致外延层生长速率较低，因此，本申请实施例在硅的外延层生长过程中，适合锗原子的适配位点不断生长，提高了硅锗外延层的生长速率，以形成硅锗外延层，即第一子层。
在一些实施例中，沿垂直于衬底的方向，第一子层中锗的质量分数呈梯度变化。本申请实施例中第一子层中锗的质量分数呈梯度变化，使得第一子层与衬底、第一子层与第二子层之间的界面稳定，提高了存储器的性能。
在一些实施例中，通过不断调整含硅的第一反应气体和含锗的第二反应气体的气体流量，实现外延层在垂直于衬底的方向上具有不同的锗原子浓度，本申请实施例仅示例型的给出了两种外延层的结构，但本申请的保护范围并不局限于此。
图8F为本申请实施例提供的形成外延层的一种可选的结构示意图，在一些实施例中，如图8F所示，第一子层还可以包括第一硅层3141-1和硅锗层3141-2，图6为本申请实施例提供的存储器的制备方法的一种可选的流程示意图，如图6所示，形成第一子层3141可以通过以下步骤实现：
步骤S21、向所述衬底表面提供包括硅的第一反应气体，形成覆盖所述第一P型有源区的所述第一硅层。
图12为本申请实施例提供的形成第一子层的一种可选的气体流量示意图，如图12所示，第一反应气体的流量曲线如图12中c曲线所示，第二反应气体的流量曲线如图12中d曲线所示。在一些实施例中，在开始形成第一硅层时，向第一P型有源区302表面仅提供包括硅的第一反应气体，在第一P型有源区302表面形成覆盖第一P型有源区的第一硅层3141-1。
这里，第一硅层3141-1的组成材料可以为硅。
步骤S22、在形成所述第一硅层之后，向所述衬底表面提供所述第一反应气体和包括锗的第二反应气体，所述第一反应气体和所述第二反应气体发生化学反应，形成覆盖所述第一硅层的硅锗层。
在一些实施例中，在形成第一硅层3141-1之后，向第一硅层表面提供包括硅的第一反应气体和包括锗的第二反应气体，并随着时间逐渐降低第一反应气体的气体流量，并升高第二反应气体的气体流量，以形成覆盖第一硅层3141-1的硅锗层3141-2。
在一些实施例中，包括硅的第一反应气体和包括锗的第二反应气体的气体流量可以如图8G中的气体流量曲线所示；在形成硅锗层时，第一反应气体和第二反应气体的气体流量也可以保持不变；第一反应气体和第二反应气体的气体流量也可以具有其他的实现方式，本申请实施例对此不做限制。
在一些实施例中，硅锗层位于第一硅层和第二子层之间。
本申请实施例中，硅锗层与衬底之间具有第一硅层，使得外延层与衬底接触的界面晶格适配，使得界面更加稳定。
请继续参照图8E和图8F，执行步骤S3022，在形成第一子层3141之后，形成覆盖第一子层的第二子层3142。
在一些实施例中，在形成第一子层3141之后，第一反应气体和第二反应气体的气体流量可以降为0，之后，向第一子层3141表面提供包括硅的第一反应气体，以形成覆盖第一子层的第二子层3142。
在一些实施例中，第二子层3142相对远离衬底的表面为第二硅层(图中未示出)，即第二子层3142相对远离衬底的表面的组成材料为硅。
接下来请参见图8G至图8K，执行步骤S303，形成覆盖所述第一N型有源区的第一栅介质层，同时形成覆盖所述外延层的第二栅介质层。
在一些实施例中，在形成第一栅介质层和第二栅介质层之前，还需去除覆盖第一N型有源区的阻挡层，图7为本申请实施例提供的存储器的制备方法的一种可选的流程示意图，如图7所示，去除阻挡层包括以下步骤：
步骤S31、在形成所述外延层后，去除覆盖所述第一N型有源区、所述第二N型有源区和所述第二P型有源区的所述阻挡层。
图8G和图8H为本申请实施例提供的去除阻挡层的结构示意图，如图8G和图8H所示，形成覆盖外延层314的光刻胶层315，通过刻蚀去除覆盖第一N型有源区301的阻挡层307、第二N型有源区304的阻挡层309和第二P型有源区305的阻挡层310，显露第一N型有源区301、第二N型有源区304和第二P型有源区305的表面，并去除光刻胶315。
步骤S32、形成覆盖所述第一N型有源区、所述外延层、所述第二N型有源区和所述第二P型有源区的氧化层。
图8I为本申请实施例提供的形成氧化层的结构示意图，如图8I所示，形成覆盖第一N型有源区301的氧化层316、覆盖外延层314的氧化层317、覆盖第二N型有源区304的氧化层318和覆盖第二P型有源区305的氧化层319。其中，覆盖第二N型有源区的氧化层318形成第二NMOS器件的第三栅介质层，覆盖第二P型有源区的氧化层319形成第二PMOS器件的第四栅介质层。
在一些实施例中，覆盖外延层的氧化层包括第一部分和第二部分。在形成覆盖外延层的氧化层时，由于外延层第二子层相对远离衬底的表面的组成材料为硅，因此，在形成覆盖外延层的氧化层时，组成材料为硅的部分第二子层会被氧化，形成覆盖外延层的氧化层的第一部分，在形成第一部分的同时，采用热氧化工艺形成覆盖第一N型有源区、第二N型有源区和第二P型有源区的氧化层，并形成覆盖氧化层第一部分的第二部分。
在一些实施例中，覆盖外延层的氧化层第一部分位于剩余的所述外延层和第二部分之间。
步骤S33、去除覆盖所述第一N型有源区和所述第一外延层的所述氧化层，直至显露第一N型有源区和所述外延层。
图8J为本申请实施例提供的去除氧化层的结构示意图，如图8J所示，形成覆盖第三栅介质层318和第四栅介质层319的光刻胶层(图8J中未示出)，通过刻蚀去除第一N型有源区301表面的氧化层316和外延层表面的氧化层317，并去除光刻胶层，显露出第一N型有源区301和外延层314的表面。
图8K为本申请实施例提供的形成栅介质层的结构示意图，如图8K所示，形成覆盖第一N型有源区301的第一栅介质层316，同时形成覆盖外延层314的第二栅介质层317。
在一些实施例中，由于外延层相对远离衬底的表面组成材料为纯硅，因此，在第一N型有源区和外延层表面的组成材料相同，因此，在第一N型有源区和外延层表面形成栅介质层时的氧化速率相同，从而使得第一栅介质层320的厚度与第二栅介质层321的厚度相同。
在一些实施例中，可以通过原位热生长工艺形成栅介质层，栅介质层可以是氮化物(例如氮化硅或氮氧化硅)或氧化物(例如氧化铝或氧化钛)。
本申请实施例中第一PMOS器件中的栅介质层与衬底之间具有外延层，使得本申请实施例提供的栅介质层与衬底之间具有稳定的界面，减小漏电流的同时，避免了栅极中的杂质扩散到衬底中，影响器件的性能。
通过本申请实施例提供的存储器制备方法，能够实现控制电路中有源区与栅极之间的栅介质层的厚度与接口电路的有源区与栅极之间的栅介质层的厚度不同，使得存储器性能更加稳定。
接下来请参照图8L，图8L为本申请实施例提供的形成栅极的结构示意图执行步骤S304，如图8L所示，形成覆盖第一栅介质层320的第一栅极322，以形成第一NMOS器件31；形成覆盖第二栅介质层321的第二栅极323，以形成第一PMOS器件32；形成覆盖第三栅介质层318的第三栅极324，以形成第二NMOS器件33；形成覆盖第四栅介质层319的第四栅极325，以形成第二PMOS器件34，形成存储器30。
本申请实施例在衬底上形成了覆盖第一P型有源区的外延层，并在外延层和第一N型有源区表面形成了厚度相同的栅介质层，如此，第一P型有源区和第一N型有源区表面栅介质层的厚度相同，使得存储器的性能更加稳定。
在前述实施例中，在形成外延层之后形成第二NMOS器件的第三栅介质层和第二PMOS器件的第四栅介质层，而在其它实施例中，还可以在形成外延层之前形成第二NMOS器件的第三栅介质层和第二PMOS器件的第四栅介质层，图9为本申请实施例提供的存储器的制备方法的一种可选的流程示意图，如图9所示，在形成外延层之前形成第二NMOS器件的第三栅介质层和第二PMOS器件的第四栅介质层，可以通过以下步骤实现：
步骤S41、形成覆盖所述第一N型有源区、所述第一P型有源区、所述第二N型有源区和所述第二P型有源区的氧化层。
基于前述实施例和图8A至8L，图10A是本申请实施例提供的形成栅介质层的结构示意图，如图10A所示，形成覆盖第一N型有源区301的氧化层401、覆盖第一P型有源区302的氧化层402、覆盖第二N型有源区304的氧化层403和覆盖第二P型有源区305的氧化层403，其中，覆盖第二N型有源区的氧化层形成第二NMOS器件的第三栅介质层403，覆盖第二P型有源区的氧化层形成第二PMOS器件的第四栅介质层404。
在一些实施例中，可以通过原位热生长的方式形成栅介质层，栅介质层的材料可以是氮化物(例如氮化硅或氮氧化硅)或氧化物(例如氧化铝或氧化钛)。
步骤S42、去除覆盖所述第一P型有源区的所述氧化层，直至显露所述第一P型有源区。
图10B是本申请实施例提供的去除氧化层的结构示意图，如图10B所示，形成覆盖氧化层401、第三栅介质层403和第四栅介质层404的光刻胶(图10B中未示出)，通过光刻技术去除氧化层402，直至显露出第一P型有源区302的上表面，接着形成覆盖第一P型有源区302的外延层405，如图10C所示，图10C是本申请实施例提供的形成外延层的结构示意图，形成外延层的步骤和工艺与前述实施例相同，本申请实施例不再赘述。
在一些实施例中，在去除氧化层402之后，去除覆盖第一N型有源区的氧化层401，直至显露第一N型有源区302的上表面，如图10D所示，图10D是本申请实施例提供的去除氧化层的结构示意图。
在去除覆盖第一N型有源区301的氧化层之后，形成覆盖第一N型有源区的第一栅介质层406，同时形成覆盖外延层的第二栅介质层407；形成覆盖第一栅介质层的第一栅极408，以形成第一NMOS器件41；形成覆盖第二栅介质层的第二栅极409，以形成第一PMOS器件42；形成覆盖第三栅介质层的第三栅极410，以形成第二NMOS器件43；形成覆盖第四栅介质层的第四栅极411，以形成第二PMOS器件44，以形成存储器40，如图10E所示，图10E是本申请实施例提供的存储器的一种可选的结构示意图。这里，形成栅介质层和栅极的方法和工艺与前述实施例相同，本申请实施例不再赘述。
接下来请参照图13，基于前述实施例和图10E，图13是本申请实施例提供的存储器的一种可选的结构示意图，如图13所示，存储器60包括存储阵列61和接口电路62，存储阵列61中具有多个第一NMOS器件41和多个第一PMOS器件42；接口电路62中包括多个第二NMOS器件43和多个第二PMOS器件44。
在本申请所提供的几个实施例中，应该理解到，所揭露的设备和方法，可以通过非目标的方式实现。以上所描述的设备实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结合，或可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互之间的耦合、或直接耦合。
上述作为分离部件说明的单元可以是、或也可以不是物理上分开的，作为单元显示的部件可以是、或也可以不是物理单元，即可以位于一个地方，也可以分布到多个网络单元上；可以根据实际的需要选择其中的部分或全部单元来实现本实施例方案的目的。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (13)
1.一种存储器的制备方法，其特征在于，所述方法包括：
提供一衬底；其中，所述衬底包括第一N型有源区和第一P型有源区；
形成覆盖所述第一P型有源区的外延层；其中，所述外延层显露所述第一N型有源区；
形成覆盖所述第一N型有源区的第一栅介质层，同时形成覆盖所述外延层的第二栅介质层；其中，所述第一栅介质层的厚度和所述第二栅介质层的厚度基本相同；
形成覆盖所述第一栅介质层的第一栅极，以形成第一NMOS器件；形成覆盖所述第二栅介质层的第二栅极，以形成第一PMOS器件；
所述形成覆盖所述第一P型有源区的外延层，包括：形成覆盖所述第一P型有源区的第一子层；形成覆盖所述第一子层的第二子层；其中，所述外延层至少包括所述第一子层和所述第二子层，所述外延层的组成材料包括硅和锗；所述第二子层中硅的质量分数，大于或等于所述第一子层中硅的质量分数。
2.根据权利要求1所述的方法，其特征在于，所述存储器还包括接口电路，所述接口电路包括第二NMOS器件和第二PMOS器件，所述第二NMOS器件的第二N型有源区和所述第二PMOS器件的第二P型有源区位于所述衬底中；
在形成所述外延层之前，所述方法还包括：
形成覆盖所述第一N型有源区、所述第一P型有源区、所述第二N型有源区和所述第二P型有源区的阻挡层；
去除覆盖所述第一P型有源区的所述阻挡层，直至显露所述第一P型有源区；
所述形成覆盖所述第一P型有源区的外延层，包括：
在去除覆盖所述第一P型有源区的所述阻挡层之后，形成所述外延层。
3.根据权利要求2所述的方法，其特征在于，在形成覆盖所述第一栅介质层和所述第二栅介质层之前，所述方法还包括：
在形成所述外延层后，去除覆盖所述第一N型有源区、所述第二N型有源区和所述第二P型有源区的所述阻挡层；
形成覆盖所述第一N型有源区、所述外延层、所述第二N型有源区和所述第二P型有源区的氧化层；其中，覆盖所述第二N型有源区的所述氧化层形成所述第二NMOS器件的第三栅介质层，覆盖所述第二P型有源区的所述氧化层形成所述第二PMOS器件的第四栅介质层；
去除覆盖所述第一N型有源区和所述外延层的所述氧化层，直至显露第一N型有源区和所述外延层。
4.根据权利要求3所述的方法，其特征在于，覆盖所述外延层的氧化层包括第一部分和第二部分；
所述形成覆盖所述第一N型有源区、所述外延层、所述第二N型有源区和所述第二P型有源区的氧化层，包括：
氧化部分所述外延层，形成所述氧化层的第一部分；
在形成所述第一部分的同时，采用热氧化工艺形成覆盖所述第一N型有源区、所述第二N型有源区和所述第二P型有源区的氧化层，并形成所述第二部分；其中，所述第一部分位于剩余的所述外延层和所述第二部分之间。
5.根据权利要求1所述的方法，其特征在于，所述存储器还包括接口电路，所述接口电路包括第二NMOS器件和第二PMOS器件，所述第二NMOS器件的第二N型有源区和所述第二PMOS器件的第二P型有源区位于所述衬底中；
在形成所述外延层之前，所述方法还包括：
形成覆盖所述第一N型有源区、所述第一P型有源区、所述第二N型有源区和所述第二P型有源区的氧化层；其中，覆盖所述第二N型有源区的所述氧化层形成所述第二NMOS器件的第三栅介质层，覆盖所述第二P型有源区的所述氧化层形成所述第二PMOS器件的第四栅介质层；
去除覆盖所述第一P型有源区的所述氧化层，直至显露所述第一P型有源区；
在形成所述第一栅介质层之前，所述方法还包括：去除覆盖所述第一N型有源区的所述氧化层，直至显露所述第一N型有源区。
6.根据权利要求1所述的方法，其特征在于，所述第一子层的组成材料包括硅和锗；
所述形成覆盖所述第一P型有源区的所述第一子层，包括：
向所述衬底表面提供包括硅的第一反应气体和包括锗的第二反应气体，所述第一反应气体和所述第二反应气体发生化学反应，形成至少部分所述第一子层；
从开始提供所述第一反应气体和所述第二反应气体至第一预设时长时，将所述第一反应气体从第一流量减小至第二流量，和/或，将所述第二反应气体从第三流量增大至第四流量，以形成所述第一子层。
7.根据权利要求1所述的方法，其特征在于，所述第一子层包括第一硅层和硅锗层；
所述形成覆盖所述第一P型有源区的所述第一子层，包括：
向所述衬底表面提供包括硅的第一反应气体，形成覆盖所述第一P型有源区的所述第一硅层；
在形成所述第一硅层之后，向所述衬底表面提供所述第一反应气体和包括锗的第二反应气体，所述第一反应气体和所述第二反应气体发生化学反应，形成覆盖所述第一硅层的硅锗层。
8.根据权利要求1所述的方法，其特征在于，所述第二子层相对远离所述衬底的表面为第二硅层。
9.一种存储器，其特征在于，应用如权利要求1至8任一项所述的方法制备，所述存储器至少包括：衬底和控制电路；所述控制电路包括：
第一NMOS器件，包括：第一N型有源区、第一栅介质层和第一栅极；其中，所述第一N型有源区位于所述衬底中，所述第一栅介质层位于所述第一N型有源区和所述第一栅极之间；
第一PMOS器件，包括：第一P型有源区、外延层、第二栅介质层和第二栅极；其中，所述第一P型有源区位于所述衬底中，所述外延层位于所述第一P型有源区和所述第二栅介质层之间，所述第二栅介质层的厚度与所述第一栅介质层的厚度基本相同；
所述外延层的组成材料包括硅和锗；所述外延层包括：第一子层和第二子层；其中，所述第一子层位于所述第二子层和所述第一P型有源区之间；所述第二子层中硅的质量分数，大于或等于所述第一子层中硅的质量分数。
10.根据权利要求9所述的存储器，其特征在于，
沿垂直于所述衬底的方向，所述第一子层中锗的质量分数呈梯度变化。
11.根据权利要求9所述的存储器，其特征在于，所述第一子层包括：
第一硅层和硅锗层；其中，所述硅锗层，位于所述第一硅层和所述第二子层之间。
12.根据权利要求9所述的存储器，其特征在于，所述第二子层相对远离所述衬底的表面为第二硅层。
13.根据权利要求9所述的存储器，其特征在于，所述存储器还包括：
存储阵列，位于所述衬底上；
接口电路，包括：第二NMOS器件和第二PMOS器件；
第二NMOS器件，包括：第二N型有源区、第三栅介质层和第三栅极；其中，所述第二N型有源区位于所述衬底中，所述第三栅介质层位于所述第二N型有源区和所述第三栅极之间，所述第三栅介质层的厚度大于所述的第一栅极层的厚度；
第二PMOS器件，包括：第二P型有源区、第四栅介质层和第四栅极；其中，所述第二P型有源区位于所述衬底中，所述第四栅介质层位于所述第二P型有源区和所述第四栅极之间，所述第四栅介质层的厚度与所述第三栅介质层的厚度基本相同，所述第四栅介质层的厚度大于所述的第二栅介质层的厚度。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110773760.6A CN113594094B (zh) | 2021-07-08 | 2021-07-08 | 存储器及其制备方法 |
| PCT/CN2021/121056 WO2023279547A1 (zh) | 2021-07-08 | 2021-09-27 | 存储器及其制备方法 |
| US17/668,701 US12356602B2 (en) | 2021-07-08 | 2022-02-10 | Memory and method for preparing memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110773760.6A CN113594094B (zh) | 2021-07-08 | 2021-07-08 | 存储器及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113594094A CN113594094A (zh) | 2021-11-02 |
| CN113594094B true CN113594094B (zh) | 2023-10-24 |
Family
ID=78246457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110773760.6A Active CN113594094B (zh) | 2021-07-08 | 2021-07-08 | 存储器及其制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN113594094B (zh) |
| WO (1) | WO2023279547A1 (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101958322A (zh) * | 2010-09-06 | 2011-01-26 | 清华大学 | 高性能cmos器件 |
| CN112563130A (zh) * | 2020-12-11 | 2021-03-26 | 上海微阱电子科技有限公司 | 一种金属栅器件的制备方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003086798A (ja) * | 2001-09-13 | 2003-03-20 | Nec Corp | 半導体装置およびその製造方法 |
| US6891192B2 (en) * | 2003-08-04 | 2005-05-10 | International Business Machines Corporation | Structure and method of making strained semiconductor CMOS transistors having lattice-mismatched semiconductor regions underlying source and drain regions |
| US20050104156A1 (en) * | 2003-11-13 | 2005-05-19 | Texas Instruments Incorporated | Forming a semiconductor structure in manufacturing a semiconductor device using one or more epitaxial growth processes |
| US20070287244A1 (en) * | 2006-04-26 | 2007-12-13 | Applied Materials, Inc., A Delaware Corporation | ALTERNATIVE INTEGRATION SCHEME FOR CMOS S/D SiGe PROCESS |
| KR100955183B1 (ko) * | 2008-02-29 | 2010-04-29 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
| US7993998B2 (en) * | 2008-03-06 | 2011-08-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | CMOS devices having dual high-mobility channels |
| US20100109044A1 (en) * | 2008-10-30 | 2010-05-06 | Tekleab Daniel G | Optimized Compressive SiGe Channel PMOS Transistor with Engineered Ge Profile and Optimized Silicon Cap Layer |
| KR20120107762A (ko) * | 2011-03-22 | 2012-10-04 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
| CN102790052B (zh) * | 2012-07-16 | 2015-04-22 | 西安电子科技大学 | 一种基于SiGe HBT的三应变BiCMOS集成器件及制备方法 |
| US8900952B2 (en) * | 2013-03-11 | 2014-12-02 | International Business Machines Corporation | Gate stack including a high-k gate dielectric that is optimized for low voltage applications |
-
2021
- 2021-07-08 CN CN202110773760.6A patent/CN113594094B/zh active Active
- 2021-09-27 WO PCT/CN2021/121056 patent/WO2023279547A1/zh active Application Filing
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101958322A (zh) * | 2010-09-06 | 2011-01-26 | 清华大学 | 高性能cmos器件 |
| CN112563130A (zh) * | 2020-12-11 | 2021-03-26 | 上海微阱电子科技有限公司 | 一种金属栅器件的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023279547A1 (zh) | 2023-01-12 |
| CN113594094A (zh) | 2021-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11004976B2 (en) | Semiconductor device including MOS transistor having silicided source/drain region and method of fabricating the same | |
| EP1639636B1 (en) | Optimization of mechanical strain in channels of p-mos and n-mos transistors | |
| US8415236B2 (en) | Methods for reducing loading effects during film formation | |
| CN106158747B (zh) | 半导体结构及其形成方法 | |
| US20120097977A1 (en) | Semiconductor device and a method for manufacturing a semiconductor device | |
| KR20110095456A (ko) | 트랜지스터 및 그 제조 방법 | |
| US20110309416A1 (en) | Structure and method to reduce fringe capacitance in semiconductor devices | |
| US10998441B2 (en) | Strained silicon complementary metal oxide semiconductor including a silicon containing tensile n-type fin field effect transistor and silicon containing compressive p-type fin field effect transistor formed using a dual relaxed substrate | |
| US20050014314A1 (en) | Ultra-thin channel device with raised source and drain and solid source extension doping | |
| US20120295417A1 (en) | Selective epitaxial growth by incubation time engineering | |
| TW200525751A (en) | Silicide/semiconductor structure and method of fabrication | |
| US20080105899A1 (en) | Semiconductor device with epitaxially grown layer and fabrication method | |
| KR20050118189A (ko) | 스트레인드 실리콘을 이용한 공정에서의 얕은 트렌치 절연 | |
| CN113594094B (zh) | 存储器及其制备方法 | |
| JP2001284468A (ja) | 半導体装置およびその製造方法 | |
| US20240096978A1 (en) | Complementary metal-oxide-semiconductor (cmos) apparatus with self-aligned backside contact | |
| US20230420530A1 (en) | Forming a forksheet nanodevice | |
| US20230008005A1 (en) | Fin loss prevention | |
| US12356602B2 (en) | Memory and method for preparing memory | |
| JP4371710B2 (ja) | 半導体基体、半導体装置及びこれらの製造方法 | |
| US20230246067A1 (en) | Enabling bottom isolation and epitaxial strain of fet source/drain structures | |
| US20230134180A1 (en) | Gate stack dipole compensation for threshold voltage definition in transistors | |
| US20240332182A1 (en) | Asymmetric gate contact over source/drain contact | |
| US20240047525A1 (en) | Co-integrating thin gate oxide and thick gate oxide nanosheet transistors | |
| US20230261049A1 (en) | Reducing channel structure tip damage during spacer deposition |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |