CN113517343B - 晶体管的制造方法、晶体管、基本存储单元、以及动态随机存取存储器 - Google Patents
晶体管的制造方法、晶体管、基本存储单元、以及动态随机存取存储器 Download PDFInfo
- Publication number
- CN113517343B CN113517343B CN202110410507.4A CN202110410507A CN113517343B CN 113517343 B CN113517343 B CN 113517343B CN 202110410507 A CN202110410507 A CN 202110410507A CN 113517343 B CN113517343 B CN 113517343B
- Authority
- CN
- China
- Prior art keywords
- conductive channel
- insulating layer
- transistor
- columnar body
- gate insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 19
- 229910052710 silicon Inorganic materials 0.000 claims description 19
- 239000010703 silicon Substances 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 9
- 238000003860 storage Methods 0.000 claims description 9
- 239000003990 capacitor Substances 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 125000006850 spacer group Chemical group 0.000 claims description 3
- 239000007769 metal material Substances 0.000 claims 2
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 230000008020 evaporation Effects 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 238000005289 physical deposition Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 101100233916 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) KAR5 gene Proteins 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/62—Fin field-effect transistors [FinFET]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
Landscapes
- Thin Film Transistor (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供一种晶体管的制造方法、晶体管、基本存储单元、以及动态随机存取存储器。所述方法包括如下步骤：形成贴附于绝缘侧墙的导电沟道，所述导电沟道包括柱状本体以及两侧的端部，所述端部至少有一为突出设置；在所述柱状本体侧面形成半包围所述柱状本体的栅绝缘层，并暴露所述导电沟道两端；在所述柱状本体侧面形成覆盖所述栅绝缘层的栅电极；在所述导电沟道的两端部形成源电极和漏电极。上述技术方案是从现有技术的水平方向的晶体管改进为垂直方向，从而使得单个晶体管在水平方向上所占的面积减少，单位面积的晶体管数量增加，提高了晶体管密度。
Description
技术领域
本发明涉及半导体工艺领域，尤其涉及一种晶体管的制造方法、晶体管、基本存储单元、以及动态随机存取存储器。
背景技术
动态随机存取存储器基本单元如附图1A所示，并通过附图1B所示的阵列结构形成存储器。基本单元通常称为1T1C结构。其中的1T，即晶体管，主要有附图2A所示的平面晶体管和附图2B所示的埋入式沟道阵列晶体管两种结构。此两种结构的晶体管，源极和漏极分布于栅极水平平面方向的两侧，从而使得晶体管在水平方向上所占的面积较大。
因动态随机存取存储器的位线和存储器件是与源极/漏极之一分别相连接，故利用此两种结构的晶体管制作存储器，位线和存储器件电容均位于栅极的同一侧，在加工工艺上，均位于晶圆的同一面，从而使得整体的工艺复杂度较高，尤其是对于光刻及相关工艺有着极高的要求，工艺过程控制难度较大，失效率较高。
因此，如何弥补现有技术的缺点，实现晶体管密度及工艺制造难度上的突破，是现有技术亟需解决的问题。
发明内容
本发明所要解决的技术问题是，提供一种晶体管的制造方法、晶体管、基本存储单元、以及动态随机存取存储器，提高晶体管密度，降低工艺制造难度。
为了解决上述问题，本发明提供了一种晶体管的制造方法，包括如下步骤：形成贴附于绝缘侧墙的导电沟道，所述导电沟道包括柱状本体以及两侧的端部，所述端部至少有一为突出设置；在所述柱状本体侧面形成半包围所述柱状本体的栅绝缘层，并暴露所述导电沟道两端；在所述柱状本体侧面形成覆盖所述栅绝缘层的栅电极；在所述导电沟道的两端部形成源电极和漏电极。
为了解决上述问题，本发明提供了一种晶体管，包括：绝缘侧墙；贴附于绝缘侧墙的导电沟道，所述导电沟道包括柱状本体以及两侧的端部，所述端部至少有一为突出设置；在所述柱状本体侧面的半包围所述柱状本体的栅绝缘层；在所述栅绝缘层侧面的覆盖所述栅绝缘层的栅电极；以及覆盖两端部的源电极和漏电极。
为了解决上述问题，本发明提供了一种动态随机存取存储器的基本存储单元，包括一晶体管和一电容，所述晶体管包括：绝缘侧墙；贴附于绝缘侧墙的导电沟道，所述导电沟道包括柱状本体以及两侧的端部，所述端部至少有一为突出设置；在所述柱状本体侧面的半包围所述柱状本体的栅绝缘层；在所述栅绝缘层侧面的覆盖所述栅绝缘层的栅电极；以及覆盖两端部的源电极和漏电极。
为了解决上述问题，本发明提供了一种动态随机存取存储器，包括多个基本存储单元，所述基本存储单元包括一晶体管和一电容，所述晶体管包括绝缘侧墙；贴附于绝缘侧墙的导电沟道，所述导电沟道包括柱状本体以及两侧的端部，所述端部至少有一为突出设置；在所述柱状本体侧面的半包围所述柱状本体的栅绝缘层；在所述栅绝缘层侧面的覆盖所述栅绝缘层的栅电极；以及覆盖两端部的源电极和漏电极。
上述晶体管是从现有技术的水平方向的晶体管改进为垂直方向，从而使得单个晶体管在水平方向上所占的面积减少，单位面积的晶体管数量增加，提高了晶体管密度；晶体管沟道和栅极沿着水平方向半包围晶体管，从而增加了栅极的控制能力，提升了晶体管的性能；晶体管两端源极和漏极通过对单片晶圆的两面分别加工产生，不直接和衬底相连，后续可通过键合工艺贴到另一片晶圆上，结构灵活，易于加工制造。
附图说明
附图1A是现有技术中一种动态随机存取存储器基本单元。
附图1B是现有技术中一种动态随机存取存储器阵列结构。
附图2A和附图2B所示是现有技术中一种动态随机存取存储中的平面晶体管结构示意图。
附图3所示是本发明一种具体实施方式所述晶体管制造方法的实施步骤示意图。
附图4A至附图4E所示是本发明一种具体实施方式所述晶体管制造方法的工艺示意图。
附图5A至附图5B所示是本发明一种具体实施方式所述晶体管制造方法的工艺示意图。
具体实施方式
下面结合附图对本发明提供的晶体管的制造方法、晶体管、基本存储单元、以及动态随机存取存储器的具体实施方式做详细说明。
附图3所示是本发明所述晶体管制造方法具体实施方式的实施步骤示意图，包括：步骤S30，形成绝缘侧墙；步骤S30，在绝缘侧墙的侧壁处形成导电沟道，所述导电沟道包括柱状本体以及两侧的端部，所述端部至少有一为突出设置；步骤S31，在所述柱状本体侧面形成半包围所述柱状本体的栅绝缘层，并暴露所述导电沟道两端；步骤S32，在所述栅绝缘层侧面形成覆盖所述栅绝缘层的栅电极；步骤S34，在所述导电沟道的两端部形成源电极和漏电极。
附图4A至附图4E所示是上述步骤的工艺示意图。
附图4A所示，参考步骤S30，形成绝缘侧墙49。所述绝缘侧墙49的材料可以是任何一种金属导电材料或者多晶硅材料，包括但不限于铝、铜等用于集成电路互联结构的金属，形成方法可以是溅射、物理沉积、以及蒸发等。
附图4B所示，参考步骤S31，在绝缘侧墙49的侧壁处形成导电沟道40，所述导电沟道40包括柱状本体401以及两侧的上端部402与下端部403。在本具体实施方式中，下端部403为突出设置。在其他的具体实施方式中，也可以是上端部402或者两个端部均为突出设置。在本具体实施方式中，所述柱状导电沟道40在一硅衬底(未图示)内形成，所述硅衬底优选采用掺杂的单晶硅材料，例如N型或者P型的单晶硅。在其他的具体实施方式中，也可以采用在任何一种常见的半导体材料的衬底内形成导电沟道。在本具体实施方式中，所述导电沟道40的柱状本体401为棱柱，具体为四棱柱结构。在其他的具体实施方式中，圆柱体、三棱柱、五棱柱以及任何形状的柱状体都应当视为可以采用的形状。
附图4C所示，参考步骤S32，在所述柱状本体401侧面形成半包围所述导电沟道40的栅绝缘层41，并暴露所述导电沟道40两端。所述栅绝缘层41的材料优选自于氧化硅、氮化硅、以及氮氧化硅中的任意一种，并且任何一种常见的、包括但不限于氧化物的绝缘材料都应当视为可以选用的形成栅绝缘层41的材料。
附图4D所示，参考步骤S33，在所述柱状本体401侧面形成覆盖所述栅绝缘层41的栅电极42。所述栅电极42的材料可以是任何一种金属导电材料或者多晶硅材料，包括但不限于铝、铜等用于集成电路互联结构的金属，形成方法可以是溅射、物理沉积、以及蒸发等。
附图4E所示，参考步骤S34，在所述导电沟道40的两端部形成源电极43和漏电极44。所述源电极43和漏电极44的材料可以是任何一种金属导电材料，包括但不限于铝、铜等用于集成电路互联结构的金属，形成方法可以是溅射、物理沉积、以及蒸发等。在本具体实施方式中，上方为源电极43，下方为漏电极44，在其他的具体实施方式中，源漏电极的位置可以互换。本步骤中，源电极43在硅衬底正面形成，而背面的漏电极44可以首先减薄硅衬底至一预定的厚度，再制作漏电极44。
以上工艺实施完毕后所形成的晶体管是一垂直结构的晶体管，包括：绝缘侧墙49；在绝缘侧墙49侧壁处的导电沟道40，所述导电沟道40包括柱状本体401以及两侧的上端部402与下端部403，在本具体实施方式中，下端部403为突出设置；所述柱状本体401侧面的半包围所述柱状本体401的栅绝缘层41；在所述栅绝缘层41侧面的覆盖所述栅绝缘层41的栅电极42；以及在所述导电沟道40的两端部的源电极43和漏电极44。
以上步骤S30与S31，即附图4A与附图4B所示的方法，还可以替换为：形成导电沟道；在导电沟道的一侧形成绝缘侧墙。参考附图5A所示，形成导电沟道50，参考附图5B所示，在导电沟道50的一侧形成绝缘侧墙59。后续步骤即与前一具体实施方式类似，此处从略。
上述晶体管是从现有技术的水平方向的晶体管改进为垂直方向，从而使得单个晶体管在水平方向上所占的面积减少，单位面积的晶体管数量增加，提高了晶体管密度；晶体管沟道和栅极沿着水平方向半包围晶体管，从而增加了栅极的控制能力，提升了晶体管的性能；下端部以及对应的漏电极为突出设置，可以进一步通过横向或者纵向的延展直接与临近的晶体管互联形成存储器阵列，避免再次制作金属互联结构，节省了工艺步骤；绝缘侧墙可以为垂直的沟道提供机械支撑，降低沟道的横向尺寸，相当于提高了栅极对沟道的控制能力；晶体管两端源极和漏极通过对单片晶圆的两面分别加工产生，不直接和衬底相连，后续可通过键合工艺贴到另一片晶圆上，结构灵活，易于加工制造。
上述结构可以用于构成一动态随机存取存储器的基本存储单元。所述基本存储单元包括一晶体管和一电容，即所谓的1T1C结构。所述晶体管包括：绝缘侧墙49；在绝缘侧墙49侧壁处的导电沟道40，所述导电沟道40包括柱状本体401以及两侧的上端部402与下端部403，在本具体实施方式中，下端部403为突出设置；所述柱状本体401侧面的半包围所述柱状本体401的栅绝缘层41；在所述栅绝缘层41侧面的覆盖所述栅绝缘层41的栅电极42；以及在所述导电沟道40的两端部的源电极43和漏电极44。
上述结构还可以进一步用于构成一动态随机存取存储器，包括多个基本存储单元，所述基本存储单元包括一晶体管和一电容，即所谓的1T1C结构。所述晶体管包括：绝缘侧墙49；在绝缘侧墙49侧壁处的导电沟道40，所述导电沟道40包括柱状本体401以及两侧的上端部402与下端部403，在本具体实施方式中，下端部403为突出设置；所述柱状本体401侧面的半包围所述柱状本体401的栅绝缘层41；在所述栅绝缘层41侧面的覆盖所述栅绝缘层41的栅电极42；以及在所述导电沟道40的两端部的源电极43和漏电极44。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (13)
1.一种晶体管的制造方法，其特征在于，包括如下步骤：
形成贴附于绝缘侧墙的导电沟道，所述导电沟道包括柱状本体以及两侧的端部，所述端部至少有一为突出设置，所述导电沟道在一硅衬底内形成；
在所述柱状本体侧面形成半包围所述柱状本体的栅绝缘层，并暴露所述导电沟道两端，所述绝缘侧墙朝向所述导电沟道的侧壁沿突出设置的所述端部的突出方向延伸出所述栅绝缘层；
在所述栅绝缘层侧面形成覆盖所述栅绝缘层的栅电极；
在所述导电沟道的两端部形成源电极和漏电极，所述源电极和所述漏电极是通过对单片晶圆的两面分别加工产生，其中，所述源电极在所述硅衬底正面形成，而背面的所述漏电极是在减薄所述硅衬底至一预定的厚度后再形成。
2.根据权利要求1所述的方法，其特征在于，所述形成贴附于绝缘侧墙的导电沟道采用如下方法形成：
形成绝缘侧墙；
在绝缘侧墙的侧壁处形成导电沟道。
3.根据权利要求1所述的方法，其特征在于，所述形成贴附于绝缘侧墙的导电沟道采用如下方法形成：
形成导电沟道；
在导电沟道的一侧形成绝缘侧墙。
4.根据权利要求1所述的方法，其特征在于，所述柱状本体的柱状结构选自于圆柱和棱柱中的任意一种。
5.根据权利要求1所述的方法，其特征在于，所述栅绝缘层的材料选自于氧化硅、氮化硅、以及氮氧化硅中的任意一种。
6.根据权利要求1所述的方法，其特征在于，所述栅电极、源电极、以及漏电极均采用金属材料制作。
7.一种晶体管，其特征在于，包括：
绝缘侧墙；
贴附于绝缘侧墙的导电沟道，所述导电沟道包括柱状本体以及两侧的端部，所述端部至少有一为突出设置，所述导电沟道在一硅衬底内形成；
在所述柱状本体侧面的半包围所述柱状本体的栅绝缘层，所述绝缘侧墙朝向所述导电沟道的侧壁沿突出设置的所述端部的突出方向延伸出所述栅绝缘层；
在所述栅绝缘层侧面的覆盖所述栅绝缘层的栅电极；以及
覆盖两端部的源电极和漏电极，所述源电极和所述漏电极是通过对单片晶圆的两面分别加工产生，其中，所述源电极在所述硅衬底正面形成，而背面的所述漏电极是在减薄所述硅衬底至一预定的厚度后再形成。
8.根据权利要求7所述的晶体管，其特征在于，所述柱状本体的柱状结构选自于圆柱和棱柱中的任意一种。
9.根据权利要求7所述的晶体管，其特征在于，所述栅绝缘层的材料选自于氧化硅、氮化硅、以及氮氧化硅中的任意一种。
10.根据权利要求7所述的晶体管，其特征在于，所述栅电极、源电极、以及漏电极均采用金属材料制作。
11.一种动态随机存取存储器的基本存储单元，包括一晶体管和一电容，其特征在于，所述晶体管包括：
绝缘侧墙；
贴附于绝缘侧墙的导电沟道，所述导电沟道包括柱状本体以及两侧的端部，所述端部至少有一为突出设置，所述导电沟道在一硅衬底内形成；
在所述柱状本体侧面的半包围所述柱状本体的栅绝缘层，所述绝缘侧墙朝向所述导电沟道的侧壁沿突出设置的所述端部的突出方向延伸出所述栅绝缘层；
在所述栅绝缘层侧面的覆盖所述栅绝缘层的栅电极；以及
覆盖两端部的源电极和漏电极，所述源电极和所述漏电极是通过对单片晶圆的两面分别加工产生，其中，所述源电极在所述硅衬底正面形成，而背面的所述漏电极是在减薄所述硅衬底至一预定的厚度后再形成。
12.一种动态随机存取存储器，包括多个基本存储单元的阵列，所述基本存储单元包括一晶体管和一电容，其特征在于，所述晶体管包括：
绝缘侧墙；
贴附于绝缘侧墙的导电沟道，所述导电沟道包括柱状本体以及两侧的端部，所述端部至少有一为突出设置，所述导电沟道在一硅衬底内形成；
在所述柱状本体侧面的半包围所述柱状本体的栅绝缘层，所述绝缘侧墙朝向所述导电沟道的侧壁沿突出设置的所述端部的突出方向延伸出所述栅绝缘层；
在所述栅绝缘层侧面的覆盖所述栅绝缘层的栅电极；以及
覆盖两端部的源电极和漏电极，所述源电极和所述漏电极是通过对单片晶圆的两面分别加工产生，其中，所述源电极在所述硅衬底正面形成，而背面的所述漏电极是在减薄所述硅衬底至一预定的厚度后再形成。
13.根据权利要求12所述的动态随机存取存储器，其特征在于，基本存储单元的阵列中包括临近的两晶体管，所述临近的两晶体管的彼此的突出设置的端部相互连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110410507.4A CN113517343B (zh) | 2021-04-16 | 2021-04-16 | 晶体管的制造方法、晶体管、基本存储单元、以及动态随机存取存储器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110410507.4A CN113517343B (zh) | 2021-04-16 | 2021-04-16 | 晶体管的制造方法、晶体管、基本存储单元、以及动态随机存取存储器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113517343A CN113517343A (zh) | 2021-10-19 |
| CN113517343B true CN113517343B (zh) | 2024-07-12 |
Family
ID=78062463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110410507.4A Active CN113517343B (zh) | 2021-04-16 | 2021-04-16 | 晶体管的制造方法、晶体管、基本存储单元、以及动态随机存取存储器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113517343B (zh) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7948027B1 (en) * | 2009-12-10 | 2011-05-24 | Nanya Technology Corp. | Embedded bit line structure, field effect transistor structure with the same and method of fabricating the same |
| US8207032B2 (en) * | 2010-08-31 | 2012-06-26 | Micron Technology, Inc. | Methods of forming pluralities of vertical transistors, and methods of forming memory arrays |
| TWI415247B (zh) * | 2010-12-15 | 2013-11-11 | Powerchip Technology Corp | 具有垂直通道電晶體的動態隨機存取記憶胞及陣列 |
| US10964820B2 (en) * | 2016-12-24 | 2021-03-30 | Intel Corporation | Vertical transistor devices and techniques |
-
2021
- 2021-04-16 CN CN202110410507.4A patent/CN113517343B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN113517343A (zh) | 2021-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113611671B (zh) | 半导体结构及其制备方法 | |
| US11728236B2 (en) | Three-dimensional memory devices having hydrogen blocking layer and fabrication methods thereof | |
| JP5314873B2 (ja) | 半導体装置 | |
| CN110957319A (zh) | 集成电路存储器及其形成方法、半导体集成电路器件 | |
| CN113517346A (zh) | 晶体管的制造方法、晶体管、基本存储单元、以及动态随机存取存储器 | |
| JPH10313100A (ja) | Ｄｒａｍセル装置及びその製造方法 | |
| CN115064494A (zh) | 半导体结构及制备方法 | |
| CN111837236A (zh) | 具有沿导电结构的介电区域的集成组件以及形成集成组件的方法 | |
| CN117979689A (zh) | 一种半导体器件及其制造方法、电子设备 | |
| CN115101523A (zh) | 半导体结构及半导体结构的制备方法 | |
| CN113517343B (zh) | 晶体管的制造方法、晶体管、基本存储单元、以及动态随机存取存储器 | |
| KR101414076B1 (ko) | 반도체 소자 및 이의 제조 방법 | |
| CN113517344B (zh) | 晶体管的制造方法、晶体管、基本存储单元、以及动态随机存取存储器 | |
| JP2014183209A (ja) | 半導体装置及び半導体装置の製造方法 | |
| CN113437069B (zh) | 动态随机存取存储器及其形成方法 | |
| CN113611666B (zh) | 晶体管阵列及其制造方法、半导体器件及其制造方法 | |
| CN113517345A (zh) | 晶体管的制造方法、晶体管、基本存储单元、以及动态随机存取存储器 | |
| CN111883531A (zh) | Dram存储单元及其制造方法、存储单元阵列、芯片 | |
| TWI839184B (zh) | 鐵電記憶體結構 | |
| TWI822143B (zh) | 測試鍵結構及其形成方法 | |
| US11705526B2 (en) | Method of fabricating semiconductor memory device | |
| KR102706901B1 (ko) | 반도체 구조 및 제조 방법, 메모리 칩, 전자 기기 | |
| JPH10326881A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| CN117082856A (zh) | 动态随机存取存储器及其形成方法 | |
| CN114464537A (zh) | 嵌入式sonos存储器及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |