[go: up one dir, main page]

CN113506811A - 传感器设备 - Google Patents

传感器设备 Download PDF

Info

Publication number
CN113506811A
CN113506811A CN202110309218.5A CN202110309218A CN113506811A CN 113506811 A CN113506811 A CN 113506811A CN 202110309218 A CN202110309218 A CN 202110309218A CN 113506811 A CN113506811 A CN 113506811A
Authority
CN
China
Prior art keywords
lines
sensor
blocks
reticle
vertically arranged
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110309218.5A
Other languages
English (en)
Inventor
R·图切塔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Imasenic Advanced Imaging SL
Original Assignee
Imasenic Advanced Imaging SL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Imasenic Advanced Imaging SL filed Critical Imasenic Advanced Imaging SL
Publication of CN113506811A publication Critical patent/CN113506811A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80Constructional details of image sensors
    • H10F39/803Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8033Photosensitive area
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70475Stitching, i.e. connecting image fields to produce a device field, the field occupied by a device such as a memory chip, processor chip, CCD, flat panel display
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00Details of colour television systems
    • H04N9/12Picture reproducers
    • H04N9/31Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011Manufacture or treatment of image sensors covered by group H10F39/12
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/018Manufacture or treatment of image sensors covered by group H10F39/12 of hybrid image sensors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/026Wafer-level processing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80Constructional details of image sensors
    • H10F39/802Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80Constructional details of image sensors
    • H10F39/803Pixels having integrated switching, control, storage or amplification elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80Constructional details of image sensors
    • H10F39/803Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80Constructional details of image sensors
    • H10F39/809Constructional details of image sensors of hybrid image sensors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80Constructional details of image sensors
    • H10F39/811Interconnections

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明公开了传感器设备。公开了一种从半导体晶圆上的多个层制造的传感器。传感器包括布置在缝合区块中并且具有多个竖直布置的读出线的多个传感器元件,多条竖直布置的选择/复位线和多条水平布置的选择/复位线,该多条水平布置的选择/复位线从右手边缘延伸到相对设置的左手边缘,并且连接到所述多个竖直布置的选择/复位线中的一些。多个读出电路连接到所述多个竖直布置的读出线,并且所述多个竖直布置的读出线中的一些在所述缝合块的所述底部边缘或所述顶部边缘中的一者处具有转向,使得所述多个缝合块中的第一缝合块中的所述多个竖直布置的读出线中的一些连接到所述多个缝合块中的第二邻接缝合块中的所述竖直线中的位移的竖直线。

Description

传感器设备
技术领域
本发明涉及具有布置在缝合块中的多个传感器元件的传感器以及用于制造传感器的掩模母版(reticle)和使用掩模母版制造传感器的方法。
背景技术
微电子电路通常使用称为光刻或光学光刻的工艺制成,以在层(诸如薄膜)或半导体晶圆(也称为衬底)5的表面上图案化微电子电路的部分。图13中示出了光刻设备10的说明性实例。
使用光刻设备10的工艺是众所周知的并且在图14中示出。在步骤1410中,该过程使用来自光源20的光25将来自光掩模30(也称为掩模母版或光学掩模)的几何图案投射到半导体晶圆的表面上或薄膜(集体编号为5)上的光敏化学光致抗蚀剂层50。将光致抗蚀剂层50暴露于光引起光致抗蚀剂层50的暴露部分的化学变化,这允许选择性地去除光致抗蚀剂层50的这些暴露部分55以在光致抗蚀剂层中产生几何图案。
一系列化学处理或者蚀刻暴露的部分55以将几何图案形成到材料中,或者使得能够在光致抗蚀剂层50下面的材料上以期望的几何图案在暴露的部分55上沉积新的材料,诸如金属轨迹或线。随后,通过化学地改变光致抗蚀剂层50中剩余的光致抗蚀剂使得光致抗蚀剂层50不再粘附到薄膜或衬底5的表面上来去除光致抗蚀剂层50。
现代半导体晶圆5较大,且光学掩模或掩模母版30不能同时在薄膜或半导体晶圆5的整个表面上投射几何图案。在步骤1410中要投影到半导体晶圆5的表面上的几何图案可以是高度重复的,因此,可以在掩模母版30中产生一系列几何图案,这些几何图案被选择性地投影到薄膜或半导体晶圆5的表面上。在本说明书中,这些几何图案将被称为块。掩模母版30位于步进机器40中,该步进机器在步骤1420中将掩模母版30“步进”在薄膜或半导体晶圆5的表面上方,使得光致抗蚀剂层50的选定区域被曝光。光源20可布置成使得仅某些块通过掩模母版30在半导体晶圆或薄膜5的表面上的所需位置处被照明。投影步骤1410和步进步骤1420继续,直到所有几何图案都投影到薄膜或半导体层5的表面上。
如上所述,在许多应用(例如,X射线检测、电子检测、工业、机器视觉、摄影测量或中型摄影)中,有必要在半导体晶圆5上制作图像传感器,这些图像传感器大于由光学掩模30产生的并且用于制造微电子器件的光刻场(掩模母版)。由于掩模母版30的边缘需要容纳除了微电子电路的设计之外的结构(例如,对准标记或过程控制监视(PCM)结构),因此需要使用特殊技术来制造作为图像传感器的大面积器件。这种技术通常被称为“缝合”,因为全大面积器件是通过以无缝方式将若干光刻曝光“缝合”在一起形成的。
当VLSI(超大规模集成)器件的制造变得更稳定并且具有高产率时,第一缝合器件追溯到二十世纪九十年代。虽然考虑其他应用,但是开发的第一应用之一在成像领域中。成像装置的早期实例可在由P.P.Suni,“CCD晶圆规模集成”,IEEE晶圆规模集成国际会议论文集(ICWSI)的出版物中找到。doi:10.1109/icwsi.1995.515446以及稍后在P.J.Pool,W.A.F.Suske,J.E.U.Ashton,“用于科学和医疗应用的EEV大面积ccd的设计方面和特性,SPIE Vol.1242电荷耦合器件和固态光学传感器(1990),17-25”。所有这些示例涉及电荷耦合器件(CCD),其是当时成像器件的主导类型。
在19世纪90年代早期发明CMOS图像传感器之后,缝合也被应用于这种类型的器件。参考专利是US 6194105 B1,其描述了一种在CMOS技术中制造拼接式图像传感器的方式,并且现今大多数制造厂使用这种方法来制造图像传感器。
遗憾的是,一些类型的传感器,即使是整个晶圆的尺寸,对于一些应用(例如,X射线射线照相术)来说也不够大。然后需要将这些传感器“拼贴”在一起以覆盖大的区域,并且在一个方向上所需的拼贴的数量通常大于两个拼贴。然后有必要使这些传感器在至少3个侧面上具有最小量的“死区”以便将这些传感器的(三个)侧面匹配在一起以产生更大的面积。在这种情况下,该传感器被称为“3侧可对接的”。3侧或甚至2侧可对接传感器中的可对接侧上的“死区”(即,没有成像器件的区域)通常应小于一半像素,这样使得当传感器对接在一起时,最大一条线(即,传感器中的一列或一行)丢失。
存在若干种用于制造3侧可对接传感器的方法。在Korthout等人,用于医用x射线应用的晶圆尺寸CMOS APS成像仪,ISSW 2009,http://www.imagesensors.org/Past%20Workshops/2009%20Workshop/2009%20Papers/070_paper_korthout_dalsa_wsc.pdf(在2020年2月18日下载),其中描述了图像传感器中的一些列托管用于寻址的位移寄存器。位移寄存器在列中的存在将导致图像传感器的那些列具有降低的灵敏度,但是在最终图像中可以校正这种灵敏度的降低。传感器披露于美国专利号7659516中的相关专利中,然而,该专利没有覆盖关于缝合或如何使传感器3侧可对接的任何细节。在像素区域内引入逻辑电路类似于也在美国专利号7009646中完成的。
其他专利公开了类似的方法。例如,在US7737390中,掩模的选择性曝光(在这种情况下是过孔掩模)用于创建具有略微不同的设计的块,并且然后允许所有控制逻辑被移动到传感器的底部部分,从而使得三侧没有任何电路。在US9247169中通过使用额外的控制线和直接集成在传感器的焦平面中的一些电路来实现相同的结果。
类似地,英国专利申请GB 2504111教导了一种成像传感器设备,该成像传感器设备包括由若干缝合块构成的像素传感器阵列,每个缝合块包括被布置在至少一个行组中并且具有两组寻址线(即,第一组和第二组寻址线)的像素传感器。像素传感器和寻址线在每一缝合块中的布置是相同的。行寻址电路沿着阵列的外边缘平行于像素传感器的行布置且使用用于执行行寻址动作的第一组寻址线耦合到像素传感器。该‘111专利申请具有所谓的“组寻址电路”,其也沿着阵列的相同边缘布置并且使用用于执行组寻址动作的第二组寻址线中的至少一些耦合到像素传感器。第二组寻址线具有L形或梯级形状(“转向(swerve)”)。
在GB’111专利申请中,每个缝合块将行寻址动作与组寻址动作组合以同时选择一个缝合块的一个行组中的仅一行。第一组寻址线和第二组寻址线连接到逻辑门以实现像素传感器阵列中的个别像素传感器的寻址。第二组寻址线的交错或转向意味着这些(第二组)寻址线有效地对角地延伸跨越传感器阵列。成像传感器设备具有多个读出线,所述多个读出线经布置以在由第一和第二组寻址线选择时从像素传感器阵列中的多个行中的每一者的单个像素传感器提供信号。这些读出线不交错(或转向)。
发明内容
本文教导了从半导体晶圆上的多个层制造的传感器。传感器包括布置在缝合块中并且具有多个竖直布置的读出线、多个竖直布置的选择/复位线和多个水平布置的选择/复位线的多个传感器元件。多条竖直布置的读出线在相对设置的顶部边缘的方向上从底部边缘延伸。多条竖直布置的选择/复位线在相对设置的顶部边缘的方向上从底部边缘延伸。多个水平布置的选择/复位线从右手边缘延伸到相对设置的左手边缘,并且连接到多个竖直布置的选择/复位线中的一些。
多个读出电路连接到所述多个竖直布置的读出线,并且所述多个竖直布置的读出线中的一些在所述缝合块的所述底部边缘或所述顶部边缘中的一者处具有转向,使得所述多个缝合块中的第一缝合块中的所述多个竖直布置的读出线中的一些连接到所述多个缝合块中的第二邻接缝合块中的所述竖直线中的位移的一者。
本公开的传感器的该电路布置节省了有效面积(real estate),因为不需要使用逻辑门来选择用于读出的各个像素,并且此外它使得能够同时在多个读出线上读出多个像素。
在一个方面,传感器的传感器元件是3晶体管像素。可以有N个缝合块和至少N个竖直排列的读出线。
传感器可用作成像传感器。
本文还教导了用于制造具有多个传感器元件的传感器的掩模母版。掩模母版包含用于在光刻工艺中产生几何图案的多个块,以在半导体衬底或半导体衬底上的薄膜中的一者的表面上产生多个轨迹,其中,所述掩模母版包括从所述多个块中的一个的顶部边缘延伸到短距离ε的多个金属轨迹图案。几何图案中的至少一个包括转向(诸如折线),用于使多个金属轨迹中的至少一个能够连接到多个金属轨迹中的位移的金属轨迹。
所述多个块中的几何图案中的一个几何图案被设计成在所述多个传感器元件中的至少一个传感器元件中的半导体衬底或半导体衬底上的薄膜中的一个的表面上产生多个平行布置的金属轨迹。
本文还公开了利用光刻工艺利用掩模母版来制造传感器的方法。该方法包括将第一图案从掩模母版的多个块中的一个块投影到薄膜或半导体晶圆中的一个的表面的第一区域上,以在薄膜或半导体晶圆的表面上产生第一多个轨迹。掩模母版步进相当于多个块中的一个的尺寸小于短距离ε的步长,并且所述第一图案被投影到所述薄膜或所述半导体晶圆的所述表面的第二区域上,以在所述薄膜或所述半导体晶圆的所述表面上创建第二多个轨迹,使得所述第一多个轨迹中的轨迹与所述第二多个轨迹中的对应轨迹相匹配,以在所述薄膜或所述半导体晶圆的表面上创建完整轨迹。
附图说明
图1示出了现有技术的掩模母版。
图2示出了缝合计划。
图3示出了用于常规缝合的现有技术掩模。
图4示出了用于常规缝合的步进程序。
图5示出了用于缝合的新颖掩模。
图6示出了用于新颖缝合的步进程序。
图7示出了3T像素。
图8示出了常规传感器的3T像素的布局。
图9示出了本文的3侧可对接传感器的3T像素的布局。
图10示出了块E中的最顶部像素的布局
图11示出了块E的布局。
图12示出了传感器的块E的布局,其中像素阵列由块E在水平方向和竖直方向上的两次重复构成。
图13示出了光刻工艺的概述。
图14示出了光刻工艺的流程图。
附图标记:
5 半导体晶圆/薄膜
10 光刻装置
20 光源
25 光
30 光掩模/掩模母版/光学掩模
40 步进机器
50 光致抗蚀剂层
55 暴露部分
100 掩模母版
110 测试设备和划线
300 掩模母版
310a-f 列
320B,H 线
500 掩模母版
520B 线
520 顶部边缘
ε 距离
700 像素
710 复位晶体管
720 晶体管
730 选择晶体管
900 像素
910 底部边缘
920 顶部边缘
1000 像素
1010 底部边缘
1020 顶部边缘
1030 折线
1120 最顶部列边缘
1200 像素阵列
1205 最左竖直布置的选择线
1210 底部行
1230 读出线
1240 最顶部像素
具体实施方式
现在将基于附图描述本发明。应当理解,本文所述的本发明的实施例和方面仅是示例,并且不以任何方式限制权利要求的保护范围。本发明由权利要求及其等同物限定。将理解,本发明的一个方面或实施例的特征可以与本发明的一个或多个不同方面和/或实施例的特征组合。
现在将参照图1来描述缝合的概念,该图源自美国专利Nr 6194105B1的教导内容。
掩模母版100在该非限制性示例中被分割成九个块,标记为A-H,如在图1中详细示出的。图1中的阴影区域110包括图中未详细示出的测试设备和划线。
在传统的非缝合传感器中,整个掩模母版100在光刻工艺期间被曝光,然后使用步进机器40步进,并且跨半导体晶圆5重复以制造不同的芯片。每个掩模层具有其自己的掩模母版100。另一方面,在现有技术的缝合方法中,在光刻工艺期间的任何时间,仅掩模母版100的一部分被曝光,如引言所述。
在图1中,标记为字母A-G的块代表表示传感器的微电子电路的设计的不同部分。作为非限制性实例,在第一曝光序列中,对块C、A、I和G进行曝光。在第二曝光序列中,对块B和H进行曝光,在第三曝光序列中,对块F和D进行曝光,并且在第四曝光序列中,使用引言中概述的光刻工艺对块E进行曝光。针对块H-B和F-D中的每一者将存在四个曝光,且针对块E将存在十六个曝光。通过正确地对步进机器40进行编程,可以在半导体晶圆5上以图2中所示的方式构建传感器,图2示出了所谓的“缝合计划”。在图2中可以看出,块E表示像素,C、A、I和G是来自图1的角块,B和H是底部块,并且顶部块和D和F是左块和右块。
将理解的是,术语“顶部”、“底部”、“右”、“左”、“竖直”、“水平”、“行”和“列”在本文中仅用于区分各个块、金属轨迹和电路,并且不旨在具有限于特定几何形状的任何含义。
在步进机器40中使用且在图2中示出的步进程序的原因在于,在半导体晶圆5上通常将存在多于一个传感器。因此,例如,通过一起打印块B和H,块B/H中的一个块用于一个传感器,块H/B中的另一个块用于正上方或正下方的传感器,如将通过考虑图1的右上角看到的。掩模母版30可布置成使得来自光源20的光25从块B和H投影几何图案,使得块B和H可用于分离但相邻的图像传感器。块的数量将通常由值NxM给出,如下面将解释的。
使用这种方法,现在可以在半导体晶圆5上创建多个传感器,直到半导体晶圆5的尺寸并且仅受到半导体晶圆5的圆形几何形状的限制。
在创建大型传感器时需要解决的问题之一是线或金属轨迹的断裂。考虑在光刻工艺中使用的掩模母版300,例如金属掩模Mx,其中x可对应于微电子电路制造工艺中的任何金属等级。例如,x可以是1、2或3,并且对应的金属等级将是M1、M2或M3,它们分别是从最接近半导体晶圆5的硅表面的金属等级开始的第一、第二和第三金属等级。应了解,所描述的方法不限于金属掩模或任何特定掩模。图3中示出了掩模母版300的非限制性实例。为了简单起见,在框300E中仅示出了六个线310a-f(列),等同于图1的框E。还示出了块300B和300H(相当于图1的B和H)的相同掩模母版300上的一些线320B和320H,仅用于说明也存在其他形状,如微电子电路的设计中正常的那样。图3中示出了若干插入件,其表示还提供了块300B和300H的边界的缩放视图,其将示出块300B和300H之间的缝合将发生的位置。
在块300B、300H和300E中,表示轨迹的黑线(310a-f、320B和320H)被提供到块300B、300H和300E中的对应块的边缘。这使得在将块缝合在一起之后,能够创建用于在薄膜或半导体晶圆5上产生的从传感器的顶部到底部的金属轨迹的非常长的线,即,从块H到块B到块E。例如,这是形成来自传感器的读出线的金属轨迹的典型实例。这些读出线通常是竖直的,并且从传感器的一个顶边缘延伸到相对设置的底边缘。应当理解,尽管这里的描述涉及竖直线,但是对于水平线也是如此。水平线通常用于在薄膜或半导体晶圆5上创建金属轨迹,以用于传感器中的像素的控制线。
产生这些线的步进机器40将被编程,如图4所示,即,以非常规则的方式。在该图中,块E是具有长度Lx(在x方向上)和Ly(在y方向上)的尺寸的矩形。缝合块E、B和H中的每一者的左下角的坐标X和y针对每一块示出了为(x,y)。块E在x方向上具有Lx的尺寸并且在y方向上具有Ly的尺寸。块B和H在y方向上分别具有尺寸Hb和Hh
掩模母版300的这种布置和步进机器40中的步长将在薄膜或半导体晶圆5上产生竖直线,该竖直线从块B通过块E到达传感器中的块H,而没有中断。由于形成传感器的微电子电路中的寄生RC电阻,这已知是高速传感器的问题。
对于非缝合传感器,减小寄生RC电阻的方式之一是断开非缝合传感器中间的读出线并且在非缝合传感器的顶部和底部两者处提供读出电路。以此方式,在确定传感器可以被读出的速度时作为主要因素的线路的寄生RC电阻被减小一半(即,除以2)。现在通过两个读出电路读出竖直线中的每一者。总的来说,然后在像素的读出速度(即,线速率)上获得因子为四的增益。如果电路的其余部分(例如,ADC、数据串行化器、IO)经设计以应对增加的线路速率,那么从传感器读出的速度获得因子四。
对于缝合的传感器,由于缝合方法如上所述,所以迄今为止还没有完成这种解决方案。在本文中描述的方法使得即使在缝合的传感器中也能够断开线并且使读出电路加倍,从而允许大面积传感器的读出速度增大四倍。
图5示出了可使用的新型掩模母版500的实例。需要修改设计。如图5所示,块B中的线520B的设计被改变。如可在插入件中看到的,在一层上,要被断裂的线520B(即,不形成完整的线)没有到达设计的(顶部)边缘530,即,“缝合边界”,但是线520B停止在距线520B将正常地停止在边缘530处的点的距离ε处。
步进机器40还需要以不同的方式进行编程以考虑距离ε。该再编程在图6中示出。大多数台阶保持相同,但是将注意到,图6的下部中的块E的竖直台阶修改相同的量距离ε。重新编程的结果是双重的:i)在传感器的中间,竖直线现在被中断并且该线的顶部和底部之间的间隙由距离ε给出;ii)在底部,在块E和B的边界上,块E中的线将被印刷超过块B的边界的距离ε,因此恢复与块B中的相应线的连接并且还避免任何双重暴露,这可能在微电子电路的制造过程中导致问题。
距离ε的量可以根据具体技术的要求进行选择。例如,在现代180nm工艺中,其中围绕缝合边界的切割线为1μm,距离ε的约1μm的尺寸似乎足以保证每条线在中间是断开的并且在同一条线的顶部部分与底部部分之间不存在短路。这将允许用这种技术缝合小像素,例如,<5μm像素可以用这种方式缝合。对于较大的像素,较大的距离ε可以用于降低短路的风险并且如果任何其他设计特征(例如,触点和通孔的位置)允许较大的距离。
如上所述,相同的方法可以应用于水平线。掩模母版500之一上的所有线也不必以相同方式断裂。根据工艺的其他设计规则,还可以将该技术单独应用于掩模母版500中的任一个。
用于创造3侧可对接的、缝合的传感器的现有技术方法是已知的并且在现有技术部分中进行讨论。在下文中,公开了可用于制造3侧可对接传感器的另一方法。该方法还为传感器的读出速度带来优点。
为了简单起见,将考虑3T(3个晶体管)像素700,并且在图7中示出了该3T像素的示意图。图7示出了三个MOS场效应晶体管(FET)710、720、730。复位晶体管710连接到用于复位像素700的复位RST线。选择晶体管730的栅极连接到用于选择通过输出(OUT)线读出的像素700的选择SEL线。相同或类似的读出方法可以应用于更复杂的像素。
图8示出了像素700的层,重置RST线和选择SEL线被示为布置在行中的水平轨迹,OUT线被示为布置在列中的竖直轨迹。这些层被标记为M1、M2、M3和M4并且表示由薄膜的不同层形成的金属迹线的不同层。V3_2对应于在将层M2上的金属轨条连接至层M3上的金属轨条的过程中在层之间创建的过孔,通常称为“过孔2至过孔3”。符号M1_OUT用作快捷方式以指示将M1上的像素的局部输出连接到轨迹M4上的输出线的金属轨迹和过孔的组合。金属层的其他组合当然也是可能的。
以所谓的“滚动快门”方式读取这些像素。所谓的“滚动读出”的基本思想是,在任一时间,传感器中的行之一被选择用于读出。在传感器中,同一行中的所有像素700的RST和SEL线连接,并且同一列中的所有像素700的OUT线连接。以这种方式,通过为像素700位于其中的一行生成SEL信号来完成像素700的读出。此SEL信号在此示例中连接至像素700中的选择晶体管730的栅极,激活一行中的所有对应选择晶体管730并且将该行中的所有像素700也其对应OUT线。该列中没有其他像素连接到OUT线,因为对于所有其他行,选择SEL的值是低的,并且使得出现在该OUT线上的电压仅取决于所选择的行中的所连接的像素700的二极管中的电荷量。在读出结束时,通过激活该行中的像素700中的RST晶体管710来重置该选择的行中的所有像素700。该行中的像素现在可以开始集成下一帧,而控制移动到下一行并且重复用于读出的方法直到已经读取了所有行。在下一行中,对应OUT线上的读出值对应于在下一行中连接的像素的二极管上的电荷量。
这种具有列中的水平控制(RST和SEL)信号和竖直输出线的布置在本领域中是标准的,并且在常规传感器中,用于向行中的像素700施加RST和SEL信号的行驱动器将位于像素阵列700的左侧和/或右侧,其中输出放大器和相关电路在像素阵列700的底部。行驱动器在半导体5上采用一些有效面积,尽管不是巨大的,但是其通常等同于至少几个像素,甚至对于具有大像素(例如,>50μm)的传感器也是如此。因此,不可能使传感器左右对接,因为否则传感器之间的间隙会太大。
对右边和左边以及在顶部(正常情况下没有太多电路,甚至在常规传感器中)对接传感器的这个问题的一个解决方案,,是将所述行的所述控制电路移动到所述传感器的所述底部,从而问题变成如何利用来自传感器底部的RST和/或SEL信号来寻址水平行中的一个。
为了使传感器3侧可邻接,每个单独像素900的布局被修改为如图9所示。图9的这种布局可以与图8中的现有技术布局相比较,可以看出竖直线OUT1、OUT2、OUT3被添加到引出OUT4线。竖直线OUT1、OUT2、OUT3从像素700的阵列的底部边缘910延伸到顶部边缘920,且用以连接现在位于传感器的底部的行驱动器。输出线(即,竖直线OUT1、OUT2、OUT3)的数目增加。如果线OUTi(i=1,2,3,4)没有如前所述断裂,或者等于在行如前所述断裂的情况下除以2的相同数,则输出线OUT1、OUT2、OUT3的数目将需要(至少)等于传感器中的竖直方向上的缝合块的数目。
块E的每一列中的最顶部像素1000的布局将在顶部边缘1020处被修改,如图10中所示。在此情况下,输出线OUT1、OUT2和OUT3恰在最顶部像素1000的顶部边缘1020之前形成折线部1030。接着将像素1000布置在块E中,如图11所示。在块E的列中的顶部像素处,使用块E中的掩模母版中的几何图案创建折线部1030。将了解的是,折线部1030的设计仅是从一列到另一列的“转向”或“偏离”的一个非限制性实例。还可以通过曲线、弧线或对角线来实现这种转向。只要输出线OUT1、OUT2和OUT3不通过缝合在一起的块E形成连续列,并且一个块E中的线OUT(i)的一端位于线OUT(i+1)的另一端在下一个块E中开始的位置即可。应当理解,转向的折线设计在使用不动产时将是最有效的。
将注意的是,将竖直M3线连接至水平M2线的V3_2过孔1110放置在每列和每行中的一个且仅一个像素1000中。以此方式,竖直线中的每一者具有与水平线的唯一对应,且在每一缝合块中,可唯一地寻址行。在行数不等于列数的情况下,将有可能提供额外或更少的竖直线且相应地放置通孔1110。在图11的图示中,为了简单起见,仅对于方形块的情况,但这不是设计限制。
将观察到,在每一列中,最右边的输出线未到达块E的最顶部列边缘1120。
图12示出了由2x2块E制成的像素阵列1200。缝合块的边缘用粗线标记,但将了解,这些粗线不是物理线,且仅被添加以使得容易识别单个缝合块。
假设在每个缝合块中断言最左边竖直布置的选择线1205,即,接通。该最左边的行选择线1205将选择缝合块E中的每一个中的底行1210中的所有像素700,然后将像素700连接到对应的读出线1230。左下缝合块中的像素700将连接到每一列中的最右边的读出线1230-1(对应于图10中的线OUT1),并且左上缝合块中的像素将连接到每一列中向左位移的下一读出线1230-2(对应于图10中的线OUT2),因为在此实例中用左下方缝合块中的最顶部像素1240的折线部1030实施的转向改变每一缝合块中像素700连接到的线或轨迹。在此实例中,最左边行选择线1205上的选择SEL信号选择两个不同缝合块中的两行,即,每一缝合块一行,且在此简单实例中,两个不同选定中的像素700在分开的读出线1230-1和1230-2上读出。
如果存在N(竖直)xM(水平)缝合块,那么可同时读取N行,因此以因子N改进速度。这将需要相同数量N的读出线。
通过避免相邻行的同时寻址,这意味着如果控制线中的一个发生故障或丢失,则相邻行中的多个也不丢失。多行和/或多列的损失将几乎确定地意味着传感器将被认为不工作。由于任何失效线被一个缝合块分开,缺陷将仅具有单个失效线,这是通常可接受的。只要在传感器上可接受的单个失效线的数量不是太大并且在规格内,传感器就将通过选择标准,从而提高制造产量。应当理解,相对于非缝合传感器,这是一种改进,其中,每当选择多个线时,多个线是相邻的。技术人员将理解,本文中描述的相同技术也可应用于非缝合传感器,以便增加快速传感器的产量。
将了解,如果存在较少缝合块,那么有可能保持相同数目的金属线或仅修改M4掩模以减少金属线的数目且增加填充因数。还可能需要修改一个或多个过孔掩模。
在附图中,传感器的行中的水平线被示出为是完整的,并且从缝合区块的右手竖直边缘到缝合区块的左手竖直边缘不间断,使得行在整个传感器上以不间断的方式横穿所有缝合区块。这可以完成,但是不是必须的,因为可以使水平线在缝合区块的右边缘之前终止。不需要特殊的技术来做到这一点,因为缝编块将保持相同。取决于微电子电路的设计以决定是否在每个缝合块的边缘处断开线是更好的。
在本文中概述的方法仅利用不同的连接布置。其不需要在像素阵列中集成任何额外的电路,如在一些现有技术中所做的那样。
掩模母版的构造和输出线中的断点的构造可一起使用。掩模母版要求读出在传感器的顶部和底部,并且因此最终的传感器将不是3侧可对接的而是2侧可对接的。
为了中断,距离的位移需要至少应用于M4上的竖直线,且可能应用于M3上以使架构更对称。
应了解,本文档中的缝合区块的设计是关于其中缝合区块的3D缝合来描述,但其同样适用于所谓的1D及2D缝合。

Claims (10)

1.一种传感器(1200),所述传感器从半导体晶圆(5)上的多个层制造并且包括:
多个传感器元件(700),布置在缝合块中并且具有:
-多条竖直布置的读出线(1230-1,1230-2),所述多条竖直布置的读出线(1230-1,1230-2)在相对设置的顶部边缘(1020)的方向上从底部边缘(1010)延伸,
-多条竖直布置的选择/复位线(1205),所述多条竖直布置的选择线(1205)在相对设置的顶部边缘(1020)的方向上从底部边缘(1010)延伸,以及
-多条水平布置的选择/复位线(1210),从右手边缘延伸到相对设置的左手边缘,并且连接至所述多条竖直布置的选择/复位线(1205)中的一些;并且
其中,多个读出电路连接至所述多条竖直布置的读出线(1230-1、1230-2),并且其中,所述多条竖直布置的读出线(1230-1、1230-2)中的一些在所述缝合块的所述底部边缘(1010)或所述顶部边缘(1020)之一处具有转向(1030),使得所述多个缝合块中的第一缝合块中的所述多条竖直布置的读出线(1230-1、1230-2)中的一些连接至所述多个缝合块中的第二邻接缝合块中的所述竖直线中的位移的竖直线。
2.根据权利要求1所述的传感器(1200),其中,所述传感器元件(700)是3-晶体管像素。
3.根据权利要求1或2所述的传感器(1200),其中,所述多条水平线包括行选择线和行复位线,并且其中,所述传感器元件(700)连接至所述行选择线之一和所述行复位线之一。
4.根据权利要求1或2所述的传感器(1200),其中,所述多条行选择线(1205)之一连接至所述多个块中的一个或更多个块中的所述竖直布置的选择线(1205)中的单个选择线。
5.一种用于制造具有多个传感器元件的传感器的掩模母版(100,500),其中,所述掩模母版(100,500)包括用于在光刻工艺中产生几何图案的多个块,所述光刻工艺用于在半导体衬底(5)或所述半导体衬底(5)上的薄膜中的一个的表面上产生多个轨迹,其中,所述掩模母版(100、500)包括多个金属轨迹图案(520B),所述多个金属轨迹图案(520B)从所述多个块中的一个的顶部边缘(53)延伸到短距离(ε)。
6.根据权利要求5所述的掩模母版(100,500),其中,所述几何图案中的一个包括转向,所述转向使得所述多个金属轨迹(1230-1)中的至少一个能够连接至所述多个金属轨迹(1230-2)中的位移的金属轨迹。
7.根据权利要求5所述的掩模母版(100,500),其中,所述转向是折线(1030)。
8.根据权利要求5或6所述的掩模母版(100,500),其中所述多个块中的所述几何图案中的一个被设计为在所述多个传感器元件(700)中的至少一个中的半导体衬底(5)或所述半导体衬底(5)上的薄膜中的一个的表面上产生多个平行布置的金属轨迹(1230-1,1230-2,OUT1,OUT2,OUT3,OUT4)。
9.一种用于使用光刻工艺利用掩模母版(100、500)制造传感器(1200)的方法,其中,所述掩模母版(100、500)包括用于在光刻工艺中产生几何图案的多个块,所述光刻工艺用于在半导体衬底(5)或所述半导体衬底(5)上的薄膜中的一个的表面上产生多个轨迹,并且其中,所述掩模母版(100、500)包括多个金属轨迹图案(520B),所述多个金属轨迹图案(520B)从所述多个块中的一个的顶部边缘(53)延伸到短距离(ε),所述方法包括:
将第一图案从所述多个块中的一个投影(1410)到所述薄膜或所述半导体晶圆(5)中的一个的表面的第一区域上,以在所述薄膜或所述半导体晶圆(5)的表面上产生第一多个轨迹;
将所述掩模母版(100,500)步进(1420)至等于所述多个块中的所述一个块的尺寸小于所述短距离(ε)的步长;以及
将所述第一图案投影到所述薄膜或所述半导体晶圆(5)的所述表面的第二区域上,以在所述薄膜或所述半导体晶圆(5)的所述表面上产生第二多个轨迹,使得所述第一多个轨迹中的轨迹与所述第二多个轨迹中的相应轨迹相匹配,以在所述薄膜或所述半导体晶圆(5)的表面上产生完整轨迹。
10.使用根据权利要求1所述的传感器(1200)作为成像传感器。
CN202110309218.5A 2020-03-24 2021-03-23 传感器设备 Pending CN113506811A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP20382222.6 2020-03-24
EP20382222.6A EP3885832B1 (en) 2020-03-24 2020-03-24 Sensor device

Publications (1)

Publication Number Publication Date
CN113506811A true CN113506811A (zh) 2021-10-15

Family

ID=70189862

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110309218.5A Pending CN113506811A (zh) 2020-03-24 2021-03-23 传感器设备

Country Status (4)

Country Link
US (1) US12061420B2 (zh)
EP (1) EP3885832B1 (zh)
CN (1) CN113506811A (zh)
ES (1) ES2985928T3 (zh)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7009646B1 (en) 1997-12-16 2006-03-07 Micron Technology, Inc. Three-sided buttable CMOS image sensor
US5990503A (en) 1998-01-14 1999-11-23 Dalsa, Inc. Selectable resolution CCD sensor
US6236939B1 (en) 1999-03-03 2001-05-22 Hughes Electronics Corporation Method and apparatus for controlling spacecraft attitude with rotational star trackers
US6194105B1 (en) 1999-05-20 2001-02-27 Tower Semiconductor Ltd. Method of forming reticle from larger size reticle information
US6225013B1 (en) 1999-05-20 2001-05-01 Tower Semiconductor Ltd. Stitching design rules for forming interconnect layers
JP4681774B2 (ja) 2001-08-30 2011-05-11 キヤノン株式会社 撮像素子、その撮像素子を用いた撮像装置、及びその撮像装置を用いた撮像システム
US7436038B2 (en) * 2002-02-05 2008-10-14 E-Phocus, Inc Visible/near infrared image sensor array
US7659516B2 (en) 2006-06-29 2010-02-09 Dalsa Corporation C-MOS sensor readout from multiple cells across the array to generate dose sensing signal
US7737390B2 (en) 2008-01-14 2010-06-15 Tower Semiconductor, Ltd. Horizontal row drivers for CMOS image sensor with tiling on three edges
FR2939965B1 (fr) * 2008-12-12 2010-11-26 E2V Semiconductors Circuit integre matriciel et notamment capteur d'image de grande dimension
GB2504111A (en) 2012-07-18 2014-01-22 Stfc Science & Technology Image sensor device with external addressing and readout circuitry located along same edge of the sensor device
CN102819183B (zh) * 2012-08-24 2013-12-04 京东方科技集团股份有限公司 掩膜板、采用掩膜板制作阵列基板的方法、阵列基板
CN106527041B (zh) * 2016-10-10 2018-10-09 南京中电熊猫液晶显示科技有限公司 掩膜版及其曝光方法、以及液晶显示面板

Also Published As

Publication number Publication date
ES2985928T3 (es) 2024-11-07
US20210305305A1 (en) 2021-09-30
EP3885832A1 (en) 2021-09-29
EP3885832B1 (en) 2024-05-08
US12061420B2 (en) 2024-08-13
EP3885832C0 (en) 2024-05-08

Similar Documents

Publication Publication Date Title
JP7249994B2 (ja) フォトリソグラフィマスクを整列させる方法及び半導体材料のウェファの集積回路を製造する対応する工程
JPH056849A (ja) 半導体装置の製造方法
JP2007073970A (ja) 偏向リソグラフィーのためのアライメントマークおよびその検出方法
JP4109944B2 (ja) 固体撮像装置の製造方法
JP2013033870A (ja) 半導体デバイスおよびその製造方法
US7052986B2 (en) Method of manufacturing a semiconductor device
JP3352405B2 (ja) 露光方法及びそれを用いたデバイス製造方法並びに半導体デバイス
CN113506811A (zh) 传感器设备
JP2000150347A (ja) 半導体集積回路装置の製造方法
JP4976210B2 (ja) 露光方法およびイメージセンサの製造方法
US6200709B1 (en) Photolithographic mask and apparatus and method of use thereof
JP2002100557A (ja) 半導体装置の製造方法
US7026106B2 (en) Exposure method for the contact hole
JP2010141093A (ja) 半導体装置とその製造方法
US6690076B1 (en) Stitched circuits larger than the maximum reticle size in sub-micron process
JP2006303541A (ja) 半導体集積回路装置の製造方法
JP2006319369A (ja) 半導体集積回路装置の製造方法
JPH04252016A (ja) パターン描画方法
JP4226316B2 (ja) 半導体装置の製造方法
JPH0645581A (ja) 半導体装置の製造方法
JP2002229180A (ja) 半導体装置製造用のレチクル及び半導体装置の製造方法
JP2006319368A (ja) 半導体集積回路装置の製造方法
JP2005017314A (ja) 露光マスクおよび半導体装置の製造方法
JP2009105296A (ja) ダミーチップ露光方法
JPH10326009A (ja) 半導体集積回路装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination