CN113506788A - 多排io芯片及其设计方法 - Google Patents
多排io芯片及其设计方法 Download PDFInfo
- Publication number
- CN113506788A CN113506788A CN202110639913.8A CN202110639913A CN113506788A CN 113506788 A CN113506788 A CN 113506788A CN 202110639913 A CN202110639913 A CN 202110639913A CN 113506788 A CN113506788 A CN 113506788A
- Authority
- CN
- China
- Prior art keywords
- ring
- chip
- network
- vddio
- ios
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本申请公开了多排IO芯片及其设计方法，其中多排IO芯片包括：芯片本体；IO圈，由若干芯片IO组成，设置在芯片本体的最外侧，围在芯片本体的四周，芯片通过IO圈实现与外部的通讯和供电；其中，IO圈至少包括第一IO圈和第二IO圈，第一IO圈连接第二IO圈，第一IO圈的长度等于芯片的周长；第二IO圈为IO圈超出芯片周长的部分。通过上述方式，本申请将超芯片周长的部分组成第二IO圈，来减少第一IO圈的长度，从而避免了IO过多导致芯片面积撑大的问题，并且无需减少芯片功能和芯片逻辑。
Description
技术领域
本申请涉及芯片物理技术领域，尤其涉及多排IO芯片及其设计方法。
背景技术
布局规划(Floorplan)是芯片物理实现里面一个非常重要的步骤，一个合理的布局规划可以降低时许收敛的难度，提高绕线成功率以及增强电源稳定性。布局规划主要包括芯片面积，规划并摆放IO，IP以及各类模块等。
芯片的成本与面积息息相关，因为每张硅片的尺寸是固定的，芯片的面积越小，则每张硅片上能产出的裸片(die)数量将增大，使得单个芯片的成本将会降低。所以芯片布局规划时需要优先估计面积，芯片面积太大会导致浪费，而太小则会导致难以布局布线。
决定芯片面积的因素有两种。第一种是由Core决定，意思是芯片标准单元太多超出Core面积规划预期，使得芯片面积需要增大。第二种是由IO决定，因为封装的要求，IO通常是摆在芯片的四周的，过多的IO将会使芯片的长宽增大从而导致面积增大。为了控制成本，物理实现上通常需要控制这两种因素来节约芯片面积。
现有的方法因为IO是摆放在芯片四周的一圈，如果IO的数量过多的话将会拉长IORing增大芯片的长和宽而使面积增大，导致成本上升以及芯片内部面积浪费。为了减少IO对面积的影响，只能减少IO或者复用IO，影响芯片逻辑功能。因此目前仍然没有好的设计方案可以解决芯片由于IO过多导致芯片面积撑大的问题。
发明内容
本申请提供多排IO芯片及其设计方法，以解决现有技术中IO数量过多对芯片面积造成影响的问题。
为解决上述技术问题，本申请提出一种多排IO芯片，包括：芯片本体；IO圈，由若干芯片IO组成，设置在芯片本体的最外侧，围在芯片本体的四周，芯片通过IO圈实现与外部的通讯和供电；其中，IO圈至少包括第一IO圈和第二IO圈，第一IO圈连接第二IO圈，第一IO圈的长度等于芯片的周长；第二IO圈为IO圈超出芯片周长的部分。
为解决上述技术问题，本申请提出一种多排IO芯片的计方法，包括：当IO圈长度超过芯片周长时，将IO圈设计成至少包括第一IO圈和第二IO圈，第一IO圈连接第二IO圈，第一IO圈的长度等于芯片的周长；第二IO圈为IO圈超出芯片周长的部分。
本申请提出多排IO芯片及其设计方法，其中多排IO芯片包括：芯片本体；IO圈，由若干芯片IO组成，设置在芯片本体的最外侧，围在芯片本体的四周，芯片通过IO圈实现与外部的通讯和供电；其中，IO圈至少包括第一IO圈和第二IO圈，第一IO圈连接第二IO圈，第一IO圈的长度等于芯片的周长；第二IO圈为IO圈超出芯片周长的部分。通过上述方式，本申请将超芯片周长的部分组成第二IO圈，来减少第一IO圈的长度，从而避免了IO过多导致芯片面积撑大的问题，并且无需减少芯片功能和芯片逻辑。
附图说明
为了更清楚地说明本申请的技术方案，下面将对实施方式中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有技术中芯片的IO排列一实施例的示意图；
图2是本申请多排IO芯片的IO排列一实施例的结构示意图；
图3是本申请第一IO圈和第二IO圈一实施例的连接示意图；
图4是本申请多排IO芯片的设计方法一实施例的流程示意图。
具体实施方式
为使本领域的技术人员更好地理解本申请的技术方案，下面结合附图和具体实施方式对本申请所提供多排IO芯片及其设计方法进一步详细描述。
请参阅图1，图1是现有技术中芯片的IO排列一实施例的示意图。可以看出，IO圈(IO Ring)的长度如果过长超过芯片周长的话，那么芯片的面积将会被迫撑大。此时整个芯片的面积受限于IO圈的长和宽。
为了减少IO圈的长度，现有技术通常采用减少IO的数量，或者复用IO的方法。虽然采用这两种方法能有效减少IO圈的长度，但是同时也会面临芯片功能、逻辑减少等的风险。
基于此，本申请公开一种多排IO芯片，请参阅图2，图2是本申请多排IO芯片的IO排列一实施例的结构示意图。在本实施例中，具体包括：芯片本体和IO圈。
IO圈由若干芯片IO组成，设置在芯片本体的最外侧，围在芯片本体的四周，芯片可以通过IO圈实现与外部的通讯和供电。IO圈设置在芯片本体的最外侧可以便于封装。
其中，IO圈至少包括第一IO圈和第二IO圈，第一IO圈连接第二IO圈，第一IO圈的长度等于芯片的周长；第二IO圈为IO圈超出芯片周长的部分。
在本实施例中，在IO圈的长度超出芯片周长的情况下，将超出部分的IO设置成第二IO圈，来减少第一IO圈的长度，从而避免了IO对芯片面积的撑大。
第二IO圈相比第一IO圈，设置在芯片本体的较内侧。在一些实施例中，第一IO圈为封闭图形设置的多个IO，第二IO圈为连续设置或者间断设置的多个IO。
如图2所示，第一IO圈是与芯片形状相同尺寸不同的长方形，是封闭的图形；第二IO圈可以看作是将第一IO圈中的左边和右边的某些IO移到内部，组成内圈，降低了整个芯片的高度，达到了减少芯片总面积的目标。
在一些实施例中，第一IO圈可以为不封闭的图形。但是一般地，第一IO圈中的IO数目大于第二IO圈中的IO数目。
需要说明的是，本在另外的一些实施例中，多排IO芯片还可以包括第三IO圈，例如当第二IO圈的IO也几乎排满时，可以继续开辟第三IO圈，其中，第一IO圈、第二IO圈和第三IO圈连接。
需要说明的是，第一IO圈一般设置在芯片本体的最外侧，第二IO圈和第三IO圈依次渐进靠近中心。但是在有些实施例中，第二IO圈和第三IO圈也可以根据芯片内部元件的设置进行布局，在此不多展开描述。
进一步的，多排IO芯片的所有IO都会在内部贯通形成网络。具体地，第一IO圈的多个IO形成贯通的第一网络，第二IO圈的多个IO形成贯通的第二网络，第一网络与第二网络通过重布线层(Re-Distribution Layer，RDL)技术实现电连接。
可选地，第一IO圈的多个IO通过M5金属形成贯通的第一网络，第二IO圈的多个IO通过M5金属形成贯通的第二网络。
举例说明
请参阅图3，图3是本申请第一IO圈和第二IO圈一实施例的连接示意图。第一IO圈和第二IO圈分别包括三个IO：VDD IO、VSSIO IO、和VDDIO IO，其中VDD IO用于为core供电；VSSIO IO/VDDIO IO用于为IO供电。每个上面都盖有PAD OPEN。PAD OPEN通过VIA(通孔)与IO内部网络连接在一起。
第一IO圈的VDD IO和第二IO圈的VDD IO连接，以形成VDD网络；第一IO圈的VSSIOIO和第二IO圈的VSSIO IO连接，以形成VSSIO网络；第一IO圈的VDDIO IO和第二IO圈的VDDIO IO连接，以形成VDDIO网络。
可选地，第一IO圈的VDD IO和第二IO圈的VDD IO通过两个PAD OPEN实现连接；第一IO圈的VSSIO IO和第二IO圈的VSSIO IO通过一个PAD OPEN实现连接；第一IO圈的VDDIOIO和第二IO圈的VDDIO IO通过两个PAD OPEN实现连接。
以VDDIO为例，第一IO圈和第二IO圈的VDDIO在内部是通过M5层金属拼接贯通形成网络，但是此时第一IO圈和第二IO圈各自的VDDIO网络是分开的。所以，可以采用RDL层金属连接第一IO圈和第二IO圈的2个PAD OPEN，此时第一IO圈和第二IO圈的VDDIO网络就可以连接在一起。
综上，本实施例提出一种多排IO芯片，可以节省芯片面积，提高芯片面积利用率，降低芯片成本。
此外，本申请还提出一种多排IO芯片的设计方法，请参阅4，图4是本申请多排IO芯片的设计方法一实施例的流程示意图。在本实施例中，具体包括以下步骤：
S110：判断IO圈长度是否超过芯片周长。
S120：当IO圈长度超过芯片周长时，将IO圈设计成至少包括第一IO圈和第二IO圈，第一IO圈连接第二IO圈，第一IO圈的长度等于芯片的周长；第二IO圈为IO圈超出芯片周长的部分。
可选地，第二IO圈相比第一IO圈，设置在芯片本体的较内侧；第一IO圈为封闭图形设置的多个IO，第二IO圈为连续设置或者间断设置的多个IO。
可选地，第一IO圈的多个IO形成贯通的第一网络，第二IO圈的多个IO形成贯通的第二网络，第一网络与第二网络通过重布线层技术实现电连接。
可选地，第一IO圈和第二IO圈分别包括三个IO：VDD IO、VSSIO IO、和VDDIO IO，其中VDD IO用于为core供电；VSSIO IO/VDDIO IO用于为IO供电；
第一IO圈的VDD IO和第二IO圈的VDD IO连接，以形成VDD网络；第一IO圈的VSSIOIO和第二IO圈的VSSIO IO连接，以形成VSSIO网络；第一IO圈的VDDIO IO和第二IO圈的VDDIO IO连接，以形成VDDIO网络。
可选地，第一IO圈的VDD IO和第二IO圈的VDD IO通过两个PAD OPEN实现连接；第一IO圈的VSSIO IO和第二IO圈的VSSIO IO通过一个PAD OPEN实现连接；第一IO圈的VDDIOIO和第二IO圈的VDDIO IO通过两个PAD OPEN实现连接。
可选地，第一IO圈的多个IO通过M5金属形成贯通的第一网络，第二IO圈的多个IO通过M5金属形成贯通的第二网络。
本申请公开了多排IO芯片及其设计方法，其中多排IO芯片包括：芯片本体；IO圈，由若干芯片IO组成，设置在芯片本体的最外侧，围在芯片本体的四周，芯片通过IO圈实现与外部的通讯和供电；其中，IO圈至少包括第一IO圈和第二IO圈，第一IO圈连接第二IO圈，第一IO圈的长度等于芯片的周长；第二IO圈为IO圈超出芯片周长的部分。通过上述方式，本申请将超芯片周长的部分组成第二IO圈，来减少第一IO圈的长度，从而避免了IO过多导致芯片面积撑大的问题，并且无需减少芯片功能和芯片逻辑。
可以理解的是，此处所描述的具体实施例仅用于解释本申请，而非对本申请的限定。另外为了便于描述，附图中仅示出了与本申请相关的部分而非全部结构。文中所使用的步骤编号也仅是为了方便描述，不对作为对步骤执行先后顺序的限定。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。
Claims (10)
1.一种多排IO芯片，其特征在于，包括：
芯片本体；
IO圈，由若干芯片IO组成，设置在所述芯片本体的最外侧，围在所述芯片本体的四周，所述芯片通过所述IO圈实现与外部的通讯和供电；
其中，所述IO圈至少包括第一IO圈和第二IO圈，所述第一IO圈连接所述第二IO圈，所述第一IO圈的长度等于所述芯片的周长；所述第二IO圈为所述IO圈超出所述芯片周长的部分。
2.根据权利要求1所述的多排IO芯片，其特征在于，
所述第二IO圈相比所述第一IO圈，设置在所述芯片本体的较内侧；所述第一IO圈为封闭图形设置的多个IO，所述第二IO圈为连续设置或者间断设置的多个IO。
3.根据权利要求1所述的多排IO芯片，其特征在于，
所述第一IO圈的多个IO形成贯通的第一网络，所述第二IO圈的多个IO形成贯通的第二网络，所述第一网络与所述第二网络通过重布线层技术实现电连接。
4.根据权利要求3所述的多排IO芯片，其特征在于，
所述第一IO圈和所述第二IO圈分别包括三个IO：VDD IO、VSSIO IO、和VDDIO IO，其中所述VDD IO用于为core供电；所述VSSIO IO/VDDIO IO用于为IO供电；
所述第一IO圈的VDD IO和所述第二IO圈的VDD IO连接，以形成VDD网络；所述第一IO圈的VSSIO IO和所述第二IO圈的VSSIO IO连接，以形成VSSIO网络；所述第一IO圈的VDDIO IO和所述第二IO圈的VDDIO IO连接，以形成VDDIO网络。
5.根据权利要求4所述的多排IO芯片，其特征在于，
所述第一IO圈的VDD IO和所述第二IO圈的VDD IO通过两个PAD OPEN实现连接；所述第一IO圈的VSSIO IO和所述第二IO圈的VSSIO IO通过一个PAD OPEN实现连接；所述第一IO圈的VDDIO IO和所述第二IO圈的VDDIO IO通过两个PAD OPEN实现连接。
6.根据权利要求3所述的多排IO芯片，其特征在于，
所述第一IO圈的多个IO通过M5金属形成贯通的第一网络，所述第二IO圈的多个IO通过M5金属形成贯通的第二网络。
7.一种多排IO芯片的计方法，其特征在于，包括：
当IO圈长度超过芯片周长时，将所述IO圈设计成至少包括第一IO圈和第二IO圈，所述第一IO圈连接所述第二IO圈，所述第一IO圈的长度等于所述芯片的周长；所述第二IO圈为所述IO圈超出所述芯片周长的部分。
8.根据权利要求7所述的芯片IO的多排设计方法，其特征在于，
所述第二IO圈相比所述第一IO圈，设置在所述芯片本体的较内侧；所述第一IO圈为封闭图形设置的多个IO，所述第二IO圈为连续设置或者间断设置的多个IO。
9.根据权利要求8所述的多排IO芯片的设计方法，其特征在于，
所述第一IO圈的多个IO形成贯通的第一网络，所述第二IO圈的多个IO形成贯通的第二网络，所述第一网络与所述第二网络通过重布线层技术实现电连接。
10.根据权利要求9所述的多排IO芯片的设计方法，其特征在于，
所述第一IO圈和所述第二IO圈分别包括三个IO：VDD IO、VSSIO IO、和VDDIO IO，其中所述VDD IO用于为core供电；所述VSSIO IO/VDDIO IO用于为IO供电；
所述第一IO圈的VDD IO和所述第二IO圈的VDD IO连接，以形成VDD网络；所述第一IO圈的VSSIO IO和所述第二IO圈的VSSIO IO连接，以形成VSSIO网络；所述第一IO圈的VDDIO IO和所述第二IO圈的VDDIO IO连接，以形成VDDIO网络。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110639913.8A CN113506788A (zh) | 2021-06-08 | 2021-06-08 | 多排io芯片及其设计方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110639913.8A CN113506788A (zh) | 2021-06-08 | 2021-06-08 | 多排io芯片及其设计方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113506788A true CN113506788A (zh) | 2021-10-15 |
Family
ID=78009609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110639913.8A Pending CN113506788A (zh) | 2021-06-08 | 2021-06-08 | 多排io芯片及其设计方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113506788A (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1369910A (zh) * | 2001-02-14 | 2002-09-18 | 矽统科技股份有限公司 | 多层金属电源/接地总线的布局结构 |
| CN1466210A (zh) * | 2002-06-19 | 2004-01-07 | ��ͳ�Ƽ��ɷ�����˾ | 覆晶封装集成电路的静电放电保护机制及具有静电放电保护机制的晶片 |
| CN1527383A (zh) * | 2003-03-06 | 2004-09-08 | ��ʿͨ��ʽ���� | 半导体集成电路 |
| CN1700461A (zh) * | 2005-04-25 | 2005-11-23 | 北京中星微电子有限公司 | 具有i/o端口特定排布的芯片 |
| CN101136005A (zh) * | 2007-09-29 | 2008-03-05 | 中兴通讯股份有限公司 | 终端芯片管脚复用装置 |
| CN102110666A (zh) * | 2010-11-23 | 2011-06-29 | 威盛电子股份有限公司 | 集成电路芯片封装及实体层介面排列 |
| CN212182309U (zh) * | 2020-10-26 | 2020-12-18 | 武汉新芯集成电路制造有限公司 | 芯片封装结构及存储封装芯片 |
-
2021
- 2021-06-08 CN CN202110639913.8A patent/CN113506788A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1369910A (zh) * | 2001-02-14 | 2002-09-18 | 矽统科技股份有限公司 | 多层金属电源/接地总线的布局结构 |
| CN1466210A (zh) * | 2002-06-19 | 2004-01-07 | ��ͳ�Ƽ��ɷ�����˾ | 覆晶封装集成电路的静电放电保护机制及具有静电放电保护机制的晶片 |
| CN1527383A (zh) * | 2003-03-06 | 2004-09-08 | ��ʿͨ��ʽ���� | 半导体集成电路 |
| CN1700461A (zh) * | 2005-04-25 | 2005-11-23 | 北京中星微电子有限公司 | 具有i/o端口特定排布的芯片 |
| CN101136005A (zh) * | 2007-09-29 | 2008-03-05 | 中兴通讯股份有限公司 | 终端芯片管脚复用装置 |
| CN102110666A (zh) * | 2010-11-23 | 2011-06-29 | 威盛电子股份有限公司 | 集成电路芯片封装及实体层介面排列 |
| CN212182309U (zh) * | 2020-10-26 | 2020-12-18 | 武汉新芯集成电路制造有限公司 | 芯片封装结构及存储封装芯片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20230104042A1 (en) | Uniform electrochemical plating of metal onto arrays of pillars having different lateral densities and related technology | |
| CN204614786U (zh) | 高密度电路薄膜 | |
| CN102169880A (zh) | 具有肖特基器件的电压转换器及包括其的系统 | |
| US5075753A (en) | Semiconductor integrated circuit device | |
| CN208336207U (zh) | 一种双基岛引线框架及其sot33-5l封装件 | |
| CN107482015B (zh) | 一种三维存储器的制备方法及其结构 | |
| US20200365492A1 (en) | Package with lead frame with improved lead design for discrete electrical components and manufacturing the same | |
| JPS643057B2 (zh) | ||
| KR960006975B1 (ko) | 반도체 소자의 필드 산화막 형성 방법 | |
| CN107706182A (zh) | 一种三维存储器的制备方法及其结构 | |
| CN113506788A (zh) | 多排io芯片及其设计方法 | |
| US4061510A (en) | Producing glass passivated gold diffused rectifier pellets | |
| US20120273931A1 (en) | Integrated circuit chip package and manufacturing method thereof | |
| US5581097A (en) | Method of fabricating semiconductor device using shared contact hole masks and semiconductor device using same | |
| KR20230122145A (ko) | 웨이퍼 재배선 이중 검증 구조, 제조 방법 및 검증방법 | |
| CN100539132C (zh) | 集成电路封装系统及其封装方法 | |
| JPS6236303Y2 (zh) | ||
| US20250015036A1 (en) | Preformed unit of fan-out chip-embedded packaging process and application manufacturing method thereof | |
| CN217788395U (zh) | 一种半导体封装结构 | |
| JP2730220B2 (ja) | マスタースライス方式の半導体集積装置 | |
| JPS58200570A (ja) | 半導体集積回路装置 | |
| JPH03145743A (ja) | 半導体集積回路装置 | |
| CN107369628A (zh) | 一种元件的可编程阵列的系统级封装方法及其封装结构 | |
| KR20030073859A (ko) | 반도체소자의 제조방법 | |
| JP2023517013A (ja) | ＧａＮデバイス相互接続構造及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20211015 |
|
| RJ01 | Rejection of invention patent application after publication |