CN113504513B - 一种时域非线性调频信号产生方法 - Google Patents

Abstract

本发明提供一种时域非线性调频信号产生方法，包括：确定雷达信号的调频频率带宽范围以及频率步进生成频率控制字查找表；先得到非线性函数的采样值序列；对采样值序列进行折线拟合处理，生成采样值序列的拟合系数序列；对拟合系数序列转换为二进制得到步进系数二进制序列并输出至FPGA；FPGA根据步进系数二进制序列生成读取频率控制字查找表的地址；根据地址在频率控制字查找表中查找出对应的频率控制字至直接数字式频率合成DDS；DDS根据频率控制字生成时域非线性调频信号。本发明实现信号频率的非线性变化，适用于雷达应用场景。

Description

一种时域非线性调频信号产生方法

技术领域

本发明涉及雷达信号产生技术，特别涉及一种基于时域非线性的FPGA+DDS非线性调频信号产生方法。

背景技术

非线性调频信号作为雷达发射信号时，在接收端直接进行匹配滤波就可以得到高主副瓣比和较窄主瓣宽度的信号，具有较强的目标识别和抗干扰能力。因此非线性调频信号的产生，对雷达模拟测试有着重要作用。传统的非线性调频方法是通过控制器将信号波形参数从波形存储器中读取出来，再传输给D/A转换得到期望的波形。波形存储库通常需要采用多级存储结构，采用非易失性存储器如flash作为上位机波形数据的临时存储器，而采用读写速率较快的SDRAM作为波形查找表。存储空间需求也比较大，否则产生的信号精度很低。若要产生不同参数的波形信号，需要重新产生波形数据并更新到波形存储库。控制器需要同时实现与上位机进行指令交互，存储器的读写控制逻辑以及D/A的控制逻辑，因此控制模块也比较复杂。同时，这种方法要求极高的参考时钟，在实际的工程中很难满足。

另一种方法是基于DDS的波形产生方法，只需向DDS配置相应的幅度、相位以及频率控制字就能产生对应波形。在采用DDS产生非线性调频时，一种普遍的方法是通过上位机将非线性调频信号的频率控制字实时发送到DDS中。虽然实现了非线性频率信号的输出，但对于快速跳频系统，往往频率切换时间要求达到ns量级。此种方法的非线性频率控制字的传送速度显然不能满足快速跳频系统的需求。

发明内容

本发明所要解决的技术问题是，针对传统非线性调频D/A转换法结构复杂与时钟要求极高以及DDS的直接控频方法频率切换时间精度较小的问题，提供一种能快速跳频的非线性调频信号的产生方法。

本发明为解上述技术问题所采用的技术方案是，一种时域非线性调频信号产生方法，包括以下步骤：

1)非线性函数的步进系数二进制序列生成步骤：

1-1)根据精度需求设置非线性曲线的采样点数，得到非线性函数的采样值序列；

1-2)对采样值序列进行折线拟合处理，生成采样值序列的拟合系数序列；

1-3)对拟合系数序列转换为二进制得到步进系数二进制序列并输出至FPGA；

2)FPGA中频率控制字的非线性读取方法：

2-1)确定雷达信号的调频频率带宽范围以及频率步进生成频率控制字查找表；

2-2)频率控制字按频率由大到小依次存放在FPGA的查找表中，地址大小为0～(设置的频率点数-1)，FPGA根据步进系数二进制序列生成读取频率控制字查找表的地址，其中当二进制序列值为0时地址保持不变，当二进制序列值为1时且非线性函数采样点间的频率点数与每个频率点脉冲个数达到上限时，则根据当前地址加1或者减1操作；初始地址为用户输入频率下限对应的地址；

2-3)根据地址在频率控制字查找表中查找出对应的频率控制字至直接数字式频率合成DDS；

3)DDS根据频率控制字生成时域非线性调频信号。

以脉间非线性调频为例，设置信号带宽范围内的固定步进线性递增频率控制字查找表，并设置调频上限和调频上限。根据比例系数计算修正的上限值，利用修正后的频率上限计算带宽，以带宽与固定步进计算出带宽范围内频率点数。根据计算得到的调制带宽内频率点数与非线性函数采样点数，计算得到每个非线性采样阶段的频率点数。根据非线性调频周期、带宽内频率点数以及脉冲重复周期计算得到每个频率保持的脉冲个数。

非线性脉间频率调制的FPGA的控制参数包含脉冲重复周期、脉冲宽度、输入的起始频率对应的频率控制字的起始地址传递、每个非线性函数采样值阶段的频率点数以及每个频率点的脉冲个数。在FPGA控制逻辑中，在脉冲下降沿对频率点脉冲个数进行加1操作，计数值达到计数上限后，控制每个非线性阶段频率点数的加1操作，以控制非线性函数变化规律序列的访问。同时，频点脉冲个数计数到上限值后，判断此时非线性函数值的二进制序列值是否为1来确定是否在下个脉冲需要切换频率控制字。若满足上述条件，频率查找表的地址加1操作，更新频率控制字值，并传输到DDS内核实现对应频率信号的输出。当二进制序列地址值达到上限时，地址将会进行减1操作，实现频率值在峰值之间的震荡。

本发明的有益效果是，只需存储线性频率步进查找表，且只需用户给出如调制周期、脉冲重复周期以及脉冲宽度等简单参数配置，实现了频率控制字查找表为线性的条件下，根据频率值保持时间的非线性特征，能快速收实现线性频率步进下的非线性调频信号的产生，实现信号频率的非线性变化，适用于雷达应用场景。

附图说明

图1为本发明提出的一种基于时域非线性的FPGA+DDS非线性调频信号产生方法示意图；

图2为本发明提出的非线性函数二进制序列生成原理示意图；

图3为本发明提出的非线性调频信号频率变化仿真图；

图4为本发明提出的FPGA频率控制字的非线性读取时序图。

具体实施方式

下面结合附图和具体实施例，对本发明进行详细的描述。

本发明提出一种基于时域非线性的FPGA+DDS非线性调频信号产生方法，方法步骤框图如图1所示，包括非线性函数二进制序列生成方法，FPGA中频率控制字的非线性读取方法。

根据提出的频率上限与频率下限，以及决定频率精度的频率点数，计算得到频率步进。频率带宽下限以频率步进递增，得到原始频率列表，再通过式(1)生成频率控制字查找表。

FTW为频率控制字，round为四舍五入取整函数，f_out为输出频率，f_sysclk为DDS参考时钟。

在FPGA中，若需要变化输出频率，只需通过控制频率控制字索引变化，从而从查找表输出频率值。根据需求设置非线性函数采样点数，得到函数值采样序列。结合频率变化应该由频率下限开始，选取的非线性函数应相位变化，使得函数值从最小值时开始变化。如图2所示，对标准余弦函数做32点采样得到采样值序列，再对函数采样值序列的数值进行折线拟合，准余弦函数中前半个周期的函数采样值序列的16个采样值分别为1、0.98、0.92、0.83、0.71、0.56、0.38、0.2、0、0.38、0.56、0.71、0.83、0.92、0.98，得到拟合反映非线性函数变化规律的步进系数二进制序列，其中图2中的16个采样值的拟合值分别为-0.2*5、-0.2*5、-0.2*4、-0.2*4、-0.2*3、-0.2*3、-0.2*2、-0.2*1、0、0.2*1、0.2*2、0.2*3、0.2*3、0.2*4、0.2*4、0.2*5，拟合系数分别为5、5、4、4、3、3、2、1、0、1、2、3、3、4、4、5，16个拟合系数按照下一个步进系数变化对应的二进制序列为1，其余情况均为0的原则生成的步进系数二进制序列为0、1、0、1、0、1、1、1、1、1、1、0、1、0、1、0；按照此方法最终生成32位采样点的余弦函数的步进系数二进制序列。

步进系数二进制序列将作为查找表频率控制字索引变化的标志，当二进制序列值为1时输出可以跳变(这个方法就是在设置的频率上下限内以非线性函数规律进行输出，频率上下限内，查找表的每个频率都应该被输出，不然会出现频率的丢失，因此地址只会加1)，为零时输出保持不变，即以时序非线性化的方式实现频率变化的非线性化。

若采用初始设置的上限频率来计算频率变化的点数，并且根据非线性函数序列来进行频率变化。此时，频率跳变次数变小且步进不变，变化后的频率上限值将不能达到实际的上限值。因此，需要对上限频率进行修正，实现频率根据二进制序列跳变次数减少时，也能变化到实际的上限频率。修正的频率上限的计算方法如下：

得出修正后上限频率为:

所述f_min表示频率下限值，f_max表示频率上限值，Δf表示频率步进，f_m′_ax表示修正后的频率上限值，p表示非线性函数二进制序列中1的个数，q表示非线性函数的采样点数。

根据修正后的上限频率计算出调频周期内的频率点数N为：

那么每个余弦序列阶段所对应的频率点数fre_point_num为：

最后由用户输入的调制周期与重频周期计算出每个频率点的脉冲个数fre_pulse_num为：

其中T_cos为余弦函数周期，T为重频周期。

利用MATLAB对算法仿真，为了能更好的与非线性函数做对比，设置上限频率为1，下限频率为0，频率点数设置了一个任意值为147。根据上述计算参数与二进制余弦序列拟合的按32采样点余弦函数规律变化的非线性频率输出如图3所示。每个余弦函数采样点之间的间隔为实际输出的频率点数，可以看到频率变化规律与标准非线性函数非常逼近。

在FPGA中的设计控制逻辑中，当fre_pulse_num计满上限值是将控制fre_point_num进行加1操作。当fre_point_num计数到达其上限值时，将会控制非线性函数的二进制序列索引(二进制序列索引是指二进制序列的元素索引地址，因为需要按序读取二进制序列值来判断序列值是否为1)的加1操作。当访问到的二进制序列值为1且fre_pulse_num计数满上限值时，对查找表地址进行加1，即输出频率发生变化；否则当前访问查找表地址不变，输出频率保持不变。控制时序如图4所示，假设根据当前设置的上下限频率，计算得到的每个频率点的脉冲点数fre_pulse_num_cnt与每个正弦阶段包含的频率点数fre_point_num_cnt分别为4和2，当前顺序读取到二进制序列索引为2的序列值为0，频率控制字查找表地址为addr0。当非线性调频信号模块使能EN为高，从图4的第一个osk下降沿开始，每当且DDS外部输出开关信号osk的下降沿与时钟clk上升沿同时有效时，fre_pulse_num_cnt计满清零，fre_point_num_cnt也计满清零。fre_pulse_num_cnt和fre_point_num_cnt计满清零后，fre_pulse_num_cnt从0开始计数，期间fre_point_num_cnt保持不变，当fre_pulse_num_cnt计数值为3(计满4个clk周期)时，fre_pulse_num_cnt清零。在下一个时钟上升沿与osk下降沿重新计数，且fre_point_num_cnt开始加1，直到再次计满4个clk周期，在下一个时钟上升沿与osk下降沿同时来到时，重新开始计数。二进制序列索引index则以一个fre_point_num_cnt计数周期进行加1，直到计满15后减1，循环检测二进制序列值输出周期性按余弦规律变化的频率控制字。二进制序列索引index加1指向下一个二进制序列值。若下一个二进制序列值为1，拉高频率变化指示信号keep_fre_flag。在下一个时钟上升沿，检测到keep_fre_flga为高，频率控制器查找表地址加1，经过一个时钟周期的读取延迟读出此地址对应的频率控制字。频率控制字的索引起始地址是频率下限对应的地址，因此频率控制字变化规律是按照非线性序列变化输出到DDS中，实现了对频率变化的一种非线性函数逼近输出。DDS最终根据频率控制字输出频率按非线性规律变化调频信号。

本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其他各种具体变形和组合，这些变形和组合仍然在本发明的保护范围之内。

Claims (1)

1.一种时域非线性调频信号产生方法，其特征在于，包括以下步骤：

1)非线性函数的步进系数二进制序列生成步骤：

1-1)根据精度需求设置非线性曲线的采样点数，得到非线性函数的采样值序列；

1-2)对采样值序列进行折线拟合处理，生成采样值序列的拟合系数序列；

1-3)对拟合系数序列转换为二进制得到步进系数二进制序列并输出至FPGA；

2)FPGA中频率控制字的非线性读取方法：

2-1)确定雷达信号的调频频率带宽范围以及频率步进生成频率控制字查找表；

2-2)频率控制字按频率由大到小依次存放在FPGA的查找表中，地址大小为0～(设置的频率点数-1)，FPGA根据步进系数二进制序列生成读取频率控制字查找表的地址，其中当二进制序列值为0时地址保持不变，当二进制序列值为1时且非线性函数采样点间的频率点数与每个频率点脉冲个数达到上限时，则根据当前地址加1或者减1操作；初始地址为用户输入频率下限对应的地址；

2-3)根据地址在频率控制字查找表中查找出对应的频率控制字至直接数字式频率合成DDS；

3)DDS根据频率控制字生成时域非线性调频信号。

Images