[go: up one dir, main page]

CN113497549A - 栅极驱动器集成电路和操作栅极驱动器集成电路的方法 - Google Patents

栅极驱动器集成电路和操作栅极驱动器集成电路的方法 Download PDF

Info

Publication number
CN113497549A
CN113497549A CN202110350928.2A CN202110350928A CN113497549A CN 113497549 A CN113497549 A CN 113497549A CN 202110350928 A CN202110350928 A CN 202110350928A CN 113497549 A CN113497549 A CN 113497549A
Authority
CN
China
Prior art keywords
voltage
gate driver
power supply
integrated circuit
electrostatic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110350928.2A
Other languages
English (en)
Inventor
马泰奥·阿尔贝蒂尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN113497549A publication Critical patent/CN113497549A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P21/00—Arrangements or methods for the control of electric machines by vector control, e.g. by control of field orientation
    • H02P21/06—Rotor flux based control involving the use of rotor position or rotor speed sensors
    • H02P21/08—Indirect field-oriented control; Rotor flux feed-forward control
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H1/00—Details of emergency protective circuit arrangements
    • H02H1/0007—Details of emergency protective circuit arrangements concerning the detecting means
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0006—Arrangements for supplying an adequate voltage to the control circuit of converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
    • H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
    • H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P21/00—Arrangements or methods for the control of electric machines by vector control, e.g. by control of field orientation
    • H02P21/06—Rotor flux based control involving the use of rotor position or rotor speed sensors
    • H02P21/10—Direct field-oriented control; Rotor flux feed-back control
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P29/00—Arrangements for regulating or controlling electric motors, appropriate for both AC and DC motors
    • H02P29/02—Providing protection against overload without automatic interruption of supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/017—Adjustment of width or dutycycle of pulses

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Biophysics (AREA)
  • Computational Linguistics (AREA)
  • Data Mining & Analysis (AREA)
  • Artificial Intelligence (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • Biomedical Technology (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Inverter Devices (AREA)

Abstract

公开了一种栅极驱动器集成电路和用于操作栅极驱动器集成电路的方法。该栅极驱动器集成电路包括高侧区，其根据包括第一下电源端子和第一上电源端子的第一对电源端子而在第一电压域中工作；低侧区，其根据第二对电源端子而在第二电压域中工作；低电压区，其在第三电压域中工作；至少一个端接区，其将高侧区与低侧区和低电压区电隔离；第一静电装置，其被布置在高侧区中并且被连接至第一对电源端子；第二静电装置，其被布置在低侧区中并且被连接至第二对电源端子；以及第三静电装置，其被连接至第一对电源端子中的下电源端子并且与第一静电装置串联耦接。

Description

栅极驱动器集成电路和操作栅极驱动器集成电路的方法
技术领域
本发明一般地涉及电子领域，并且具体地涉及具有多个电压域的单片栅极驱动器中的静电放电保护。
背景技术
高电压(HV)栅极驱动器电路可以包括用于驱动低侧晶体管开关的低电压(LV)栅极驱动器和用于驱动高侧晶体管开关的HV栅极驱动器。LV栅极驱动器被布置在低电压域中，而HV栅极驱动器被布置在高电压域中。实际上，栅极驱动器还包括端接区，该端接区将高电压域与低电压域隔离并且可以被称为隔离端接区。因此，端接区在两个电压域之间提供了电压隔离阻障。
集成电路(IC)的所有焊盘通常均需要静电放电(ESD)保护。然而，由于硅的使用，ESD保护消耗面积和成本。ESD装置的电压额定值是其输入端子与输出端子之间的电压差。ESD装置的电压额定值越大，ESD装置需要的管芯面积就越大。因此，成本越高。
因此，可能需要以较小占用面积且以较低成本在多个电压域之间提供ESD保护。
发明内容
实施方式提供了一种栅极驱动器集成电路，包括：高侧区，其根据包括第一下电源端子和第一上电源端子的第一对电源端子而在第一电压域中操作；低侧区，其根据包括第二下电源端子和第二上电源端子的第二对电源端子而在低于第一电压域的第二电压域中操作；低电压区，其在低于第二电压域的第三电压域中操作；至少一个端接区，其将高侧区与低侧区以及低电压区电隔离；第一静电装置，其被布置在高侧区中并且连接至第一对电源端子；第二静电装置，其被布置在低侧区中并且连接至第二对电源端子；以及第三静电装置，其连接至第一对电源端子的第一下电源端子，使得第三静电装置与第一静电装置串联耦接。
实施方式提供了一种操作栅极驱动器集成电路的方法。方法包括：根据包括第一下电源端子和第一上电源端子的第一对电源端子而在第一电压域中操作至少一个高侧装置；根据包括第二下电源端子和第二上电源端子的第二对电源端子而在低于第一电压域的第二电压域中操作至少一个低侧装置；在低于第二电压域的第三电压域中操作至少一个低电压装置，其中，高侧区与低侧区以及低电压区隔离；基于布置在第一电压域中并且连接至第一对电源端子的第一静电装置，以及基于连接至第一对电源端子的第一下电源端子使其与第一静电装置串联耦接的第三静电装置，向至少一个高侧装置提供第一静电保护；以及基于布置在第二电压域中并且连接至第二对电源端子的第二静电装置，向至少一个低侧装置提供第二静电保护。
附图说明
在本文中参照附图描述实施方式。
图1是示出根据一个或更多个实施方式的功率半导体装置的控制致动器10的示意性框图；
图2是根据一个或更多个实施方式的第一功率模块的示意性框图；
图3A是根据一个或更多个实施方式的第二功率模块的示意性框图；以及
图3B是根据一个或更多个实施方式的第三功率模块的示意性框图。
具体实施方式
在下文中，阐述细节以提供对示例性实施方式的更透彻的说明。然而，对于本领域技术人员来说明显的是，可以在没有这些特定细节的情况下实践实施方式。在其他实例中，为了避免使实施方式模糊，公知的结构和装置以框图形式或以示意图示出而不是详细示出。另外，除非另外特别指出，否则下文描述的不同实施方式的特征可以彼此组合。
此外，在下面的描述中，等效或相似的元件或者具有等效或相似的功能的元件用等效或相似的附图标记来表示。由于在附图中相同或功能等效的元件被给予相同的附图标记，因此可以省略对设置有相同附图标记的元件的重复描述。因此，对具有相同或相似附图标记的元件提供的描述是可以相互交换的。
在这方面，方向性术语例如“顶部”、“底部”、“下方”、“上方”、“前面”、“后面”、“背面”、“前部”、“尾部”等可以参照所描述的附图的取向来使用。因为实施方式的部件可以以多个不同的取向定位，所以方向性术语用于说明的目的。应当理解，在不脱离权利要求所限定的范围的情况下，可以利用其他实施方式并且可以进行结构或逻辑改变。因此，下面的详细描述不应当被理解为限制性的意义。权利要求中使用的方向性术语可以帮助定义一个元件与另一元件或特征的空间或位置关系，而不限于特定取向。
应当理解，当元件被称为“连接”或“耦接”至另一元件时，其可以直接连接或耦接至另一元件或者可以存在中间元件。相比之下，当元件被称为“直接连接”或“直接耦接”至另一元件时，不存在中间元件。用于描述元件之间的关系的其他词应当以同样的方式解释(例如，“在…之间”与“直接在…之间”、“相邻”与“直接相邻”等)。
在本文描述的或附图中示出的实施方式中，任何直接的电连接或耦接——即没有另外的中间元件的任何连接或耦接——也可以通过间接的连接或耦接——即具有一个或更多个另外的中间元件的连接或耦接——来实现，反之亦然，只要基本上保持连接或耦接的通用目的例如发送某种信号或发送某种信息即可。来自不同实施方式的特征可以被组合以形成另外的实施方式。例如，除非相反地指出，否则关于实施方式之一描述的变化或修改也可以适用于其他实施方式。
在不脱离本文描述的实施方式的方面的情况下，术语“基本上”和“大约”在本文中可以用于解释在工业上被认为是可接受的小的制造公差(例如，在5％内)。例如，具有近似电阻值的电阻器实际上可以具有在该近似电阻值的5％内的电阻。
在本公开内容中，包括诸如“第一”、“第二”等的序数的表达可以修改各种元件。然而，这样的元件不受以上表达的限制。例如，以上表达不限制元件的次序和/或重要性。以上表达仅用于将元件与其他元件区分开的目的。例如，第一框和第二框指示不同的框，但是第一框和第二框两者均为框。例如，在不脱离本公开内容的范围的情况下，第一元件可以被称为第二元件，并且类似地，第二元件也可以被称为第一元件。
本公开内容的一个或更多个方面可以实现为非暂态计算机可读记录介质，该非暂态计算机可读记录介质在其上记录了实施用于指令处理器执行方法/算法的方法/算法的程序。因此，非暂态计算机可读记录介质可以具有存储在其上的电可读控制信号，该电可读控制信号与可编程计算机系统协作(或能够协作)，使得执行各个方法/算法。非暂态计算机可读记录介质可以是例如CD-ROM、DVD、蓝光盘、RAM、ROM、PROM、EPROM、EEPROM、FLASH存储器或电子存储器装置。
本公开内容的元件中的每一个可以通过在存储器上实现专用硬件或软件程序来配置，该专用硬件或软件程序控制处理器执行部件中的任何部件或其组合的功能。部件中的任何部件可以实现为从诸如硬盘或半导体存储器装置的记录介质读取并执行软件程序的中央处理单元(CPU)或其他处理器。例如，指令可以由一个或更多个处理器——例如一个或更多个CPU、数字信号处理器(DSP)、通用微处理器、专用集成电路(ASIC)、现场可编程逻辑阵列(FPGA)、可编程逻辑控制器(PLC)或其他等效的集成或分立逻辑电路系统——来执行。
因此，如本文所使用的术语“处理器”是指前述结构中的任何结构或适合于实现本文所描述的技术的任何其他结构。包括硬件的控制器还可以执行本公开内容的技术中的一种或更多种。包括一个或更多个处理器的控制器可以使用电信号和数字算法来执行其接收、分析和控制功能，该功能还可以包括校正功能。这样的硬件、软件和固件可以在同一装置内或在分开的装置内实现，以支持本公开内容中描述的各种技术。
在机动车辆、消费和工业应用中，现代装置的许多功能例如转换电能和驱动电机或电动机均依赖于功率半导体装置。例如，仅举几例，绝缘栅双极晶体管(IGBT)、金属氧化物半导体场效应晶体管(MOSFET)和二极管已经用于包括但不限于电源和功率转换器中的开关的各种应用。
功率半导体器件通常包括被配置成沿器件的两个负载端子结构或负载电极(例如，源极/发射极和漏极/集电极)之间的负载电流路径传导负载电流的半导体结构。此外，负载电流路径可以借助于有时被称为栅电极的控制电极来控制。例如，在从例如驱动器单元接收到对应的控制信号时，控制电极可以将功率半导体装置设置为导通状态和阻断状态之一。控制信号可以是具有受控值的电压信号或电流信号。
功率晶体管(也被称为功率开关或晶体管开关)是可以用于驱动负载电流的功率半导体器件。例如，通过激活和停用IGBT的栅极端子来使IGBT接通或关断。跨栅极与发射极施加正输入电压信号将使器件保持在其“接通”状态，而使输入栅极信号为零或略微为负将导致其“关断”。存在用于使功率晶体管接通和关断的接通过程和关断过程。
在接通过程期间，栅极驱动器集成电路(IC)可以用于向功率晶体管的栅极提供(供应)栅极电流(即，接通电流)，以将栅极充电至用于使器件接通的足够电压。特别地，电流Io+是用于在接通瞬变期间使功率晶体管的栅极升压(即，充电)的栅极驱动器输出电流。因此，电流Io+用于接通功率晶体管。
相比之下，在关断过程期间，栅极驱动器IC用于从功率晶体管的栅极汲取(吸收)栅极电流(即，关断电流)，以使栅极充分放电以关断器件。电流Io-是用于在关断瞬变期间使功率晶体管的栅极放电的栅极驱动器输出电流。因此，Io-用于关断功率晶体管。
根据脉冲宽度调制(PWM)方案，可以从栅极驱动器IC输出电压脉冲作为控制信号。因此，在用于控制功率晶体管的PWM周期期间，可以在接通电压电平与关断电压电平之间切换控制信号。这转而对栅极电压进行充电和放电，以分别接通和关断功率晶体管。
特别地，功率晶体管的栅极是电容性负载，并且接通电流(即，栅极供应电流)和关断电流(即，栅极吸收电流)被指定为当发起开关事件时的初始电流。在关断事件期间，在一小段时间(与PWM周期相比较小)之后，栅极电流减小，并且当栅极达到例如0V时栅极电流达到零值。在接通事件期间，在一小段时间(与PWM周期相比较小)之后，栅极电流减小，并且当栅极达到例如15V时栅极电流达到零值。
晶体管可以包括绝缘栅双极晶体管(IGBT)和金属氧化物半导体场效应晶体管(MOSFET)(例如，Si MOSFET或SiC MOSFET)。尽管在下面的实施方式中可以将IGBT用作示例，但是应当认识到，可以用MOSFET来替换IGBT，并且反之亦然。在这种情况下，在本文描述的示例中的任一示例中，当用MOSFET替换IGBT时，可以用MOSFET的漏极替换IGBT的集电极，可以用MOSFET的源极替换IGBT的发射极，并且可以用MOSFET的漏极-源极电压VDS替换IGBT的集电极-发射极电压VCE。因此，可以以MOSFET模块替换任何IGBT模块，反之亦然。
本文中描述的特定实施方式涉及但不限于可以在功率转换器或电源内使用的功率半导体装置。因此，在实施方式中，功率半导体装置可以被配置成承载要提供给负载的负载电流和/或分别由电源提供的负载电流。例如，半导体器件可以包括诸如单片集成二极管单元和/或单片集成晶体管单元的一个或更多个功率半导体单元。这样的二极管单元和/或这样的晶体管单元可以集成在功率半导体模块中。
包括适当连接以形成半桥的晶体管的功率半导体器件通常用于电力电子领域。例如，半桥可以用于驱动电机或开关模式电源。
例如，多相逆变器被配置成通过提供多相负载(例如，三相电机)来提供多相功率。例如，三相功率涉及三个对称的正弦波，它们彼此之间异相120电角度。在对称的三相电源系统中，三个导体各自承载相对于公共参考具有相同频率和电压幅度但具有三分之一周期的相位差的交流(AC)。由于相位差，任何导体上的电压在其他导体之一之后的三分之一周期和在其余导体之前的三分之一周期处达到其峰值。该相位延迟为平衡的线性负载提供恒定的功率传送。这还使得可以在电机中产生旋转磁场。
三相逆变器包括三个逆变器支路，针对三相中的每一相具有一个逆变器支路，并且每个逆变器支路彼此并联连接至直流(DC)电压源。每个逆变器支路包括一对功率晶体管，该对功率晶体管例如以半桥配置布置以用于将DC转换为AC。换言之，每个逆变器支路包括串联连接的两个互补晶体管(即，高侧晶体管和低侧晶体管)，并且它们彼此互补地接通和关断以用于驱动相负载。
图1是示出根据一个或更多个实施方式的功率半导体器件的控制致动器10的示意性框图。在该示例中，控制致动器100是用于控制和驱动电机的电机控制致动器。然而，将认识到，控制致动器100可以控制和/或驱动其他类型的负载。就其本身而言，图1示出了控制致动器的一种使用的非限制性示例，其中电机是负载的一种可能类型。
特别地，控制致动器10包括功率逆变器1和逆变器控制单元2。逆变器控制单元2表现为控制单元(例如，电机控制单元)，并且因此也可以被称为控制器或控制IC(例如，电机控制器或电机控制IC)。控制单元可以是单片IC，或者可以分成两个或更多个IC上的微控制器和栅极驱动器。
在该示例中，控制致动器10还耦接至包括三相U、V和W的三相电机M。功率逆变器1是三相电流发生器，该三相电流发生器被配置成通过提供三相电流来提供三相功率以驱动电机M。还将认识到，功率逆变器1和逆变器控制单元2可以被放置在同一电路板上，或者被放置在分开的电路板上。
大小和相位两者的偏差均可能导致电机M中的功率和转矩的损失。因此，控制致动器10可以被配置成实时地监测和控制提供给电机M的电流的大小和相位，以确保基于反馈控制回路保持适当的电流平衡。开环电机控制单元也存在并且可以实现。
功率逆变器1包括以互补对布置的六个晶体管模块3u+、3u-、3v+、3v-、3w+和3w-(统称为晶体管模块3)的开关阵列。每个互补对构成一个向三相电机M提供相电流的一个逆变器支路。因此，每个逆变器支路包括上(高侧)晶体管模块3和下(低侧)晶体管模块3。每个晶体管模块可以包括一个晶体管并且还可以包括二极管(未示出)。因此，每个逆变器支路包括上晶体管(即，高侧开关)和下晶体管(即，低侧开关)。负载电流路径U、V和W从位于互补晶体管之间的每个逆变器支路的输出(即，每个半桥的输出)延伸，并且被配置成耦接至负载，例如电机M。功率逆变器1耦接至DC电源4(例如，电池或二极管桥式整流器)并且耦接至逆变器控制单元2。
在该示例中，逆变器控制单元2包括用于控制开关阵列的电机控制电路和栅极驱动器电路。在一些示例中，逆变器控制单元2可以是单片的，其中电机控制电路和栅极驱动器电路被集成到单个管芯上。在其他示例中，电机控制电路和栅极驱动器电路可以被划分为分开的IC。单片栅极驱动器是单个硅芯片上的栅极驱动器，并且还可以通过特定的高电压(HV)技术制成。此外，栅极驱动器IC可以被集成在功率逆变器1上以形成功率模块。
控制器IC实时地执行控制致动器10的控制功能。当驱动电机时，控制功能是电机控制功能，其可以包括控制永磁电机或感应电机，并且可以被配置为不需要转子位置感测的无传感器控制、被配置为具有霍尔传感器和/或编码器装置的基于传感器的控制、或者被配置为基于传感器的控制(例如，在较低的转子速度下使用)和无传感器控制(例如，在较高的转子速度下使用)两者的组合。
例如，逆变器控制单元2包括控制器和驱动器单元5，该控制器和驱动器单元5包括作为控制器IC的微控制器单元(MCU)和用于生成用于控制每个晶体管模块3的晶体管的驱动器信号的栅极驱动器IC。因此，负载电流路径U、V和W可以由控制器和驱动器单元5借助于控制晶体管3的控制电极(即，栅电极)来控制。例如，在从微控制器接收到控制信号时，栅极驱动器IC可以将对应的晶体管设置为导通状态(即，接通状态)或阻断状态(即，关断状态)之一。
栅极驱动器IC可以被配置成从MCU接收包括功率晶体管控制信号的指令，并且根据接收到的指令和控制信号接通或关断相应的晶体管3。例如，在相应的晶体管3的接通过程期间，栅极驱动器IC可以用于向相应的晶体管3的栅极提供(供应)栅极电流，以对栅极进行充电。相比之下，在关断过程期间，栅极驱动器IC可以用于从晶体管3的栅极汲取(吸收)栅极电流，以使栅极放电。
逆变器控制单元2或控制器和驱动器单元5本身可以包括用于实现PWM方案的PWM控制器、ADC、DSP和/或时钟源(即，计时器或计数器)，PWM方案用于控制每个晶体管的状态并且最终控制在相应的负载电流路径U、V和W上提供的每个相电流。
特别地，控制器和驱动器单元5的微控制器可以使用电机控制算法，例如场定向控制(FOC)算法，以用于针对输出至多相负载例如多相电机的每个相电流实时地提供电流控制。例如，在FOC期间，应当测量电机相电流，使得能够实时地确定准确的转子位置。为了实现电机相电流的确定，MCU 5可以采用使用单分流电流感测的算法(例如，空间矢量调制(SVM)，也被称为空间矢量脉冲宽度调制(SVPWM))。
此外，控制功率逆变器1的开关3(即，晶体管)，使得同一逆变器支路中的两个开关在任何时候都不会同时接通，否则DC电源将会短路。根据电机控制算法，可以通过对逆变器支路内的开关3进行互补操作来满足该要求。
图2是根据一个或更多个实施方式的功率模块200A的示意性框图。功率模块200A包括单相驱动级10(即，逆变器支路)和电耦接至单相驱动级10的栅极驱动器IC 20A。然而，单相驱动级可以通过增加另外的逆变器支路而被扩展至多相驱动状态。单相驱动级10和栅极驱动器IC20A两者被集成到单个封装(未示出)中。因此，功率模块200A被封装为单个装置。
单相驱动级10包括低侧晶体管11和高侧晶体管12，它们被控制用于向负载(未示出)的一个相提供负载电流ILOAD。还示出了耦接至其各自的功率晶体管11和12的续流二极管D1和D2。
栅极驱动器IC 20A是单片高电压(HV)栅极驱动器，其包括用于驱动低侧晶体管开关11的低侧(LS)栅极驱动器21和用于驱动高侧晶体管开关12的高侧(HS)栅极驱动器22。如稍后将说明的，LS栅极驱动器21和HS栅极驱动器22位于栅极驱动器IC 20A的不同电压域中。
两个栅极驱动器21和22基于从微控制器单元(MCU)接收的数字PWM信号LIN和HIN来执行其各自的功率晶体管11和12的栅极驱动。PWM信号是在栅极驱动器IC 20A的PWM逻辑电路35处从MCU接收的控制信号。PWM逻辑电路35从MCU接收LIN和HIN信号，并且死区时间(dead time)逻辑电路36(例如，延迟电路)确保存在为防止桥直通而实现的最小的死区时间。在一些实现中，死区时间逻辑电路36可以被集成在PWM逻辑电路35中。最终，各个PWM控制信号被传递至各自的低侧栅极驱动器21和高侧栅极驱动器22，其中到高侧栅极驱动器22的PWM信号HIN通过低电压(LV)至高电压(HV)(LV/HV)电平移位器25。在此之后，低侧栅极驱动器21和高侧栅极驱动器22执行栅极驱动。
LV/HV电平移位器25被配置成将低电压信号转换成其更高的等效电压。例如，逻辑低LV信号可以被转换成逻辑低HV信号。类似地，逻辑高LV信号可以被转换成逻辑高HV信号。这使得信号能够跨不同的电压域发送。
栅极驱动器21和22两者分别包括分开的预驱动器电路系统26和27以及缓冲器33和34。预驱动器电路系统26和27被配置成接收PWM信号，并且基于该PWM信号来控制用于生成电流Io+的相应的第一电流源(例如，供应FET)的接通/关断状态。另外，预驱动器电路系统26和27被配置成接收PWM信号，并且基于该PWM信号来控制用于生成电流Io-的相应的第二电流源(例如，吸收FET)的接通/关断状态。相应的电流源被设置在缓冲器33和34中。因此，缓冲器33和34各自可以包括用于生成用于其相应的功率晶体管11和12的接通电流Io+和关断电流Io-的一对互补FET。预驱动器电路系统26和27中的每一个还可以命令各自的缓冲器33或34使用一定的电流能力。
低侧栅极驱动器21被布置在由中电压域限定的低侧区中，而高侧栅极驱动器被布置在由高电压域限定的高侧区中。实际上，栅极驱动器IC20A还包括端接区，该端接区将高电压域与低电压域隔离并且可以被称为隔离端接区。因此，端接区在两个电压域之间提供了电压隔离阻障。
栅极驱动器IC 20A可以被配置成从MCU接收PWM控制信号，并且根据接收到的PWM控制信号来接通或关断相应的晶体管11和12。例如，在相应的晶体管11或12的接通过程期间，栅极驱动器IC 20A可以用于向相应的晶体管11/12的栅极提供(供应)栅极电流，以对栅极进行充电。相比之下，在关断过程期间，栅极驱动器IC 20A可以用于从晶体管11/12的栅极汲取(吸收)栅极电流，以使栅极放电。
因此，MCU电耦接至栅极驱动器IC 20A以用于在其之间传输信息信号和控制信号HIN和LIN，并且栅极驱动器IC 20A电耦接至逆变器支路10以用于驱动其功率晶体管。
具体地，MCU被配置成生成分别用于控制晶体管11和12的PWM控制信号LIN和HIN，并且将控制信号发送至LV域43处的栅极驱动器IC 20A。例如，栅极驱动器IC 20A被配置成从MCU接收指令，以使用PWM控制信号来驱动连接至电压VS的负载相(即，逆变器支路)。这些PWM控制信号由栅极驱动器IC 20A在LV域处(即，在输入引脚HIN和LIN处)接收，并且经由适当的逻辑电路(例如，PWM逻辑电路35，以及对于高侧的电平移位器25)传递至对应的预驱动器电路系统26和27。缓冲器33和34被配置成接收PWM控制信号并且经由栅极驱动器IC 20A的输出端子HO和LO驱动对应的功率晶体管11和12。
至少四个区——HV域41、中电压域(MV)域42或中压域、LV域43和端接区44——被单片地构建在单个集成电路中。LV域43是包括低电压装置的区，MV域42是包括中压装置的区，并且HV域41是包括高电压装置的区。例如，低电压装置可以提供有0V至5V，中压装置可以提供有0V至30V，并且高电压装置可以提供有100伏特以上(例如，120V至160V)。电压域不限于这些电压范围，而是旨在提供一个实现的示例。然而，在不同电压层级处不同电压域级别的一般原理保持不变。
端接区44由不同电压域之间的虚线表示。端接区44将不同的电压域彼此隔离，并且可以被称为隔离端接区。因此，端接区44在两个电压域之间提供了电压隔离阻障。端接区44可以是单体连续区域，或者可以包括用于使各种电压域分开的两个或更多个区。
而图2示出了包括三个隔离的电压域的示例，一些实施方式可以具有其中MV域42与LV域43之间不存在隔离的配置。换言之，可以不存在图2中示出的MV域42与LV域43之间的端接区44的部分。在这种情况下，为了将HV域41与其他电压域42和43隔离，端接区44保留在HV域41与其他电压域42和43之间。
另外，一些实施方式可以具有其中LV域43完全布置在MV域42内的配置。在这种情况下，为了将LV域43与MV域42隔离，LV域43可以是完全被端接区44包围的电压岛。另外，为了将HV域41与MV域42隔离，端接区44保留在HV域41与MV电压域42之间。因此，LV域43与MV域42隔离，并且HV域41与MV域42隔离。当然，LV域43和HV域41也通过两个分开的端接区44彼此隔离。
此外，虽然图2示出了包括三个电压域的示例，但是应当认识到，电压域的数目可以减少到两个。在这种情况下，MV域42和LV域43的各个部件可以被组合到同一电压域(例如，LV域或MV域)中，使得MV域42和LV域43被并入到同一电压区中。其余区可以包括如图2所示的与另一电压域隔离的HV域41。
所有四个区41至44均构建在单个硅管芯上以创建单个IC栅极驱动器。可以如上所讨论的布置的端接区44的主要目的是使不同的电压域彼此电隔离。端接区44可以包括通常用作自举二极管以对自举电容器24进行充电的大二极管(未示出)。电平移位器25用于转换(即，电平移位)控制信号的电压电平，并且因此将控制信息从低电压/功率域传送至高电压/功率域。
另外，VB是指高侧浮动电源电压；VS是指高侧浮动地电压；VDD或VCC是指低侧和逻辑固定电源电压；VSS或VEE是指低侧地电压；HO是指高侧浮动输出电压；LO是指低侧输出电压；DC+是指DC链路正极；DC-是指DC链路负极；以及HIN和LIN是指从MCU接收的逻辑输入电压(即，控制信号)。
在该示例和以下示例中，VB以160V的最大值工作，VS以130V的最大值工作，VCC以30V工作，并且VSS以0V工作。特别地，当晶体管12接通(并且晶体管11关断)时，VS等于DC+，而当晶体管11接通(并且晶体管12关断)时，VS等于DC-。在两种情况下，由于自举电容器24，VB保持在高于VS大致30V。因此，当DC+为130V时，向VCC供电的低侧(外部)电源电压可以被设置为30V，并且高侧电源电压VB可以以160V的最大电压工作。DC-连接至地/VSS，但不是必须的。
还应当注意，VB与VS之间的电压差基本上等于VCC与VSS之间的电压差。因此，LO在0V至30V之间调制，并且HO在130V至160V之间调制。在一些实现中，VS可以以高达140V工作，并且VCC可以以低至20V工作。其他实现可以对IC的每个焊盘使用其他电压设置。
以上提及的电压被设置成使得高侧电压域相比于低侧电压域在更高的电压或功率域中工作。另外，中电压或功率域被设置在HV域与LV域之间的中间级别。
HV域41包括预驱动器电路系统27、缓冲器34和耦接至VS和VB的MV ESD装置51。
LV域43包括PWM逻辑电路35和死区时间逻辑电路36。电平移位器25跨越HV域41与LV域43之间的端接区44。
MV域42包括预驱动器电路系统26和缓冲器33。MV域42还包括由VSS和VCC供电的电源管理单元(PMU)37。PMU 37包括管理和调节功率功能并且将中电源电压(即，VCC)转换为被提供给LV域43的低电源电压(例如，5V)的电路系统。特别地，PMU 37将低电源电压提供给PWM逻辑电路35。PWM逻辑电路35使用低电源电压来执行其功能。其次，PMU 37被配置成监测故障并且在事件发生的情况下关断对PWM逻辑电路35的供电。通过关断对PWM逻辑电路35的供电，PWM逻辑电路35被禁用并且高侧晶体管12被关断。
MV域42还包括耦接至VSS和VCC的MV ESD装置52以及耦接至VSS和VS的HV ESD装置53。作为将HV ESD装置53连接至VS的结果，HV ESD装置53和MV ESD装置51串联耦接在一起以形成ESC装置链。
该配置使用串联的两个ESD装置51和53，使得MV ESD装置51与HV ESD装置53共享HV ESD保护。HV ESD装置53保护连接至高侧浮动地电压VS的浮动电压域，并且另外辅助MVESD装置51保护HV域41。当以这种方式使用时，通过使用比在使用单个专用ESD装置来保护HV域41的情况下原本将需要的ESD装置小的两个ESD装置来保护HV域41。芯片上需要的两个ESD装置51和53的硅面积小于在使用单个专用ESD装置来分开地保护每个电压域的情况下原本将需要的总面积。因此，由于在两个电压域之间共享了HV ESD保护，因此本示例中的配置能够节省一些面积。因此，使用该配置可以实现面积和成本两者的节省。此外，MV ESD装置52用于保护MV域42。
注意，ESD装置51、52和53是电压电平触发装置，而不是边缘触发装置。换言之，当跨ESD装置的电压达到阈值电平(例如，30V或一些其他增量电压)时，ESD保护由ESD装置触发。当达到阈值电压时，钳位被激活。这与边缘触发相反，边缘触发在跨装置的电压增加的斜率超过斜率阈值(例如，30V/us)时触发ESD保护。电压变化的快速移动在栅极驱动器应用中是典型的。因此，边缘触发装置可能导致由这些快速电压移动引起的频繁且不希望的钳位。使用电压电平触发装置通过设置在钳位被激活之前必须达到的阈值电压电平来防止不希望的钳位。
ESD装置51、52和53可以是基于可控硅整流器(SCR)的装置。因此，ESD装置51、52和53包括被配置用于电压电平触发ESD保护的电路。例如，当跨保护装置存在一定的电压时，存在引起电压钳位的骤回(snapback)效应。因此，节省了与提供ESD保护的对应的ESD装置并联连接的电路。
图3A是根据一个或更多个实施方式的功率模块300A的示意性框图。功率模块300A类似于功率模块200A，不同之处在于栅极驱动器IC30A的HV ESD装置53连接至VCC而不是连接至VSS。作为将HV ESD装置53连接至VS和VCC的结果，HV ESD装置53、MV ESD装置51和MV装置52串联耦接在一起以形成ESC装置链。
该配置使用串联的三个ESD装置51、52和53，使得MV ESD装置51与第二ESD装置53和第三ESD装置52共享HV ESD保护。HV ESD装置53保护连接至高侧浮动地电压VS的浮动电压域，并且另外辅助MV ESD装置51保护HV域41。另外，MV ESD装置52保护MV域42以及辅助保护HV域41。
当以这种方式使用时，通过使用比在使用单个ESD装置来保护HV域41的情况下原本需要的ESD装置更小的三个ESD装置，来保护HV域41。芯片上需要的三个ESD装置51、52和53的硅面积小于在使用单个专用ESD装置来分开地保护每个电压域的情况下原本需要的总面积。相比之下，由于在两个电压域之间共享了HV ESD保护，因此本示例中的配置能够节省一些面积。因此，使用该配置可以实现面积和成本两者的节省。
除了该差异之外，栅极驱动器IC 30A的配置与栅极驱动器IC 20A的配置相同。
图3B是根据一个或更多个实施方式的功率模块300B的示意性框图。功率模块300B类似于功率模块300A，不同之处在于栅极驱动器IC30B包括附加的电压域——浮动电压(FV)域45。FV域45包括HV ESD装置53，并且通过端接区44与其他电压域41、42和43隔离。FV域45包括在MV域42与HV域41之间浮动的电压电平。除了这些差异之外，栅极驱动器IC 30B的配置与栅极驱动器IC 30A的配置相同。
实施方式还包括操作栅极驱动器集成电路的方法，方法包括根据包括第一下电源端子和第一上电源端子的第一对电源端子而在第一电压域中操作至少一个高侧装置；根据包括第二下电源端子和第二上电源端子的第二对电源端子而在低于第一电压域的第二电压域中操作至少一个低侧装置；在低于第二电压域的第三电压域中操作至少一个低电压装置，其中，高侧区与低侧区以及低电压区隔离；基于布置在第一电压域中并且连接至第一对电源端子的第一静电装置，以及基于连接至第一对电源端子的第一下电源端子使其与第一静电装置串联耦接的第三静电装置，向至少一个高侧装置提供第一静电保护；以及基于布置在第二电压域中并且连接至第二对电源端子的第二静电装置，向至少一个低侧装置提供第二静电保护。
实施方式还包括制造所描述的实施方式中的任何实施方式的方法。制造方法包括：根据其电压域形成不同的区；形成一个或更多个端接区，其中至少高侧区与低侧区以及低电压区隔离；以及在每个区/电压域中设置对应的电路。电路包括以上面结合图2、图3A和图3B描述的方式电连接的ESD装置51、52和53。
例如，制造栅极驱动器集成电路的方法可以包括形成高侧区，该高侧区根据包括第一下电源端子和第一上电源端子的第一对电源端子而在第一电压域中操作；形成低侧区，该低侧区根据包括第二下电源端子和第二上电源端子的第二对电源端子而在低于第一电压域的第二电压域中操作；形成低电压区，该低电压区在低于第二电压域的第三电压域中操作；形成至少一个端接区，该至少一个端接区将高侧区与低侧区以及低电压区电隔离；设置第一静电装置，该第一静电装置被布置在高侧区中并且连接至第一对电源端子；设置第二静电装置，该第二静电装置被布置在低侧区中并且连接至第二对电源端子；以及设置第三静电装置，该第三静电装置连接至第一对电源端子的第一下电源端子，使得第三静电装置与第一静电装置串联耦接。
虽然已经公开了各种实施方式，但是对于本领域技术人员将明显的是，可以在不脱离本发明的精神和范围的情况下作出将实现本文所公开的构思的一些优点的各种改变和修改。对于本领域技术人员将明显的是，可以适当地替换执行相同功能的其他部件。应当理解，在不脱离本发明的范围的情况下，可以利用其他实施方式并进行结构或逻辑上的改变。应当提及，参照特定附图说明的特征可以与其他附图的特征组合，即使在没有明确提及的那些附图中也是如此。对总的发明构思的这样的修改旨在由所附权利要求及其合法等效内容覆盖。
此外，所附权利要求由此被并入详细描述中，其中每个权利要求可以独立地作为单独的示例实施方式。虽然每个权利要求可以独立地作为单独的示例实施方式，但是应当注意，尽管从属权利要求可以在权利要求中指与一个或更多个其他权利要求的特定组合，但是其他示例实施方式也可以包括从属权利要求与每个其他从属权利要求或独立权利要求的主题的组合。除非说明不旨在提出特定组合，否则本文提出了这样的组合。此外，旨在还将权利要求的特征包括在任何其他独立权利要求中，即使该权利要求不直接从属于独立权利要求也是如此。
还应当注意，说明书或权利要求中公开的方法可以由具有用于执行这些方法的相应动作中的每一个的器件的装置来实现。例如，本公开内容中描述的技术可以至少部分地以硬件、软件、固件或其任何组合——包括非暂态计算机可读记录介质上的计算机程序、计算系统和集成电路的任何组合——来实现。例如，所描述的技术的各个方面可以在一个或更多个处理器内实现，该一个或更多个处理器包括一个或更多个微处理器、DSP、ASIC或任何其他等效的集成或分立逻辑电路系统、以及这样的部件的任何组合。
此外，应当理解，说明书或权利要求中公开的多个动作或功能的公开可以不被解释为在特定的顺序内。因此，除非这样的动作或功能由于技术原因是不可互换的，否则多个动作或功能的公开不会将这些动作或功能限制为特定的顺序。此外，在一些实施方式中，单个动作可以包括或可以被分解成多个子动作。除非明确排除，否则可以包括这样的子动作并且这样的子动作可以是该单个动作的公开内容的一部分。

Claims (25)

1.一种栅极驱动器集成电路，包括：
高侧区，其根据包括第一下电源端子和第一上电源端子的第一对电源端子而在第一电压域中工作；
低侧区，其根据包括第二下电源端子和第二上电源端子的第二对电源端子而在低于所述第一电压域的第二电压域中工作；
低电压区，其在低于所述第二电压域的第三电压域中工作；
至少一个端接区，其将所述高侧区与所述低侧区和所述低电压区电隔离；
第一静电装置，其被布置在所述高侧区中并且被连接至所述第一对电源端子；
第二静电装置，其被布置在所述低侧区中并且被连接至所述第二对电源端子；以及
第三静电装置，其被连接至所述第一对电源端子中的所述第一下电源端子，使得所述第三静电装置与所述第一静电装置串联耦接。
2.根据权利要求1所述的栅极驱动器集成电路，其中，所述第一静电装置具有第一电压额定值，所述第二静电装置具有所述第一电压额定值，并且所述第三静电装置具有大于所述第一电压额定值的第二电压额定值。
3.根据权利要求2所述的栅极驱动器集成电路，其中，所述第一电压额定值小于100V，并且所述第二电压额定值为至少100V。
4.根据权利要求3所述的栅极驱动器集成电路，其中，所述第一电压额定值为30V或更小。
5.根据权利要求1所述的栅极驱动器集成电路，其中，所述第三静电装置被连接至所述第二对电源端子中的所述第二下电源端子。
6.根据权利要求1所述的栅极驱动器集成电路，其中，所述第三静电装置被连接至所述第二对电源端子中的所述第二上电源端子，使得所述第三静电装置与所述第一静电装置和所述第二静电装置两者串联耦接。
7.根据权利要求6所述的栅极驱动器集成电路，其中，所述第三静电装置耦接在所述第一静电装置与所述第二静电装置之间。
8.根据权利要求6所述的栅极驱动器集成电路，其中，所述第一静电装置具有第一电压额定值，所述第二静电装置具有所述第一电压额定值，并且所述第三静电装置具有大于所述第一电压额定值的第二电压额定值。
9.根据权利要求1所述的栅极驱动器集成电路，还包括：
高侧栅极驱动器，其被布置在所述高侧区中并且被连接至所述第一对电源端子，其中，所述高侧栅极驱动器被配置成在多个接通切换事件期间生成接通电流以驱动高侧功率晶体管；
低侧栅极驱动器，其被布置在所述低侧区中并且被连接至所述第二对电源端子，其中，所述低侧栅极驱动器被配置成驱动与所述高侧功率晶体管互补的低侧功率晶体管；以及
脉冲宽度调制PWM逻辑电路，其被布置在所述低电压区中，其中，所述PWM逻辑电路被配置成接收高侧PWM控制信号和低侧PWM控制信号、将所述高侧PWM控制信号发送至所述高侧栅极驱动器并且将所述低侧PWM控制信号发送至所述低侧栅极驱动器。
10.根据权利要求9所述的栅极驱动器集成电路，还包括：
电源管理单元，其被布置在所述低侧区中并且被连接至所述第二对电源端子，其中，所述电源管理单元被配置成将从所述第二上电源端子接收的电压转换成更低的电压，并且将所述更低的电压提供给所述PWM逻辑电路。
11.根据权利要求10所述的栅极驱动器集成电路，其中，所述电源管理单元被配置成监测故障，并且在检测到故障的情况下，禁止向所述PWM逻辑电路提供所述更低的电压。
12.根据权利要求1所述的栅极驱动器集成电路，还包括：
浮动电压区，其在所述第一电压域与所述第二电压域之间的浮动电压域中工作，
其中，所述至少一个端接区将至少所述高侧区、所述低侧区和所述浮动电压区彼此电隔离，以及
其中，所述第三静电装置被布置在所述浮动电压区中。
13.根据权利要求12所述的栅极驱动器集成电路，其中，所述至少一个端接区将所述高侧区、所述低侧区、所述低电压区和所述浮动电压区彼此电隔离。
14.根据权利要求12所述的栅极驱动器集成电路，其中，所述第三静电装置被连接至所述第二对电源端子中的所述第二下电源端子。
15.根据权利要求12所述的栅极驱动器集成电路，其中，所述第三静电装置被连接至所述第二对电源端子中的所述第二上电源端子，使得所述第三静电装置与所述第一静电装置和所述第二静电装置两者串联耦接。
16.根据权利要求15所述的栅极驱动器集成电路，其中，所述第三静电装置耦接在所述第一静电装置与所述第二静电装置之间。
17.根据权利要求15所述的栅极驱动器集成电路，其中，所述第一静电装置具有第一电压额定值，所述第二静电装置具有所述第一电压额定值，并且所述第三静电装置具有大于所述第一电压额定值的第二电压额定值。
18.根据权利要求1所述的栅极驱动器集成电路，其中，所述栅极驱动器集成电路是单片栅极驱动器集成电路。
19.根据权利要求1所述的栅极驱动器集成电路，其中，所述第一静电装置、所述第二静电装置和所述第三静电装置是可控硅整流器。
20.根据权利要求1所述的栅极驱动器集成电路，其中，所述第一静电装置、所述第二静电装置和所述第三静电装置包括至少一个齐纳二极管。
21.根据权利要求1所述的栅极驱动器集成电路，其中：
所述第一下电源端子被配置成接收高侧浮动地电压，
所述第一上电源端子被配置成接收高侧浮动电源电压，
所述第二下电源端子被配置成接收低侧地电压，以及
所述第二上电源端子被配置成接收低侧固定电源电压。
22.根据权利要求1所述的栅极驱动器集成电路，其中，所述至少一个端接区将所述高侧区、所述低侧区和所述低电压区彼此电隔离。
23.根据权利要求1所述的栅极驱动器集成电路，其中，所述第三静电装置被布置在所述低侧区中。
24.一种用于操作栅极驱动器集成电路的方法，所述方法包括：
根据包括第一下电源端子和第一上电源端子的第一对电源端子而在第一电压域中操作至少一个高侧装置；
根据包括第二下电源端子和第二上电源端子的第二对电源端子而在低于所述第一电压域的第二电压域中操作至少一个低侧装置；
在低于所述第二电压域的第三电压域中操作至少一个低电压装置，其中，所述高侧装置与所述低侧装置和所述低电压装置相隔离；
基于第一静电装置和第三静电装置，向所述至少一个高侧装置提供第一静电保护，其中，所述第一静电装置被布置在所述第一电压域中并且被连接至所述第一对电源端子，以及所述第三静电装置被连接至所述第一对电源端子中的所述第一下电源端子，使得所述第三静电装置与所述第一静电装置串联耦接；以及
基于被布置在所述第二电压域中并且被连接至所述第二对电源端子的第二静电装置，向所述至少一个低侧装置提供第二静电保护。
25.根据权利要求24所述的方法，其中，所述高侧装置、所述低侧装置和所述低电压装置彼此电隔离。
CN202110350928.2A 2020-04-02 2021-03-31 栅极驱动器集成电路和操作栅极驱动器集成电路的方法 Pending CN113497549A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/838,379 US11431166B2 (en) 2020-04-02 2020-04-02 Electrostatic discharge protection in a monolithic gate driver having multiple voltage domains
US16/838,379 2020-04-02

Publications (1)

Publication Number Publication Date
CN113497549A true CN113497549A (zh) 2021-10-12

Family

ID=77922431

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110350928.2A Pending CN113497549A (zh) 2020-04-02 2021-03-31 栅极驱动器集成电路和操作栅极驱动器集成电路的方法

Country Status (2)

Country Link
US (2) US11431166B2 (zh)
CN (1) CN113497549A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116187222A (zh) * 2022-12-09 2023-05-30 海光集成电路设计(北京)有限公司 一种芯片设计方法、装置及相关设备

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11431166B2 (en) 2020-04-02 2022-08-30 Infineon Technologies Austria Ag Electrostatic discharge protection in a monolithic gate driver having multiple voltage domains
US20220311242A1 (en) * 2021-03-25 2022-09-29 Texas Instruments Incorporated Integrated circuit with electrostatic discharge protected power supply
DE102022211265A1 (de) * 2022-10-24 2024-04-25 Vitesco Technologies Germany Gmbh Schaltungsanordnung und Verfahren zur Detektion eines Masseschlusses

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6801416B2 (en) * 2001-08-23 2004-10-05 Institute Of Microelectronics ESD protection system for high frequency applications
US8064177B2 (en) * 2006-08-30 2011-11-22 St-Ericsson Sa ESD protection for DC/DC converter
JP4988665B2 (ja) * 2008-08-06 2012-08-01 日立オートモティブシステムズ株式会社 半導体装置および半導体装置を用いた電力変換装置
US8456794B2 (en) * 2009-11-12 2013-06-04 Infineon Technologies Ag Clock-pulsed safety switch
US20130076405A1 (en) * 2011-09-23 2013-03-28 GM Global Technology Operations LLC Systems and methods for discharging bus voltage using semiconductor devices
US8947841B2 (en) * 2012-02-13 2015-02-03 Analog Devices, Inc. Protection systems for integrated circuits and methods of forming the same
US10418809B2 (en) * 2012-04-23 2019-09-17 Active-Semi, Inc. Power management integrated circuit for driving inductive loads
US9502892B2 (en) * 2013-09-18 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Electrostatic discharge protection circuit and related method
US9571093B2 (en) * 2014-09-16 2017-02-14 Navitas Semiconductor, Inc. Half bridge driver circuits
US9647476B2 (en) * 2014-09-16 2017-05-09 Navitas Semiconductor Inc. Integrated bias supply, reference and bias current circuits for GaN devices
JP6272509B2 (ja) * 2015-01-20 2018-01-31 三菱電機株式会社 信号伝達装置
US10033347B2 (en) * 2015-05-21 2018-07-24 Steven E. Summer DC/DC electrical configuration for operating over a large span of input voltages
US9831867B1 (en) * 2016-02-22 2017-11-28 Navitas Semiconductor, Inc. Half bridge driver circuits
JP6862722B2 (ja) * 2016-09-01 2021-04-21 富士電機株式会社 電力変換装置
US10778219B2 (en) * 2017-11-15 2020-09-15 Navitas Semiconductor, Inc. Level shifting in a GaN half bridge circuit
US10110221B1 (en) * 2018-02-21 2018-10-23 Navitas Semiconductor, Inc. Power transistor control signal gating
US10224817B1 (en) * 2018-07-19 2019-03-05 Navitas Semiconductor, Inc. Power transistor control signal gating
US11431166B2 (en) 2020-04-02 2022-08-30 Infineon Technologies Austria Ag Electrostatic discharge protection in a monolithic gate driver having multiple voltage domains

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116187222A (zh) * 2022-12-09 2023-05-30 海光集成电路设计(北京)有限公司 一种芯片设计方法、装置及相关设备
CN116187222B (zh) * 2022-12-09 2024-02-02 海光集成电路设计(北京)有限公司 一种芯片设计方法、装置及相关设备

Also Published As

Publication number Publication date
US11677237B2 (en) 2023-06-13
US20210313801A1 (en) 2021-10-07
US11431166B2 (en) 2022-08-30
US20220385061A1 (en) 2022-12-01

Similar Documents

Publication Publication Date Title
CN111641329B (zh) 栅极驱动器电路和驱动晶体管的方法
US11183835B2 (en) Short circuit detection and protection for a gate driver circuit and methods of detecting the same using logic analysis
US11677237B2 (en) Electrostatic discharge protection in a monolithic gate driver having multiple voltage domains
US7940503B2 (en) Power semiconductor arrangement including conditional active clamping
US6744644B2 (en) Soft-start of DC link capacitors for power electronics and drive systems
CN113630033A (zh) 半导体电路
US20200321901A1 (en) Power module with built-in drive circuit
US11349303B2 (en) Power module with integrated surge voltage limiting element
US20170126224A1 (en) High side power device gate driver
EP3902163B1 (en) An isolation barrier communication system in a package for isolated gate driver communication
US11728802B2 (en) Drive circuit
US20250030335A1 (en) Protecting a power inverter by sensing a phase node voltage
CA3165831A1 (en) Electric motor drive with gallium nitride power switches having low-side short circuit safe state
KR101280424B1 (ko) 비대칭 ｐｗｍ 방식을 위한 3상 비대칭 인버터회로
US12119810B2 (en) Gate driver system for detecting a short circuit condition
US20250105760A1 (en) Active dc bus discharge
US12191790B2 (en) Power module with protection circuit
WO2022148566A1 (en) Switch driver system, switch leg, inverter, electric drive and vehicle
CN116805834A (zh) 半导体装置
CN118923028A (zh) 驱动电路、驱动电路的控制方法
CN113632336A (zh) 开关控制电路、驱动控制装置及开关控制方法
JP2022077909A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination