[go: up one dir, main page]

CN113471273A - 绝缘栅双极型晶体管及制备方法、电子设备 - Google Patents

绝缘栅双极型晶体管及制备方法、电子设备 Download PDF

Info

Publication number
CN113471273A
CN113471273A CN202010242481.2A CN202010242481A CN113471273A CN 113471273 A CN113471273 A CN 113471273A CN 202010242481 A CN202010242481 A CN 202010242481A CN 113471273 A CN113471273 A CN 113471273A
Authority
CN
China
Prior art keywords
sublayer
layer
region
doping
doping concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010242481.2A
Other languages
English (en)
Inventor
朱辉
黄宝伟
肖秀光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BYD Semiconductor Co Ltd
Original Assignee
BYD Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BYD Semiconductor Co Ltd filed Critical BYD Semiconductor Co Ltd
Priority to CN202010242481.2A priority Critical patent/CN113471273A/zh
Priority to PCT/CN2021/082955 priority patent/WO2021197194A1/zh
Priority to EP21780154.7A priority patent/EP4131420A4/en
Publication of CN113471273A publication Critical patent/CN113471273A/zh
Priority to US17/953,822 priority patent/US20230015515A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/141—Anode or cathode regions of thyristors; Collector or emitter regions of gated bipolar-mode devices, e.g. of IGBTs
    • H10D62/142—Anode regions of thyristors or collector regions of gated bipolar-mode devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H10D12/038—Manufacture or treatment of IGBTs of vertical IGBTs having a recessed gate, e.g. trench-gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/112—Constructional design considerations for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layers, e.g. by using channel stoppers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/50—Physical imperfections
    • H10D62/53—Physical imperfections the imperfections being within the semiconductor body 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了绝缘栅双极型晶体管及制备方法、电子设备。该绝缘栅双极型晶体管包括：漂移区和位于漂移区一侧的电极结构；电场终止层，电场终止层设置在漂移区远离电极结构的一侧，电场终止层包括层叠设置的第一亚层和第二亚层，第一亚层靠近漂移区设置，第一亚层的结深大于第二亚层的结深，第一亚层掺杂浓度的峰值小于第二亚层掺杂浓度的峰值，第一亚层单位厚度中掺杂元素的掺杂浓度的变化量，小于第二亚层单位厚度中掺杂元素的掺杂浓度的变化量，第一亚层和第二亚层界面处的掺杂元素连续分布。由此，该绝缘栅双极型晶体管具有以下优点的至少之一：较高的开关软度；良好的反向阻断能力；较薄的厚度；较小的通态损耗和较小的开关损耗；较低的成本。

Description

绝缘栅双极型晶体管及制备方法、电子设备
技术领域
本发明涉及半导体器件领域，具体地，涉及绝缘栅双极型晶体管及制备方法、电子设备。
背景技术
随着电动汽车的高速发展，绝缘栅双极型晶体管(IGBT)的需求也在逐步的增加。场终止型IGBT相比于非穿通型IGBT和穿通型IGBT具有更好的性能优势以及成本优势，场终止型IGBT相比于非穿通型IGBT在漂移区与集电极之间引入了电场终止层，电场终止层的引入使得场终止型IGBT在获得同等阻断能力的情况下，电场能够更早的终止，因此，场终止型IGBT的厚度远远薄于非穿通型IGBT，具有更好的导通以及开关性能。
然而，目前的场终止型IGBT及制备方法、电子设备仍有待改进。
发明内容
本发明是基于发明人对于以下事实和问题的发现和认识作出的：
目前，场终止型IGBT存在性能较差、成本较高的问题。发明人发现，这主要是由于目前场终止型IGBT中电场终止层的结构欠佳导致的。具体的，目前场终止型IGBT中的电场终止层具有多种类型：通过高能磷注入形成的电场终止层、利用直拉单晶硅形成的电场终止层、利用扩散片形成的电场终止层、或者通过质子注入形成的电场终止层。其中，由高能磷注入形成的电场终止层构成的IGBT软度较小，在开关过程中容易出现高电压尖峰，导致IGBT易出现过压失效。利用直拉单晶硅形成的电场终止层的缺陷密度和掺杂浓度鲁棒性较差，影响IGBT的性能。由扩散片形成的电场终止层构成的IGBT常用于3300V、4500V等高压器件中，在中低压器件中并不适用，并且扩散片的厚度对集电极硼的注入效率有较大影响，进而影响IGBT的性能。通过质子注入形成的电场终止层，需要进行多次注入(3次以上)，次数过多的质子注入会带来产能较低、成本较高以及辐射控制等问题。
本发明旨在至少一定程度上缓解或解决上述提及问题中至少一个。
在本发明的一个方面，本发明提出了一种绝缘栅双极型晶体管。该绝缘栅双极型晶体管包括：漂移区以及位于所述漂移区一侧的电极结构；电场终止层，所述电场终止层设置在所述漂移区远离所述电极结构的一侧，所述电场终止层包括层叠设置的第一亚层和第二亚层，所述第一亚层靠近所述漂移区设置，所述第一亚层的结深大于所述第二亚层的结深，所述第一亚层掺杂浓度的峰值小于所述第二亚层掺杂浓度的峰值，所述第一亚层单位厚度中掺杂元素的掺杂浓度的变化量，小于所述第二亚层单位厚度中掺杂元素的掺杂浓度的变化量，所述第一亚层和所述第二亚层界面处的掺杂元素连续分布。由此，该绝缘栅双极型晶体管具有以下优点的至少之一：较高的开关软度；良好的反向阻断能力；较薄的厚度；较小的通态损耗和较小的开关损耗；较低的成本。
在本发明的另一方面，本发明提出了一种制备绝缘栅双极型晶体管的方法。该方法包括：提供区熔硅衬底，所述区熔硅衬底的一侧设置有电极结构；在所述区熔硅衬底中形成漂移区以及电场终止层，所述漂移区位于所述区熔硅衬底靠近所述电极结构的一侧，所述电场终止层包括层叠设置的第一亚层和第二亚层，所述第一亚层靠近所述漂移区设置，所述第一亚层的结深大于所述第二亚层的结深，所述第一亚层掺杂浓度的峰值小于所述第二亚层掺杂浓度的峰值，所述第一亚层单位厚度中掺杂元素的掺杂浓度的变化量，小于所述第二亚层单位厚度中掺杂元素的掺杂浓度的变化量，所述第一亚层和所述第二亚层界面处的掺杂元素连续分布。由此，利用简单的方法即可获得具有优异性能的绝缘栅双极型晶体管，由该方法获得的绝缘栅双极型晶体管具有以下优点的至少之一：较高的开关软度；良好的反向阻断能力；较薄的厚度；较小的通态损耗和较小的开关损耗；较低的成本。
在本发明的另一方面，本发明提出了一种电子设备。该电子设备包括前面所述的绝缘栅双极型晶体管，由此，该电子设备具有前面所述的绝缘栅双极型晶体管的全部特征以及优点，在此不再赘述。总的来说，该电子设备具有良好的使用性能以及较低的成本。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1显示了根据本发明一个实施例的绝缘栅双极型晶体管的结构示意图；
图2显示了根据本发明另一个实施例的绝缘栅双极型晶体管的结构示意图；
图3显示了根据本发明另一个实施例的绝缘栅双极型晶体管的结构示意图；
图4显示了根据本发明一个实施例的制备绝缘栅双极型晶体管方法的流程示意图；
图5显示了实施例1绝缘栅双极型晶体管电场终止层的掺杂分布图；
图6显示了对比例1绝缘栅双极型晶体管电场终止层的掺杂分布图；
图7显示了对比例2绝缘栅双极型晶体管电场终止层的掺杂分布图；
图8显示了对比例3绝缘栅双极型晶体管电场终止层的掺杂分布图；
图9显示了对比例4绝缘栅双极型晶体管电场终止层的掺杂分布图。
附图标记说明：
100：漂移区；200：电极结构；210：栅极；220：第一金属层；230：绝缘层；300：电场终止层；310：第一亚层；320：第二亚层；400：集电极；500：第二金属层；10：阱区；20：源区；30：接触区。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的一个方面，本发明提出了一种绝缘栅双极型晶体管。根据本发明的实施例，参考图1，该绝缘栅双极型晶体管包括：漂移区100、电极结构200以及电场终止层300，其中，电极结构200位于漂移区100的一侧，电场终止层300设置在漂移区100远离电极结构200的一侧，电场终止层300包括层叠设置的第一亚层310和第二亚层320，第一亚层310靠近漂移区100设置，第一亚层310的结深大于第二亚层320的结深，第一亚层310掺杂浓度的峰值小于第二亚层320掺杂浓度的峰值，第一亚层310单位厚度中掺杂元素的掺杂浓度的变化量，小于第二亚层320单位厚度中掺杂元素的掺杂浓度的变化量，且第一亚层310与第二亚层320界面处的掺杂元素连续分布。由此，该绝缘栅双极型晶体管具有以下优点的至少之一：较高的开关软度；良好的反向阻断能力；较薄的厚度；较小的通态损耗和较小的开关损耗；较低的成本。
为了便于理解，下面首先对根据本发明实施例的绝缘栅双极型晶体管的工作原理进行简单说明：
根据本发明的实施例，通过对电场终止层的结构以及掺杂分布进行设计，使得IGBT具有良好的性能，具体的，电场终止层300包括两层结构：层叠设置的第一亚层310和第二亚层320，并且第一亚层310的结深大于第二亚层320的结深，第一亚层310掺杂浓度的峰值小于第二亚层320掺杂浓度的峰值，即第一亚层310为深结深低峰值掺杂分布，第二亚层320为浅结深高峰值掺杂分布，并且第一亚层310单位厚度中掺杂元素的掺杂浓度的变化量，小于第二亚层320单位厚度中掺杂元素的掺杂浓度的变化量，换句话说，第一亚层的掺杂浓度曲线相较于第二亚层的掺杂浓度曲线具有更高的平缓度(参考图5)，从而第一亚层310具有较为平缓且连续的掺杂分布，有利于显著提高IGBT的开关软度，使得IGBT具有较好的开关波形，有效缓解IGBT在开关中出现较大的电压电流尖峰，并且第二亚层掺杂浓度的峰值高于第一亚层掺杂浓度的峰值，即第二亚层具有较高的掺杂峰值，使得IGBT在反向阻断时具有良好的阻断能力，且第二亚层结深较浅，有利于减薄IGBT的厚度，使得IGBT具有较小的通态损耗和开关损耗。
根据本发明的实施例，第一亚层与第二亚层界面处的掺杂元素连续分布，也即是说，在第一亚层和第二亚层的交界处，第一亚层中的掺杂元素和第二亚层中的掺杂元素是连续过渡的(如图5所示)，从而使IGBT具有良好的性能。
需要说明的是，掺杂浓度曲线具有顶点和谷点，顶点为掺杂浓度由升高转变为降低时的临界点，谷点为掺杂浓度由降低转变为升高时的临界点，“掺杂浓度的峰值”是指掺杂浓度曲线上的顶点值。需要说明的是，本发明中掺杂浓度的单位为cm-3。
下面根据本发明的具体实施例，对该绝缘栅双极型晶体管的各个结构进行说明：
根据本发明的实施例，第一亚层310的结深为第二亚层320结深的10-100倍，如10倍、20倍、30倍、40倍、50倍、60倍、70倍、80倍、90倍、100倍，且第一亚层310掺杂浓度峰值的数量级为1014，第二亚层320掺杂浓度峰值的数量级为1015-1016。本领域技术人员能够理解的是，漂移区的掺杂浓度数量级通常在1013，本发明第一亚层310掺杂浓度峰值的数量级为1014，且第一亚层310的结深较深，从而可使第一亚层310获得较为平缓且连续的掺杂分布，有利于显著提高IGBT的开关软度，使得IGBT具有较好的开关波形，有效缓解IGBT在开关中出现较大的电压电流尖峰，第二亚层320掺杂浓度峰值的数量级为1015-1016，即第二亚层320具有较高的掺杂峰值，使得IGBT在反向阻断时具有良好的阻断能力，且第二亚层结深较浅，有利于减薄IGBT的厚度，使得IGBT具有较小的通态损耗和开关损耗。
根据本发明的实施例，在满足第一亚层310的结深为第二亚层320结深的10-100倍的基础上，第一亚层310的结深可以为20～40μm，如20μm、25μm、30μm、35μm、40μm，第二亚层320的结深可以为0.2～4μm，如0.2μm、0.5μm、0.8μm、1μm、1.5μm、2μm、2.5μm、3μm、3.5μm、4μm。由此，可以使IGBT具有较高的软度和良好的关断性能。
根据本发明的实施例，通过将第一亚层和第二亚层的结深以及掺杂浓度峰值按上述条件进行设计，可使得第二亚层单位厚度中掺杂元素的掺杂浓度的变化量，为第一亚层单位厚度中掺杂元素的掺杂浓度的变化量的5-10倍，换句话说，参考图5，第二亚层掺杂浓度曲线的斜率为第一亚层掺杂浓度曲线斜率的5-10倍，从而第一亚层的掺杂浓度曲线相较于第二亚层的掺杂浓度曲线具有更高的平缓度，使得IGBT同时具有较高的关断软度以及良好的反向阻断能力。
根据本发明的实施例，第一亚层310可以是通过质子注入形成的，第二亚层320可以是通过离子注入形成的，且第一亚层310是在形成第二亚层320之后形成的。由此，通过质子注入形成的第一亚层可以具有较深的结深以及较低的掺杂峰值，通过离子注入形成的第二亚层可以具有较高的掺杂峰值，且先形成第二亚层再形成第一亚层，可以使第一亚层获得更为平缓且连续的掺杂分布(相较于直接利用质子注入形成的亚层，按本发明方法形成的第二亚层中掺杂元素的分布更为平缓)，具有平缓且连续掺杂分布的第一亚层可有效提高IGBT的开通关断性能以及软度，使得IGBT具有良好的开关波形，有效缓解IGBT在开关过程中出现较大的电压电流尖峰，具有高掺杂峰值的第二亚层，可使得IGBT具有良好的反向阻断能力以及较薄的厚度。
并且发明人发现，若先进行质子注入形成第一亚层，然后再进行离子注入形成第二亚层，会导致第一亚层和第二亚层界面处的掺杂元素分布不连续，从而影响IGBT的性能。
根据本发明的实施例，第一亚层310中掺杂浓度的峰值不超过2个。由此，通过较少次数的注入即可使第一亚层获得较为平缓且连续的掺杂分布，可有效减少质子注入的次数，可有效缓解质子注入次数过多(3次以上)带来的产能较低、成本较高以及辐射控制等问题，通过较少次数的注入即可使第一亚层获得较为平缓且连续的掺杂分布，显著降低IGBT的成本。
关于第一亚层中掺杂浓度峰值的具体个数不受特别限制，本领域技术人员可以根据IGBT实际应用的环境进行设计，例如，根据本发明的实施例，当IGBT应用于中低压器件中时，第一亚层310中掺杂浓度的峰值可以为1个，当IGBT应用于高压器件中时，第一亚层310中掺杂浓度的峰值可以为2个。由此，本发明的IGBT可以不受器件使用环境的限制，即本发明的IGBT可以适用于中低压器件中，还可以适用于高压器件中，且具有良好的开关性能。
根据本发明的实施例，电场终止层300可以是由区熔硅形成的，区熔硅具有较少的缺陷，且掺杂浓度易控制，可进一步提高IGBT的开关性能。
根据本发明的实施例，参考图2以及图3，漂移区100可以具有N型掺杂，电极结构200包括：阱区10、源区20、接触区30、栅极210、第一金属层220以及绝缘层230，其中，阱区10设置在漂移区100中，阱区10具有P型掺杂，源区20和接触区30设置在阱区10中，源区20具有N型掺杂，接触区30具有P型掺杂。关于栅极的具体结构不受特别限制，本领域技术人员可以根据具体情况进行设计。
例如，根据本发明的实施例，参考图2，栅极210可以为平面栅结构，栅极210设置在漂移区100远离电场终止层300的一侧，第一金属层220覆盖栅极210、源区20以及接触区30，且第一金属层220与栅极210之间，以及栅极210与漂移区100之间均设置有绝缘层230。或者，参考图3，栅极210可以为沟槽栅结构，漂移区100在远离电场终止层300一侧具有凹槽，栅极210位于漂移区100的凹槽中，且漂移区100的凹槽中设置有绝缘层230A，绝缘层230A位于栅极210与漂移区100之间，漂移区100远离电场终止层300一侧的表面之上设置有绝缘层230B，第一金属层220覆盖绝缘层230B以及源区20、接触区30。由此，该IGBT具有良好的使用性能，且该IGBT具有较广的应用范围。
根据本发明的实施例，参考图2以及图3，该IGBT还可以包括：集电极400以及第二金属层500，其中，集电极400设置在电场终止层300远离漂移区100的一侧，第二金属层500设置在集电极400远离电场终止层300的一侧。由此，可以使IGBT具有良好的使用性能。
根据本发明的实施例，集电极400和第二亚层320可以是经同一次退火处理形成的，具体的，在进行N型掺杂离子注入后，进行P型掺杂离子注入，然后再进行退火处理，以在N型掺杂离子注入的区域形成第二亚层320，在P型掺杂离子注入的区域形成集电极400。
由此，可简化制备工序。
在本发明的另一方面，本发明提出了一种制备绝缘栅双极型晶体管的方法。根据本发明的实施例，由该方法制备的绝缘栅双极型晶体管可以为前面所描述的绝缘栅双极型晶体管，由此，由该方法制备的绝缘栅双极型晶体管可以具有与前面所描述的绝缘栅双极型晶体管相同的特征以及优点，在此不再赘述。
根据本发明的实施例，参考图4，该方法包括：
S100：提供区熔硅衬底
根据本发明的实施例，在该步骤中，提供区熔硅衬底。区熔硅具有较少的缺陷，且掺杂浓度易控制，利用区熔硅作衬底，有利于提高IGBT的开关性能。关于区熔硅衬底的具体类型不受特别限制，本领域技术人员可以根据实际产品的要求选择具有合适电阻率规格的区熔硅衬底。
根据本发明的实施例，区熔硅衬底的一侧设置有电极结构，区熔硅衬底具有N型掺杂，电极结构包括阱区、源区、接触区、栅极、绝缘层以及第一金属层，其中，阱区、源区和接触区可以是在区熔硅衬底的一侧进行离子注入形成的。具体的，首先，在区熔硅衬底的预定区域注入P型掺杂离子，形成阱区，随后，在阱区的预定区域注入N型掺杂离子，形成源区，以及在阱区的预定区域注入P型掺杂离子，形成接触区。栅极、绝缘层以及第一金属层可以是通过沉积以及图案化处理形成的，当栅极为平面栅结构时，制备过程如下：首先，在区熔硅衬底设置有阱区的一侧沉积绝缘材料，并进行图案化处理，形成第一绝缘层，随后，在第一绝缘层远离区熔硅衬底的一侧沉积金属材料，并进行图案化处理，形成栅极，随后，在栅极远离第一绝缘层的一侧沉积绝缘材料，并进行图案化处理，形成第二绝缘层，最后，在第二绝缘层远离栅极的一侧沉积金属材料，并进行图案化处理，形成第一金属层，第一金属层覆盖栅极、接触区和源区。
或者，电极结构中的栅极还可以为沟槽栅结构，具体形成过程如下：首先，对区熔硅衬底进行图案化处理，以在区熔硅衬底远离电场终止层的一侧形成凹槽，随后，在凹槽中沉积绝缘材料，并进行图案化处理，形成第一绝缘层，第一绝缘层也具有凹槽形状，随后，在第一绝缘层的凹槽中沉积金属材料，并进行图案化处理，形成栅极，最后，在栅极远离区熔硅衬底的一侧依次形成第二绝缘层以及第一金属层。
关于绝缘层、栅极、第一金属层的材料不受特别限制，本领域技术人员可以根据IGBT中上述各膜层的常用材料进行设计。需要说明的是，不同膜层的图案化处理可以是基于不同膜层的材料，对不同膜层的材料进行刻蚀，以形成具有预定形状的膜层。
根据本发明的实施例，在形成电极结构之后，在第一金属层远离栅极的一侧设置保护膜，由此，可以避免后续制备电场终止层的过程中对电极结构产生不良影响。
S200：在区熔硅衬底中形成漂移区和电场终止层
根据本发明的实施例，在该步骤中，在区熔硅衬底中形成漂移区和电场终止层。根据本发明的实施例，漂移区位于区熔硅衬底靠近电极结构的一侧，电场终止层包括层叠设置的第一亚层和第二亚层，第一亚层靠近漂移区设置，第一亚层的结深大于第二亚层的结深，第一亚层掺杂浓度的峰值小于第二亚层掺杂浓度的峰值，第一亚层单位厚度中掺杂元素的掺杂浓度的变化量，小于第二亚层单位厚度中掺杂元素的掺杂浓度的变化量，且第一亚层与第二亚层界面处的掺杂元素连续分布。由此，该IGBT可以具有较高的开关软度、良好的反向阻断能力、较薄的厚度、较小的通态损耗和较小的开关损耗、较低的成本。
根据本发明的实施例，第一亚层的结深为第二亚层结深的10-100倍，第一亚层掺杂浓度峰值的数量级为1014，第二亚层掺杂浓度峰值的数量级为1015-1016。由此，可使得第一亚层中的掺杂元素获得平缓且连续的分布，有利于显著提高IGBT的开关软度，使得IGBT具有较好的开关波形，有效缓解IGBT在开关中出现较大的电压电流尖峰，并且第二亚层具有较高的掺杂峰值，使得IGBT在反向阻断时具有良好的阻断能力，且第二亚层结深较浅，有利于减薄IGBT的厚度，使得IGBT具有较小的通态损耗和开关损耗。
根据本发明的实施例，将设置有电极结构的区熔硅衬底翻转，对区熔硅衬底远离电极结构的一侧进行减薄，以使区熔硅衬底具有合适的厚度。关于区熔硅衬底减薄后的厚度不受特别限制，本领域技术人员可以根据实际产品的要求进行设计。
根据本发明的实施例，在区熔硅衬底中形成电场终止层之前，预先对区熔硅衬底进行清洗并干燥，以为电场终止层的制备提供清洁的表面。
根据本发明的实施例，电场终止层可以是通过以下步骤形成的：首先，在区熔硅衬底远离电极结构的一侧注入N型掺杂离子，并进行第一退火处理，以形成第二亚层，随后，在区熔硅衬底远离电极结构的一侧进行质子注入，并进行第二退火处理，以在第二亚层靠近电极结构的一侧形成第一亚层，并形成位于电场终止层和电极结构之间的漂移区。本发明的第一亚层是在第二亚层形成之后形成的，由于第一亚层形成前区熔硅衬底远离电极结构一侧的浅表已经有了第二亚层，并通过第一退火处理使得浅表的晶格重新分布，使得在形成第一亚层过程中的质子注入具有较大的散射系数，因此，通过较少次数的注入，即可使得第一亚层获得较为平缓且连续的掺杂分布，平缓且连续分布的第一亚层在IGBT开关过程中能够提高IGBT的开关软度，使得IGBT具有较好的开关波形，在开关中不至于出现较大的电压电流尖峰，第二亚层通过离子注入以及第一退火处理形成，使得第二亚层具有较高的掺杂峰值，使得IGBT具有良好的反向阻断能力，且可以进一步减薄IGBT的厚度，使得IGBT具有较小的通态损耗和较小的开关损耗，且离子注入工艺简单，可进一步降低IGBT的成本。
根据本发明的实施例，在形成第一亚层时质子注入的次数不超过2次，从而第一亚层的掺杂浓度峰值不超过2个。由此，经较少次数的质子注入即可获得平缓且连续分布的第一亚层，进而获得具有良好开关性能的电场终止层，可有效缓解质子注入次数过多(3次以上)带来的产能较低、成本较高以及辐射控制等问题，显著降低IGBT的生产成本。
关于N型掺杂离子的具体成分不受特别限制，例如，根据本发明的实施例，N型掺杂离子可以为磷离子。
关于第一退火处理的具体方式以及具体工艺参数不受特别限制，本领域技术人员可以根据离子注入常用的退火方式和工序进行设计。例如，可以通过激光退火激活区熔硅衬底中注入的磷，以形成第二亚层。
关于第二退火处理的具体方式以及具体工艺参数也不受特别限制，本领域技术人员可以根据质子注入常用的退火方式和工序进行设计。例如，可以通过高真空炉管退火激活形成施主掺杂。
需要说明的是，在进行质子注入后，以及进行第二退火处理前，预先去除设置在电极结构上的保护膜，由于保护膜不耐高温，在第二退火处理前去除保护膜，可防止高温化的保护膜对电极结构产生不良影响。
根据本发明的实施例，在对区熔硅衬底进行N型掺杂离子注入之后，以及进行第一退火处理之前，该方法进一步包括：在区熔硅衬底远离电极结构的一侧注入P型掺杂离子，然后再进行第一退火处理，对注入的N型掺杂离子和P型掺杂离子同时进行激活，以在N型掺杂离子注入的区域形成第二亚层，在P型掺杂离子注入的区域形成集电极，且集电极位于第二亚层远离电极结构的一侧。由此，第二亚层和集电极的形成可以共用同一退火处理，简化生产工序，且在后续质子注入过程中，由于第一亚层形成前区熔硅衬底远离电极结构一侧的浅表已经有了第二亚层和集电极，并通过第一退火处理使得浅表的晶格重新分布，可进一步提高质子注入时的散射系数，从而进一步提高第一亚层掺杂分布的平缓程度，进一步提高IGBT的开关性能。
关于P型掺杂离子的具体成分不受特别限制，例如，根据本发明的实施例，P型掺杂离子可以为硼离子。
根据本发明的实施例，该方法还可以包括：在集电极远离电极结构的一侧形成第二金属层，由此，可以使IGBT具有良好的使用性能。关于第二金属层的制备方法不受特别限制，例如，可以采用溅射或者蒸镀形成第二金属层。
在本发明的另一方面，本发明提出了一种电子设备。该电子设备包括前面所描述的绝缘栅双极型晶体管，由此，该电子设备具有前面所描述的绝缘栅双极型晶体管的全部特征以及优点，在此不再赘述。总的来说，该电子设备具有良好的使用性能。
下面通过具体的实施例对本发明的方案进行说明，需要说明的是，下面的实施例仅用于说明本发明，而不应视为限定本发明的范围。实施例中未注明具体技术或条件的，按照本领域内的文献所描述的技术或条件或者按照产品说明书进行。
实施例1
该IGBT包括依次层叠设置的电极结构、漂移区、电场终止层、集电极、第二金属层，电场终止层包括层叠设置的第一亚层和第二亚层，第一亚层靠近漂移区设置，第一亚层的结深大于第二亚层的结深，第一亚层掺杂浓度的峰值小于第二亚层掺杂浓度的峰值，且第一亚层的结深为30μm，第二亚层的结深为2μm，第一亚层掺杂浓度的峰值为6×1014，第一亚层中掺杂浓度的峰值为1个，第二亚层掺杂浓度的峰值为5×1015，第一亚层和第二亚层界面处的掺杂元素连续分布。
第一亚层是通过质子注入形成的，第二亚层是通过离子注入形成的，且第一亚层是在形成第二亚层之后形成的。
该实施例IGBT电场终止层的掺杂分布如图5所示，由图5可知，第一亚层中的掺杂元素分布平缓，第二亚层中的掺杂元素分布较陡。
对比例1
本对比例的IGBT同实施例1，所不同的是，电场终止层为一层结构，且是由离子注入形成的，该电场终止层的结深为2μm，电场终止层掺杂浓度的峰值为8×1015。
该对比例IGBT电场终止层的掺杂分布如图6所示。
对比例2
本对比例的IGBT同实施例1，所不同的是，电场终止层为一层结构，且是由质子注入形成的，该电场终止层的结深为40μm，电场终止层掺杂浓度的峰值中的最大值为6×1014，电场终止层中掺杂浓度的峰值为4个。
该对比例IGBT电场终止层的掺杂分布如图7所示。
对比例3
本对比例的IGBT同实施例1，所不同的是，电场终止层包括层叠设置的第一亚层和第二亚层，第一亚层靠近漂移区设置，第一亚层和第二亚层均是利用离子注入形成的，第一亚层的结深为2μm，第二亚层的结深为0.5μm，第一亚层掺杂浓度的峰值为8×1014，第二亚层掺杂浓度的峰值为5×1015。
该对比例IGBT电场终止层的掺杂分布如图8所示，由图8可知，两个亚层中掺杂元素的分布均较陡，且分布状态较为相似。
对比例4
本对比例的IGBT同实施例1，所不同的是，电场终止层包括层叠设置的第一亚层和第二亚层，第一亚层靠近漂移区设置，第一亚层是利用质子注入形成的，第二亚层是利用离子注入形成的，且先通过一次质子注入形成第一亚层，然后再通过离子注入形成第二亚层，第一亚层的结深为30μm，第二亚层的结深为2μm，第一亚层掺杂浓度的峰值为4×1014，第二亚层掺杂浓度的峰值为5×1015。
该对比例IGBT电场终止层的掺杂分布如图9所示，由图9可知，两个亚层中的掺杂元素分布均较陡，且在第一亚层和第二亚层的界面处，第二亚层的掺杂元素的掺杂浓度呈现竖直增长的情况，导致第一亚层和第二亚层界面处的掺杂元素分布不连续，影响IGBT的性能。
需要说明的是，虽然图9中两个亚层的掺杂浓度曲线是连续的，但实际产品中，两个亚层界面处的掺杂元素是断开的，并不连续。
性能测试：
分别对实施例1和对比例1-4的IGBT进行软度、反向关断性能的测试，测试结果显示：
实施例1与对比例1相比，实施例1的IGBT的关断电压尖峰较小，关断软度更优，拖尾电流时间更短。
实施例1与对比例2相比，实施例1的IGBT与对比例2的IGBT的关断软度相当，拖尾电流时间相当，但实施例1IGBT的成本相较于对比例2大幅下降。
实施例1与对比例3相比，实施例1的IGBT的关断电压尖峰较小，关断软度更优，高温漏电更小，拖尾时间更短。
实施例1与对比例4相比，实施例1的IGBT的关断电压峰值更小，断电软度更好，拖尾电流时间更短。
在本发明的描述中，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明而不是要求本发明必须以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本说明书的描述中，参考术语“一个实施例”、“另一个实施例”等的描述意指结合该实施例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。另外，需要说明的是，本说明书中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (12)

1.一种绝缘栅双极型晶体管，其特征在于，包括：
漂移区以及位于所述漂移区一侧的电极结构；
电场终止层，所述电场终止层设置在所述漂移区远离所述电极结构的一侧，所述电场终止层包括层叠设置的第一亚层和第二亚层，所述第一亚层靠近所述漂移区设置，所述第一亚层的结深大于所述第二亚层的结深，所述第一亚层掺杂浓度的峰值小于所述第二亚层掺杂浓度的峰值，所述第一亚层单位厚度中掺杂元素的掺杂浓度的变化量，小于所述第二亚层单位厚度中掺杂元素的掺杂浓度的变化量，所述第一亚层和所述第二亚层界面处的掺杂元素连续分布。
2.根据权利要求1所述的绝缘栅双极型晶体管，其特征在于，所述第一亚层的结深为所述第二亚层结深的10-100倍，且所述第一亚层掺杂浓度峰值的数量级为1014，所述第一亚层中掺杂浓度的峰值不超过2个，所述第二亚层掺杂浓度峰值的数量级为1015-1016。
3.根据权利要求2所述的绝缘栅双极型晶体管，其特征在于，所述第一亚层是通过质子注入形成的，所述第二亚层是通过离子注入形成的，且所述第一亚层是在形成所述第二亚层之后形成的。
4.根据权利要求1所述的绝缘栅双极型晶体管，其特征在于，所述漂移区具有N型掺杂，所述电极结构包括：
阱区，所述阱区设置在所述漂移区中，所述阱区具有P型掺杂；
源区和接触区，所述源区和所述接触区设置在所述阱区中，所述源区具有N型掺杂，所述接触区具有P型掺杂；
栅极，所述栅极设置在所述漂移区远离所述电场终止层的一侧；
第一金属层，所述第一金属层覆盖所述栅极、所述源区以及所述接触区，且所述栅极和所述第一金属层之间，以及所述栅极和所述漂移区之间均设置有绝缘层。
5.根据权利要求1所述的绝缘栅双极型晶体管，其特征在于，所述漂移区具有N型掺杂，所述电极结构包括：
阱区，所述阱区设置在所述漂移区中，所述阱区具有P型掺杂；
源区和接触区，所述源区和所述接触区设置在所述阱区中，所述源区具有N型掺杂，所述接触区具有P型掺杂；
栅极，所述漂移区在远离所述电场终止层的一侧具有凹槽，所述栅极设置在所述凹槽中；
第一金属层，所述第一金属层覆盖所述栅极、所述源区以及所述接触区，且所述栅极和所述第一金属层之间，以及所述栅极和所述漂移区之间均设置有绝缘层。
6.根据权利要求1-5任一项所述的绝缘栅双极型晶体管，其特征在于，进一步包括：
集电极，所述集电极设置在所述电场终止层远离所述漂移区的一侧；
第二金属层，所述第二金属层设置在所述集电极远离所述电场终止层的一侧。
7.一种制备绝缘栅双极型晶体管的方法，其特征在于，包括：
提供区熔硅衬底，所述区熔硅衬底的一侧设置有电极结构；
在所述区熔硅衬底中形成漂移区以及电场终止层，所述漂移区位于所述区熔硅衬底靠近所述电极结构的一侧，所述电场终止层包括层叠设置的第一亚层和第二亚层，所述第一亚层靠近所述漂移区设置，所述第一亚层的结深大于所述第二亚层的结深，所述第一亚层掺杂浓度的峰值小于所述第二亚层掺杂浓度的峰值，所述第一亚层单位厚度中掺杂元素的掺杂浓度的变化量，小于所述第二亚层单位厚度中掺杂元素的掺杂浓度的变化量，所述第一亚层与所述第二亚层界面处的掺杂元素连续分布。
8.根据权利要求7所述的方法，其特征在于，所述第一亚层的结深为所述第二亚层结深的10-100倍，且所述第一亚层掺杂浓度峰值的数量级为1014，所述第一亚层中掺杂浓度的峰值不超过2个，所述第二亚层掺杂浓度峰值的数量级为1015-1016。
9.根据权利要求8所述的方法，其特征在于，形成所述电场终止层包括：
在所述区熔硅衬底远离所述电极结构的一侧，注入N型掺杂离子，并进行第一退火处理，形成所述第二亚层；
在所述区熔硅衬底远离所述电极结构的一侧，进行质子注入，并进行第二退火处理，以在所述第二亚层靠近所述电极结构的一侧形成所述第一亚层，并形成位于所述电场终止层和所述电极结构之间的所述漂移区。
10.根据权利要求9所述的方法，其特征在于，对所述区熔硅衬底注入N型掺杂离子之后，以及进行所述第一退火处理之前，进一步包括：
在所述区熔硅衬底远离所述电极结构的一侧，注入P型掺杂离子，经所述第一退火处理后，形成所述第二亚层以及位于所述第二亚层远离所述电极结构一侧的集电极。
11.根据权利要求7所述的方法，其特征在于，所述电极结构包括阱区、源区、接触区、栅极、绝缘层以及第一金属层，所述阱区、所述源区、所述接触区是通过离子注入形成的，所述栅极、所述绝缘层、所述第一金属层是通过沉积以及图案化处理形成的。
12.一种电子设备，其特征在于，包括权利要求1-6任一项所述的绝缘栅双极型晶体管。
CN202010242481.2A 2020-03-31 2020-03-31 绝缘栅双极型晶体管及制备方法、电子设备 Pending CN113471273A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202010242481.2A CN113471273A (zh) 2020-03-31 2020-03-31 绝缘栅双极型晶体管及制备方法、电子设备
PCT/CN2021/082955 WO2021197194A1 (zh) 2020-03-31 2021-03-25 绝缘栅双极型晶体管及制备方法、电子设备
EP21780154.7A EP4131420A4 (en) 2020-03-31 2021-03-25 INSULATED GATE BIPOLAR TRANSISTOR AND PREPARATION METHOD THEREFOR, AND ELECTRONIC DEVICE
US17/953,822 US20230015515A1 (en) 2020-03-31 2022-09-27 Insulated gate bipolar transistor and preparation method thereof, and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010242481.2A CN113471273A (zh) 2020-03-31 2020-03-31 绝缘栅双极型晶体管及制备方法、电子设备

Publications (1)

Publication Number Publication Date
CN113471273A true CN113471273A (zh) 2021-10-01

Family

ID=77865301

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010242481.2A Pending CN113471273A (zh) 2020-03-31 2020-03-31 绝缘栅双极型晶体管及制备方法、电子设备

Country Status (4)

Country Link
US (1) US20230015515A1 (zh)
EP (1) EP4131420A4 (zh)
CN (1) CN113471273A (zh)
WO (1) WO2021197194A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116525646A (zh) * 2022-09-23 2023-08-01 深圳市千屹芯科技有限公司 一种igbt器件及开关电路
WO2024060740A1 (zh) * 2022-09-23 2024-03-28 苏州华太电子技术股份有限公司 一种igbt器件

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN119451512A (zh) * 2022-08-10 2025-02-14 武汉华星光电半导体显示技术有限公司 显示面板
CN116799039B (zh) * 2023-06-30 2024-03-08 海信家电集团股份有限公司 快恢复二极管

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070120215A1 (en) * 2005-11-30 2007-05-31 Chong-Man Yun Power semiconductor device using silicon substrate as field stop layer and method of manufacturing the same
CN102687277A (zh) * 2009-11-02 2012-09-19 富士电机株式会社 半导体器件以及用于制造半导体器件的方法
CN103839990A (zh) * 2012-11-23 2014-06-04 中国科学院微电子研究所 一种igbt的缓冲层结构及其制作方法
CN103946983A (zh) * 2011-12-15 2014-07-23 富士电机株式会社 半导体装置和半导体装置的制造方法
CN106463528A (zh) * 2014-11-17 2017-02-22 富士电机株式会社 碳化硅半导体装置的制造方法
US20180053655A1 (en) * 2015-06-16 2018-02-22 Mitsubishi Electric Corporation Method for manufacturing semiconductor device
CN109841518A (zh) * 2017-11-29 2019-06-04 英飞凌科技股份有限公司 包括第一和第二场截止区部分的绝缘栅双极型晶体管和制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103594356B (zh) * 2013-08-30 2017-10-17 国家电网公司 一种场终止型igbt器件的制造方法
US20160300938A1 (en) * 2013-12-10 2016-10-13 Ulvac, Inc. Insulated Gate Bipolar Transistor and Production Method Thereof
CN110137250B (zh) * 2019-04-12 2020-12-29 电子科技大学 一种具有超低导通压降的高速igbt器件

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070120215A1 (en) * 2005-11-30 2007-05-31 Chong-Man Yun Power semiconductor device using silicon substrate as field stop layer and method of manufacturing the same
CN102687277A (zh) * 2009-11-02 2012-09-19 富士电机株式会社 半导体器件以及用于制造半导体器件的方法
CN103946983A (zh) * 2011-12-15 2014-07-23 富士电机株式会社 半导体装置和半导体装置的制造方法
CN103839990A (zh) * 2012-11-23 2014-06-04 中国科学院微电子研究所 一种igbt的缓冲层结构及其制作方法
CN106463528A (zh) * 2014-11-17 2017-02-22 富士电机株式会社 碳化硅半导体装置的制造方法
US20180053655A1 (en) * 2015-06-16 2018-02-22 Mitsubishi Electric Corporation Method for manufacturing semiconductor device
CN109841518A (zh) * 2017-11-29 2019-06-04 英飞凌科技股份有限公司 包括第一和第二场截止区部分的绝缘栅双极型晶体管和制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116525646A (zh) * 2022-09-23 2023-08-01 深圳市千屹芯科技有限公司 一种igbt器件及开关电路
WO2024060740A1 (zh) * 2022-09-23 2024-03-28 苏州华太电子技术股份有限公司 一种igbt器件
CN116525646B (zh) * 2022-09-23 2024-05-14 深圳市千屹芯科技有限公司 一种igbt器件及开关电路

Also Published As

Publication number Publication date
US20230015515A1 (en) 2023-01-19
EP4131420A1 (en) 2023-02-08
WO2021197194A1 (zh) 2021-10-07
EP4131420A4 (en) 2023-09-06

Similar Documents

Publication Publication Date Title
CN113471273A (zh) 绝缘栅双极型晶体管及制备方法、电子设备
CN101884106B (zh) 半导体模块
EP2223341B1 (en) Method for manufacturing a reverse-conducting semiconductor device
CN102318071B (zh) 双极穿通半导体器件和制造这种半导体器件的方法
EP2525410A1 (en) Insulated gate bipolar transistor and manufacturing method thereof
JP2002305304A (ja) 電力用半導体装置
CN114420761B (zh) 一种耐高压碳化硅器件及其制备方法
CN105789290A (zh) 一种沟槽栅igbt器件及其制造方法
CN114005877A (zh) 一种超薄超结igbt器件及制备方法
KR101851821B1 (ko) 바이폴라 펀치 쓰루 반도체 디바이스 및 그러한 반도체 디바이스의 제조 방법
CN102856194A (zh) 制造反向阻断绝缘栅双极晶体管的方法
CN113193039A (zh) 沟槽型igbt原胞结构制作方法和沟槽型igbt原胞结构
JP4096722B2 (ja) 半導体装置の製造方法
CN110459596B (zh) 一种横向绝缘栅双极晶体管及其制备方法
KR102198982B1 (ko) 절연 게이트 바이폴라 트랜지스터를 제조하기 위한 방법
CN116936620A (zh) 一种碳化硅沟槽栅mosfet的制备方法
CN113066850A (zh) 逆导型igbt器件及制备方法
CN103199107B (zh) 半导体器件及制造方法
CN116759424A (zh) 一种自对准沟槽型碳化硅混合二极管结构及其制备方法
JP2017188569A (ja) 半導体装置およびその製造方法
CN110504313A (zh) 一种横向沟槽型绝缘栅双极晶体管及其制备方法
WO2000031800A1 (en) Semiconductor device and fabrication method therefor
CN110061047A (zh) 一种igbt结构及其制作方法
CN214203693U (zh) 一种功率半导体、晶体管及电子器件
CN116417505A (zh) 一种阳极短路沟槽rc-igbt器件及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination