[go: up one dir, main page]

CN113454783A - 阵列基板及其制作方法和显示面板 - Google Patents

阵列基板及其制作方法和显示面板 Download PDF

Info

Publication number
CN113454783A
CN113454783A CN202080014831.8A CN202080014831A CN113454783A CN 113454783 A CN113454783 A CN 113454783A CN 202080014831 A CN202080014831 A CN 202080014831A CN 113454783 A CN113454783 A CN 113454783A
Authority
CN
China
Prior art keywords
layer
semiconductor layer
electrode
metal oxide
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202080014831.8A
Other languages
English (en)
Other versions
CN113454783B (zh
Inventor
钟德镇
蔡志承
郑会龙
王新刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
InfoVision Optoelectronics Kunshan Co Ltd
Original Assignee
InfoVision Optoelectronics Kunshan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by InfoVision Optoelectronics Kunshan Co Ltd filed Critical InfoVision Optoelectronics Kunshan Co Ltd
Publication of CN113454783A publication Critical patent/CN113454783A/zh
Application granted granted Critical
Publication of CN113454783B publication Critical patent/CN113454783B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/103—Materials and properties semiconductor a-Si

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开了一种阵列基板、显示面板及制作方法。阵列基板包括：基底；设于基底上的栅极；覆盖栅极的第一绝缘层；设于第一绝缘层上的第一半导体层和第二半导体层，第一半导体层和第二半导体层上设有对应栅极的沟道；第二半导体层包括层叠设置的第一金属氧化物半导体层和第二金属氧化物半导体层，第一金属氧化物半导体层和第二金属氧化物半导体层均在沟道处断开，第二金属氧化物半导体层的氧空位浓度小于第一金属氧化物半导体层的氧空位浓度；设于第二半导体层上的源极和漏极，并且源极和漏极均与第二半导体层导电接触。

Description

阵列基板及其制作方法和显示面板
技术领域
本发明涉及显示技术领域，特别是涉及一种阵列基板及其制作方法和具有该阵列基板的显示面板。
背景技术
随着显示技术的发展，液晶显示面板(Liquid Crystal Display，LCD)因其轻便、低辐射等优点越来越受到人们的欢迎。液晶显示面板包括对置的彩色滤光片基板(Colorfilter，CF)和薄膜晶体管阵列基板(Thin film transistor array substrate，TFTarray)以及夹置在两者之间的液晶层(Liquid crystal layer，LC layer)。
非晶硅(a-Si)是目前半导体行业应用最广泛的半导体层材料，a-Si材料与金属接触时因为有较大的势能差，难以形成欧姆接触，实际应用中，为了获得金属和半导体之间的欧姆接触，一般对半导体表面进行重掺杂P(磷)元素，降低金属和半导体的接触阻抗，提高电流效率。目前非晶硅TFT(薄膜晶体管)的关态漏电流(Ioff)较大10-11～10-12A，Ion/Ioff(开态电流与关态电流之比)仅有106，在30Hz以下低频驱动的时候，开态与关态的持续时间会变长，此时较大的关态漏电流会导致像素电极压降过大，进而使显示画面出现失真和闪烁问题，所以无法实现30Hz及以下低频显示。所以常规a-Si TFT产品无法在面板显示静止画面或者待机情况下切换至低频刷新模式，达到降低功耗效果。
图1所示为一种现有阵列基板的剖面示意图。阵列基板包括基底1、设于基底1上的栅极2、设于基底1上覆盖所述栅极2的栅极绝缘层3、对应栅极2上方设于栅极绝缘层3上的非晶硅层4、设于非晶硅层4上的掺杂非晶硅(n+a-Si)5、及设于栅极绝缘层3上的源极6与漏极7。掺杂非晶硅5的中部向下凹陷并形成对应栅极2上方的沟道。
图2为具有图1中阵列基板的a-Si器件的漏电流的曲线图，从图2中可以看出，图1的阵列基板结构在增大工作电流(Ion)的同时，也存在一定的问题。
也就是说，当加负电压到一定程度时，会引出正电荷形成空穴导电通道，关态漏电流(Ioff)也随之增大，曲线翘曲严重，造成在低频显示时，显示画面出现失真和闪烁的问题。
发明内容
为了克服现有技术中存在的缺点和不足，本发明的目的在于提供一种阵列基板及其制作方法，以解决现有技术中阵列基板的a-Si器件关态漏电流较大，导致低频显示效果较差的问题。
本发明提供一种阵列基板，包括：
基底；
设于所述基底上的栅极；
覆盖所述栅极的第一绝缘层；
设于所述第一绝缘层上的第一半导体层和第二半导体层，所述第二半导体层层叠设置在所述第一半导体层上，所述第一半导体层为非晶硅层，所述第二半导体层为金属氧化物半导体层，所述第一半导体层和所述第二半导体层上设有对应所述栅极的沟道；
所述第二半导体层包括层叠设置的第一金属氧化物半导体层和第二金属氧化物半导体层，所述第一金属氧化物半导体层和所述第二金属氧化物半导体层均在所述沟道处断开，所述第二金属氧化物半导体层的氧空位浓度小于所述第一金属氧化物半导体层的氧空位浓度；
设于所述第二半导体层上的源极和漏极，所述源极和所述漏极均与所述第二半导体层导电接触。
进一步地，所述第一半导体层包括层叠设置的非晶硅层和掺杂非晶硅层，所述掺杂非晶硅层在所述沟道处断开。
进一步地，所述非晶硅层、所述掺杂非晶硅层、所述第一金属氧化物半导体层和所述第二金属氧化物半导体层在所述栅极的正上方由下往上依次层叠设置。
进一步地，所述第一金属氧化物半导体层和所述第二金属氧化物半导体层均采用铟镓锌氧化物。
进一步地，所述源极和所述漏极覆盖所述第二金属氧化物半导体层，所述第二金属氧化物半导体层被所述沟道分割成两个部分，所述源极和所述漏极分别与该两个部分导电接触。
进一步地，所述第二半导体层覆盖住所述第一半导体层的顶部以及两侧，所述第二半导体层将所述第一半导体层与所述源极、所述漏极间隔开。
进一步地，所述阵列基板还包括第二绝缘层、平坦层、第一电极层、第三绝缘层以及第二电极层，所述第二绝缘层设于所述第一绝缘层上并覆盖所述源极和所述漏极，所述平坦层设于所述第二绝缘层上，所述第一电极层设于所述平坦层上，所述第三绝缘层设于所述平坦层上并覆盖所述第一电极层，所述第三绝缘层、所述平坦层和所述第二绝缘层上设有与所述源极对应的接触孔，所述第二电极层设于所述第三绝缘层上并通过所述接触孔与所述源极导电接触。
进一步地，所述阵列基板还包括第二绝缘层、第一电极层以及第二电极层，所述第二电极层设于所述第一绝缘层上并与所述源极导电接触，所述第二绝缘层设于所述第一绝缘层上并覆盖所述源极、所述漏极以及所述第二电极层，所述第一电极层设于所述第二绝缘层上。
进一步地，所述阵列基板还包括第二绝缘层以及第二电极层，所述第二绝缘层设于所述第一绝缘层上并覆盖所述源极和所述漏极，所述第二绝缘层上设有与所述源极对应的接触孔，所述第二电极层设于所述第二绝缘层上并通过所述接触孔与所述源极导电接触。
本发明还提供一种阵列基板的制作方法，包括：
提供基底；
在所述基底上形成图案化的栅极；
在所述基底上形成覆盖所述栅极的第一绝缘层；
在所述第一绝缘层上形成第一半导体层和第二半导体层，所述第二半导体层层叠设置在所述第一半导体层上，所述第一半导体层为非晶硅层，所述第二半导体层为金属氧化物半导体层，所述第二半导体层包括层叠设置的第一金属氧化物半导体层和第二金属氧化物半导体层，所述第二金属氧化物半导体层的氧空位浓度小于所述第一金属氧化物半导体层的氧空位浓度；
在所述第二半导体层上形成源极和漏极，所述源极和所述漏极均与所述第二半导体层导电接触；
在形成所述源极和所述漏极之后，对所述第二半导体层和所述第一半导体层进行蚀刻形成沟道。
进一步地，所述第一半导体层包括非晶硅层和掺杂非晶硅层，在所述第一绝缘层上依次连续沉积非晶硅薄膜、掺杂非晶硅薄膜、第一金属氧化物半导体薄膜和第二金属氧化物半导体薄膜，然后对所述非晶硅薄膜、所述掺杂非晶硅薄膜、所述第一金属氧化物半导体薄膜和所述第二金属氧化物半导体薄膜进行蚀刻，以在所述栅极的正上方形成岛状的半导体结构。
进一步地，所述第一半导体层包括非晶硅层和掺杂非晶硅层，在所述第一绝缘层上依次连续沉积非晶硅薄膜和掺杂非晶硅薄膜，对所述非晶硅薄膜和所述掺杂非晶硅薄膜进行蚀刻并在所述栅极的正上方呈岛状结构，然后在所述第一绝缘层上依次连续沉积第一金属氧化物半导体薄膜和第二金属氧化物半导体薄膜并覆盖住所述第一半导体层，对所述第一金属氧化物半导体薄膜和所述第二金属氧化物半导体薄膜进行蚀刻并在所述栅极的正上方呈岛状结构，所述第二半导体层覆盖住所述第一半导体层的顶部以及两侧，所述第二半导体层将所述第一半导体层与所述源极、所述漏极间隔开。
进一步地，在所述基底上制作图案化的栅极时，在所述基底上沉积第一金属层，并对所述第一金属层进行蚀刻以形成所述栅极；在所述第二半导体层上制作源极和漏极时，在所述第一绝缘层上沉积第二金属层并覆盖所述第一半导体层和所述第二半导体层，对所述第二金属层进行蚀刻以形成所述源极和所述漏极，所述源极和所述漏极之间形成第一通孔，所述第一通孔对应于将来要形成所述沟道的位置。
进一步地，在对所述第二半导体层和所述第一半导体层进行蚀刻形成沟道时，以所述源极和所述漏极为遮挡，透过所述第一通孔对所述第二半导体层进行蚀刻形成第二通孔，并从所述第二通孔露出所述第一半导体层，再透过所述第二通孔对所述第一半导体层进行蚀刻，使所述掺杂非晶硅薄膜刻蚀断开形成第三通孔，由所述第二通孔和所述第三通孔形成所述沟道，其中所述非晶硅薄膜在蚀刻之后形成所述非晶硅层，所述掺杂非晶硅薄膜在蚀刻之后形成所述掺杂非晶硅层，所述第一金属氧化物半导体薄膜在蚀刻之后形成所述第一金属氧化物半导体层，所述第二金属氧化物半导体薄膜在蚀刻之后形成所述第二金属氧化物半导体层。
进一步地，所述第一金属氧化物半导体层通过铟镓锌氧化物在氮气气氛下进行温度为300℃～450℃、时间为20～60min退火处理制得；所述第二金属氧化物半导体层通过铟镓锌氧化物在溅射功率为80～110W、氧分压为5％-9％的条件下制得，或者所述第二金属氧化物半导体层通过铟镓锌氧化物等离子处理工艺进行N型掺杂制得，再或者所述第二金属氧化物半导体层通过铟镓锌氧化物进行等离子体导体化处理制得。
进一步地，还包括：
在所述第一绝缘层上依次形成第二绝缘层和平坦层，所述第二绝缘层覆盖所述源极、所述漏极以及所述沟道；
在所述平坦层上形成第一透明电极薄膜，对所述第一透明电极薄膜进行蚀刻形成第一电极层；
在所述第一电极层上形成第三绝缘层，对所述第三绝缘层、所述平坦层和所述第二绝缘层进行刻蚀形成对应所述源极的接触孔；
在所述第三绝缘层上形成覆盖所述接触孔的第二透明电极薄膜，对所述第二透明电极薄膜进行蚀刻形成第二电极层，所述第二电极层通过所述接触孔与所述源极导电接触。
进一步地，还包括：
在形成所述源极和所述漏极之前，先在所述第一绝缘层上形成第二透明电极薄膜，对所述第二透明电极薄膜进行蚀刻并形成第二电极层；
然后再在所述第二电极层上形成第二金属层，对所述第二金属层进行蚀刻以形成所述源极和所述漏极；
之后再形成覆盖所述源极、所述漏极、所述沟道以及所述第二电极层的第二绝缘层和在所述第二绝缘层上形成第一金属层，对所述第一金属层进行蚀刻并形成第一电极层。
进一步地，还包括：
在所述第一绝缘层上形成第二绝缘层，所述第二绝缘层覆盖所述源极、所述漏极以及所述沟道，并对所述第二绝缘层进行蚀刻形成与所述源极对应的接触孔；
然后在所述第二绝缘层上形成覆盖所述接触孔的第二透明电极薄膜，对所述第二透明电极薄膜进行蚀刻形成第二电极层，所述第二电极层通过所述接触孔与所述源极导电接触。
本发明还提供一种显示面板，包括彩膜基板、液晶层以及如上所述的阵列基板，所述彩膜基板与所述阵列基板相对设置，所述液晶层设于所述彩膜基板与所述阵列基板之间。
通过在阵列基板的基底上层叠设有第一半导体层和第二半导体层，其中第一半导体层为非晶硅层，第二半导体层为金属氧化物半导体层，第二半导体层包括层叠设置的第一金属氧化物半导体层和第二金属氧化物半导体层，第二金属氧化物半导体层的氧空位浓度小于第一金属氧化物半导体层的氧空位浓度；设于第二半导体层上的源极和漏极，并且源极和漏极均与第二金属氧化物半导体层导电接触。通过在第一半导体层上方沉积两层不同氧空位浓度的金属氧化物半导体层，能够改善普通a-Si TFT存在的关态漏电流高问题，进而可以实现低频驱动，显示面板在显示静止画面或者待机情况下可以切换至低频刷新模式，以达到降低功耗效果，同时还能减小与源极和漏极的接触电阻，有效增大开态电流，提高响应速度。
附图说明
图1是现有技术中阵列基板的结构示意图；
图2是图1中阵列基板的a-Si TFT器件的漏电流的曲线图；
图3是a-Si TFT器件和a-IGZO TFT器件的漏电流的曲线图；
图4是本发明中阵列基板的TFT器件的结构示意图；
图5a-图5j是本发明实施例一中阵列基板的制作流程图；
图6是本发明实施例一中阵列基板的TFT器件的漏电流的曲线图；
图7是本发明实施例一中显示面板的结构示意图；
图8是本发明实施例二中阵列基板的结构示意图；
图9是本发明实施例三中阵列基板的结构示意图；
图10是本发明实施例四中阵列基板的结构示意图。
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的阵列基板、显示面板及制作方法的具体实施方式、结构、特征及其功效，详细说明如下：
实施例一
图4是本发明中阵列基板的TFT器件的结构示意图，图5a-图5j是本发明实施例一中阵列基板的制作流程图。
如图4至图5j所示，本发明实施例一提供的一种阵列基板，包括：
基底10，基底10可以由玻璃、石英、丙烯酸或聚碳酸酯等材料制成。
设于基底10上的栅极11，栅极11与扫描线(图未示)位于同一层并电性连接。
覆盖栅极11的第一绝缘层101，第一绝缘层101为栅极绝缘层，第一绝缘层101整面的设置在基底10上并覆盖栅极11和扫描线，第一绝缘层101的材料为氧化硅(SiOx)、氮化硅(SiNx)或二者的组合。
设于第一绝缘层101上的第一半导体层12和第二半导体层13，第二半导体层13层叠设置在第一半导体层12上。第一半导体层12具体为非晶硅层，包括层叠设置的非晶硅层(a-Si)121和掺杂非晶硅层(n+a-Si)122，掺杂非晶硅层122用于降低非晶硅层121与第二半导体层13之间的接触电阻。第一半导体层12为岛状结构并设于栅极11的正上方，第一半导体层12在基底10上的投影面积小于栅极11在基底10上的投影面积。第二半导体层13具体为金属氧化物半导体层，包括层叠设置的第一金属氧化物半导体层131和第二金属氧化物半导体层132，第二金属氧化物半导体层132的氧空位浓度小于第一金属氧化物半导体层131的氧空位浓度，第二金属氧化物半导体层132用于降低第一金属氧化物半导体层131与源极141、漏极142之间的接触电阻，非晶硅层121、掺杂非晶硅层122、第一金属氧化物半导体层131以及第二金属氧化物半导体层132从下至上依次层叠设置。
第二半导体层13为岛状结构并设于栅极11的正上方，第二半导体层13在基底10上的投影面积小于第一半导体层12在基底10上的投影面积。具体而言，非晶硅层121、掺杂非晶硅层122、第一金属氧化物半导体层131和第二金属氧化物半导体层132在栅极11的正上方由下往上依次层叠设置。第一半导体层12和第二半导体层13上设有对应栅极11的沟道110，掺杂非晶硅层122、第一金属氧化物半导体层131和第二金属氧化物半导体层132均在沟道110处断开。第一半导体层12与第二绝缘层102界面的背沟道上空穴参与导电，形成背沟道电流，与此同时在负性Vgs(栅极与源极电压之差)和正性Vds(漏极与源极电压之差)电压共同作用下，在栅极141和漏极142之间产生热离子发射出空穴，形成空穴载流子，在第一半导体层12与第二绝缘层102界面形成空穴积累，产生空穴电流。此时前沟道(沟道靠近非晶硅层121表面处的部分)是TFT器件的主要导通通道，相应的背沟道(沟道远离非晶硅层121表面的部分)空穴载流子是主要导电介质。
设于第二半导体层13上的源极141和漏极142，源极141、漏极142以及数据线(图未示)位于同一层并由同一层金属制作而成，并且源极141和漏极142均与第二半导体层13导电接触，源极141和漏极142在沟道110处间隔开。具体地，源极141和漏极142设置在第二金属氧化物半导体层132上并覆盖第二金属氧化物半导体层132，第二金属氧化物半导体层132被沟道110分割成两个部分，源极141和漏极142分别与该两个部分导电接触。
本实施例中，阵列基板还包括第二绝缘层102、平坦层103、第一电极层15、第三绝缘层104以及第二电极层16。第二绝缘层102设于第一绝缘层101上并覆盖源极141和漏极142，平坦层103设于第二绝缘层102上，第一电极层15设于平坦层103上，第三绝缘层104设于平坦层103上并覆盖第一电极层15，第三绝缘层104、平坦层103和第二绝缘层102上设有与源极141对应的接触孔105，第二电极层16设于第三绝缘层104上并通过接触孔105与源极141导电接触。第一电极层15作为公共电极，第二电极层16作为像素电极，公共电极15与像素电极16位于不同层并通过第三绝缘层104绝缘隔离。公共电极15可位于像素电极16上方或下方(图5j中所示为公共电极15位于像素电极16的下方)。优选地，公共电极15为整面设置的面状电极，像素电极16为在每个像素单元内整块设置的块状电极或者具有多个电极条的狭缝电极，以形成边缘场开关模式(Fringe Field Switching，FFS)。当然，在其他实施例中，像素电极16与公共电极15可位于同一层，但是两者相互绝缘隔离开，像素电极16和公共电极15各自均可包括多个电极条，像素电极16的电极条和公共电极15的电极条相互交替排列，以形成面内切换模式(In-Plane Switching，IPS)。
本实施例中，第一金属氧化物半导体层131和第二金属氧化物半导体层132均采用铟镓锌氧化物(Indium Gallium Zinc Oxide，IGZO)。具体地，第二金属氧化物半导体层132的氧空位浓度小于第一金属氧化物半导体层131的氧空位浓度，铟镓锌氧化物可以通过例如磁控溅射或热蒸发等方法沉积，其中氧空位浓度表示金属氧化物半导体层中的含氧量，氧空位浓度越高代表含氧量越低，氧空位浓度越低代表含氧量越高。在第一半导体层12上方沉积高氧空位浓度的第一金属氧化物半导体层131，高氧空位浓度的第一金属氧化物半导体层131可以有效抑制a-Si TFT在关态产生的空穴载流子导通，进而有效降低a-Si TFT截止区关态漏电流。在高氧空位浓度的第一金属氧化物半导体层131上方沉积低氧空位浓度的第二金属氧化物半导体层132层，形成n+IGZO层，使第二金属氧化物半导体层132与源极141、漏极142形成欧姆(Ohmic)接触，降低源极141、漏极142和第二金属氧化物半导体层132的接触电阻，有效增大开态电流，提高响应速度。
如图3所示，采用铟镓锌氧化物制作的a-IGZO TFT器件，虽然漏电流相对a-Si TFT器件小了很多，a-IGZO TFT关态漏电流比a-Si TFT低两个数量级，大概10-13～10-14A左右，但是a-IGZO TFT存在制程复杂，对制程环境敏感度高等问题。如高温或者低温环境阈值电压(Vth)偏移较严重，同时对环境水汽、O(氧)原子或H(氢)原子较为敏感，会因为水汽、O原子或H原子的渗入使得IGZO薄膜晶体管失效。
本申请在第一半导体层12的基础上，通过在第一半导体层12上方沉积两层不同氧空位浓度的金属氧化物半导体层，来改善普通a-Si TFT存在的关态漏电流高问题，进而可以实现低频驱动，显示面板在显示静止画面或者待机情况下可以切换至低频刷新模式，以达到降低功耗效果，同时也避免了铟镓锌氧化物受环境影响导致阈值电压(Vth)偏移较严重的问题，如图6所示。
如图7所示，本申请还提供一种显示面板，包括彩膜基板20、液晶层30以及如上所述的阵列基板，彩膜基板20与阵列基板相对设置，液晶层30设于彩膜基板20与阵列基板之间。
本实施例中，液晶层30中采用正性液晶分子，即介电各向异性为正的液晶分子。如图7所示，在初始状态的时候，液晶层30中的正性液晶分子平行于彩膜基板20与阵列基板进行配向，靠近彩膜基板20一侧的正性液晶分子与靠近阵列基板一侧的正性液晶分子的配向方向平行或反向平行。
彩膜基板20上设有呈阵列排布的色阻层22以及将色阻层22间隔开的黑矩阵21，色阻层22包括红(R)、绿(G)、蓝(B)三色的色阻材料，并对应形成红(R)、绿(G)、蓝(B)三色的子像素。
如图5a-5j所示，本申请还提供一种阵列基板的制作方法，该制作方法包括：
提供基底10，基底10可以由玻璃、石英、丙烯酸或聚碳酸酯等材料制成。
在基底10上形成图案化的栅极11，具体地，如图5a，在基底10上沉积第一金属层，采用蚀刻工艺对第一金属层进行图形化以形成栅极11和扫描线(图未示)。
在基底10上形成覆盖栅极11的第一绝缘层101，具体地，如图5b，在基底10上沉积覆盖栅极11和扫描线的第一绝缘层101，第一绝缘层101为栅极绝缘层，第一绝缘层101的材料为氧化硅(SiOx)、氮化硅(SiNx)或二者的组合。
在第一绝缘层101上形成第一半导体层12和第二半导体层13，第二半导体层13层叠设置在第一半导体层12上。第一半导体层12具体为非晶硅层，包括层叠设置的非晶硅层121和掺杂非晶硅层122。第二半导体层13具体为金属氧化物半导体层，包括层叠设置的第一金属氧化物半导体层131和第二金属氧化物半导体层132，非晶硅层121、掺杂非晶硅层122、第一金属氧化物半导体层131以及第二金属氧化物半导体层132从下至上依次层叠设置。具体地，如图5b，在第一绝缘层101上依次连续沉积非晶硅薄膜121a、掺杂非晶硅薄膜122a、第一金属氧化物半导体薄膜131a和第二金属氧化物半导体薄膜132a。如图5c，使用既能蚀刻第一半导体层12又能蚀刻第二半导体层13的刻蚀液对非晶硅薄膜121a、掺杂非晶硅薄膜122a、第一金属氧化物半导体薄膜131a以及第二金属氧化物半导体薄膜132a进行蚀刻，以在栅极11的正上方形成岛状的半导体层结构，但此时先不蚀刻形成沟道110。或者可选地，也可以采用能蚀刻第二半导体层13的刻蚀液先对第二半导体层13进行蚀刻，再采用能蚀刻第一半导体层12的刻蚀液以第二半导体层13为遮挡对第一半导体层12进行蚀刻。
在第二半导体层13上形成源极141和漏极142，并且源极141和漏极142均与第二半导体层13导电接触。具体地，如图5d，在第一绝缘层101上沉积第二金属层14并覆盖第一半导体层12和第二半导体层13。如图5e，采用蚀刻工艺对第二金属层14进行图形化以形成源极141、漏极142和数据线(图未示)，源极141和漏极142之间形成第一通孔143，第一通孔143对应于将来要形成沟道110的位置。通过第一半导体层12和第二半导体层13连续成膜，第二半导体层13受到致密第二金属层14的保护，表面受到后续制程影响较小。外界环境中水汽、O原子或H原子难以接触到IGZO薄膜，薄膜特性得到保护。
在形成源极141和漏极142之后，对第二半导体层13和第一半导体层12进行蚀刻形成沟道110。具体地，如图5f，以源极141和漏极142为遮挡，透过第一通孔143对第二半导体层13进行蚀刻形成第二通孔133，并从第二通孔133露出第一半导体层12。如图5g，再透过第二通孔133对第一半导体层12进行蚀刻，控制蚀刻时间，使掺杂非晶硅薄膜122a刻蚀断开形成第三通孔123，而非晶硅层121可以有少量的刻蚀，由第二通孔133和第三通孔123形成沟道110。具体地，可以采用不同的刻蚀液对第二半导体层13和第一半导体层12进行蚀刻。非晶硅薄膜121a在蚀刻之后形成非晶硅层121，掺杂非晶硅薄膜122a在蚀刻之后形成掺杂非晶硅层122，第一金属氧化物半导体薄膜131a在蚀刻之后形成第一金属氧化物半导体层131，第二金属氧化物半导体薄膜132a在蚀刻之后形成第二金属氧化物半导体层132。
进一步地，如图5h，在第一绝缘层101上依次形成第二绝缘层102和平坦层103，第二绝缘层102覆盖源极141、漏极142以及沟道110。如图5i，在平坦层103上形成第一透明电极薄膜，对第一透明电极薄膜进行蚀刻形成第一电极层15，第一电极层15作为公共电极。如图5j，在第一电极层15上形成第三绝缘层104，对第三绝缘层104、平坦层103和第二绝缘层102进行刻蚀形成对应源极141的接触孔105，使源极141从接触孔105中露出，然后在第三绝缘层104上形成覆盖接触孔105的第二透明电极薄膜，对第二透明电极薄膜进行蚀刻形成第二电极层16，第二电极层16通过接触孔105与源极141导电接触，第二电极层16作为像素电极。
本实施例中，第一金属氧化物半导体层131和第二金属氧化物半导体层132均采用铟镓锌氧化物(Indium Gallium Zinc Oxide，IGZO)，铟镓锌氧化物可以通过例如磁控溅射或热蒸发等方法沉积。具体地，第二金属氧化物半导体层132的氧空位浓度小于第一金属氧化物半导体层131的氧空位浓度，使第二金属氧化物半导体层132形成n+IGZO层，第二金属氧化物半导体层132与源极141、漏极142形成欧姆(Ohmic)接触，有效降低源极141、漏极142与第二金属氧化物半导体层132的接触电阻，有效增大开态电流，提高响应速度。
具体地，第一金属氧化物半导体层131通过铟镓锌氧化物在氮气气氛下进行温度为300℃～450℃、时间为20～60min退火处理制得；第二金属氧化物半导体层132通过铟镓锌氧化物在溅射功率为80～110W、氧分压为5％-9％的条件下制得，从而使得第二金属氧化物半导体层132小于第一金属氧化物半导体层131的氧空位浓度，降低第二金属氧化物半导体层132与源极141和漏极142的接触电阻。在其他实施例中，第二金属氧化物半导体层132通过铟镓锌氧化物等离子处理工艺进行N型掺杂制得，形成n+IGZO区域，使第二金属氧化物半导体层132的氧空位浓度小于第一金属氧化物半导体层131的氧空位浓度，降低第二金属氧化物半导体层132与源极141和漏极142的接触电阻；或者第二金属氧化物半导体层132通过铟镓锌氧化物进行等离子体导体化处理制得，使第二金属氧化物半导体层132的氧空位浓度小于第一金属氧化物半导体层131的氧空位浓度，第二金属氧化物半导体层132获得低接触电阻，降低第二金属氧化物半导体层132与源极141和漏极142的接触电阻。
实施例二
图8是本发明实施例二中阵列基板的结构示意图。如图8所示，本实施例二提供的阵列基板与实施例一(图4至图5j)中的阵列基板不同之处在于，在本实施例中，阵列基板省略了平坦层103和第三绝缘层104，而且第一电极层15与第二电极层16的设置顺序做了改变。具体地，第二电极层16设于第一绝缘层101上并与源极141导电接触，第二绝缘层102设于第一绝缘层101上并覆盖源极141、漏极142以及第二电极层16，第一电极层15设于第二绝缘层102上。
具体地，在形成源极141和漏极142之前，先在第一绝缘层101上形成第二透明电极薄膜，对第二透明电极薄膜进行蚀刻并形成第二电极层16；然后再在第二电极层16上形成第二金属层14，采用蚀刻工艺对第二金属层14进行图形化以形成源极141、漏极142和数据线(图未示)；之后再形成覆盖源极141、漏极142、沟道110以及第二电极层16的第二绝缘层102和在第二绝缘层102上形成第一金属层，对第一金属层进行蚀刻并形成第一电极层15。其中第一电极层15作为公共电极，第二电极层16作为像素电极。本实施例相对实施例一而言，减少了制作平坦层103和第三绝缘层104以及制作接触孔105的工艺。
本领域的技术人员应当理解的是，本实施例的其余结构以及工作原理均与实施例一相同，这里不再赘述。
实施例三
图9是本发明实施例三中阵列基板的结构示意图。如图9所示，本实施例三提供的阵列基板与实施例一(图4至图5j)中的阵列基板不同之处在于，在本实施例中，阵列基板省略了平坦层103、第一电极层15和第三绝缘层104。具体地，第二绝缘层102设于第一绝缘层101上并覆盖源极141和漏极142，第二绝缘层102上设有与源极141对应的接触孔105，第二电极层16设于第二绝缘层102上并通过接触孔105与源极141导电接触。
具体地，在第一绝缘层101上形成覆盖源极141、漏极142以及沟道110的第二绝缘层102，并对第二绝缘层102进行蚀刻形成与源极141对应的接触孔105，然后在第二绝缘层102上形成覆盖接触孔105的第二透明电极薄膜，对第二透明电极薄膜进行蚀刻形成第二电极层16，第二电极层16通过接触孔105与源极141导电接触，第二电极层16作为像素电极。本实施例相对于实施例一而言，减少了制作平坦层103、第一电极层15和第三绝缘层104的工艺。而且，本实施例中的阵列基板没有设置公共电极，可以选择将公共电极设置于彩膜基板上，以适用于TN显示模式或VA显示模式。
本领域的技术人员应当理解的是，本实施例的其余结构以及工作原理均与实施例一相同，这里不再赘述。
实施例四
图10是本发明实施例四中阵列基板的结构示意图。如图10所示，本实施例四提供的阵列基板与实施例一(图4至图5j)中的阵列基板不同之处在于，在本实施例中，第二半导体层13覆盖住第一半导体层12的顶部以及两侧，第二半导体层13将第一半导体层12与源极141、漏极142间隔开。从而避免第一半导体层12中的非晶硅层121和掺杂非晶硅层122直接与源极141、漏极142接触，更有效地降低关态漏电流，进而可以实现低频驱动。
本实施例中，第一金属氧化物半导体层131覆盖住第一半导体层12的顶部以及两侧，第一金属氧化物半导体层131的两侧还设有台阶，第二金属氧化物半导体层132覆盖住第一金属氧化物半导体层131的顶部以及台阶，以增加第二金属氧化物半导体层132与源极141、漏极142的接触面积，更有利于减小接触电阻。当然，在其他实施例中，也可以是第二金属氧化物半导体层132覆盖住第一金属氧化物半导体层131的顶部以及第一金属氧化物半导体层131和第一半导体层12的两侧，以进一步减小接触电阻。或者第一金属氧化物半导体层131覆盖住第一半导体层12的顶部以及两侧，第二金属氧化物半导体层132覆盖住第一金属氧化物半导体层131的顶部以及两侧，第一金属氧化物半导体层131和第二金属氧化物半导体层132的底部均与第一绝缘层101接触。
制作本实施例的阵列基板的方法与实施例一基本相同，不同之处在于，先第一半导体层12进行蚀刻并形成岛状物，再覆盖第一金属氧化物半导体层131并进行蚀刻，其次覆盖第二金属氧化物半导体层132并进行蚀刻，最后形成源极141、漏极142之后再刻蚀出沟道110。
具体地，在第一绝缘层101上依次连续沉积非晶硅薄膜121a和掺杂非晶硅薄膜122a，使用能蚀刻第一半导体层12的刻蚀液对非晶硅薄膜121a和掺杂非晶硅薄膜122a进行蚀刻，以在栅极11的正上方形成岛状的半导体层结构，但此时先不蚀刻形成沟道110。在第一绝缘层101覆盖第一金属氧化物半导体层131和第二金属氧化物半导体层132，第一金属氧化物半导体层131完全覆盖住非晶硅薄膜121a和掺杂非晶硅薄膜122a，对第一金属氧化物半导体层131和第二金属氧化物半导体层132同时进行蚀刻并呈岛状结构。此时，非晶硅薄膜121a、掺杂非晶硅薄膜122a、第一金属氧化物半导体层131以及第二金属氧化物半导体层132的顶部均没有蚀刻形成沟道110。
在第一绝缘层101上沉积第二金属层14并覆盖第一半导体层12和第二半导体层13。采用蚀刻工艺对第二金属层14进行图形化以形成源极141、漏极142和数据线(图未示)，源极141和漏极142之间形成第一通孔143，第一通孔143对应于将来要形成沟道110的位置。通过第一半导体层12和第二半导体层13连续成膜，第二半导体层13受到致密第二金属层14的保护，表面受到后续制程影响较小。外界环境中水汽、O原子或H原子难以接触到IGZO薄膜，薄膜特性得到保护。
在形成源极141和漏极142之后，对第二半导体层13和第一半导体层12进行蚀刻形成沟道110。具体地，以源极141和漏极142为遮挡，透过第一通孔143对第二半导体层13进行蚀刻形成第二通孔133，并从第二通孔133露出第一半导体层12。再透过第二通孔133对第一半导体层12进行蚀刻，控制蚀刻时间，使掺杂非晶硅薄膜122a刻蚀断开形成第三通孔123，而非晶硅层121可以有少量的刻蚀，由第二通孔133和第三通孔123形成沟道110。
本领域的技术人员应当理解的是，本实施例的其余结构以及工作原理均与实施例一相同，这里不再赘述。
在本文中，所涉及的上、下、左、右、前、后等方位词是以附图中的结构位于图中的位置以及结构相互之间的位置来定义的，只是为了表达技术方案的清楚及方便。应当理解，所述方位词的使用不应限制本申请请求保护的范围。还应当理解，本文中使用的术语“第一”和“第二”等，仅用于名称上的区分，并不用于限制数量和顺序。
以上所述，仅是本发明的较佳实施例而已，并非对本发明做任何形式上的限定，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰，为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的保护范围之内。

Claims (19)

1.一种阵列基板，其特征在于，包括：
基底(10)；
设于所述基底(10)上的栅极(11)；
覆盖所述栅极(11)的第一绝缘层(101)；
设于所述第一绝缘层(101)上的第一半导体层(12)和第二半导体层(13)，所述第二半导体层(13)层叠设置在所述第一半导体层(12)上，所述第一半导体层(12)为非晶硅层，所述第二半导体层(13)为金属氧化物半导体层，所述第一半导体层(12)和所述第二半导体层(13)上设有对应所述栅极(11)的沟道(110)；
所述第二半导体层(13)包括层叠设置的第一金属氧化物半导体层(131)和第二金属氧化物半导体层(132)，所述第一金属氧化物半导体层(131)和所述第二金属氧化物半导体层(132)均在所述沟道(110)处断开，所述第二金属氧化物半导体层(132)的氧空位浓度小于所述第一金属氧化物半导体层(131)的氧空位浓度；
设于所述第二半导体层(13)上的源极(141)和漏极(142)，所述源极(141)和所述漏极(142)均与所述第二半导体层(13)导电接触。
2.根据权利要求1所述的阵列基板，其特征在于，所述第一半导体层(12)包括层叠设置的非晶硅层(121)和掺杂非晶硅层(122)，所述掺杂非晶硅层(122)在所述沟道(110)处断开。
3.根据权利要求2所述的阵列基板，其特征在于，所述非晶硅层(121)、所述掺杂非晶硅层(122)、所述第一金属氧化物半导体层(131)和所述第二金属氧化物半导体层(132)在所述栅极(11)的正上方由下往上依次层叠设置。
4.根据权利要求1所述的阵列基板，其特征在于，所述第一金属氧化物半导体层(131)和所述第二金属氧化物半导体层(132)均采用铟镓锌氧化物。
5.根据权利要求1所述的阵列基板，其特征在于，所述第二半导体层(13)覆盖住所述第一半导体层(12)的顶部以及两侧，所述第二半导体层(13)将所述第一半导体层(12)与所述源极(141)、所述漏极(142)间隔开。
6.根据权利要求1所述的阵列基板，其特征在于，所述源极(141)和所述漏极(142)覆盖所述第二金属氧化物半导体层(132)，所述第二金属氧化物半导体层(132)被所述沟道(110)分割成两个部分，所述源极(141)和所述漏极(142)分别与该两个部分导电接触。
7.根据权利要求1-6任一项所述的阵列基板，其特征在于，所述阵列基板还包括第二绝缘层(102)、平坦层(103)、第一电极层(15)、第三绝缘层(104)以及第二电极层(16)，所述第二绝缘层(102)设于所述第一绝缘层(101)上并覆盖所述源极(141)和所述漏极(142)，所述平坦层(103)设于所述第二绝缘层(102)上，所述第一电极层(15)设于所述平坦层(103)上，所述第三绝缘层(104)设于所述平坦层(103)上并覆盖所述第一电极层(15)，所述第三绝缘层(104)、所述平坦层(103)和所述第二绝缘层(102)上设有与所述源极(141)对应的接触孔(105)，所述第二电极层(16)设于所述第三绝缘层(104)上并通过所述接触孔(105)与所述源极(141)导电接触。
8.根据权利要求1-6任一项所述的阵列基板，其特征在于，所述阵列基板还包括第二绝缘层(102)、第一电极层(15)以及第二电极层(16)，所述第二电极层(16)设于所述第一绝缘层(101)上并与所述源极(141)导电接触，所述第二绝缘层(102)设于所述第一绝缘层(101)上并覆盖所述源极(141)、所述漏极(142)以及所述第二电极层(16)，所述第一电极层(15)设于所述第二绝缘层(102)上。
9.根据权利要求1-6任一项所述的阵列基板，其特征在于，所述阵列基板还包括第二绝缘层(102)以及第二电极层(16)，所述第二绝缘层(102)设于所述第一绝缘层(101)上并覆盖所述源极(141)和所述漏极(142)，所述第二绝缘层(102)上设有与所述源极(141)对应的接触孔(105)，所述第二电极层(16)设于所述第二绝缘层(102)上并通过所述接触孔(105)与所述源极(141)导电接触。
10.一种阵列基板的制作方法，其特征在于，包括：
提供基底(10)；
在所述基底(10)上形成图案化的栅极(11)；
在所述基底(10)上形成覆盖所述栅极(11)的第一绝缘层(101)；
在所述第一绝缘层(101)上形成第一半导体层(12)和第二半导体层(13)，所述第二半导体层(13)层叠设置在所述第一半导体层(12)上，所述第一半导体层(12)为非晶硅层，所述第二半导体层(13)为金属氧化物半导体层，所述第二半导体层(13)包括层叠设置的第一金属氧化物半导体层(131)和第二金属氧化物半导体层(132)，所述第二金属氧化物半导体层(132)的氧空位浓度小于所述第一金属氧化物半导体层(131)的氧空位浓度；
在所述第二半导体层(13)上形成源极(141)和漏极(142)，所述源极(141)和所述漏极(142)均与所述第二半导体层(13)导电接触；
在形成所述源极(141)和所述漏极(142)之后，对所述第二半导体层(13)和所述第一半导体层(12)进行蚀刻形成沟道(110)。
11.根据权利要求10所述的制作方法，其特征在于，所述第一半导体层(12)包括非晶硅层(121)和掺杂非晶硅层(122)，在所述第一绝缘层(101)上依次连续沉积非晶硅薄膜(121a)、掺杂非晶硅薄膜(122a)、第一金属氧化物半导体薄膜(131a)和第二金属氧化物半导体薄膜(132a)，然后对所述非晶硅薄膜(121a)、所述掺杂非晶硅薄膜(122a)、所述第一金属氧化物半导体薄膜(131a)和所述第二金属氧化物半导体薄膜(132a)进行蚀刻，以在所述栅极(11)的正上方形成岛状的半导体结构。
12.根据权利要求10所述的制作方法，其特征在于，所述第一半导体层(12)包括非晶硅层(121)和掺杂非晶硅层(122)，在所述第一绝缘层(101)上依次连续沉积非晶硅薄膜(121a)和掺杂非晶硅薄膜(122a)，对所述非晶硅薄膜(121a)和所述掺杂非晶硅薄膜(122a)进行蚀刻并在所述栅极(11)的正上方呈岛状结构，然后在所述第一绝缘层(101)上依次连续沉积第一金属氧化物半导体薄膜(131a)和第二金属氧化物半导体薄膜(132a)并覆盖住所述第一半导体层(12)，对所述第一金属氧化物半导体薄膜(131a)和所述第二金属氧化物半导体薄膜(132a)进行蚀刻并在所述栅极(11)的正上方呈岛状结构，所述第二半导体层(13)覆盖住所述第一半导体层(12)的顶部以及两侧，所述第二半导体层(13)将所述第一半导体层(12)与所述源极(141)、所述漏极(142)间隔开。
13.根据权利要求11或12所述的制作方法，其特征在于，在所述基底(10)上制作图案化的栅极(11)时，在所述基底(10)上沉积第一金属层，并对所述第一金属层进行蚀刻以形成所述栅极(11)；在所述第二半导体层(13)上制作源极(141)和漏极(142)时，在所述第一绝缘层(101)上沉积第二金属层(14)并覆盖所述第一半导体层(12)和所述第二半导体层(13)，对所述第二金属层(14)进行蚀刻以形成所述源极(141)和所述漏极(142)，所述源极(141)和所述漏极(142)之间形成第一通孔(143)，所述第一通孔(143)对应于将来要形成所述沟道(110)的位置。
14.根据权利要求13所述的制作方法，其特征在于，在对所述第二半导体层(13)和所述第一半导体层(12)进行蚀刻形成沟道(110)时，以所述源极(141)和所述漏极(142)为遮挡，透过所述第一通孔(143)对所述第二半导体层(13)进行蚀刻形成第二通孔(133)，并从所述第二通孔(133)露出所述第一半导体层(12)，再透过所述第二通孔(133)对所述第一半导体层(12)进行蚀刻，使所述掺杂非晶硅薄膜(122a)刻蚀断开形成第三通孔(123)，由所述第二通孔(133)和所述第三通孔(123)形成所述沟道(110)，其中所述非晶硅薄膜(121a)在蚀刻之后形成所述非晶硅层(121)，所述掺杂非晶硅薄膜(122a)在蚀刻之后形成所述掺杂非晶硅层(122)，所述第一金属氧化物半导体薄膜(131a)在蚀刻之后形成所述第一金属氧化物半导体层(131)，所述第二金属氧化物半导体薄膜(132a)在蚀刻之后形成所述第二金属氧化物半导体层(132)。
15.根据权利要求10所述的制作方法，其特征在于，所述第一金属氧化物半导体层(131)通过铟镓锌氧化物在氮气气氛下进行温度为300℃～450℃、时间为20～60min退火处理制得；所述第二金属氧化物半导体层(132)通过铟镓锌氧化物在溅射功率为80～110W、氧分压为5％-9％的条件下制得，或者所述第二金属氧化物半导体层(132)通过铟镓锌氧化物等离子处理工艺进行N型掺杂制得，再或者所述第二金属氧化物半导体层(132)通过铟镓锌氧化物进行等离子体导体化处理制得。
16.根据权利要求10-15任一项所述的制作方法，其特征在于，还包括：
在所述第一绝缘层(101)上依次形成第二绝缘层(102)和平坦层(103)，所述第二绝缘层(102)覆盖所述源极(141)、所述漏极(142)以及所述沟道(110)；
在所述平坦层(103)上形成第一透明电极薄膜，对所述第一透明电极薄膜进行蚀刻形成第一电极层(15)；
在所述第一电极层(15)上形成第三绝缘层(104)，对所述第三绝缘层(104)、所述平坦层(103)和所述第二绝缘层(102)进行刻蚀形成对应所述源极(141)的接触孔(105)；
在所述第三绝缘层(104)上形成覆盖所述接触孔(105)的第二透明电极薄膜，对所述第二透明电极薄膜进行蚀刻形成第二电极层(16)，所述第二电极层(16)通过所述接触孔(105)与所述源极(141)导电接触。
17.根据权利要求10-15任一项所述的制作方法，其特征在于，还包括：
在形成所述源极(141)和所述漏极(142)之前，先在所述第一绝缘层(101)上形成第二透明电极薄膜，对所述第二透明电极薄膜进行蚀刻并形成第二电极层(16)；
然后再在所述第二电极层(16)上形成第二金属层(14)，对所述第二金属层(14)进行蚀刻以形成所述源极(141)和所述漏极(142)；
之后再形成覆盖所述源极(141)、所述漏极(142)、所述沟道(110)以及所述第二电极层(16)的第二绝缘层(102)和在所述第二绝缘层(102)上形成第一金属层，对所述第一金属层进行蚀刻并形成第一电极层(15)。
18.根据权利要求10-15任一项所述的制作方法，其特征在于，还包括：
在所述第一绝缘层(101)上形成第二绝缘层(102)，所述第二绝缘层(102)覆盖所述源极(141)、所述漏极(142)以及所述沟道(110)，并对所述第二绝缘层(102)进行蚀刻形成与所述源极(141)对应的接触孔(105)；
然后在所述第二绝缘层(102)上形成覆盖所述接触孔(105)的第二透明电极薄膜，对所述第二透明电极薄膜进行蚀刻形成第二电极层(16)，所述第二电极层(16)通过所述接触孔(105)与所述源极(141)导电接触。
19.一种显示面板，其特征在于，包括彩膜基板(20)、液晶层(30)以及如权利要求1-9任一项所述的阵列基板，所述彩膜基板(20)与所述阵列基板相对设置，所述液晶层(30)设于所述彩膜基板(20)与所述阵列基板之间。
CN202080014831.8A 2020-12-10 2020-12-10 阵列基板及其制作方法和显示面板 Active CN113454783B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/135371 WO2022120746A1 (zh) 2020-12-10 2020-12-10 阵列基板及其制作方法和显示面板

Publications (2)

Publication Number Publication Date
CN113454783A true CN113454783A (zh) 2021-09-28
CN113454783B CN113454783B (zh) 2023-08-29

Family

ID=77808748

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080014831.8A Active CN113454783B (zh) 2020-12-10 2020-12-10 阵列基板及其制作方法和显示面板

Country Status (3)

Country Link
US (1) US12211854B2 (zh)
CN (1) CN113454783B (zh)
WO (1) WO2022120746A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114497083A (zh) * 2022-01-28 2022-05-13 昆山龙腾光电股份有限公司 阵列基板及其制作方法
WO2023184574A1 (zh) * 2022-04-02 2023-10-05 惠州华星光电显示有限公司 显示面板及其制作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353442A (ja) * 2001-05-22 2002-12-06 Hitachi Ltd 半導体装置
JP2004128028A (ja) * 2002-09-30 2004-04-22 Ricoh Co Ltd 縦型有機トランジスタ
CN101478005A (zh) * 2009-02-13 2009-07-08 北京大学深圳研究生院 一种金属氧化物薄膜晶体管及其制作方法
US20100035379A1 (en) * 2008-08-08 2010-02-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN103745980A (zh) * 2014-01-28 2014-04-23 昆山龙腾光电有限公司 薄膜晶体管阵列基板及其制作方法及液晶显示装置
CN104966697A (zh) * 2015-07-14 2015-10-07 深圳市华星光电技术有限公司 Tft基板结构及其制作方法
CN108305879A (zh) * 2018-01-31 2018-07-20 昆山龙腾光电有限公司 薄膜晶体管阵列基板及制作方法和显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110077264A (ko) * 2009-12-30 2011-07-07 엘지디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
CN102842619B (zh) * 2012-09-03 2016-08-03 南京中电熊猫液晶显示科技有限公司 一种半导体装置及其制造方法
CN104681632A (zh) * 2015-03-26 2015-06-03 重庆京东方光电科技有限公司 薄膜晶体管及其制作方法、显示器件
CN207458949U (zh) * 2017-09-26 2018-06-05 京东方科技集团股份有限公司 薄膜晶体管、阵列基板和显示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353442A (ja) * 2001-05-22 2002-12-06 Hitachi Ltd 半導体装置
JP2004128028A (ja) * 2002-09-30 2004-04-22 Ricoh Co Ltd 縦型有機トランジスタ
US20100035379A1 (en) * 2008-08-08 2010-02-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN101478005A (zh) * 2009-02-13 2009-07-08 北京大学深圳研究生院 一种金属氧化物薄膜晶体管及其制作方法
CN103745980A (zh) * 2014-01-28 2014-04-23 昆山龙腾光电有限公司 薄膜晶体管阵列基板及其制作方法及液晶显示装置
CN104966697A (zh) * 2015-07-14 2015-10-07 深圳市华星光电技术有限公司 Tft基板结构及其制作方法
CN108305879A (zh) * 2018-01-31 2018-07-20 昆山龙腾光电有限公司 薄膜晶体管阵列基板及制作方法和显示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114497083A (zh) * 2022-01-28 2022-05-13 昆山龙腾光电股份有限公司 阵列基板及其制作方法
WO2023184574A1 (zh) * 2022-04-02 2023-10-05 惠州华星光电显示有限公司 显示面板及其制作方法
US12349466B2 (en) 2022-04-02 2025-07-01 Tcl China Star Optoelectronics Technology Co., Ltd. Display panel and method for fabricating same

Also Published As

Publication number Publication date
CN113454783B (zh) 2023-08-29
US20230290788A1 (en) 2023-09-14
US12211854B2 (en) 2025-01-28
WO2022120746A1 (zh) 2022-06-16

Similar Documents

Publication Publication Date Title
US9716108B2 (en) Thin film transistor and fabrication method thereof, array substrate, and display device
CN205594258U (zh) 一种液晶显示面板及液晶显示器
KR20100063493A (ko) 박막 트랜지스터 기판 및 그 제조 방법
CN113113425A (zh) 阵列基板及显示面板
US20120146017A1 (en) Oxide thin film transistor and method of fabricating the same
US20170255044A1 (en) Tft substrates and the manufacturing methods thereof
CN110634804A (zh) 一种阵列基板及其制备方法、触控显示面板
CN112366210A (zh) 阵列基板及其制备方法、显示面板及装置
US20150249161A1 (en) Thin Film Transistor, Manufacturing Method Thereof and Thin Film Transistor Array Substrate
US10782580B2 (en) Array substrate, liquid crystal display device having the same, and method for manufacturing array substrate
US12210252B2 (en) Array substrate and manufacturing method therefor, and display panel
CN113467145A (zh) 阵列基板及制作方法、显示面板
JP2006310636A (ja) 薄膜トランジスタ
CN114203726B (zh) 显示面板及其制备方法
CN113454783B (zh) 阵列基板及其制作方法和显示面板
CN105629598B (zh) Ffs模式的阵列基板及制作方法
CN103094353B (zh) 一种薄膜晶体管结构、液晶显示装置及一种制造方法
KR101616368B1 (ko) 산화물 박막 트랜지스터의 제조방법
JPH04360583A (ja) 薄膜トランジスタ
US10629746B2 (en) Array substrate and manufacturing method thereof
CN109494256A (zh) 一种双栅极tft器件结构及其制备方法
KR101251351B1 (ko) 박막트랜지스터 기판, 이의 제조방법 및 이를 갖는표시패널
CN112542516A (zh) 一种主动开关及其制作方法和显示面板
CN112259611A (zh) 氧化物半导体薄膜晶体管及其制作方法
JP3394802B2 (ja) アレイ基板およびこれを用いた表示装置、その製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: Array substrate and its manufacturing method and display panel

Granted publication date: 20230829

Pledgee: China Construction Bank Kunshan Branch

Pledgor: InfoVision Optoelectronics(Kunshan)Co.,Ltd.

Registration number: Y2025980055243