CN113451223B - 一种用于半导体基板的封装机构及封装方法 - Google Patents
一种用于半导体基板的封装机构及封装方法 Download PDFInfo
- Publication number
- CN113451223B CN113451223B CN202111010170.4A CN202111010170A CN113451223B CN 113451223 B CN113451223 B CN 113451223B CN 202111010170 A CN202111010170 A CN 202111010170A CN 113451223 B CN113451223 B CN 113451223B
- Authority
- CN
- China
- Prior art keywords
- packaging
- positioning
- seat
- semiconductor substrate
- clamping interlayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 109
- 239000000758 substrate Substances 0.000 title claims abstract description 86
- 239000004065 semiconductor Substances 0.000 title claims abstract description 73
- 230000007246 mechanism Effects 0.000 title claims abstract description 19
- 238000000034 method Methods 0.000 title claims abstract description 11
- 238000007789 sealing Methods 0.000 claims abstract description 20
- 238000003825 pressing Methods 0.000 claims abstract description 19
- 238000004026 adhesive bonding Methods 0.000 claims abstract 2
- 239000011229 interlayer Substances 0.000 claims description 69
- 239000010410 layer Substances 0.000 claims description 40
- 238000005538 encapsulation Methods 0.000 claims description 17
- 230000000087 stabilizing effect Effects 0.000 claims description 15
- 239000004576 sand Substances 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 8
- 238000005452 bending Methods 0.000 claims description 3
- 230000005489 elastic deformation Effects 0.000 claims description 3
- 238000012858 packaging process Methods 0.000 abstract description 3
- 230000007774 longterm Effects 0.000 abstract description 2
- 230000003139 buffering effect Effects 0.000 description 13
- 230000009471 action Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000001125 extrusion Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
- H01L21/52—Mounting semiconductor bodies in containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Packaging Frangible Articles (AREA)
Abstract
本发明提供一种用于半导体基板的封装机构及封装方法，属于半导体基板封装结构技术领域，以解决现有技术中的半导体基板在进行封装过程中，封装结构与内部的半导体组件和芯片、基板之间不能进行调节，紧密连接半导体基板的密封组件随使用时间变长而变形、松弛，封装结构内部缺少紧密性调节的结构，进行紧密封装的半导体基板随使用时间延长而发生松动的问题，包括封装座；所述封装座内部中间固定连接有半导体电性基板，所述封装座包括有侧壁定位架；所述缓冲压层的两端均通过胶合连接在封装座的两侧壁上；可防止长期使用时基板与基座之间发生连接松弛的情况，可进行简易加固，保持半导体基板与基座之间的连接紧密性。
Description
技术领域
本发明属于半导体基板封装结构技术领域，更具体地说，特别涉及一种用于半导体基板的封装机构及封装方法。
背景技术
封装基板是电子封装的重要组成部分，是芯片与外界电路之间的桥梁。基板在封装中起到实现芯片与外界之间进行电流和信号的传输、对芯片进行机械的保护和支撑、芯片向外界散热、芯片与外界电路之间空间过渡的作用，基板材料是制造半导体元件及印制电路板的基础材料。
例如申请号：CN201610132896.8本发明公开了一种电子封装件及其半导体基板与制法，包括：基板本体、多个贯穿该基板本体的导电穿孔、以及形成于该基板本体中而未贯穿该基板本体的至少一柱体，以于该半导体基板受热时，该柱体能调整该基板本体于上、下侧的伸缩量，使该半导体基板上、下侧的热变形量相等，而避免该半导体基板发生翘曲。
基于上述专利的检索，以及结合现有技术中的结构发现，类似于上述专利中的半导体基板在进行封装过程中，封装结构与内部的半导体组件和芯片、基板之间不能进行调节，紧密连接半导体基板的密封组件随使用时间变长而变形、松弛，封装结构内部缺少紧密性调节的结构，进行紧密封装的半导体基板随使用时间延长而发生松动。
发明内容
为了解决上述技术问题，本发明提供一种用于半导体基板的封装机构及封装方法，以解决现有技术中的半导体基板在进行封装过程中，封装结构与内部的半导体组件和芯片、基板之间不能进行调节，紧密连接半导体基板的密封组件随使用时间变长而变形、松弛，封装结构内部缺少紧密性调节的结构，进行紧密封装的半导体基板随使用时间延长而发生松动的问题。
本发明一种用于半导体基板的封装机构及封装方法的目的与功效，由以下具体技术手段所实现：
一种用于半导体基板的封装机构及封装方法，包括封装座；所述封装座内部中间固定连接有半导体电性基板，所述封装座包括有侧壁定位架，侧壁定位架设有两处，两处侧壁定位架分别固定连接在封装座的两侧外壁上；导向凸杆设有四处，四处导向凸杆分别固定连接在封装座的两侧壁内部中间；定位螺纹孔开设在封装座的底板左右两侧；所述上盖板通过卡扣活动连接在封装座的壳体上方；所述侧封装模块设有两组，两组分别位于上盖板的左侧与右侧，且侧封装模块底部通过螺钉固定连接在封装座的底板上表面，所述侧封装模块包括有密封底板，密封底板通过折弯加工在侧封装模块的底部，且密封底板上开设有四处固定孔；上定位缘开设在侧封装模块的上方边缘位置，且上定位缘加工为阶梯结构；侧导向槽为矩形凹槽，且侧导向槽设有两处，两处侧导向槽分别开设在侧封装模块的两侧；所述上加紧夹层位于上盖板的下表面，且上加紧夹层的下方还设有下加紧夹层，上加紧夹层与下加紧夹层均活动连接在上盖板的内部；所述缓冲压层的两端均通过胶合连接在封装座的两侧壁上，且缓冲压层位于下加紧夹层的下方。
进一步的，所述缓冲压层整体为橡胶材质制成的矩形软片，且缓冲压层的下表面上分布有弹性凸条，弹性凸条同样为橡胶材质的凸片，侧定位缘设有两处，两处侧定位缘的内侧分别固定连接在缓冲压层的前侧与后侧，两处侧定位缘的外侧分别固定连接在封装座的前壁内侧表面与后壁内侧表面上。
进一步的，所述侧壁定位架包括有定位条，定位条设在侧壁定位架中间，且定位条的截面内侧边为斜面结构，定位条内侧斜面朝向内上方。
进一步的，所述上盖板包括有侧定位凸条，侧定位凸条固定连接在上盖板的两侧面底部，且侧定位凸条的外侧设有截面呈楔形钩结构的楔形插块。
进一步的，所述上加紧夹层包括有上推板，上推板设在上加紧夹层的上表面左侧，且上推板的表面上加工有防滑纹；膨胀楔块设在上加紧夹层上，且膨胀楔块的下表面加工为楔形面；中间膨胀条固定连接在上加紧夹层的中间。
进一步的，所述中间膨胀条包括有中间稳固块，中间稳固块固定连接在中间膨胀条的两侧中间位置，且中间稳固块的截面同样呈三角形楔形结构。
进一步的，所述下加紧夹层包括有下推板，下推板固定连接在下加紧夹层的上表面右侧，且下推板的上表面上加工有防滑纹；下推垫块凸出设置在下加紧夹层的上表面上，且下推垫块为斜面朝向右侧的凸块，并且下推垫块的斜面与中间稳固块、膨胀楔块的斜面相对设置。
与现有技术相比，本发明具有如下有益效果：
1.通过本结构的封装座和上盖板的配合，将半导体电性基板安装在封装座的内部上表面中间，半导体电性基板的上表面与缓冲压层接触，对半导体电性基板进行固定，使上加紧夹层位于下加紧夹层上方，放置在缓冲压层上表面，再将上盖板对准封装座上方，向下挤压使侧定位凸条位于定位条内，下压上盖板时，通过楔形钩结构的楔形插块弹性变形，插进定位条内侧，即可完成上盖板与封装座之间的固定连接。
2.通过本结构的缓冲压层和封装模块的配合，并且使上加紧夹层和下加紧夹层位于缓冲压层与上盖板之间，将两处侧封装模块分别从上盖板与封装座的左右两侧进行安装，安装时将密封底板朝下，通过侧导向槽与导向凸杆的配合，将侧封装模块插接在封装座上，通过螺钉将固定孔与定位螺纹孔连接，并且通过密封底板的内侧边缘对半导体电性基板边缘进行夹紧，起到辅助固定作用，装配便捷性较高。
3.通过本结构的上加紧夹层和下加紧夹层的配合，当封装结构长期使用，封装结构内部对半导体电性基板之间的连接紧密性下降时，需要进行紧密性调节，首先拆卸两处侧封装模块，再将上加紧夹层位于下加紧夹层向外拉动，在下推垫块、中间稳固块和膨胀楔块斜面的作用下，使下推垫块移动到中间稳固块和膨胀楔块的正下方，使下加紧夹层下移，压迫缓冲压层发生变形，即可进一步提高了半导体电性基板表面元件与基板之间连接的紧密性，防止长期使用时基板与基座之间发生连接松弛的情况，可进行简易加固，保持半导体基板与基座之间的连接紧密性。
附图说明
图1是本发明的结构示意图。
图2是本发明拆分结构示意图。
图3是本发明图2的主视结构示意图。
图4是本发明侧封装模块的结构示意图。
图5是本发明下加紧夹层的结构示意图。
图6是本发明上加紧夹层的结构示意图。
图7是本发明封装座的结构示意图。
图8是本发明封装结构内部的左视结构示意图。
图9是本发明图2的A处局部放大结构示意图。
图10是本发明图5的B处局部放大结构示意图。
图中，部件名称与附图编号的对应关系为：
1、封装座；101、侧壁定位架；1011、定位条；102、导向凸杆；103、定位螺纹孔；2、上盖板；201、侧定位凸条；2011、楔形插块；3、侧封装模块；301、密封底板；3011、固定孔；302、上定位缘；303、侧导向槽；4、上加紧夹层；401、上推板；402、膨胀楔块；403、中间膨胀条；4031、中间稳固块；5、下加紧夹层；501、下推板；502、下推垫块；6、缓冲压层；601、弹性凸条；602、侧定位缘；7、半导体电性基板。
具体实施方式
下面结合附图和实施例对本发明的实施方式作进一步详细描述。以下实施例用于说明本发明，但不能用来限制本发明的范围。
在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上；术语“上”、“下”、“左”、“右”、“内”、“外”、“前端”、“后端”、“头部”、“尾部”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”等仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
实施例：
如附图1至附图10所示：
本发明提供一种用于半导体基板的封装机构及封装方法，包括封装座1；封装座1内部中间固定连接有半导体电性基板7；上盖板2通过卡扣活动连接在封装座1的壳体上方；侧封装模块3设有两组，两组分别位于上盖板2的左侧与右侧，且侧封装模块3底部通过螺钉固定连接在封装座1的底板上表面；上加紧夹层4位于上盖板2的下表面，且上加紧夹层4的下方还设有下加紧夹层5，上加紧夹层4与下加紧夹层5均活动连接在上盖板2的内部；缓冲压层6的两端均通过胶合连接在封装座1的两侧壁上，且缓冲压层6位于下加紧夹层5的下方。
其中，封装座1包括有侧壁定位架101，侧壁定位架101设有两处，两处侧壁定位架101分别固定连接在封装座1的两侧外壁上，定位条1011设在侧壁定位架101中间，且定位条1011的截面内侧边为斜面结构，定位条1011内侧斜面朝向内上方；导向凸杆102设有四处，四处导向凸杆102分别固定连接在封装座1的两侧壁内部中间；定位螺纹孔103开设在封装座1的底板左右两侧；上盖板2包括有侧定位凸条201，侧定位凸条201固定连接在上盖板2的两侧面底部，且侧定位凸条201的外侧设有截面呈楔形钩结构的楔形插块2011，此结构的上盖板2如图2所示，位于上盖板2侧面的侧定位凸条201用于连接上盖板2与封装座1，在装配时，通过移动上盖板2，使侧定位凸条201位于定位条1011内，下压上盖板2时，通过楔形钩结构的楔形插块2011弹性变形，插进定位条1011内侧，即可完成上盖板2与封装座1之间的固定连接。
其中，侧封装模块3包括有密封底板301，密封底板301通过折弯加工在侧封装模块3的底部，且密封底板301上开设有四处固定孔3011；上定位缘302开设在侧封装模块3的上方边缘位置，且上定位缘302加工为阶梯结构；侧导向槽303为矩形凹槽，且侧导向槽303设有两处，两处侧导向槽303分别开设在侧封装模块3的两侧，此结构的侧封装模块3如图4所示，使用时，将两处侧封装模块3分别从上盖板2与封装座1的左右两侧进行安装，安装时，将密封底板301朝下，通过侧导向槽303与导向凸杆102的配合，将侧封装模块3插接在封装座1上，通过螺钉将固定孔3011与定位螺纹孔103连接，并且通过密封底板301的内侧边缘对半导体电性基板7边缘进行夹紧，起到辅助固定作用，装配便捷性较高。
其中，上加紧夹层4包括有上推板401，上推板401设在上加紧夹层4的上表面左侧，且上推板401的表面上加工有防滑纹；膨胀楔块402设在上加紧夹层4上，且膨胀楔块402的下表面加工为楔形面；中间膨胀条403固定连接在上加紧夹层4的中间，中间稳固块4031固定连接在中间膨胀条403的两侧中间位置，且中间稳固块4031的截面同样呈三角形楔形结构，此结构的上加紧夹层4如图6所示，下加紧夹层5包括有下推板501，下推板501固定连接在下加紧夹层5的上表面右侧，且下推板501的上表面上加工有防滑纹；下推垫块502凸出设置在下加紧夹层5的上表面上，且下推垫块502为斜面朝向右侧的凸块，并且下推垫块502的斜面与中间稳固块4031、膨胀楔块402的斜面相对设置，此结构的下加紧夹层5如图5所示，下推垫块502的斜面与中间稳固块4031、膨胀楔块402的斜面相对设置，在常态下，上加紧夹层4位于下加紧夹层5上方，并且两者位于缓冲压层6与上盖板2之间，通过两者紧密连接，并且下推垫块502的斜面与中间稳固块4031、膨胀楔块402的斜面接触，当对封装结构内部空间以及紧密度进行调节时，将上加紧夹层4与下加紧夹层5分别向左侧和右侧拉动，在下推垫块502、中间稳固块4031和膨胀楔块402斜面的作用下，使下推垫块502移动到中间稳固块4031和膨胀楔块402的正下方，使下加紧夹层5下移，压迫缓冲压层6发生变形。
其中，缓冲压层6整体为橡胶材质制成的矩形软片，且缓冲压层6的下表面上分布有弹性凸条601，弹性凸条601同样为橡胶材质的凸片，侧定位缘602设有两处，两处侧定位缘602的内侧分别固定连接在缓冲压层6的前侧与后侧，两处侧定位缘602的外侧分别固定连接在封装座1的前壁内侧表面与后壁内侧表面上，此结构的缓冲压层6如图3所示，缓冲压层6起到稳固内部的半导体电性基板7与封装结构之间的关系，起到减震、支撑的作用，当下加紧夹层5下移时，通过缓冲压层6向下凸起变形，使弹性凸条601接触半导体电性基板7的上表面并对其进一步挤压，在弹性凸条601对半导体电性基板7的上表面挤压时发生变形，进一步提高了半导体电性基板7表面元件与基板之间连接的紧密性，防止长期使用时基板与基座之间发生连接松弛的情况，便于进行加固。
使用时：首先，将半导体电性基板7安装在封装座1的内部上表面中间，半导体电性基板7的上表面与缓冲压层6接触，对半导体电性基板7进行固定，使上加紧夹层4位于下加紧夹层5上方，放置在缓冲压层6上表面，再将上盖板2对准封装座1上方，向下挤压，使侧定位凸条201位于定位条1011内，下压上盖板2时，通过楔形钩结构的楔形插块2011弹性变形，插进定位条1011内侧，即可完成上盖板2与封装座1之间的固定连接，并且使上加紧夹层4和下加紧夹层5位于缓冲压层6与上盖板2之间，将两处侧封装模块3分别从上盖板2与封装座1的左右两侧进行安装，安装时，将密封底板301朝下，通过侧导向槽303与导向凸杆102的配合，将侧封装模块3插接在封装座1上，通过螺钉将固定孔3011与定位螺纹孔103连接，并且通过密封底板301的内侧边缘对半导体电性基板7边缘进行夹紧，起到辅助固定作用，装配便捷性较高，当封装结构长期使用，封装结构内部对半导体电性基板7之间的连接紧密性下降时，需要进行紧密性调节，首先拆卸，两处侧封装模块3，再将上加紧夹层4与下加紧夹层5分别向左侧和右侧拉动，在下推垫块502、中间稳固块4031和膨胀楔块402斜面的作用下，使下推垫块502移动到中间稳固块4031和膨胀楔块402的正下方，使下加紧夹层5下移，压迫缓冲压层6发生变形，即可进一步提高了半导体电性基板7表面元件与基板之间连接的紧密性，防止长期使用时基板与基座之间发生连接松弛的情况，可进行简易加固，保持半导体基板与基座之间的连接紧密性。
本发明的实施例是为了示例和描述起见而给出的，而并不是无遗漏的或者将本发明限于所公开的形式。很多修改和变化对于本领域的普通技术人员而言是显而易见的。选择和描述实施例是为了更好说明本发明的原理和实际应用，并且使本领域的普通技术人员能够理解本发明从而设计适于特定用途的带有各种修改的各种实施例。
Claims (10)
1.一种用于半导体基板的封装机构，其特征在于：半导体基板的封装机构包括封装座（1）；所述封装座（1）内部中间固定连接有半导体电性基板（7）；
上盖板（2），所述上盖板（2）通过卡扣活动连接在封装座（1）的壳体上方；
侧封装模块（3），所述侧封装模块（3）设有两组，两组分别位于上盖板（2）的左侧与右侧，且侧封装模块（3）底部通过螺钉固定连接在封装座（1）的底板上表面；
上加紧夹层（4），所述上加紧夹层（4）位于上盖板（2）的下表面，且上加紧夹层（4）的下方还设有下加紧夹层（5），上加紧夹层（4）与下加紧夹层（5）均活动连接在上盖板（2）的内部；
缓冲压层（6），所述缓冲压层（6）的两端均通过胶合连接在封装座（1）的两侧壁上，且缓冲压层（6）位于下加紧夹层（5）的下方。
2.如权利要求1所述一种用于半导体基板的封装机构，其特征在于：所述封装座（1）包括有：
侧壁定位架（101），侧壁定位架（101）设有两处，两处侧壁定位架（101）分别固定连接在封装座（1）的两侧外壁上；
导向凸杆（102），导向凸杆（102）设有四处，四处导向凸杆（102）分别固定连接在封装座（1）的两侧壁内部中间；
定位纹螺孔（103），定位纹螺孔（103）开设在封装座（1）的底板左右两侧。
3.如权利要求2所述一种用于半导体基板的封装机构，其特征在于：所述侧壁定位架（101）包括有：
定位条（1011），定位条（1011）设在侧壁定位架（101）中间，且定位条（1011）的截面内侧边为斜面结构，定位条（1011）内侧斜面朝向内上方。
4.如权利要求1所述一种用于半导体基板的封装机构，其特征在于：所述上盖板（2）包括有：
侧定位凸条（201），侧定位凸条（201）固定连接在上盖板（2）的两侧面底部，且侧定位凸条（201）的外侧设有截面呈楔形钩结构的楔形插块（2011）。
5.如权利要求1所述一种用于半导体基板的封装机构，其特征在于：所述侧封装模块（3）包括有：
密封底板（301），密封底板（301）通过折弯加工在侧封装模块（3）的底部，且密封底板（301）上开设有四处固定孔（3011）；
上定位缘（302），上定位缘（302）开设在侧封装模块（3）的上方边缘位置，且上定位缘（302）加工为阶梯结构；
侧导向槽（303），侧导向槽（303）为矩形凹槽，且侧导向槽（303）设有两处，两处侧导向槽（303）分别开设在侧封装模块（3）的两侧。
6.如权利要求1所述一种用于半导体基板的封装机构，其特征在于：所述上加紧夹层（4）包括有：
上推板（401），上推板（401）设在上加紧夹层（4）的上表面左侧，且上推板（401）的表面上加工有防滑纹；
膨胀楔块（402），膨胀楔块（402）设在上加紧夹层（4）上，且膨胀楔块（402）的下表面加工为楔形面；
中间膨胀条（403），中间膨胀条（403）固定连接在上加紧夹层（4）的中间。
7.如权利要求6所述一种用于半导体基板的封装机构，其特征在于：所述中间膨胀条（403）包括有：
中间稳固块（4031），中间稳固块（4031）固定连接在中间膨胀条（403）的两侧中间位置，且中间稳固块（4031）的截面同样呈三角形楔形结构。
8.如权利要求1所述一种用于半导体基板的封装机构，其特征在于：所述下加紧夹层（5）包括有：
下推板（501），下推板（501）固定连接在下加紧夹层（5）的上表面右侧，且下推板（501）的上表面上加工有防滑纹；
下推垫块（502），下推垫块（502）凸出设置在下加紧夹层（5）的上表面上，且下推垫块（502）为斜面朝向右侧的凸块，并且下推垫块（502）的斜面与中间稳固块（4031）、膨胀楔块（402）的斜面相对设置。
9.如权利要求1所述一种用于半导体基板的封装机构，其特征在于：所述缓冲压层（6）整体为橡胶材质制成的矩形软片，且缓冲压层（6）的下表面上分布有弹性凸条（601），弹性凸条（601）同样为橡胶材质的凸片，侧定位缘（602）设有两处，两处侧定位缘（602）分别固定连接在缓冲压层（6）的前后边缘上，两处侧定位缘（602）外侧分别固定连接在封装座（1）的两内壁上。
10.如权利要求1所述一种用于半导体基板的封装机构的封装方法，其特征在于：包括以下步骤：
01.将半导体电性基板（7）安装在封装座（1）的内部上表面中间，半导体电性基板（7）的上表面与缓冲压层（6）接触，对半导体电性基板（7）进行固定；
02.使上加紧夹层（4）位于下加紧夹层（5）上方，放置在缓冲压层（6）上表面，再将上盖板（2）对准封装座（1）上方，向下挤压，使侧定位凸条（201）位于定位条（1011）内，下压上盖板（2）时，通过楔形钩结构的楔形插块（2011）弹性变形，插进定位条（1011）内侧，即可完成上盖板（2）与封装座（1）之间的固定连接；
03.将上加紧夹层（4）和下加紧夹层（5）位于缓冲压层（6）与上盖板（2）之间；
04.将两处侧封装模块（3）分别从上盖板（2）与封装座（1）的左右两侧进行安装，安装时，将密封底板（301）朝下，通过侧导向槽（303）与导向凸杆（102）的配合，将侧封装模块（3）插接在封装座（1）上，通过螺钉将固定孔（3011）与定位纹螺孔（103）连接；
05.通过密封底板（301）的内侧边缘对半导体电性基板（7）边缘进行夹紧，起到辅助固定作用；
06.封装结构长期使用，封装结构内部对半导体电性基板（7）之间的连接紧密性下降时，拆卸两处侧封装模块（3），再将上加紧夹层（4）位于下加紧夹层（5）向外拉动；
07.下加紧夹层（5）下移，压迫缓冲压层（6）发生变形，即可提高半导体电性基板（7）表面元件与基板之间连接的紧密性。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111010170.4A CN113451223B (zh) | 2021-08-31 | 2021-08-31 | 一种用于半导体基板的封装机构及封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111010170.4A CN113451223B (zh) | 2021-08-31 | 2021-08-31 | 一种用于半导体基板的封装机构及封装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113451223A CN113451223A (zh) | 2021-09-28 |
| CN113451223B true CN113451223B (zh) | 2021-11-19 |
Family
ID=77819313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111010170.4A Expired - Fee Related CN113451223B (zh) | 2021-08-31 | 2021-08-31 | 一种用于半导体基板的封装机构及封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113451223B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116337257B (zh) * | 2023-05-17 | 2023-08-18 | 山东隽宇电子科技有限公司 | 一种半导体封装的温度检测装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1378968A (zh) * | 2001-04-05 | 2002-11-13 | 松下电器产业株式会社 | 等离子显示面板组件的包装方法 |
| JP2011014823A (ja) * | 2009-07-06 | 2011-01-20 | Dainichi Shoji Kk | マスクケース |
| JP2019127273A (ja) * | 2018-01-22 | 2019-08-01 | 信越ポリマー株式会社 | 緩衝体及び梱包体 |
| CN112151474A (zh) * | 2020-09-17 | 2020-12-29 | 曲大志 | 一种电路板集成电路芯片封装装置 |
| JP2021020688A (ja) * | 2019-07-26 | 2021-02-18 | 東京食品機械株式会社 | 包装体およびその製造方法 |
| CN112928136A (zh) * | 2021-01-29 | 2021-06-08 | 长江先进存储产业创新中心有限责任公司 | 中央处理器及其制造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000203641A (ja) * | 1999-01-06 | 2000-07-25 | N Ii C Logistics Kk | エア―クッション内蔵電子機器運搬通箱及びその梱包方法 |
| CN1168129C (zh) * | 2000-11-23 | 2004-09-22 | 崇越科技股份有限公司 | 晶片测试载架 |
| JP4193472B2 (ja) * | 2002-11-15 | 2008-12-10 | 株式会社カネカ | ウェーハ容器緩衝体 |
| JP4475637B2 (ja) * | 2004-04-07 | 2010-06-09 | 信越ポリマー株式会社 | 回転防止部材付き基板収納容器及びその梱包方法 |
| JP4593574B2 (ja) * | 2007-01-29 | 2010-12-08 | 三菱電機株式会社 | パワー半導体装置の包装装置 |
| JP5165623B2 (ja) * | 2009-03-10 | 2013-03-21 | 積水化成品工業株式会社 | 緩衝包装材 |
| US9087821B2 (en) * | 2013-07-16 | 2015-07-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Hybrid bonding with through substrate via (TSV) |
| WO2015017988A1 (zh) * | 2013-08-06 | 2015-02-12 | 深圳市依思普林科技有限公司 | 压接式功率模块 |
| CN103426833B (zh) * | 2013-08-06 | 2016-03-02 | 深圳市依思普林科技有限公司 | 压接式功率模块 |
| CN106997871B (zh) * | 2016-12-23 | 2024-01-16 | 杨杰 | 一种功率模块的封装结构 |
| CN209191338U (zh) * | 2018-12-13 | 2019-08-02 | 深圳市三合星智能科技有限公司 | 显示屏压合模具 |
-
2021
- 2021-08-31 CN CN202111010170.4A patent/CN113451223B/zh not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1378968A (zh) * | 2001-04-05 | 2002-11-13 | 松下电器产业株式会社 | 等离子显示面板组件的包装方法 |
| JP2011014823A (ja) * | 2009-07-06 | 2011-01-20 | Dainichi Shoji Kk | マスクケース |
| JP2019127273A (ja) * | 2018-01-22 | 2019-08-01 | 信越ポリマー株式会社 | 緩衝体及び梱包体 |
| JP2021020688A (ja) * | 2019-07-26 | 2021-02-18 | 東京食品機械株式会社 | 包装体およびその製造方法 |
| CN112151474A (zh) * | 2020-09-17 | 2020-12-29 | 曲大志 | 一种电路板集成电路芯片封装装置 |
| CN112928136A (zh) * | 2021-01-29 | 2021-06-08 | 长江先进存储产业创新中心有限责任公司 | 中央处理器及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113451223A (zh) | 2021-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0150805B1 (ko) | 반도체 장치 및 그 면실장 방법 | |
| RU2183916C2 (ru) | Прибор управления с корпусом, состоящим по меньшей мере из двух корпусных деталей | |
| US5065282A (en) | Interconnection mechanisms for electronic components | |
| US4563725A (en) | Electrical assembly | |
| CN113451223B (zh) | 一种用于半导体基板的封装机构及封装方法 | |
| WO1989008975A1 (en) | Interconnection mechanisms for electronic components | |
| JP2000312091A (ja) | 回路基板用遮蔽構造及び遮蔽された回路基板組立体 | |
| US7351069B2 (en) | Double-sided connector capable of easily and accurately positioning a connection member | |
| US20060118969A1 (en) | Flip chip ball grid array package assemblies and electronic devices with heat dissipation capability | |
| JPS61187349A (ja) | 電力用半導体モジユール | |
| US7344919B2 (en) | Method for using gel package structure enhancing thermal dissipation between compressed printed circuit board and heat sink mechanical stiffener | |
| US7372147B2 (en) | Supporting a circuit package including a substrate having a solder column array | |
| US7329130B2 (en) | Intervening connection apparatus capable of easily and accurately positioning a conductor | |
| EP0116396A2 (en) | Electrical assembly | |
| CN214125853U (zh) | 一种功率模块散热结构 | |
| US6512386B2 (en) | Device testing contactor, method of producing the same, and device testing carrier | |
| CN118099102A (zh) | 芯片封装体及其封装方法 | |
| JPH11317478A (ja) | 半導体装置用ヒ―トスプレッダと半導体装置用パッケ―ジ | |
| US10015875B2 (en) | Device for dissipating heat from at least one electronic component | |
| US6535383B2 (en) | Clamshell heatsink | |
| CN219204835U (zh) | Pcb板定位治具 | |
| CN218333758U (zh) | 一种igbt芯片结构 | |
| CN216123001U (zh) | 一种免打孔安装的印刷电路板 | |
| CN219718617U (zh) | 一种灯条卡扣装置 | |
| JPH11261124A (ja) | 圧電装置、及び該圧電装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20211119 |