CN113409865B - 非易失性存储器擦除方法、装置、电子设备及存储介质 - Google Patents
非易失性存储器擦除方法、装置、电子设备及存储介质 Download PDFInfo
- Publication number
- CN113409865B CN113409865B CN202110729052.2A CN202110729052A CN113409865B CN 113409865 B CN113409865 B CN 113409865B CN 202110729052 A CN202110729052 A CN 202110729052A CN 113409865 B CN113409865 B CN 113409865B
- Authority
- CN
- China
- Prior art keywords
- memory cells
- voltage
- erasing
- memory
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 36
- 238000012795 verification Methods 0.000 claims abstract description 47
- 238000004590 computer program Methods 0.000 claims description 16
- 230000002349 favourable effect Effects 0.000 abstract description 2
- 210000004027 cell Anatomy 0.000 description 167
- 230000009286 beneficial effect Effects 0.000 description 9
- 230000006870 function Effects 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 210000000352 storage cell Anatomy 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
- G11C16/345—Circuits or methods to detect overerased nonvolatile memory cells, usually during erasure verification
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
Landscapes
- Read Only Memory (AREA)
Abstract
本发明提供了一种非易失性存储器擦除方法、装置、电子设备及存储介质，通过对选定的存储单元进行擦除操作；对所述选定的存储单元进行擦除验证，并在执行擦除验证的读操作时对选中的存储单元的栅极施加第一电压，对未选中的存储单元的栅极施加第一负电压；从而有利于使未选中的存储单元完全关断，因而不会产生额外的漏极电流，进而降低把未擦除成功的存储单元读成擦除成功的存储单元的概率。
Description
技术领域
本发明涉及半导体存储技术领域，尤其涉及一种非易失性存储器擦除方法、装置、电子设备及存储介质。
背景技术
在对非易失性存储器进行擦除时，部分储存单元会有过擦除的现象。在进行擦除时，当选中的储存单元的特性不完全一致，会导致有些单元需要上百次擦除脉冲方可擦除成功，而有些单元可能擦除一次就擦除成功，在这种情况下，易被擦除的单元也同样受到了上百次的擦除，成为过擦除单元，其阈值电压可能小于0v。
现有技术中，对非易失性存储器进行擦除时一般包括擦除验证步骤，以验证储存单元是否擦除成功，在擦除验证步骤中通常是向未选中的存储单元的栅极施加0v电压，而由于未选中的存储单元可能是过擦除单元，其阈值电压可能小于0v，从而会产生较大的漏极电流，而随着芯片容量的变大，一根位线上的存储单元也随之增加，若多个存储单元的漏极电流叠加会导致读出的数据错误，从而把未擦除成功的存储单元读成了擦除成功的存储单元。
发明内容
鉴于上述现有技术的不足之处，本申请实施例的目的在于提供一种非易失性存储器擦除方法、装置、电子设备及存储介质，可减小对非易失性存储器进行擦除时未选中的存储单元的漏极电流，从而降低把未擦除成功的存储单元读成擦除成功的存储单元的概率。
第一方面，本申请实施例提供一种非易失性存储器擦除方法，包括步骤：
A1.对选定的存储单元进行擦除操作；
A2.对所述选定的存储单元进行擦除验证，并在执行擦除验证的读操作时对选中的存储单元的栅极施加第一电压，对未选中的存储单元的栅极施加第一负电压。
本申请实施例提供的非易失性存储器擦除方法，在对选定的存储单元进行擦除验证时，在擦除验证的读操作中，对未选中的存储单元的栅极施加负电压，有利于使未选中的存储单元完全关断，从而不会产生额外的漏极电流，不影响处于同一根位线上的其他存储单元的电流判断，有利于更加准确的读出选中的存储单元的实际阈值电压；因此可减小对非易失性存储器进行擦除时未选中的存储单元的漏极电流，从而降低把未擦除成功的存储单元读成擦除成功的存储单元的概率。
优选地，步骤A2中，在执行擦除验证的软编程操作时对需要做软编程的存储单元的栅极施加第二电压，对未选中的存储单元的栅极施加第二负电压。
优选地，所述第一负电压和所述第二负电压不小于-3V。
第二方面，本申请实施例提供一种非易失性存储器擦除装置，包括：
擦除模块，用于对选定的存储单元进行擦除操作；
验证模块，用于对所述选定的存储单元进行擦除验证，并在执行擦除验证的读操作时对选中的存储单元的栅极施加第一电压，对未选中的存储单元的栅极施加第一负电压。
优选地，所述验证模块在对所述选定的存储单元进行擦除验证的时候：
在执行擦除验证的软编程操作时对需要做软编程的存储单元的栅极施加第二电压，对未选中的存储单元的栅极施加第二负电压。
优选地，所述第一负电压和所述第二负电压不小于-3V。
第三方面，本申请实施例提供一种电子设备，包括处理器和存储器，所述存储器中存储有计算机程序，所述处理器通过调用所述存储器中存储的所述计算机程序，用于执行如所述的非易失性存储器擦除方法的步骤。
第四方面，本申请实施例提供一种存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时运行如所述的非易失性存储器擦除方法的步骤。
有益效果：
本申请实施例提供的非易失性存储器擦除方法、装置、电子设备及存储介质，通过对选定的存储单元进行擦除操作；对所述选定的存储单元进行擦除验证，并在执行擦除验证的读操作时对选中的存储单元的栅极施加第一电压，对未选中的存储单元的栅极施加第一负电压；从而有利于使未选中的存储单元完全关断，因而不会产生额外的漏极电流，不影响处于同一根位线上的其他存储单元的电流判断，有利于更加准确的读出选中的存储单元的实际阈值电压；因此可减小对非易失性存储器进行擦除时未选中的存储单元的漏极电流，从而降低把未擦除成功的存储单元读成擦除成功的存储单元的概率。
附图说明
图1为本申请实施例提供的非易失性存储器擦除方法的流程图。
图2为本申请实施例提供的非易失性存储器擦除装置的结构示意图。
图3为本申请实施例提供的电子设备的结构示意图。
具体实施方式
下面详细描述本发明的实施方式，所述实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
下文的公开提供的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术佩戴人员可以意识到其他工艺的应用和/或其他材料的使用。
请参阅图1，本申请实施例提供的一种非易失性存储器擦除方法，包括步骤：
A1.对选定的存储单元进行擦除操作；
A2.对所述选定的存储单元进行擦除验证，并在执行擦除验证的读操作时对选中的存储单元的栅极施加第一电压，对未选中的存储单元的栅极施加第一负电压。
该非易失性存储器擦除方法，在对选定的存储单元进行擦除验证时，在擦除验证的读操作中，对未选中的存储单元的栅极施加负电压，有利于使未选中的存储单元完全关断，从而不会产生额外的漏极电流，不影响处于同一根位线上的其他存储单元的电流判断，有利于更加准确的读出选中的存储单元的实际阈值电压；因此可减小对非易失性存储器进行擦除时未选中的存储单元的漏极电流，从而降低把未擦除成功的存储单元读成擦除成功的存储单元的概率。
在实际应用中，步骤A1包括：
获取选定的存储单元的识别信息；
根据所述识别信息对相应的存储单元施加擦除脉冲。
其中，识别信息可以是选定的存储单元的位置信息或标号信息，但不限于此。
其中，在施加擦除脉冲时，可对所有选定的存储单元同时施加擦除脉冲，也可逐个地对选定的存储单元施加擦除脉冲，或者把选定的存储单元分为多组，并逐组地对各组存储单元加擦除脉冲，同一组的存储单元同时施加擦除脉冲；此处不对此进行限定。
例如，在一些实施方式中，按照各存储单元所需的擦除电压所处的电压范围把选定的存储单元分为多组，同一组存储单元所需的擦除电压在同一电压范围内，从而逐组地对各组存储单元加擦除脉冲，同一组的存储单元同时施加擦除脉冲，且施加的擦除脉冲的电压为该组存储单元的特征电压（可以是该组存储单元中各存储单元所需的擦除电压的最大值、最小值或平均值，也可以是该组存储单元中各存储单元所需的擦除电压所述的电压范围的最大值、最小值或中间值）。从而针对各组存储单元施加所需的电压，提高了一次擦除即擦除成功的概率，进而可降低擦除操作的次数，提高擦除效率。
其中，步骤A2中，当需要判断某个存储单元是否擦除成功时，则以该存储单元为选中的存储单元，对选中的存储单元的栅极施加第一电压，从而读取其漏极电流以计算得到对应存储单元的阈值电压，以判断该存储单元是否擦除成功。其中的第一电压可根据实际需要设置。
在实际应中，擦除验证的过程还包括软编程操作，在传统方法中，在执行软编程操作的过程中，也是向未选中的存储单元的栅极施加令电压的，此时，未选中的存储单元中的过擦除单元会产生漏极电流，处于同一根位线上的过擦除单元的漏极电流叠加会形成不可忽视的电流，该电流的存在会消耗掉编程电流，造成编程时间的增加，极容易导致编程的不成功。为此，在一些优选实施方式中，步骤A2中，在执行擦除验证的软编程操作时对需要做软编程的存储单元的栅极施加第二电压，对未选中的存储单元的栅极施加第二负电压。
其中第二电压根据实际需要设置。
在对未选中的存储单元的栅极施加第二负电压，有利于使未选中的存储单元完全关断，从而不会产生额外的漏极电流，因而不会因为额外的漏极电流消耗编程电流，可大大提高编程效率和编程成功率。
优选地，所述第一负电压和所述第二负电压不小于-3V。优选地，第一负电压和第二负电压为-3V，一般地，过擦除的存储单元的阈值电压通常为-2V-0V之间，此处采用-3V能够可靠地保证降存储单元完全关闭。
由上可知，该非易失性存储器擦除方法，通过对选定的存储单元进行擦除操作；对所述选定的存储单元进行擦除验证，并在执行擦除验证的读操作时对选中的存储单元的栅极施加第一电压，对未选中的存储单元的栅极施加第一负电压；从而有利于使未选中的存储单元完全关断，因而不会产生额外的漏极电流，不影响处于同一根位线上的其他存储单元的电流判断，有利于更加准确的读出选中的存储单元的实际阈值电压；因此可减小对非易失性存储器进行擦除时未选中的存储单元的漏极电流，从而降低把未擦除成功的存储单元读成擦除成功的存储单元的概率。此外，通过在执行擦除验证的软编程操作时对需要做软编程的存储单元的栅极施加第二电压，对未选中的存储单元的栅极施加第二负电压；可大大提高编程效率和编程成功率。
请参阅图2，本申请实施例提供一种非易失性存储器擦除装置，包括：
擦除模块1，用于对选定的存储单元进行擦除操作；
验证模块2，用于对所述选定的存储单元进行擦除验证，并在执行擦除验证的读操作时对选中的存储单元的栅极施加第一电压，对未选中的存储单元的栅极施加第一负电压。
在实际应用中，擦除模块1在对选定的存储单元进行擦除操作的时候：
获取选定的存储单元的识别信息；
根据所述识别信息对相应的存储单元施加擦除脉冲。
其中，识别信息可以是选定的存储单元的位置信息或标号信息，但不限于此。
其中，在施加擦除脉冲时，可对所有选定的存储单元同时施加擦除脉冲，也可逐个地对选定的存储单元施加擦除脉冲，或者把选定的存储单元分为多组，并逐组地对各组存储单元加擦除脉冲，同一组的存储单元同时施加擦除脉冲；此处不对此进行限定。
例如，在一些实施方式中，按照各存储单元所需的擦除电压所处的电压范围把选定的存储单元分为多组，同一组存储单元所需的擦除电压在同一电压范围内，从而逐组地对各组存储单元加擦除脉冲，同一组的存储单元同时施加擦除脉冲，且施加的擦除脉冲的电压为该组存储单元的特征电压（可以是该组存储单元中各存储单元所需的擦除电压的最大值、最小值或平均值，也可以是该组存储单元中各存储单元所需的擦除电压所述的电压范围的最大值、最小值或中间值）。从而针对各组存储单元施加所需的电压，提高了一次擦除即擦除成功的概率，进而可降低擦除操作的次数，提高擦除效率。
其中，当需要判断某个存储单元是否擦除成功时，验证模块2则以该存储单元为选中的存储单元，对选中的存储单元的栅极施加第一电压，从而读取其漏极电流以计算得到对应存储单元的阈值电压，以判断该存储单元是否擦除成功。其中的第一电压可根据实际需要设置。
在实际应中，擦除验证的过程还包括软编程操作，在传统方法中，在执行软编程操作的过程中，也是向未选中的存储单元的栅极施加令电压的，此时，未选中的存储单元中的过擦除单元会产生漏极电流，处于同一根位线上的过擦除单元的漏极电流叠加会形成不可忽视的电流，该电流的存在会消耗掉编程电流，造成编程时间的增加，极容易导致编程的不成功。为此，在一些优选实施方式中，验证模块2在执行擦除验证的软编程操作时对需要做软编程的存储单元的栅极施加第二电压，对未选中的存储单元的栅极施加第二负电压。
其中第二电压根据实际需要设置。
在对未选中的存储单元的栅极施加第二负电压，有利于使未选中的存储单元完全关断，从而不会产生额外的漏极电流，因而不会因为额外的漏极电流消耗编程电流，可大大提高编程效率和编程成功率。
优选地，所述第一负电压和所述第二负电压不小于-3V。优选地，第一负电压和第二负电压为-3V。
由上可知，该非易失性存储器擦除装置，通过对选定的存储单元进行擦除操作；对所述选定的存储单元进行擦除验证，并在执行擦除验证的读操作时对选中的存储单元的栅极施加第一电压，对未选中的存储单元的栅极施加第一负电压；从而有利于使未选中的存储单元完全关断，因而不会产生额外的漏极电流，不影响处于同一根位线上的其他存储单元的电流判断，有利于更加准确的读出选中的存储单元的实际阈值电压；因此可减小对非易失性存储器进行擦除时未选中的存储单元的漏极电流，从而降低把未擦除成功的存储单元读成擦除成功的存储单元的概率。此外，通过在执行擦除验证的软编程操作时对需要做软编程的存储单元的栅极施加第二电压，对未选中的存储单元的栅极施加第二负电压；可大大提高编程效率和编程成功率。
请参阅图3，本申请实施例还提供一种电子设备100，包括处理器101和存储器102，存储器102中存储有计算机程序，处理器101通过调用存储器102中存储的计算机程序，用于执行如上述的非易失性存储器擦除方法的步骤。
其中，处理器101与存储器102电性连接。处理器101是电子设备100的控制中心，利用各种接口和线路连接整个电子设备的各个部分，通过运行或调用存储在存储器102内的计算机程序，以及调用存储在存储器102内的数据，执行电子设备的各种功能和处理数据，从而对电子设备进行整体监控。
存储器102可用于存储计算机程序和数据。存储器102存储的计算机程序中包含有可在处理器中执行的指令。计算机程序可以组成各种功能模块。处理器101通过调用存储在存储器102的计算机程序，从而执行各种功能应用以及数据处理。
在本实施例中，电子设备100中的处理器101会按照如下的步骤，将一个或一个以上的计算机程序的进程对应的指令加载到存储器102中，并由处理器101来运行存储在存储器102中的计算机程序，从而实现各种功能：对选定的存储单元进行擦除操作；对所述选定的存储单元进行擦除验证，并在执行擦除验证的读操作时对选中的存储单元的栅极施加第一电压，对未选中的存储单元的栅极施加第一负电压。
由上可知，该电子设备，通过对选定的存储单元进行擦除操作；对所述选定的存储单元进行擦除验证，并在执行擦除验证的读操作时对选中的存储单元的栅极施加第一电压，对未选中的存储单元的栅极施加第一负电压；从而有利于使未选中的存储单元完全关断，因而不会产生额外的漏极电流，不影响处于同一根位线上的其他存储单元的电流判断，有利于更加准确的读出选中的存储单元的实际阈值电压；因此可减小对非易失性存储器进行擦除时未选中的存储单元的漏极电流，从而降低把未擦除成功的存储单元读成擦除成功的存储单元的概率。此外，通过在执行擦除验证的软编程操作时对需要做软编程的存储单元的栅极施加第二电压，对未选中的存储单元的栅极施加第二负电压；可大大提高编程效率和编程成功率。
本申请实施例还提供一种存储介质，其上存储有计算机程序，该计算机程序被处理器执行时运行如上述的非易失性存储器擦除方法的步骤，以实现以下功能：对选定的存储单元进行擦除操作；对所述选定的存储单元进行擦除验证，并在执行擦除验证的读操作时对选中的存储单元的栅极施加第一电压，对未选中的存储单元的栅极施加第一负电压。
其中，存储介质可以由任何类型的易失性或非易失性存储设备或者它们的组合实现，如静态随机存取存储器（Static Random Access Memory, 简称SRAM），电可擦除可编程只读存储器（Electrically Erasable Programmable Read-Only Memory, 简称EEPROM），可擦除可编程只读存储器（Erasable Programmable Read Only Memory, 简称EPROM），可编程只读存储器（Programmable Red-Only Memory, 简称PROM），只读存储器（Read-OnlyMemory, 简称ROM），磁存储器，快闪存储器，磁盘或光盘。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术佩戴人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，其方案与本发明实质上相同。
Claims (8)
1.一种非易失性存储器擦除方法，其特征在于，包括步骤：
A1.对选定的存储单元进行擦除操作；
A2.对所述选定的存储单元进行擦除验证，并在执行擦除验证的读操作时对选中的存储单元的栅极施加第一电压，对未选中的存储单元的栅极施加第一负电压；
步骤A1包括：
获取选定的存储单元的识别信息；
根据所述识别信息对相应的存储单元施加擦除脉冲；
在对相应的存储单元施加擦除脉冲的时候，按照各存储单元所需的擦除电压所处的电压范围把选定的存储单元分为多组，同一组存储单元所需的擦除电压在同一电压范围内，并逐组地对各组存储单元加擦除脉冲，同一组的存储单元同时施加擦除脉冲，且施加的擦除脉冲的电压为该组存储单元的特征电压；所述特征电压为该组存储单元中各存储单元所需的擦除电压的最大值、最小值或平均，或者为该组存储单元中各存储单元所需的擦除电压所在的所述电压范围的最大值、最小值或中间值。
2.根据权利要求1所述的非易失性存储器擦除方法，其特征在于，步骤A2中，在执行擦除验证的软编程操作时对需要做软编程的存储单元的栅极施加第二电压，对未选中的存储单元的栅极施加第二负电压。
3.根据权利要求2所述的非易失性存储器擦除方法，其特征在于，所述第一负电压和所述第二负电压不小于-3V。
4.一种非易失性存储器擦除装置，其特征在于，包括：
擦除模块，用于对选定的存储单元进行擦除操作；
验证模块，用于对所述选定的存储单元进行擦除验证，并在执行擦除验证的读操作时对选中的存储单元的栅极施加第一电压，对未选中的存储单元的栅极施加第一负电压；
擦除模块在对选定的存储单元进行擦除操作的时候：
获取选定的存储单元的识别信息；
根据所述识别信息对相应的存储单元施加擦除脉冲；
在对相应的存储单元施加擦除脉冲的时候，按照各存储单元所需的擦除电压所处的电压范围把选定的存储单元分为多组，同一组存储单元所需的擦除电压在同一电压范围内，并逐组地对各组存储单元加擦除脉冲，同一组的存储单元同时施加擦除脉冲，且施加的擦除脉冲的电压为该组存储单元的特征电压；所述特征电压为该组存储单元中各存储单元所需的擦除电压的最大值、最小值或平均，或者为该组存储单元中各存储单元所需的擦除电压所在的所述电压范围的最大值、最小值或中间值。
5.根据权利要求4所述的非易失性存储器擦除装置，其特征在于，所述验证模块在对所述选定的存储单元进行擦除验证的时候：
在执行擦除验证的软编程操作时对需要做软编程的存储单元的栅极施加第二电压，对未选中的存储单元的栅极施加第二负电压。
6.根据权利要求5所述的非易失性存储器擦除装置，其特征在于，所述第一负电压和所述第二负电压不小于-3V。
7.一种电子设备，其特征在于，包括处理器和存储器，所述存储器中存储有计算机程序，所述处理器通过调用所述存储器中存储的所述计算机程序，用于执行如权利要求1-3任一项所述的非易失性存储器擦除方法的步骤。
8.一种存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时运行如权利要求1-3任一项所述的非易失性存储器擦除方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110729052.2A CN113409865B (zh) | 2021-06-29 | 2021-06-29 | 非易失性存储器擦除方法、装置、电子设备及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110729052.2A CN113409865B (zh) | 2021-06-29 | 2021-06-29 | 非易失性存储器擦除方法、装置、电子设备及存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113409865A CN113409865A (zh) | 2021-09-17 |
| CN113409865B true CN113409865B (zh) | 2024-03-15 |
Family
ID=77680385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110729052.2A Active CN113409865B (zh) | 2021-06-29 | 2021-06-29 | 非易失性存储器擦除方法、装置、电子设备及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113409865B (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05210991A (ja) * | 1991-08-05 | 1993-08-20 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
| US5568419A (en) * | 1994-07-28 | 1996-10-22 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device and data erasing method therefor |
| CN101079323A (zh) * | 2006-05-23 | 2007-11-28 | 恩益禧电子股份有限公司 | 稳定地进行擦除操作的非易失性半导体存储装置及其操作方法 |
| KR20090048102A (ko) * | 2007-11-09 | 2009-05-13 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치의 소프트 프로그램 방법과 검증/독출방법 |
| CN103426477A (zh) * | 2012-05-18 | 2013-12-04 | 北京兆易创新科技股份有限公司 | 一种NOR Flash 存储器的读方法及装置 |
| CN103730145A (zh) * | 2012-10-15 | 2014-04-16 | 北京兆易创新科技股份有限公司 | 快闪存储器及其电压控制方法 |
| CN104051005A (zh) * | 2013-03-11 | 2014-09-17 | 北京兆易创新科技股份有限公司 | 一种减小浮栅存储器位线漏电流的方法及其装置 |
| CN109872759A (zh) * | 2017-12-01 | 2019-06-11 | 北京兆易创新科技股份有限公司 | 一种存储器擦除方法及装置 |
| CN110619915A (zh) * | 2018-06-20 | 2019-12-27 | 深圳市芯天下技术有限公司 | 一种新型非易失性存储器的过擦除处理方法和装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20090002636A (ko) * | 2007-07-02 | 2009-01-09 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그것의 소거 방법 |
-
2021
- 2021-06-29 CN CN202110729052.2A patent/CN113409865B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05210991A (ja) * | 1991-08-05 | 1993-08-20 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
| US5568419A (en) * | 1994-07-28 | 1996-10-22 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device and data erasing method therefor |
| CN101079323A (zh) * | 2006-05-23 | 2007-11-28 | 恩益禧电子股份有限公司 | 稳定地进行擦除操作的非易失性半导体存储装置及其操作方法 |
| KR20090048102A (ko) * | 2007-11-09 | 2009-05-13 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치의 소프트 프로그램 방법과 검증/독출방법 |
| CN103426477A (zh) * | 2012-05-18 | 2013-12-04 | 北京兆易创新科技股份有限公司 | 一种NOR Flash 存储器的读方法及装置 |
| CN103730145A (zh) * | 2012-10-15 | 2014-04-16 | 北京兆易创新科技股份有限公司 | 快闪存储器及其电压控制方法 |
| CN104051005A (zh) * | 2013-03-11 | 2014-09-17 | 北京兆易创新科技股份有限公司 | 一种减小浮栅存储器位线漏电流的方法及其装置 |
| CN109872759A (zh) * | 2017-12-01 | 2019-06-11 | 北京兆易创新科技股份有限公司 | 一种存储器擦除方法及装置 |
| CN110619915A (zh) * | 2018-06-20 | 2019-12-27 | 深圳市芯天下技术有限公司 | 一种新型非易失性存储器的过擦除处理方法和装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113409865A (zh) | 2021-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102800362B (zh) | 非易失存储器的过擦除处理方法和处理系统 | |
| JP3672435B2 (ja) | 不揮発性メモリ装置 | |
| EP2494450B1 (en) | One-time programmable memory device and methods thereof | |
| CN101308703B (zh) | 非易失性存储器阵列字线重试擦除及阈值电压恢复的方法 | |
| US9384845B2 (en) | Partial erase of nonvolatile memory blocks | |
| CN113821159B (zh) | 用于存储器装置中的高数据保留的混合擦除模式 | |
| CN111192616B (zh) | Nor flash芯片及在其擦除过程中消除过擦除的方法 | |
| CN110619915B (zh) | 一种新型非易失性存储器的过擦除处理方法和装置 | |
| CN100593218C (zh) | 用于操作闪存装置的方法 | |
| US11705213B2 (en) | Semiconductor memory device capable of re-reading the setting information after power-on operation and operation method thereof | |
| CN109872759B (zh) | 一种存储器擦除方法及装置 | |
| CN111667872A (zh) | 上电修复过擦除干扰的方法、系统、存储介质和终端设备 | |
| JPH11250673A (ja) | 電気的に消去及びプログラムできる非揮発性半導体メモリ装置及びその消去方法 | |
| CN113409865B (zh) | 非易失性存储器擦除方法、装置、电子设备及存储介质 | |
| US11048582B2 (en) | Method for programming non-volatile memory | |
| US20140098610A1 (en) | Erased State Reading | |
| US6327186B1 (en) | Non-volatile semiconductor memory including memory cells having different charge exchange capability | |
| CN101174472B (zh) | 缺陷存储单元的筛选方法 | |
| US8000154B2 (en) | Non-volatile memory device and method of controlling a bulk voltage thereof | |
| CN111785313B (zh) | 降低过擦除现象和擦除时间方法、系统、存储介质及终端 | |
| CN113409869A (zh) | 非易失性存储器擦除方法、装置、电子设备及存储介质 | |
| CN113409862A (zh) | 一种存储器擦除方法、装置、电子设备及存储介质 | |
| CN114005479A (zh) | 一种提高NOR Flash数据读写可靠性的方法、装置及其应用 | |
| CN115312108B (zh) | 一种存储芯片的读写方法、电子设备及存储介质 | |
| CN111785314A (zh) | 减小非型闪存过擦除现象的方法、系统、存储介质和终端 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |