CN113359918B - 一种可输出低噪声和高psrr的ldo电路 - Google Patents

Abstract

本发明公开了一种可输出低噪声和高PSRR的LDO电路，所述电路包括：使能模块、预稳压模块、误差放大器模块、滤波器模块、时钟模块、电流源、功率管和mos管M4。本发明采用RC低通滤波器结构，阻止带隙基准电压源和反馈网络产生的噪声传递到输出端，降低LDO电路输出信号的噪声，而且本发明采用高PSRR结构的带隙基准电压源，结合高增益的误差放大器，可以提高LDO电路输出的电源抑制比，另外，本发明可以通过结合MOS管和1nA电流源构成大电阻，节省芯片面积，简化电路结构。

Description

一种可输出低噪声和高PSRR的LDO电路

技术领域

本发明涉及电子设备的技术领域，尤其涉及一种可输出低噪声和高PSRR的LDO电路。

背景技术

随着科技的不断发展，便携式设备已经成为人们生活中必不可少的物品，电子设备的功能也越来越丰富全面，为了让这些电子设备良好、稳定的工作，一个高稳定、高精度的电源必不可少。

而目前常用的电池或发电机等离线电源已经不能满足如今高精度、高速度的电子设备对供电电源的要求，因此需要电源管理芯片对外部电源进行优化处理。其中一种常见的优化处理设备是低压差线性稳压器(LDO)，不但结构简单，而且可以实现降压操作。

但现有的低压差线性稳压器(LDO)有如下技术问题：由于低压差线性稳压器(LDO)需要依赖片外电容实现降压功能，增加了低压差线性稳压器(LDO)的面积，而且部分设计为了获得较高的电源抑制比(PSRR)或是较好的噪声性能，以牺牲瞬态响应为代价，导致过冲电压过大或恢复时间太长，有可能造成MOS管的击穿或是启动时间过慢。

发明内容

本发明提出一种可输出低噪声和高PSRR的LDO电路，所述电路可以在简化面积的同时降低信号输出噪声，提高信号输出的电源抑制比。

本发明实施例的第一方面提供了一种可输出低噪声和高PSRR的LDO电路，所述电路包括：使能模块、预稳压模块、误差放大器模块、滤波器模块、时钟模块、电流源、功率管和mos管M4；

所述使能模块、预稳压模块、时钟模块以及功率管的源端分别与电源的输入端连接，所述预稳压模块输出端与所述滤波器模块输入端连接，所述mos管M4的漏极端与所述滤波器模块输入端连接，所述mos管M4的栅极端与所述时钟模块输出端连接，所述mos管M4的源极端与所述滤波器模块输出端连接，所述滤波器模块分别与所述误差放大器模块的反相输入端和所述电流源连接，所述误差放大器模块的输出端与所述功率管的栅极端连接，所述误差放大器模块的同相输入端和所述功率管的漏极端分别与LDO的输出端连接。

在第一方面的一种可能的实现方式中，所述预稳压模块，包括：带隙基准电压源、基准放大器A1和反馈网络单元；

所述带隙基准电压源与所述基准放大器A1的同相输入端连接，所述反馈网络单元的一端与所述基准放大器A1的反相输入端连接，所述反馈网络单元的另一端与所述基准放大器A1的输出端连接。

在第一方面的一种可能的实现方式中，所述反馈网络单元包括：第一电阻和第二电阻；

所述第一电阻的一端和所述第二电阻的一端分别与所述基准放大器A1的反相输入端连接，所述第一电阻的另一端与接地端连接，所述第二电阻的另一端与所述基准放大器A1的输出端连接。

在第一方面的一种可能的实现方式中，所述滤波器模块包括：第一滤波mos管M1、第二滤波mos管M2和第三滤波mos管M3；

所述预稳压模块的输出端分别与所述第一滤波mos管M1的源极端和所述第二滤波mos管M2的源极端连接，所述第一滤波mos管M1的漏极端与所述电流源连接，所述第一滤波mos管M1的栅极端、漏极端与所述第二滤波mos管M2的栅极端连接，所述第二滤波mos管M2的漏极端和所述第三滤波mos管M3的栅极端连接，所述第三滤波mos管M3的漏极端和源极端分别与接地端连接。

在第一方面的一种可能的实现方式中，所述使能模块、预稳压模块、误差放大器模块、滤波器模块和时钟模块均设有启动电路。

在第一方面的一种可能的实现方式中，电源的输入电压为4.5-5.5V。

在第一方面的一种可能的实现方式中，所述电流源为1nA电流源。

相比于现有技术，本发明实施例提供的可输出低噪声和高PSRR的LDO电路，其有益效果在于：本发明采用RC低通滤波器结构，阻止带隙基准电压源和反馈电阻产生的噪声传递到输出端，降低LDO电路的输出信号的噪声，而且本发明采用高PSRR结构的带隙基准电压源，结合高增益的误差放大器，可以提高LDO电路输出的电源抑制比，另外，本发明通过结合MOS管和1nA电流源构成大电阻，节省芯片面积，简化电路结构。

附图说明

图1是本发明一实施例提供的一种可输出低噪声和高PSRR的LDO电路的电路原理图；

图2是本发明一实施例提供的带隙基准电压源的电路原理图；

图3是本发明一实施例提供的滤波器模块的电路原理图；

图4是本发明一实施例提供的放大器的电路原理图；

图5是本发明一实施例提供的电流源的电路原理图；

图6是本发明一实施例提供的时钟电路的电路原理图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

现有的低压差线性稳压器(LDO)有如下技术问题：由于低压差线性稳压器(LDO)需要依赖片外电容实现降压功能，增加了低压差线性稳压器(LDO)的面积，而且部分设计为了获得较高的电源抑制比(PSRR)或是较好的噪声性能，以牺牲瞬态响应为代价，导致过冲电压过大或恢复时间太长，有可能造成MOS管的击穿或是启动时间过慢。

为了解决上述问题，下面将通过以下具体的实施例对本申请实施例提供的一种可输出低噪声和高PSRR的LDO电路进行详细介绍和说明。

参照图1，示出了本发明一实施例提供的一种可输出低噪声和高PSRR的LDO电路的电路原理图。

其中，作为示例的，所述可输出低噪声和高PSRR的LDO电路，可以包括：

使能模块、预稳压模块、误差放大器模块、滤波器模块、时钟模块、电流源、功率管和mos管M4；

所述使能模块、预稳压模块、时钟模块以及功率管的源端分别与电源的输入端连接，所述预稳压模块输出端与所述滤波器模块输入端连接，所述mos管M4的漏极端与所述滤波器模块输入端连接，所述mos管M4的栅极端与所述时钟模块输出端连接，所述mos管M4的源极端与所述滤波器模块输出端连接，所述滤波器模块分别与所述误差放大器模块的反相输入端和所述电流源连接，所述误差放大器模块的输出端与所述功率管的栅极端连接，所述误差放大器模块的同相输入端和所述功率管的漏极端分别与LDO的输出端连接。

在本实施例中，所述功率管的尺寸很大，能够承载40mA的大电流。具体地，功率管使用PMOS管，有利于减小压差，且能够保证有较小的漏电流。

带隙基准电压源、基准放大器A1和反馈网络单元构成预稳压模块，滤波器模块和1nA电流源可以构成大阻值电阻，滤波器模块也可以用以实现低通滤波，阻止预稳压模块产生的噪声传递到输出端。在使用时，时钟模块可以在上电的瞬间产生高脉冲，保证LDO快速启动；而高增益的误差放大器可以实现LDO输出高的PSRR。

参照图1，滤波器模块上方的MOS管M4作为开关提供快速通路，给运放的反相输入端快速充电到电压2.6V即LDO的输出电压。开关M4的控制信号由时钟电路模块产生：在芯片上电的同时，产生一高电平，延迟数十μs的时间(此时间段内带隙基准电压源提供的参考电压达到稳定)。

参照图1，所述预稳压模块，包括：带隙基准电压源、基准放大器A1和反馈网络单元；

所述带隙基准电压源与所述基准放大器A1的正极输入端连接，所述反馈网络单元的一端与所述基准放大器A1的负极输入端连接，所述反馈网络单元的另一端与所述基准放大器A1的输出端连接。

参照图1，所述反馈网络单元包括：第一电阻和第二电阻；

所述第一电阻的一端和所述第二电阻的一端分别与所述基准放大器A1的负极输入端连接，所述第一电阻的另一端与接地端连接，所述第二电阻的另一端与所述基准放大器A1的输出端连接。

所述反馈网络单元可实现高低电压的转换，使得LDO的输出电压就等于该反馈网络单元的输出电压。

为了使带隙基准电压源在较高的频段有更高的PSRR，那么需要使用PSRR增强电路的带隙基准电压源。参照图2，示出了本发明一实施例提供的带隙基准电压源的电路原理图。

在本实施例中，运算放大器的输出连接到MN2的栅极，且电流I1独立于电源电压。当电源电压有波动时，MP4的栅极电压会随电源电压变化而变化，从而导致MP8的栅极电压发生变化。因此可以得出，MP8的栅极和源极电压随电源电压变化而变化，但MOS管上流过的饱和电流I2保持不变，因此BGR的输出电压Vref是稳定的，这极大地改善了总体电路的PSRR。

参照图3，示出了本发明一实施例提供的滤波器模块的电路原理图。在本实施例中，所述滤波器模块包括：第一滤波mos管M1、第二滤波mos管M2和第三滤波mos管M3；

所述预稳压模块的输出端分别与所述第一滤波mos管M1的源极端和所述第二滤波mos管M2的源极端连接，所述第一滤波mos管M1的漏极端与所述电流源连接，所述第一滤波mos管M1的栅极端、漏极端与所述第二滤波mos管M2的栅极端连接，所述第二滤波mos管M2的漏极端和所述第三滤波mos管M3的栅极端连接，所述第三滤波mos管M3的漏极端和源极端分别与接地端连接。

在本实施例中，所述滤波器模块为RC滤波模块。

在实际操作中，为了获得更低的截止频率，必须要有很大的RC乘积。如果要在片上集成很大的电阻电容，需要占用较大的面积，例如单位MIM电容值为2fF/μm²，若实现1nF电容，则需要占用5×10⁵μm²的芯片面积。如果选择片外的电容或者电阻，则需要增加管脚，增加芯片设计的成本。

在本实施例中，可以通过有源电阻来作为低通滤波器的电阻，在能实现高阻值的同时，又不会占用很大的面积，那么就不需要很大的电容就可以使滤波器的截止频率很低，具体如图3所示。其中MOS管M1和M2构成大电阻R，MOS管M3构成电容。

通过MOS管可以构成电阻和电容，可以缩减整个滤波电路的体积，从而可以简化整个电路的结构。

参照图4，示出了本发明一实施例提供的放大器的电路原理图。

在本实施例中，所述误差放大器模块可以采用二级密勒补偿差分放大器，其电路结构如图4所示。

在一可选的实施例中，所述基准放大器A1也可以采用二级密勒补偿差分放大器。

具体地，两级运算放大器在产生一个大增益的同时还可以产生一个高摆幅输出。此外，运算放大器增益的提高对提高带隙基准的电源抑制比也有较好的效果。该放大器采用的是PMOS差分输入结构，因为PMOS功率管的闪烁噪声要远远小于NMOS功率管的闪烁噪声，运算放大器闪烁噪声的降低会使带隙基准电压源的输出噪声产生一定的抑制作用。在对两级运放补偿时，补偿电容和调零电阻都起到重要作用，调零电阻的使用可以抵消电路中的次极点，所以即便是输出端负载电容很大，放大器仍然可以具有较高的稳定性。

参照图5，示出了本发明一实施例提供的电流源的电路原理图。在本实施例中，所述电流源为1nA电流源。

为了提高输出基准电流的PSRR，使输出基准电流随电源电压VDD变化较小，因此采用三支路基准电流源结构，如图5所示。该1nA电流源给图1中的MOS管M1提供很小的电流，那么M1的栅源电压就很低，M2的栅源电压与M1的相等，且M1和M2的宽长比W/L很大，那么M2的沟道电阻就成为一个GΩ级别的大电阻。

参照图6，示出了本发明一实施例提供的时钟电路的电路原理图。在本实施例中。时钟电路的输入信号VDD1为阶跃信号，模拟电源上电过程。

在具体实现中，所述LDO电路的工作温度可以在温度为-40-85℃的范围内，电源电压的变化范围为4.5-5.5V。

在使用时，带隙基准电压源可以产生稳定的不随电源电压的波动和温度变化的电压，约1.2V。利用运放的“虚短虚断”特性，基准放大器A1的反相输入端也为1.2V，通过反馈电阻R1和R2的分压，基准放大器A1输出端电压转换为想要得到的电压2.6V，该电压经过低通滤波器得以滤除前边电路的噪声，最终该电压信号传送到误差放大器A2的反向输入端，误差放大器A2的同相输入端与功率管的漏极相连，误差放大器A2和功率管形成环路负反馈，保证输出端Vout稳定输出电压2.6V。时钟模块在电路上电时产生一个脉冲信号可维持数十μs，使得MOS管M4导通，保证电路快速启动

在实际操作中，本发明提出的LDO电路输出的PSRR可高达70dB@1kHz，高达65dB@10kHz，高达45dB@100kHz。当LDO电路的输出电压为2.6V时，LDO的噪声低至26uV_RMS@10Hz-100kHz。当LDO电路的输出负载为1pF电容并联60Ω电阻时，LDO的环路能稳定工作且能承载40mA的电流。当LDO电路的工作电压给4.5-5.5V时，LDO能在1us内启动起来。而且LDO电路的线性调制率为±1.8％以内在温度为25℃的时候。

在使用时，在电源电压保持常供电的情况下，当使能信号为0-0.5V时，LDO处于关断状态；当使能信号为1.7-2.5V时，LDO处于正常工作状态，在1us以内稳定输出2.6V。

另外，所述使能模块、预稳压模块、误差放大器模块、滤波器模块和时钟模块均可以设有启动电路。从而可以保证LDO电路在1us内能够稳定输出2.6V。

在本实施例中，本发明实施例提供了一种可输出低噪声和高PSRR的LDO电路，其有益效果在于：本发明可以将采用RC低通滤波器结构，阻止带隙基准电压源和反馈电阻产生的噪声传递到输出端，降低LDO电路的输出信号的噪声，而且本发明采用高PSRR结构，结合高增益的误差放大器，可以提高LDO电路输出的电源抑制比，另外，本发明可以通过结合MOS管和1nA电流源构成大电阻，节省芯片面积，简化电路结构。

以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。

Claims (6)

1.一种可输出低噪声和高PSRR的LDO电路，其特征在于，所述电路包括：使能模块、预稳压模块、误差放大器模块、滤波器模块、时钟模块、电流源、功率管和mos管M4；

所述使能模块、预稳压模块、时钟模块以及功率管的源端分别与电源的输入端连接，所述预稳压模块输出端与所述滤波器模块输入端连接，所述mos管M4的漏极端与所述滤波器模块输入端连接，所述mos管M4的栅极端与所述时钟模块输出端连接，所述mos管M4的源极端与所述滤波器模块输出端连接，所述滤波器模块分别与所述误差放大器模块的反相输入端和所述电流源连接，所述误差放大器模块的输出端与所述功率管的栅极端连接，所述误差放大器模块的同相输入端和所述功率管的漏极端分别与LDO的输出端连接；

所述滤波器模块包括：第一滤波mos管M1、第二滤波mos管M2和第三滤波mos管M3；

所述预稳压模块的输出端分别与所述第一滤波mos管M1的源极端和所述第二滤波mos管M2的源极端连接，所述第一滤波mos管M1的漏极端与所述电流源连接，所述第一滤波mos管M1的栅极端、漏极端与所述第二滤波mos管M2的栅极端连接，所述第二滤波mos管M2的漏极端和所述第三滤波mos管M3的栅极端连接，所述第三滤波mos管M3的漏极端和源极端分别与接地端连接。

2.根据权利要求1所述的可输出低噪声和高PSRR的LDO电路，其特征在于，所述预稳压模块，包括：带隙基准电压源、基准放大器A1和反馈网络单元；

所述带隙基准电压源与所述基准放大器A1的同相输入端连接，所述反馈网络单元的一端与所述基准放大器A1的反相输入端连接，所述反馈网络单元的另一端与所述基准放大器A1的输出端连接。

3.根据权利要求2所述的可输出低噪声和高PSRR的LDO电路，其特征在于，所述反馈网络单元包括：第一电阻和第二电阻；

所述第一电阻的一端和所述第二电阻的一端分别与所述基准放大器A1的反相输入端连接，所述第一电阻的另一端与接地端连接，所述第二电阻的另一端与所述基准放大器A1的输出端连接。

4.根据权利要求1所述的可输出低噪声和高PSRR的LDO电路，其特征在于，所述使能模块、预稳压模块、误差放大器模块、滤波器模块和时钟模块均设有启动电路。

5.根据权利要求1所述的可输出低噪声和高PSRR的LDO电路，其特征在于，电源的输入电压为4.5-5.5V。

6.根据权利要求1所述的可输出低噪声和高PSRR的LDO电路，其特征在于，所述电流源为1nA电流源。

Images