[go: up one dir, main page]

CN113224133A - 多柵极变化的场效晶体管结构及其制造方法、芯片装置 - Google Patents

多柵极变化的场效晶体管结构及其制造方法、芯片装置 Download PDF

Info

Publication number
CN113224133A
CN113224133A CN202110486545.8A CN202110486545A CN113224133A CN 113224133 A CN113224133 A CN 113224133A CN 202110486545 A CN202110486545 A CN 202110486545A CN 113224133 A CN113224133 A CN 113224133A
Authority
CN
China
Prior art keywords
layer
gate
source
trench
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110486545.8A
Other languages
English (en)
Other versions
CN113224133B (zh
Inventor
任炜强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Zhenmaojia Semiconductor Co ltd
Original Assignee
Shenzhen Zhenmaojia Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Zhenmaojia Semiconductor Co ltd filed Critical Shenzhen Zhenmaojia Semiconductor Co ltd
Priority to CN202110486545.8A priority Critical patent/CN113224133B/zh
Publication of CN113224133A publication Critical patent/CN113224133A/zh
Application granted granted Critical
Publication of CN113224133B publication Critical patent/CN113224133B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6215—Fin field-effect transistors [FinFET] having multiple independently-addressable gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/023—Manufacture or treatment of FETs having insulated gates [IGFET] having multiple independently-addressable gate electrodes influencing the same channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H10D62/107—Buried supplementary regions, e.g. buried guard rings 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/292—Non-planar channels of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及一种多柵极变化的场效晶体管结构及其制造方法、芯片装置，晶体管包括位于底层的漏极外延层、位于顶层的源极层以及嵌入于漏极外延层内的源极延伸倒鳍、第一柵极与第二柵极;第一柵极排列在源极延伸倒鳍之间,第二柵极对准在源极延伸倒鳍上,第一柵极与第二柵极的两侧各形成有成对由源极层至漏极外延层内部并联的对称型沟道;优选示例中,漏极外延层在对应源极延伸倒鳍的底部部位形成屏蔽栅底部浮空反极型柱底结。本发明提供的场效晶体管架构为多柵极变化的密集化,具有衬底背面漏极与顶面源极电子流分区均匀化的效果、以及减少开槽工艺的效果。

Description

多柵极变化的场效晶体管结构及其制造方法、芯片装置
技术领域
本发明涉及半导体晶体管的技术领域，尤其是涉及一种多柵极变化的场效晶体管结构及其制造方法、芯片装置。
背景技术
场效晶体管结构作为半导体芯片的关键重要器件,目前已有多种结构,主要包括有以下几类:FinFET鳍式场效晶体管、JFET结型场效晶体管、面场效晶体管、穿隧式场效晶体管槽栅场效应管、分裂栅场效应管以及超级结场效应管。其中FinFET鳍式场效晶体管、JFET结型场效晶体管、面场效晶体管以及穿隧式场效晶体管结构都是将源极接点与漏极接点设计在半导体衬底的同一表面，随着晶圆薄化与器件微小化的趋势发展,由晶圆背面漏电流的问题会越来越是一个需要面对与克服的难题。其中,JFET结型场效应晶体管与穿隧式场效晶体管,由于将沟道层设计在半导体衬底的有源区内,漏电流的问题比较严重,FinFET鳍式晶体管是将沟道层以额外沉积的方式设计在突出鳍状的柵极上,漏电流的问题相对较轻,但器件结构与工艺相对复杂。FinFET鳍式晶体管的沟道层以氧化层表面外延方式形成显然不具有如内生方式形成沟道层的单晶结构,故其沟道层电性能稳定性不及JFET结型场效应晶体管、面场效晶体管与穿隧式场效晶体管。槽栅（trench gate）场效应管存在硅极限的限制，导致实现同样导通电阻占用更大的晶圆面积器件的功率密度无法提升。分裂栅场效应管和超级结场效应管虽然可以突破硅极限但工艺制程复杂且工艺控制窗口窄；另外器件容易出现电流集中可靠性差的现象，使器件的性能和可靠性很难兼得。
现有技术中的FinFET鳍式晶体管可见于CN103985712A、CN106981517A、CN106887461A,都具有突出于衬底的柵极鳍。现有技术中的JFET结型场效应晶体管可见于CN1507070A、CN108257955A,不具有突出于衬底的柵极且沟道层以衬底内掺杂区图案界定。现有技术中的面场效晶体管可见于CN107534060A,不具有突出于衬底的柵极,单元占据表面积较大。现有技术中的穿隧式场效晶体管可见于CN110797387A、CN110943121A,为FinFET鳍式晶体管的一种变种,两鳍状结构以外延方式形成图案磊晶层,鳍状结构侧壁覆盖柵极层并予以填埋,将原本鳍状结构的柵极功能变化为沟道功能,同一表面上两鳍状结构的顶部分别作为源极与漏极。
在场效晶体管结构的制造中需要多道的堆叠开罩或是挖沟槽的工艺,在维持产品有效电性能下如何减少堆叠开罩或是挖沟槽的工艺次数也是需要持续研究的。
发明内容
本发明的主要目的一是提供一种多柵极变化的场效晶体管结构，主要进步在于以创新的晶体管架构解决场效晶体管的源极电子流分布不均、产品性能和可靠性不兼容、产品性能和加工难度不兼容的问题。该晶体管架构还具有减少半导体开槽工艺的效果。
本发明的主要目的二是提供一种多柵极变化的场效晶体管结构的制造方法，用以实现极处电子流分布均匀场效晶体管结构的制作。
本发明的主要目的三是提供一种半导体芯片装置，具有安装芯片时即实现源极或/与漏极对外结合的效果。
本发明的主要目的一是通过以下技术方案得以实现的：
提出一种多柵极变化的场效晶体管结构，包括：
漏极衬底，具有由漏极外延层提供的处理表面与对应的背面，由所述处理表面形成有相互平行的第一沟槽，所述第一沟槽的内壁绝缘处理，所述第一沟槽的底部内设置源极延伸倒鳍，所述第一沟槽的深度不超过所述漏极外延层的厚度;
有源层，形成于所述漏极外延层中，由所述有源层形成有位于所述第一沟槽之间的第二沟槽，所述第二沟槽的内壁绝缘处理，所述第二沟槽内设置有第一柵极，所述第二沟槽的第二深度足以贯穿所述有源层但小于所述第一沟槽的第一深度;设置所述第一柵极的同时还在所述第一沟槽内对准所述源极延伸倒鳍的上方设置有第二柵极;所述第二柵极与所述第一柵极具有不同的形状轮廓;
内介电层，形成于所述第一柵极上与所述第二柵极上,使所述第一柵极与所述第二柵极为嵌埋结构;
源极层，形成于所述漏极外延层上，所述源极层等电位连接所述源极延伸倒鳍，所述场效晶体管的沟道分别位于所述第一柵极的两侧与所述第二柵极的两侧。
通过采用上述技术方案，利用排列于源极延伸倒鳍之间的第一柵极与位于源极延伸倒鳍上的第一柵极，嵌埋第一柵极的第二沟槽的第二深度足以贯穿有源层但小于嵌埋源极延伸倒鳍与第二柵极的第一沟槽的第一深度,实现了隔离柵之间纵向沟道的密集化,在源极与漏极之间的电子流分区且均匀化;此外,以第二柵极与第一柵极具有不同的形状轮廓,分别由第一沟槽的中段形状与第二沟槽的底部形状定义形成,有源区内在第二柵极与第一柵极的两侧外各形成纵向沟道,使漏极外延层或/与漏极衬底的电子流不易跨过以源极延伸倒鳍形成的隔离柵。
由于第一柵极与第二柵极的埋入深度突破所述有源层到达所述漏极外延层的内部，在埋入式柵极两侧形成相对于处理表面纵向且并联的成对短沟道;漏极衬底的背面可作为漏极垫的接触,电子流的移动是由处理表面到漏极外延层的背面,过程中是经过了源极延伸倒鳍的分区隔开以及对应第一柵极与第二柵极两侧的每一侧绝缘处理的其中一侧沟道的多个半柵极开关导通,在源极延伸倒鳍的分区的场效应分区流动在漏极衬底的背面,实现了分区内四个或四个以上相邻源极分路下的半柵晶体管两侧沟道导通在漏极衬底的背面,使原本衬底背面漏电流的缺陷转换成有益与有意义的漏极输出,并且避免了电子流如熔丝效应集中于漏极衬底的背面的局部区域。
此外,利用源极层与源极延伸倒鳍制程上分离设计与结构上导通,提供了漏极外延层内隔离柵的作用,工艺上源极层只需要在器件台面之外设置接触孔连接即可,而不需要额外制作其他沟槽,源极延伸倒鳍的材质选择具有更多自由度,以克服工艺填孔填槽的困难、提高源极延伸倒鳍与漏极外延层的热膨胀适配度。
本发明在较佳示例中可以进一步配置为：所述源极层还覆盖于所述内介电层上，所述有源层由所述漏极外延层的所述处理表面内化形成，所述内介电层凹陷于所述处理表面,以利所述源极层与所述有源区的欧姆接触的结合。
可以通过采用上述优选技术特点，利用覆盖在所述内介电层上的源极层以及内介电层凹陷于处理表面,源极层跨过源极延伸倒鳍的隔离导通相接在内介电层上,以扩大源极接触，所述内介电层电绝缘所述第一柵极与第二柵极的顶部与延伸的源极层。器件结构中少了内介电层在处理表面上的沉淀厚度而能更薄。当所述有源层由所述漏极外延层的所述处理表面内化形成,所述有源层与所述漏极外延层两者的晶格匹配,没有界面间隙的缺陷,晶体管的沟道结构与漏极外延层成为一体结构,在电性能稳定度上优于外延生长的有源层或沟道层;当所述源极层与所述有源区之间为欧姆接触的结合,能缩小两者的电阻。
本发明在较佳示例中可以进一步配置为：所述有源层包括位于底层的沟道层、位于所述沟道层上且在沟槽开口两侧的源极领域结,所述源极领域结以斜角离子注入形成,用于连接沟槽凹陷区内的所述源极层至对应第一柵极与第二柵极的两侧。
通过采用上述优选技术特点，利用所述有源层中的源极领域结,在源极层与有源层沟道层之间形成电子流连接，第一沟槽与第二沟槽的开口端能形成供所述源极层填入的自对准凹陷区，所述源极层能槽口角隅包覆方式通过源极领域结导接到对应第一柵极与第二柵极两侧的沟道。
本发明在较佳示例中可以进一步配置为：所述有源层还包括位于顶层的欧姆接触层,分隔于所述源极领域结之间且显露于所述处理表面,所述欧姆接触层的厚度小于所述源极领域结的下沉深度。
通过采用上述优选技术特点，利用所述有源层位于顶层的欧姆接触层，供所述源极层的直接结合,并有效界定所述源极领域结在所述处理表面上的显露区域。
本发明在较佳示例中可以进一步配置为：所述漏极外延层在对应所述第一沟槽底部的部位还形成有深植入区，以形成屏蔽栅底部浮空反极型柱底结。
通过采用上述优选技术特点，利用屏蔽栅底部浮空反极型柱底结由所述源极延伸倒鳍的底部透出,以增加浮空反极型柱对临近的极型柱的电荷平衡,在制作上可以减少所述第一沟槽的深度和底部绝缘层厚度,也有利于所述源极延伸倒鳍的填充形成。
本发明在较佳示例中可以进一步配置为：所述源极延伸倒鳍与所述衬底外延层之间的绝缘厚度大于所述第一柵极或/与所述第二柵极的表面至所述衬底外延层的柵氧厚度;所述第二柵极的底部与所述源极延伸倒鳍之间形成有第一隔离氧化层,所述第二柵极的顶部与所述源极层之间形成有第二隔离氧化层,以增加埋入式柵极与源极的隔离厚度,所述第二隔离氧化层还形成并覆盖于所述第一柵极的顶部。
通过采用上述优选技术特点，利用源极延伸倒鳍的绝缘厚度大于所述第一柵极或/与所述第二柵极的柵氧厚度，使源极延伸倒鳍具有电子流隔离分区作用但不具有柵极的场效应开关作用;优选配合第二柵极的底部与顶部形成的第一隔离氧化层与第二隔离氧化层，第二柵极的柵极场效应只作用于第二柵极的两侧,叠加态的源极延伸倒鳍与第二柵极之前产生效应隔离作用。
本发明在较佳示例中可以进一步配置为：以所述第一柵极与第二柵极等电位连接下的电场效应，来自所述源极层的电子流在所述处理表面上分流沿着所述第二沟槽与所述第一沟槽上半部的侧壁轮廓的对称侧移动到所述第一沟槽下半部之间的所述漏极衬底，均匀在所述漏极衬底的所述背面或设置于该背面的漏极金属垫。
通过采用上述优选技术特点，利用所述第一柵极与第二柵极等电位连接下的电场效应，实现电子流由顶面至底面的在所述漏极外延层的所述第一沟槽之间的分区均匀化。
本发明的主要目的二是通过以下技术方案得以实现的：
提出一种多柵极变化的场效晶体管结构的制造方法，用以制造如上所述任意技术方案可能组合的场效晶体管结构，该制造方法包括：
提供漏极衬底，具有由漏极外延层提供的处理表面与对应的背面，由所述处理表面刻蚀形成相互平行的第一沟槽;
在所述处理表面与所述第一沟槽内形成第一效应氧化层，使所述第一沟槽的内壁绝缘处理;
以沉淀填充方式在所述第一沟槽的底部内设置源极延伸倒鳍，并去除所述源极延伸倒鳍与所述第一效应氧化层在所述处理表面上的部位，所述第一沟槽的深度不超过所述漏极外延层的厚度;
由所述处理表面刻蚀形成位于所述第一沟槽之间的第二沟槽;
在所述处理表面上、所述第二沟槽内与所述第一沟槽的剩余空间内与形成第二效应氧化层，使所述第二沟槽的内壁与所述第一沟槽剩余空间的内壁绝缘处理;
以沉淀填充方式在所述第二沟槽内设置第一柵极以及在所述第一沟槽剩余空间内设置第二柵极，所述第二柵极位于所述源极延伸倒鳍上;所述第二柵极与所述第一柵极具有不同的形状轮廓;
在所述漏极外延层的所述处理表面下以能量注入方式形成有源层，所述有源层的底面在所述第二沟槽与所述第一沟槽剩余空间能贯穿的范围内;
以沉淀覆盖方式在所述第一柵极与所述第二柵极上形成内介电层,使所述第一柵极与所述第二柵极为嵌埋结构;
在所述漏极外延层上形成源极层，所述源极层等电位连接所述源极延伸倒鳍，所述场效晶体管的沟道分别位于所述第一柵极的两侧与所述第二柵极的两侧。
通过采用上述技术方案，利用所述源极延伸倒鳍的预先制作,减少半导体制程中在漏极外延层的沟槽内填充源极延伸物的工艺难度，用于形成源极延伸倒鳍的第一沟槽上还能形成另一形状变化的第二柵极，最终制得多柵极变化密集化的场效晶体管。
本发明在较佳示例中可以进一步配置为：
在提供所述漏极衬底的步骤后,还包括：以离子植入方式在所述漏极外延层在对应所述第一沟槽底部的部位形成屏蔽栅底部浮空反极型柱底结;具体的,所述漏极衬底为导电型半导体晶圆;
或/与,在形成所述第一效应氧化层的步骤中,包括：以热氧化方式在所述第一沟槽内形成所述第一效应氧化层的氧化层;之后以沉淀方式在所述第一沟槽内形成所述第一效应氧化层的淀积层;具体的，所述第一效应氧化层的材质包括氧化硅;
或/与,在设置所述源极延伸倒鳍的步骤中,所述源极延伸倒鳍与所述第一效应氧化层在所述处理表面上的部位去除方法包括选择性刻蚀或是化学机械研磨与回刻蚀;优选的,所述源极延伸倒鳍的材质包括导电多晶硅;
或/与,在形成所述第二沟槽的步骤中,包括的前置步骤是：在所述处理表面上形成第一硬掩膜层,以遮盖所述处理表面以及所述源极延伸倒鳍的顶部;在形成所述第二沟槽的步骤后,包括的后置步骤是：刻蚀在所述处理表面上的所述第一硬掩膜层,在所述源极延伸倒鳍上的所述第一硬掩膜层被保留形成为第一隔离氧化层;优选的,在所述第二沟槽形成之后,以离子植入方式在所述漏极外延层在对应所述第二沟槽底部的部位形成栅下浮空反极型结;
或/与,在形成所述第二效应氧化层的步骤中,所述第二效应氧化层具体为柵氧化层,以热氧化或热氧化加上淀积方式形成所述柵氧化层于所述第二沟槽与所述第一沟槽剩余空间的内壁与所述处理表面上;
或/与,在设置所述第一柵极与第二柵极的步骤中,去除所述第一柵极与第二柵极在所述处理表面上的相接部位,去除方法包括选择性刻蚀或是化学机械研磨与回刻蚀,使所述第一柵极与第二柵极的顶面凹陷于所述处理表面;优选的,所述柵极的材质包括导电多晶硅,含有掺杂离子;
或/与,在形成所述有源层的步骤中,所述有源层由所述漏极外延层的所述处理表面内化形成;所述有源层包括位于底层的沟道层、位于所述沟道层上且在沟槽开口两侧的源极领域结;所述源极领域结用于连接沟槽凹陷区内的所述源极层至对应第一柵极与第二柵极的两侧;所述源极领域结的形成方法包括：先在所述第一柵极、所述第二柵极上与所述处理表面上形成第二硬掩膜沉淀;经过斜角刻蚀,所述第二硬掩膜沉淀形成为在所述第一柵极与所述第二柵极上的第二隔离氧化层以及在所述处理表面上的自对准掩膜体;在位于所述处理表面上的自对准掩膜体的遮挡下斜角离子注入用于形成所述源极领域结的掺杂物;
或/与,在形成所述源极层的步骤中，所述源极层还覆盖于所述内介电层上，所述源极层的材质为金属;在形成所述源极层的步骤后，对所述漏极衬底的背面进行晶背减薄与晶背金属化。
可以通过采用上述优选技术特点，利用上述对应的特征或其组合达到如上所述相应的技术效果。
本发明的主要目的三是通过以下技术方案得以实现的：
提出一种半导体芯片装置，包括：如上所述任意技术方案可能组合的场效晶体管结构,或者,使用的场效晶体管结构包括:位于处理表面下的漏极外延层、位于所述处理表面上的源极层以及嵌入于所述漏极外延层内的源极延伸倒鳍、第一柵极与第二柵极;所述第一柵极排列在所述源极延伸倒鳍之间,所述第二柵极对准在所述源极延伸倒鳍上,所述第一柵极与所述第二柵极的两侧各形成有成对由所述源极层至所述漏极外延层内部并联的对称型沟道;优选的,所述漏极外延层在对应所述源极延伸倒鳍的底部部位形成屏蔽栅底部浮空反极型柱底结;优选的,所述有源层包括位于底层的沟道层、位于所述沟道层上且在沟槽开口两侧的源极领域结,所述源极领域结以斜角离子注入形成,用于连接沟槽凹陷区内的所述源极层至对应第一柵极与第二柵极的两侧;更优选的,所述有源层还包括位于顶层的欧姆接触层,分隔于所述源极领域结之间且显露于所述处理表面,所述欧姆接触层的厚度小于所述源极领域结的下沉深度。
通过采用上述技术方案，利用位于处理表面上的源极层与嵌埋于漏极外延层的柵极,建立以有源层沟道层厚度方向定义的多个竖立并联沟道，电子流能均匀输出(或输入)在背面。当半导体芯片装置安装在载板上即完成源极或/与漏极接触连接,能节省一个或全部电极位的连接操作，随着芯片越来越薄,不需要考虑芯片背面漏电流的问题。
综上所述，本发明的技术方案包括以下至少一种对现有技术作出贡献的技术效果：
1.通过用于嵌埋源极延伸倒鳍与第二柵极的第一沟槽与用于嵌埋第一柵极的第二沟槽形成位于处理表面上的自对准掩膜体，避免了以处理表面作为台面(mesa)区形成接触孔，使台面(mesa)的面积减少，可以提升器件的电流密度20%以上;
2.通过第一柵极与第二柵极两侧提升纵向沟道排列密度，使沟道导通电阻降低且并联数量增加;
3.浮空反极型柱底结(具体如P柱)引入能增加平台的拓展性，在其它工艺不变的情况下拓展半导体器件的击穿电压等级，减少工艺开发导致的成本增加，减少了产线切换成本提升工艺共用性;
4.通过多次自对准工艺实现了器件对光刻加工精度波动的免疫，加工工艺窗口增大，有源层的制作形成不是全表面实施就是在自对准掩膜体下图案化形成，光刻加工精度波动不影响有源层的制作;
5.在制造上能够只通过四次光刻(对应到以下具体实施方式的光刻定义第一沟槽的步骤S3、光刻定义第二沟槽的步骤S91、光刻定义源极与柵极接触孔的步骤S191以及光刻定义出顶面上的源极接触区的步骤S203)便能形成了整个完整的半导体器件，相比传统半导体器件制造工艺的技术转用至少减少了一半光刻次数，例如中间制程的有源层、源极领域结、第一隔离氧化层以及第二隔离氧化层的图案化上都是基于第一沟槽与第二沟槽在处理表面下的物理形状实现自对准，使加工流程和加工成本大幅下降;
6.实现单位源包（cell）的尺寸降低，使器件的优值（FOM=Rdson*Qg）特性得到大幅提升;其中Rdson表示漏极/源极通态电阻;Qg表示总柵极充电电荷量;FOM(Figure ofmerit)为优值,或称质量因子,是衡量功率器件设计优劣的重要标准,FOM越小表明器件的性能越佳;以漏极外延层内隔离柵之间纵向多组成对并联的对称型沟道,个别沟道长度变短并且沟道并联数量倍数增加,缩小源极与漏极之间的Rdson值或/与Qg值,在有限处理表面内功率型半导体器件优值能更好的缩小。
附图说明
图1绘示本发明一些较佳实施例的场效晶体管结构在横切柵极的局部结构示意图；
图2绘示本发明一些较佳实施例的制作场效晶体管结构的过程中所提供漏极衬底的示意图；
图3绘示本发明一些较佳实施例的制作场效晶体管结构的过程中由漏极外延层的处理表面刻蚀形成相互平行的第一沟槽的示意图；
图4绘示本发明一些较佳实施例的制作场效晶体管结构的过程中在第一沟槽底部的部位离子植入形成屏蔽栅底部浮空反极型柱底结的示意图；
图5绘示本发明一些较佳实施例的制作场效晶体管结构的过程中在处理表面上与第一沟槽内形成第一效应氧化层的示意图；
图6绘示本发明一些较佳实施例的制作场效晶体管结构的过程中在第一沟槽内形成源极延伸倒鳍的示意图；
图7绘示本发明一些较佳实施例的制作场效晶体管结构的过程中去除源极延伸倒鳍与第一效应氧化层在处理表面上部位的示意图；
图8绘示本发明一些较佳实施例的制作场效晶体管结构的过程中形成第一硬掩膜层在处理表面上与源极延伸倒鳍上的示意图；
图9绘示本发明一些较佳实施例的制作场效晶体管结构的过程中由处理表面刻蚀形成第二沟槽的示意图；
图10绘示本发明一些较佳实施例的制作场效晶体管结构的过程中刻蚀第一硬掩膜层形成为源极延伸倒鳍上的第一硬掩膜氧化膜的示意图；
图11绘示本发明一些较佳实施例的制作场效晶体管结构的过程中在处理表面上、第二沟槽内与第一沟槽的剩余空间内形成第二效应氧化层的示意图；
图12绘示本发明一些较佳实施例的制作场效晶体管结构的过程中在第二沟槽内设置第一柵极以及在第一沟槽的剩余空间内形成的第二柵极的示意图；
图13绘示本发明一些较佳实施例的制作场效晶体管结构的过程中去除第一柵极与第二柵极相接在所述处理表面上的部位的示意图；
图14绘示本发明一些较佳实施例的制作场效晶体管结构的过程中在处理表面下以能量注入方式形成有源层的示意图；
图15绘示本发明一些较佳实施例的制作场效晶体管结构的过程中由第二硬掩膜沉淀形成为在所述第一柵极与所述第二柵极上的第二隔离氧化层以及在所述处理表面上的自对准掩膜体的示意图；
图16绘示本发明一些较佳实施例的制作场效晶体管结构的过程中以斜角离子注入形成源极领域结的示意图；
图17绘示本发明一些较佳实施例的制作场效晶体管结构的过程中以沉淀覆盖方式在处理表面上形成内介电层的示意图；
图18绘示本发明一些较佳实施例的制作场效晶体管结构的过程中以刻蚀方式形成在所述第一柵极上与所述第二柵极上的内介电层的示意图；
图19绘示本发明一些较佳实施例的制作场效晶体管结构的过程中以离子注入方式形成位于有源层顶层的欧姆接触层的示意图；
图20绘示本发明一些较佳实施例的制作场效晶体管结构的过程中在处理表面上形成源极层的示意图；
图21绘示本发明一些较佳实施例中所制得的场效晶体管结构在使用状态中电子流流动示意图。
附图标记: 1、漏极衬底;10、漏极外延层;11、处理表面;12、背面;13、第一沟槽;14、表面酸化膜;15、主体区;16、漏极金属垫; 17、参杂浓度清晰变化水平面;20、源极延伸倒鳍; 30、有源层;31、第二沟槽;32、沟道层;33、源极领域结;34、欧姆接触层; 41、第一柵极;42、第二柵极;50、内介电层; 60、源极层;70、浮空反极型柱底结; 81、第一隔离氧化层;82、第二隔离氧化层; 81A、第一硬掩膜层;82B、自对准掩膜体; 91、第一效应氧化层;92、第二效应氧化层。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是作为理解本发明的发明构思一部分实施例，而不能代表全部的实施例，也不作唯一实施例的解释。基于本发明中的实施例，本领域普通技术人员在理解本发明的发明构思前提下所获得的所有其他实施例，都属于本发明保护的范围内。
需要说明，若本发明实施例中有涉及方向性指示(诸如上、下、左、右、前、后……)，则该方向性指示仅用于解释在某一特定姿态下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。为了更方便理解本发明的技术方案,以下将本发明的多柵极变化的场效晶体管结构及其制造方法、芯片装置做进一步详细描述与解释，但不作为本发明限定的保护范围。以下实施例中以N型场效晶体管表示,在不同示例变化上也可以调整为P型场效晶体管,并且,本领域技术人员应当知道说明书所指的源极与漏极是一种相对概念,不是绝对概念,在变化例具体应用中,示例的源极可以作为漏极连接使用,示例的漏极可以作为源极连接使用,当说明书中记载的源极作为源极连接,当说明书中记载的漏极必然作为漏极连接;当说明书中记载的源极作为漏极连接,当说明书中记载的漏极必然作为源极连接。为了方便理解本申请的技术方案,说明书与保护范围仍使用“源极”与“漏极”,实际上不限定于于源极与漏极,而是使用上代表两个不同电位极的第一电极与第二电极。此外,说明书中记载的“反极”即是与基础极相反的电极,例如源漏极的基础极是N型,则反极是P型,反之亦然。因此,本领域技术人员在理解本发明的技术方案后能把半导体器件的“源极”与“漏极”进行互换,也能把N型源漏极与P型沟道的组合更换为P型源漏极与N型沟道的组合,本发明的保护范围自然也包含这样的等效互换。
此外,文中提及的“效应氧化层”与“隔离氧化层”的区别在于,柵极或隔离柵透过“效应氧化层”还能发挥电效应作用,“隔离氧化层”是隔离了电效应作用。通常“隔离氧化层”的厚度是大于作为柵氧功能的“效应氧化层”的厚度,而与其他非用于柵氧功能的“效应氧化层”的厚度没有决定关系。“隔离氧化层”的隔离功能不单纯只考虑个别厚度,而要是与其他叠层绝缘层相加下能发挥场效应隔离作用也称之为“隔离氧化层”。
图1绘示本发明一些较佳实施例的场效晶体管结构在横切柵极的局部结构示意图,图2至图20绘示本发明一些较佳实施例的场效晶体管结构在制程个别步骤的示意图,图21绘示本发明一些较佳实施例的场效晶体管结构在使用状态的示意图。附图所示包括多个实施例具有共性的部分，变化例具有差异或区别的部分另以文字方式描述。因此，应当基于产业特性与技术本质，熟知本领域的技术人员应正确且合理的理解与判断以下所述的个别技术特征或其任意多个的组合是否能够表征到同一实施例，或者是多个技术本质互斥的技术特征仅能分别表征到不同变化实施例。
参照图1，为本发明实施例公开的一种多柵极变化的场效晶体管结构，主要包括:漏极衬底1、以分区电子流的源极延伸倒鳍20、开关电子流的有源层30、位于源极延伸倒鳍20之间的第一柵极41、对准在源极延伸倒鳍20上的第二柵极42以及位于顶部的源极层60,以实现场效晶体管电子流开关的功能。本实施例以N型场效应晶体管表示,在变化例中本领域技术人员应当能调整为P型场效应晶体管。源极延伸倒鳍20的下沉深度大于第一柵极41的下沉深度,而呈反置倒鳍型。
漏极衬底1具有由漏极外延层10提供的处理表面11与对应的背面12，由所述处理表面11形成有相互平行的第一沟槽13，所述第一沟槽13的内壁绝缘处理，所述第一沟槽13内设置源极延伸倒鳍20，所述第一沟槽13的深度不超过所述漏极外延层10的厚度。具体的,源极延伸倒鳍20位于第一沟槽13的底部。漏极衬底1在半导体制程中是半导体晶圆,在产品中是切单后的芯片基础层，漏极衬底1的基础材质通常是硅,也可以是碳化硅、III-V族或II-VI化合物,在掺杂电子提供物质或电洞提供物质后具有导电性,掺杂区域在芯片有效区,可以全面也可以区块状,示例是重N型掺杂。漏极衬底1通常是单晶结构,就N型晶体管具体例如是N+单晶硅。漏极外延层10是由漏极衬底1磊晶外延生长的功能层,通常与漏极衬底1具有相同的晶向,也是单晶结构,就N型晶体管具体例如N-单晶硅,导电性低于漏极衬底1。漏极外延层10的一个作用是在漏极外延层10与漏极衬底1之间提供掺杂浓度清晰变化的水平面17,以利于沟道竖立式场效晶体管的半导体制作。处理表面11是半导体工艺的处理表面，背面12是相反于处理表面11的表面。第一沟槽13由处理表面11形成,表示第一沟槽13的开口朝向处理表面11，第一沟槽13的底部朝向背面12,第一沟槽13没有贯通漏极外延层10。图中绘示的虽然只有两个第一沟槽13,但实际上是两条以上的多条,沟槽数量可以调整,图1中的结构在左右两侧可以适当的重复展开;较优的沟槽形状在处理表面111上是多个平行直条状,但也可以是平行具有相同间隔的各种弯曲形状。使用上源极延伸倒鳍20应与源极保持相同的场电压,源极延伸倒鳍20为导电性,材质优选为多晶态的导电硅或其他导电性半导体材料,能与漏极外延层10有着相同或相近的热膨胀适配性;在其他示例中也可以是半导体工艺中使用的导电材料,例如：钨、铜、铝,常用为钨。源极延伸倒鳍20的结构可以如图1所示的单层结构也可以是多层叠加结构。
有源层30形成于所述漏极外延层10中，由所述有源层30形成有位于所述第一沟槽13之间的第二沟槽31，所述第二沟槽31的内壁绝缘处理，所述第二沟槽31内设置第一柵极41，所述第二沟槽31的第二深度足以贯穿所述有源层30但小于所述第一沟槽13的第一深度;设置所述第一柵极41的同时还在所述第一沟槽41内对准所述源极延伸倒鳍20的上方设置有第二柵极42;所述第二柵极42与所述第一柵极41具有不同的形状轮廓。有源层30的一部分(沟道层)是受到第一柵极41与第二柵极42的电场作用形成电子流的开通与关闭。在本优选实施例中,有源层30是由漏极外延层10内生形成,例如对漏极外延层10进行反极型离子植入或还包括同极型的离子植入,有源层30与漏极外延层10有一体适配的晶格结构;在一变化示例中，有源层30是由漏极外延层10表面外延生长。第二沟槽31的底部高于第一沟槽13的底部,即相比于第一沟槽13,第二沟槽31的底部更靠近处理表面11。第一柵极41与第二柵极42不超过处理表面11上而为嵌埋形态。第一柵极41与第二柵极42为导电性,材质优选为多晶态的导电硅或其他导电性半导体材料,能与漏极外延层10有着相同或相近的热膨胀适配性;在其他示例中也可以采用半导体工艺中使用的其他导电材料,例如：钨、铜、铝,常用为钨。第一柵极41的结构可以如图1所示的单层结构也可以是多层叠加结构。第一柵极41的底部形状与第二柵极42的底部形状可以不相同;例如，第一柵极41的底部形状为往下突出的圆弧形切面，第二柵极42的底部形状为往下突出的非圆弧形切面,其分别作用是：第一柵极41更容易成形以及增加第二柵极42与源极延伸倒鳍20的结合。又图1示例中，浮空反极型柱底结70对应沟槽宽度的尺寸能大于第一沟槽13的宽度。
内介电层50形成于所述第一柵极41与所述第二柵极42上,使所述第一柵极41与所述第二柵极42为嵌埋结构。内介电层50为绝缘性质,隔离了第一柵极41与源极层60以及隔离了第二柵极42与源极层60，内介电层50的材质具体可为氧化硅、PSG（磷硅玻璃）或BPSG（硼磷硅玻璃）,以有效隔离源极与柵极。图中绘示的内介电层50虽然只有一层,在不同变化示例中可以是多层叠加的绝缘结构。至于源极延伸倒鳍20与源极层60的接触孔连接以及柵极41,42与顶面柵极垫的接触孔连接可位于处理表面111的台面(mesa)区域以外,图未示出。被嵌埋的第一柵极41与第二柵极42可以利用其本身的端部延伸或连接引线将电信号引拉到台面区域之外，第一柵极41与第二柵极42的场电位可以独立调整或共同调整。在源极接触区内以其他接触孔贯穿内介电层50，使源极延伸倒鳍20与源极层60等电位连接，不需要额外设置控制信号线与控制电极。
源极层60形成于所述漏极外延层10上，所述源极层60等电位连接所述源极延伸倒鳍20，所述场效晶体管的沟道分别位于所述第一柵极41的两侧与所述第二柵极42的绝缘壁外两侧,沟道为多个纵向并联且成对形态，能取代现有技术中以有源层30的厚度方向定义场效晶体管的沟道长度，以提供竖立向于处理表面11且在源极延伸倒鳍20之间的多个且短距离的并联晶体管沟道。本实施例中，源极层60是几乎整面覆盖在处理表面11上的单元台面区，还能保留柵极接触区，即源极层60在柵极接触区分割为柵极接触。源极层60导通至源极延伸倒鳍20，源极层60为导电性,材质优选为铝或其他导电金属材料,额外具有金属垫的作用,以省略金属垫的制作;在其他示例中源极层60也可以采用半导体工艺中使用的其他导电材料,例如：钨、铜、多晶态的导电硅。该源极层60的结构可以如图1所示的单层结构也可以是多层叠加结构。有源区30的主体层是反型注入层,即沟道层32,该层厚度方向具体作为晶体管沟道的长度方向。
实施例的基础原理为：利用排列于源极延伸倒鳍20之间的第一柵极41与位于源极延伸倒鳍20上的第一柵极42，嵌埋第一柵极41的第二沟槽31的第二深度足以贯穿有源层30但小于嵌埋源极延伸倒鳍20与第二柵极42的第一沟槽13的第一深度,实现了隔离柵之间纵向沟道的密集化,在源极与漏极之间的电子流分区且均匀化;此外,以第二柵极42与第一柵极41具有不同的形状轮廓,分别由第一沟槽13的中段形状与第二沟槽31的底部形状定义形成,有源区30内在第二柵极42与第一柵极41的两侧外各形成纵向沟道,使漏极外延层10或/与漏极衬底1的电子流不易跨过以源极延伸倒鳍20形成的隔离柵。
由于第一柵极41与第二柵极42的埋入深度突破所述有源层30到达所述漏极外延层10的内部，在埋入式柵极41,42两侧形成相对于处理表面11纵向且并联的成对短沟道;漏极衬底1的背面12可作为漏极垫16的接触,电子流的移动是由处理表面11到漏极外延层10的背面12,过程中是经过了源极延伸倒鳍20的分区隔开以及对应第一柵极41与第二柵极42两侧的每一侧绝缘处理的其中一侧沟道的多个半柵极开关导通,在源极延伸倒鳍20的分区的场效应分区流动在漏极衬底1的背面12,实现了分区内四个或四个以上相邻源极分路下的半柵晶体管两侧沟道导通在漏极衬底1的背面12,使原本衬底背面漏电流的缺陷转换成有益与有意义的漏极输出,并且避免了电子流如熔丝效应集中于漏极衬底1的背面12的局部区域。
此外,利用源极层60与源极延伸倒鳍20制程上分离设计与结构上导通,提供了漏极外延层10内隔离柵的作用,工艺上源极层60只需要在器件台面之外设置接触孔连接即可,而不需要额外制作其他沟槽,源极延伸倒鳍20的材质选择具有更多自由度,以克服工艺填孔填槽的困难、提高源极延伸倒鳍20与漏极外延层10的热膨胀适配度。
关于源极层60与有源层30的具体化,在较佳示例中,所述源极层60还形成于所述内介电层50上;所述有源层30由所述漏极外延层10的所述处理表面11内化形成，所述内介电层50凹陷于所述处理表面11,以利所述源极层60与所述有源区30的欧姆接触的结合。利用还形成于所述内介电层50上的源极层60,源极层60跨过源极延伸倒鳍20的隔离导通相接在内介电层50上,以扩大源极接触。所述内介电层50电绝缘所述第一柵极41顶部与延伸其上的源极层60,以及电绝缘所述第二柵极42顶部与延伸其上的源极层60。器件结构中少了内介电层50在处理表面11上的沉淀厚度而能更薄。当所述有源层30由所述漏极外延层10的所述处理表面11内化形成,所述有源层30与所述漏极外延层10两者的晶格匹配,没有界面间隙的缺陷,晶体管的沟道结构与漏极外延层10成为一体结构,在电性能稳定度上优于外延生长的有源层或沟道层;当所述源极层60与所述有源区30之间为欧姆接触的结合,能缩小两者的电阻。
示例中,第一沟槽13的宽度介于0.2～3.0um,第二沟槽31的宽度介于 0.21～4.0um。而第二沟槽31的底部高度介于第二柵极42的底部高度与源极延伸倒鳍20的顶部高度之间;示例中,第二沟槽31的底部高度与第一沟槽13的底部存在高度差,第一沟槽13由处理表面11起的深度介于1.5～10um。
关于有源层30的具体化，所述有源层30包括位于底层的沟道层32、位于所述沟道层32上且在沟槽开口两侧的源极领域结33,所述源极领域结33以斜角离子注入形成,用于连接沟槽凹陷区内的所述源极层60至对应第一柵极41与第二柵极42的两侧。利用所述有源层30中的源极领域结33,在源极层60与有源层沟道层32之间形成可开关的电子流连接，第一沟槽13与第二沟槽31的开口端能形成供所述源极层60填入的自对准凹陷区，所述源极层60能槽口角隅包覆方式通过源极领域结33导接到对应第一柵极41与第二柵极42两侧的沟道。在另一变化示例中,所述有源层30可以外延方式磊晶形成,无论是内生方式还是外延方式形成的沟道层都是单晶结构,沟道电性能稳定,但内生方式漏极外延层10内形成的沟道层具有与漏极外延层10较优的晶格匹配度。示例中,有源层30的厚度介于0.5～3um。
关于有源层30的更具体化,在较佳示例中,所述有源层30还包括位于顶层的欧姆接触层34,分隔于所述源极领域结33之间且显露于所述处理表面11,所述欧姆接触层34的厚度小于所述源极领域结33的下沉深度。利用所述有源层30位于顶层的欧姆接触层34，供所述源极层60的直接结合,并有效界定所述源极领域结33在所述处理表面11上的显露区域。在N型晶体管的示例结构中,沟道层32为P-型掺杂区,源极领域结33为N+型掺杂区,欧姆接触层34为P+型掺杂区,其中就P型掺杂浓度而言,欧姆接触层34高于沟道层32;故沟道层32在柵极41,42两侧会有晶体管沟道效应,欧姆接触层34在源极层60的表面不会有晶体管沟道效应,欧姆接触层34倾向于具有导电性。而沟道层32的P型掺杂物质具体可以是硼(B),沟道层32的沟道作用产生于厚度向,而非与处理表面11相同或平行的表面向。在另一变化示例中,所述有源层30可以只包括：位于底层的沟道层32、位于所述沟道层32上的源极领域结33;欧姆接触层34的作用是与源极层60产生欧姆接触的结合,具有与沟道层32相同但是浓度较低的反型掺杂,这是为了避免沟道层32受到源极领域结33正型掺杂的影响而过度改变电性能。示例中,沟道层32的厚度介于 0.1～2um ,源极领域结33的厚度介于0.05～1um,欧姆接触层34的厚度介于 0.05 ～ 1um。
关于第一沟槽13与第二沟槽31的绝缘具体化,在较佳示例中,所述第一沟槽13的底部经过厚氧化处理，所述源极延伸倒鳍20与所述衬底外延层10之间的绝缘厚度大于所述第一柵极41或/与所述第二柵极42的表面至所述衬底外延层10的柵氧厚度,即第一效应氧化层91的厚度大于第二效应氧化层92的厚度;利用源极延伸倒鳍20的绝缘厚度大于所述第一柵极41或/与所述第二柵极42的柵氧厚度，使源极延伸倒鳍20具有电子流隔离分区作用但不具有柵极的场效应开关作用。
关于第一沟槽13内部叠加结构的具体化,在较佳示例中,所述第二柵极42的底部与所述源极延伸倒鳍20之间形成有第一隔离氧化层81,所述第二柵极42的顶部与所述源极层60之间形成有第二隔离氧化层82,以增加埋入式柵极与源极的隔离厚度,所述第二隔离氧化层82还形成并覆盖于所述第一柵极41的顶部。优选配合第二柵极42的底部与顶部形成的第一隔离氧化81层与第二隔离氧化层82，第二柵极42的柵极场效应只作用于第二柵极42的两侧,叠加态的源极延伸倒鳍20与第二柵极42之前产生效应隔离作用。
关于漏极外延层10内部结构的一种具体化，在较佳示例中,所述漏极外延层10在对应所述第一沟槽13底部的部位还形成有深植入区，以形成屏蔽栅底部浮空反极型柱底结70。屏蔽栅底部浮空反极型柱底结70由所述源极延伸倒鳍20的底部透出,以增加浮空反极型柱对临近的极型柱的电荷平衡,避免不同区所述源极延伸倒鳍20之间的电子流提早汇集,在制作上可以减少所述第一沟槽13的深度,底部绝缘层厚度也能减少,也有利于所述源极延伸倒鳍20的填充形成。示例中，反极型柱底结70为P型掺杂;反极型柱底结70是作用于提高源极延伸倒鳍20的分流隔离作用,防止电子流在漏极外延层10内提早汇集;故相同性能下第一沟槽13的槽深度可以减少,降低源极延伸倒鳍20填槽的填充难度。示例中，反极型柱底结70的底部深度不超过所述漏极外延层10的厚度，使所述漏极外延层10在所述第一沟槽13之间不被所述反极型柱底结70完全阻隔，反极型参杂物质不会进入漏极衬底1，在制造工艺中保持图中参杂浓度清晰变化水平面17的存在，使竖立沟道式场效晶体管具有较好的产品稳定性。
参阅图21，在较佳示例的使用过程,以所述第一柵极41与第二柵极42等电位连接下的电场效应，来自所述源极层60的电子流在所述处理表面11上分流沿着所述第二沟槽31与所述第一沟槽13上半部的侧壁轮廓的对称侧移动到所述第一沟槽13下半部之间的所述漏极衬底1，均匀在所述漏极衬底1的所述背面12或设置于该背面12的漏极金属垫16，实现电子流由顶面至底面的在所述漏极外延层10的所述第一沟槽13之间的分区均匀化。
此外，配合参阅图2至图20,本发明另一些实施例提出一种多柵极变化的场效晶体管结构的制造方法，用于制造上述任意技术方案组合的场效晶体管结构,工艺步骤S2至S20采用与附图标号相同对应的方式以方便理解并说明如后。
首先参照图2，对应步骤S2是提供漏极衬底1，具有由漏极外延层10提供的处理表面11与对应的背面12;该步骤中，漏极衬底1通常为晶圆形态,具体是硅晶圆。漏极外延层10的处理表面11上形成有一表面酸化膜14,具有硬掩膜的作用，以利后工艺中第一沟槽13的形成。示例中,具有漏极外延层10的漏极衬底1具体是EPI晶圆(Epitaxy wafer),基于半导体生产链的分工,EPI漏极衬底1是能直接购买而得,漏极衬底1的基础层具体是硅衬底,即图2中的主体区15,主体区15以上至处理表面11是外延生长的磊晶结构,即漏极外延层10,使得漏极外延层10作为处理表面11与背面12之间的外延结构部位具有功能性导电并具备如硅衬底晶圆一样的单晶结构与晶向,而主体区15为半导体材质的导电性。在N型场效晶体管结构中,主体区15具体是N+单晶硅,漏极外延层10具体是N-单晶硅,所述漏极外延层10的具体如N型的正向型特性是外延生长时即加入正向型物质生长形成。主体区15与漏极外延层10之间形成一个参杂浓度清晰变化水平面17,与处理表面11平行向,以利于保持竖立向沟道的产率与良率。此外,所述表面酸化膜14具体可以是表面淀积掩蔽膜层,其材质可以是但不限于SIO2或SIN,其厚度介于1000A～8000A,表面酸化膜14的一种具体制造方法可以是先生长200A～1000A热氧厚度层,然后淀积厚度不大于7000A的叠加膜层;当热氧厚度层的厚度足够(至少大于1000A),叠加膜层的淀积可以不实施,使所述表面酸化膜14具有挖设第一沟槽的掩膜作用。
图3至图20的后续工艺至晶背研磨之前都具有主体区15,但图中是省略表现,主体区15的存在是维持衬底作为制程载体的基础物理结构,晶背研磨之后主体区15的厚度大幅减少,但不损及所述漏极外延层10,芯片产品中减薄后的主体区15可以保留也可以不保留。根据器件阻断电压和器件参数要求选择合适的上述外延结构，该外延结构是N型但不限于N型，晶向<100>但不限于此晶向。
参照图3，对应步骤S3是由所述处理表面11刻蚀形成相互平行的第一沟槽13,第一沟槽13形成后移除表面酸化膜14。以光刻与刻蚀方式选定区域掩蔽膜的图案,屏蔽体场板沟槽刻蚀，根据器件的特性不同，由处理表面11往内计算，第一沟槽13刻蚀深度具体介于1.0～10um。在第一沟槽13的形成过程,表面酸化膜14有可能被部分消耗。
参照图4，作为一个选置步骤S4，在提供所述漏极衬底1与形成第一沟槽13的步骤后,还包括：以离子植入方式在所述漏极外延层10在对应所述第一沟槽13底部的部位形成屏蔽栅底部浮空反极型柱底结70。S4具体示例的次步骤包括：S41、注入屏蔽栅底部浮空反极型柱底结70之前,先将掩蔽氧化层生长，生长厚度200～800A;S42、P柱注入，注入B11可包括含有多次注入，注入能量20k-2Mev，注入剂量1011 ～ 1014 ions/cm2 ，以形成如图4所示的屏蔽栅底部浮空反极型柱底结70，柱底结的深度长0.2～5um;S43、形成牺牲氧化层，氧化温度700～1100℃，厚度300～1000A;S44、以选择性干刻蚀方式去掉牺牲氧化层;S45、清洗所述漏极外延层10。以上步骤是用于形成反极型柱底结70并将第一沟槽13清洁化，避免注入参杂物对第一沟槽13绝缘处理的不利影响，并有利于后续形成第一效应氧化层91的厚度一致化。或者/以及，在屏蔽栅底部浮空反极型柱底结70形成后,才完全去除表面酸化膜14,表面酸化膜14除了具有形成第一沟槽13的掩膜作用,优选还具有浮空反极型柱底结70图案形成的遮挡作用。
参照图5，对应步骤S5是在所述处理表面11与所述第一沟槽13内形成第一效应氧化层91，使所述第一沟槽13的内壁绝缘处理。第一效应氧化层91具体是热氧化层或/与淀积氧化层，但不限于此两种，氧化层厚度根据器件参数要求可以介于500～13000A。第一效应氧化层91的隔离作用是隔离反向于沟道的较弱场效应,不需要薄至柵氧厚度,通常第一效应氧化层91的隔离厚度通常大于第二效应氧化层92的柵氧厚度(如图11所示)。S5具体示例但不限于的次步骤包括：S51、形成厚度在200～7000A的热氧化层;S52、若热氧化层的厚度未达到第一效应氧化层91的目标厚度值,则再淀积厚度在100～12000A的淀积氧化层。
参照图6与图7，以沉淀填充方式在所述第一沟槽13内设置源极延伸倒鳍20，所述第一沟槽13的深度不超过所述漏极外延层10的厚度，并去除所述源极延伸倒鳍20与所述第一效应氧化层91在所述处理表面11上的部位。图6对应步骤S6是源极延伸倒鳍20的大面积形成,图7对应步骤S7是源极延伸倒鳍20的形状修整。步骤S6的一种示例但不限于的工艺条件包括：S61、以例如LPCVD(低压力化学气相沉积法)方式多晶硅(Poly)淀积于所述第一沟槽13内并形成于处理表面11上,多晶硅在处理表面11上的厚度介于1000～15000A;S62、in-stu掺杂(In-situ doping,原位掺杂)方式或注入掺杂物(implant doping)方式，致使多晶硅具有导电性，掺杂浓度介于1018 ～ 1021 ions/cm3，掺杂类型示例是N型,但也可以是P型。多晶硅能填满所述第一沟槽13，浮空反极型柱底结70的优选导入能在相同隔离柵作用下缩短第一沟槽13的深度,也有利于多晶硅的填满。多晶硅在第一沟槽13底部的部分即构成所述源极延伸倒鳍20。
参照图7，作为一个衔接步骤S6的后续步骤S7，在设置所述源极延伸倒鳍20的步骤中,所述源极延伸倒鳍20与所述第一效应氧化层91在所述处理表面11上的部位予以去除,去除方法包括化学机械研磨(CMP)与回刻蚀(etch back);优选的,所述源极延伸倒鳍20的材质包括导电多晶硅。虽然源极延伸倒鳍20的基础材质与漏极外延层10的基础材质相同,但是两者之间图6结构中间隔了第一效应氧化层91,在不破坏漏极外延层10的情况下能够以选择刻蚀方式分别对源极延伸倒鳍20与第一效应氧化层91进行图案化处理。S7处理后,对应槽深方向,所述源极延伸倒鳍20的纵向长度可介于0.3～10um,所述第一效应氧化层91的顶端高度可高于、等于或低于所述源极延伸倒鳍20的顶端高度,优选是高于,使源极延伸倒鳍20两侧受到第一效应氧化层91较为完整的侧边隔离保护。不同示例中,也能等于或低于,这是因为使用了第一隔离氧化层81覆盖源极延伸倒鳍20的顶面且侧边连接第一效应氧化层91(如图12所示),故对于所述第一效应氧化层91的顶端高度相对于所述源极延伸倒鳍20的顶端高度的高度差没有限制。而且,利用所述第一效应氧化层91的顶端高度相对于所述源极延伸倒鳍20的顶端高度的高度差调整,能改变第二柵极42的底部形状。
参照图8，作为一个在形成第二沟槽31的步骤中,包括的前置步骤S8是：形成第一硬掩膜层81A在所述处理表面11上,以遮盖所述处理表面11以及所述源极延伸倒鳍20的顶部。第一硬掩膜层81A作为表面淀积掩蔽膜层,材质具体是但不限于氧化硅(SIO2)，厚度介于1000A～8000A。第一硬掩膜层81A的优选形成方法是高密度等离子化学气相淀积法（HDP-CVD）,使第一硬掩膜层81A能填满第一沟槽13内的剩余空间。
参照图9，对应步骤S9是利用所述第一硬掩膜层81A的图案化由所述处理表面11刻蚀形成位于所述第一沟槽13之间的第二沟槽31，所述第二沟槽31的第二深度小于所述第一沟槽13的第一深度，第二沟槽31的第二深度具体介于0.3～2um，第二沟槽31在两个相邻所述第一沟槽13之间的数量可以是一个或多个,当只有一个,第二沟槽31位于所述第一沟槽13之间的中间部位。在本步骤S9中包括:S91,可先通过光刻定义第二沟槽31的反向图形;S92，刻蚀第一硬掩膜层81A以形成第二沟槽刻蚀区;S93，去掉光刻胶，然后在第一硬掩膜层81A遮挡下刻蚀形成第二沟槽31。此外,第二沟槽31的第二深度相比于所述第一沟槽13内剩余空间的深度(相当于第一深度减去源极延伸倒鳍20与第一效应氧化层91的厚度值和)可以是相同但不限于相同,不同变化例中,第二沟槽31可以较深也可以较浅。优选示例中,为了保持后续形成的第一柵极41与第二柵极42在相同高度水平,第二沟槽31的第二深度与所述第一硬掩膜层81A在第一沟槽13的剩余厚度(即第一隔离氧化层81的厚度)可以相互对应调整。
参照图10，对应步骤S10是选置步骤,作为形成所述第二沟槽31的步骤后的后置步骤,具体是刻蚀处理表面11上的第一硬掩膜层81A形成为源极延伸倒鳍20上的第一隔离氧化层81。再参照图10，可利用氧化物刻蚀方式使第一沟槽13内的第一硬掩膜层81A也大部分被去除，被保留在第一沟槽13内的第一硬掩膜层81A作为第一隔离氧化层81，第一隔离氧化层81的厚度具体介于500A～8000A;在第一隔离氧化层81成形后,将漏极衬底1经过溼式工艺的清洗,以清除表面的氧化物残渣,通常使用的清洗液是氟化氢的水溶液(HF:H2O=1：50),最后以去离子水清洗并甩干。
参照图11，对应步骤S11是在所述处理表面11上、所述第二沟槽31内与所述第一沟槽13的剩余空间内形成第二效应氧化层92，使所述第二沟槽31的内壁与所述第一沟槽13剩余空间的内壁绝缘处理。在形成所述第二效应氧化层92的步骤中,所述第二效应氧化层92具体为柵氧化层,以热氧化或热氧化加上淀积方式形成所述柵氧化层于所述第二沟槽31的内壁、所述第一沟槽13剩余空间的内壁与所述处理表面11上;柵氧化层的氧化温度700～1100℃，第二效应氧化层92的厚度介于200～1500A。
参照图12，对应步骤S12是以沉淀填充方式在所述第二沟槽31内设置第一柵极41以及在所述第一沟槽13剩余空间内设置第二柵极42，所述第二柵极42位于所述源极延伸倒鳍20上;所述第二柵极42与所述第一柵极41具有不同的形状轮廓，所述的不同形状轮廓包括所述第二柵极42与所述第一柵极41的底部形状不同、宽度不相同的至少一种。步骤S12中，第一柵极41与第二柵极42一体相接在处理表面11上。优选的,所述第一柵极41与第二柵极42的材质包括导电多晶硅,含有掺杂离子。步骤S12的一种示例但不限于的工艺条件包括：S121、以LPCVD方式将多晶硅(Poly)淀积于所述第二沟槽31与第一沟槽13的剩余空间内并形成于处理表面11上;S122、in-stu方式掺杂或/和注入掺杂物，足以使多晶硅具有导电性，掺杂浓度介于1018 ～ 1021 ions/cm3,厚度介于1000～15000A。根据半导体器件的类型掺杂物可以为N型或P型，如果是P型多晶硅通常通过注入进行掺杂。
参照图13，对应步骤S13是去除所述第一柵极41与第二柵极42在所述处理表面11上的相接部位,去除方法包括选择性刻蚀或是化学机械研磨与回刻蚀,使所述第一柵极41与第二柵极42的顶面凹陷于所述处理表面11。步骤S13的一种示例但不限于的工艺条件包括：S131、进行多晶硅刻蚀,使得第一沟槽13与第二沟槽31的槽内刻蚀深度介于0.1～1.5um，凹陷区的深度小于第二沟槽31的第二深度。具体的,所述第一柵极41的顶面与第二柵极42的顶面凹陷于所述处理表面11的深度为一致。
参照图14，对应步骤S14是在所述漏极外延层10的所述处理表面11下以反型能量注入方式形成有源层30，所述有源层30的厚度与深度在所述第二沟槽31的第二深度与所述第一沟槽13剩余空间能贯穿的范围内。在形成所述有源层30的步骤中,所述有源层30由所述漏极外延层10的所述处理表面11内化形成;所述有源层30主要包括作为底层主结构的沟道层32。步骤S14的一种示例但不限于的工艺条件是：S141、由处理表面11注入B11等P型掺杂物,可含多次注入,以形成P-body区，注入能量20～800kev，注入剂量1012～1014 ions/cm2，以形成有源层30。
参照图15，作为一个选置步骤S15，先在所述第一柵极41、所述第二柵极42上与所述处理表面11上形成第二硬掩膜沉淀,具体是HDP-CVD方式淀积形成的氧化层;在淀积的同时进行斜角刻蚀,刻蚀角度约为10～80度,所述第二硬掩膜沉淀工艺自然形成为在所述第一柵极41与所述第二柵极42上的第二隔离氧化层82以及在所述处理表面11上的自对准掩膜体82B。所述自对准掩膜体82B具有两侧斜边,所述自对准掩膜体82B与邻近的所述第二隔离氧化层82之间产生供离子注入的空隙,该空隙位于所述第一沟槽13与所述第二沟槽31两侧开口边缘。在本示例的步骤S15中,所述第二隔离氧化层82的厚度介于200～5000A,所述自对准掩膜体82B由处理表面11上凸起的切面形状约为三角形,该空隙处的所述第二效应氧化层92的厚度也被减薄到小于1500A,以利于沟槽开口两侧的正型注入。更具体的,所述第二效应氧化层92在该空隙处的部位被淀积的同时进行的斜角刻蚀所移除。
参照图16，作为一个选置步骤S16，在有源层30中进行正极型注入,以形成有源层30中的源极领域结33，在位于所述处理表面11上的自对准掩膜体82B的遮挡下斜角离子注入用于形成源极领域结33的掺杂物。源极领域结33位于所述沟道层32上且在第一沟槽13与第二沟槽31的开口两侧。所述斜角离子注入为正型注入,例如示例的N+注入,注入掺杂物具体为砷(As)或磷(P)等VA族元素,可包括多次注入,源极领域结33具体为有斜边朝向沟槽内部逐渐收敛的N+型源极层,源极领域结33收敛底部的深度应下沉深入到超过所述第一柵极41的顶部与第二柵极42的顶部。步骤S16的注入能量20～100kev，注入角度5～85°，注入剂量1014 ～1016 ions/cm2。在自对准掩膜体82B的遮挡下，第一沟槽13与第二沟槽31开口侧的两相邻源极领域结33不会相接,这两相邻源极领域结33之间有一个位于自对准掩膜体82B下的分隔区。
参照图17，步骤S17包括以沉淀覆盖方式在所述第一柵极41与所述第二柵极42上形成内介电层50,使所述第一柵极41与所述第二柵极42为嵌埋结构。步骤S17中,内介电层50还沉淀覆盖方式在所述有源层30上,并包覆了自对准掩膜体82B。内介电层50的一种示例但不限定的形成方式是CVD氧化层淀积,淀积介质层具体为LTO(低温氧化硅)或HTO(高温氧化硅)加上BPSG(硼磷硅玻璃)或PSG(磷硅玻璃)的组合。
参照图18，步骤S18作为一个选置步骤，包括对内介电层50的形状加工，以露出源极领域结33;优选的，内介电层50的顶面不超过所述处理表面11。步骤S18的一种示例但不限定的方法包括：S181、CMP(化学机械研磨)去掉所述处理表面11上的内介电层50与自对准掩膜体82B，除了CMP也可以使用或还包括干法刻蚀或湿法刻蚀的方法;S182、局部刻蚀所述处理表面11以下的内介电层50,使内介电层50的上表面低于所述处理表面11,最终得到的内介电层50还具有不低于300A的厚度且其表面凹陷于对应的所述第一沟槽13与所述沟槽31中。在步骤S18后,所述有源区30的上表面为露出。
参照图19，步骤S19作为一个选置步骤，用于形成有源区30中的欧姆接触层34,以利与源极层60的结合。欧姆接触层34位于有源区30的顶层,分隔于所述源极领域结33之间且显露于所述处理表面11。步骤S19的一种示例但不限定的方法包括：S191、以注入BF2或B11等反型掺杂物在所述源极领域结33之间形成P+区域，此作为欧姆接触层34的一种示例具体化;S192、光刻定义连接柵极41,42的第一接触孔与连接隔离柵作用的源极延伸倒鳍20的第二接触孔(在器件区之外,图未示出)，以氧化层刻蚀去除其接点表面残留的氧化层,在柵极41,42和源极延伸倒鳍20的源极接触孔区域氧化层并露出个别的导电表面,源极延伸倒鳍20的第二接触孔在结构上可能穿过对应位置上的第二柵极42,对第二接触孔贯穿第二柵极42的侧表面形成氧化即可,或者源极延伸倒鳍20延伸长于第二柵极42,又或者源极延伸倒鳍20的延伸段与第二柵极42的延伸段形成错位,使第二接触孔不会贯穿第二柵极42,达到第二柵极42与源极延伸倒鳍20的讯号分离连接。另外,关于欧姆接触层34的自对准图形化有多种的实施方法,一种是在利用处理表面11上内介电层50与自对准掩膜体82B的刻蚀选择比,在自对准掩膜体82B外露于内介电层50之后先刻蚀掉自对准掩膜体82B,在处理表面11上的剩余内介电层50便能作为用于形成欧姆接触层34的自对准硬掩膜层;另一种是在内介电层50沉淀覆盖之前,将掩膜层涂覆在处理表面11上,刻蚀掉自对准掩膜体82B,图案化掩膜层便能作为用于形成欧姆接触层34的自对准掩膜层;还有一种示例方法是在处理表面11上全表面能量注入P-层掺杂,有源区30的主体层原本就是P-body区,其表面就会有较高的P型特性,而源极领域结33是N+能量注入,其表面的浅局部反向注入不影响整体电传导的作用。
参照图20，对应步骤S20是在所述漏极外延层10上形成源极层60，所述源极层60如上所述源极接触孔连接方式能等电位连接所述源极延伸倒鳍20，所述场效晶体管的沟道分别位于所述第一柵极41的两侧与所述第二柵极42的两侧。在两个相邻的源极延伸倒鳍20之间,纵向沟道数量为2+2×N,N为第一柵极41在两个相邻的源极延伸倒鳍20之间的数量。在形成所述源极层60的步骤S20中，所述源极层60除了覆盖所述内介电层50，还与欧姆接触层34产生结合,更导电连接至所述源极领域结33，所述源极层60的材质为金属;所述源极层60由淀积金属层形成，具体可包括但不限于金属阻挡层和导电金属层两层，具体金属材料可以是但不限于以下的选择组合:Ti\TiN\Ta\TaN\TiW\W与AL\AlCu\AlSiCu等，步骤S20包括：S201,形成包括源极层60的淀积金属层，金属层厚度可介于1～10um;S202，经过退火淀积金属层与欧姆接触层34形成欧姆接触;之后S203，通过光刻定义出顶面上的源极接触区和柵极接触区;S204,再以刻蚀方式形成源极接触区和柵极接触区的金属层,其中源极接触区的金属层具体如图1中的源极层60,柵极接触区的金属层图未示出。
在形成所述源极层60的步骤后，对所述漏极衬底1的背面12进行晶背减薄与晶背金属化。源极层60具体是金属材质,最终制得的场效晶体管的上方是源极接触垫,可由所述源极层60的上表面提供,场效晶体管的下方是漏极接触垫16,由背面12金属化形成,场效晶体管的结构即位于源漏极的金属垫之间,如图1所示。
方法实施例的基础原理为：利用源极延伸倒鳍20之间的第一柵极41与源极延伸倒鳍20上的第二柵极42的嵌埋制作,减少半导体制程中在漏极外延层10制作多沟槽的工艺次数,且沟道密集化，最终制得电子流区间均匀化化的场效晶体管。
本发明的实施例还提出一种半导体芯片装置，包括：如上所述任意技术方案可能组合的场效晶体管结构,或者,配合参阅图21使用的场效晶体管结构包括:位于处理表面11下的漏极外延层10、位于所述处理表面11上的源极层60以及嵌入于所述漏极外延层10内的源极延伸倒鳍20、第一柵极41与第二柵极42;所述第一柵极41排列在所述源极延伸倒鳍20之间,所述第二柵极42对准在所述源极延伸倒鳍20上,所述第一柵极41与所述第二柵极42的两侧各形成有成对由所述源极层60至所述漏极外延层10内部并联的对称型沟道;优选的,所述漏极外延层10在对应所述源极延伸倒鳍20的底部部位形成屏蔽栅底部浮空反极型柱底结70。
实施例的基础原理为：位于处理表面11上的源极层60以及嵌埋于漏极外延层10的第一柵极41与第二柵极,建立以有源层30厚度方向定义的多个竖立并联沟道，电子流能分区均匀输出(或输入)在漏极衬底1的背面12,每一分区对应在源极延伸倒鳍20之间。当半导体芯片装置安装在载板上即完成源极或/与漏极接触连接,能节省一个或所有电极位的连接操作，安装方式可以覆晶方式或是正向安装方式，处理表面11朝向载板的覆晶方式能节省源极或/源极与柵极接触的连接,处理表面11背离载板的正向安装方式能节省漏极接触的连接。随着芯片越来越薄,不需要考虑芯片背面漏电流的问题。电子流由源极层60进行分流,在第一柵极41与第一柵极42的电场效应以及源极延伸倒鳍20分区隔离作用下,沟道层32纵向导通,电子流分区且区域均匀化到达漏极衬底1的背面12,源极延伸倒鳍20能避免电子流在漏极外延层10内提前汇集,由源极层60与背面12之间为分流交错隔离柵的形态,以形成较均匀的电子流分布,特别适用于半导体功率器件的应用。
本具体实施方式的实施例均作为方便理解或实施本发明技术方案的较佳实施例，并非依此限制本发明的保护范围，凡依本发明的结构、形状、原理所做的等效变化，均应被涵盖于本发明的请求保护范围内。

Claims (10)

1.一种多柵极变化的场效晶体管结构，其特征在于，包括：
漏极衬底，具有由漏极外延层提供的处理表面与对应的背面，由所述处理表面形成有相互平行的第一沟槽，所述第一沟槽的内壁绝缘处理，所述第一沟槽的底部内设置源极延伸倒鳍，所述第一沟槽的深度不超过所述漏极外延层的厚度;
有源层，形成于所述漏极外延层中，由所述有源层形成有位于所述第一沟槽之间的第二沟槽，所述第二沟槽的内壁绝缘处理，所述第二沟槽内设置有第一柵极，所述第二沟槽的第二深度足以贯穿所述有源层但小于所述第一沟槽的第一深度;设置所述第一柵极的同时还在所述第一沟槽内对准所述源极延伸倒鳍的上方设置有第二柵极;所述第二柵极与所述第一柵极具有不同的形状轮廓;
内介电层，形成于所述第一柵极上与所述第二柵极上,使所述第一柵极与所述第二柵极为嵌埋结构;
源极层，形成于所述漏极外延层上，所述源极层等电位连接所述源极延伸倒鳍，所述场效晶体管的沟道分别位于所述第一柵极的两侧与所述第二柵极的两侧。
2.根据权利要求1所述的场效晶体管结构，其特征在于，所述源极层还覆盖于所述内介电层上，所述有源层由所述漏极外延层的所述处理表面内化形成，所述内介电层凹陷于所述处理表面,以利所述源极层与所述有源区的欧姆接触的结合。
3.根据权利要求1所述的场效晶体管结构，其特征在于，所述有源层包括位于底层的沟道层、位于所述沟道层上且在沟槽开口两侧的源极领域结,所述源极领域结以斜角离子注入形成,用于连接沟槽凹陷区内的所述源极层至对应第一柵极与第二柵极的两侧。
4.根据权利要求3所述的场效晶体管结构，其特征在于，所述有源层还包括位于顶层的欧姆接触层,分隔于所述源极领域结之间且显露于所述处理表面,所述欧姆接触层的厚度小于所述源极领域结的下沉深度。
5.根据权利要求1所述的场效晶体管结构，其特征在于，所述漏极外延层在对应所述第一沟槽底部的部位还形成有深植入区，以形成屏蔽栅底部浮空反极型柱底结。
6.根据权利要求1所述的场效晶体管结构，其特征在于，所述源极延伸倒鳍与所述衬底外延层之间的绝缘厚度大于所述第一柵极或/与所述第二柵极的表面至所述衬底外延层的柵氧厚度;所述第二柵极的底部与所述源极延伸倒鳍之间形成有第一隔离氧化层,所述第二柵极的顶部与所述源极层之间形成有第二隔离氧化层,以增加埋入式柵极与源极的隔离厚度,所述第二隔离氧化层还形成并覆盖于所述第一柵极的顶部。
7.根据权利要求1-6中任一项所述的场效晶体管结构，其特征在于，以所述第一柵极与第二柵极等电位连接下的电场效应，来自所述源极层的电子流在所述处理表面上分流沿着所述第二沟槽与所述第一沟槽上半部的侧壁轮廓的对称侧移动到所述第一沟槽下半部之间的所述漏极衬底，均匀在所述漏极衬底的所述背面或设置于该背面的漏极金属垫。
8.一种多柵极变化的场效晶体管结构的制造方法，其特征在于，包括：
提供漏极衬底，具有由漏极外延层提供的处理表面与对应的背面，由所述处理表面刻蚀形成相互平行的第一沟槽;
在所述处理表面与所述第一沟槽内形成第一效应氧化层，使所述第一沟槽的内壁绝缘处理;
以沉淀填充方式在所述第一沟槽的底部内设置源极延伸倒鳍，并去除所述源极延伸倒鳍与所述第一效应氧化层在所述处理表面上的部位，所述第一沟槽的深度不超过所述漏极外延层的厚度;
由所述处理表面刻蚀形成位于所述第一沟槽之间的第二沟槽;
在所述处理表面上、所述第二沟槽内与所述第一沟槽的剩余空间内形成第二效应氧化层，使所述第二沟槽的内壁与所述第一沟槽剩余空间的内壁绝缘处理;
以沉淀填充方式在所述第二沟槽内设置第一柵极以及在所述第一沟槽剩余空间内设置第二柵极，所述第二柵极位于所述源极延伸倒鳍上;所述第二柵极与所述第一柵极具有不同的形状轮廓;
在所述漏极外延层的所述处理表面下以能量注入方式形成有源层，所述有源层的底面在所述第二沟槽与所述第一沟槽剩余空间能贯穿的范围内;
以沉淀覆盖方式在所述第一柵极与所述第二柵极上形成内介电层,使所述第一柵极与所述第二柵极为嵌埋结构;
在所述漏极外延层上形成源极层，所述源极层等电位连接所述源极延伸倒鳍，所述场效晶体管的沟道分别位于所述第一柵极的两侧与所述第二柵极的两侧。
9.根据权利要求8所述的场效晶体管结构的制造方法，其特征在于，
在提供所述漏极衬底的步骤后,还包括：以离子植入方式在所述漏极外延层在对应所述第一沟槽底部的部位形成屏蔽栅底部浮空反极型柱底结;具体的,所述漏极衬底为导电型半导体晶圆;
或/与,在形成所述第一效应氧化层的步骤中,包括：以热氧化方式在所述第一沟槽内形成所述第一效应氧化层的氧化层;之后以沉淀方式在所述第一沟槽内形成所述第一效应氧化层的淀积层;具体的，所述第一效应氧化层的材质包括氧化硅;
或/与,在设置所述源极延伸倒鳍的步骤中,所述源极延伸倒鳍与所述第一效应氧化层在所述处理表面上的部位去除方法包括选择性刻蚀或是化学机械研磨与回刻蚀;优选的,所述源极延伸倒鳍的材质包括导电多晶硅;
或/与,在形成所述第二沟槽的步骤中,包括的前置步骤是：在所述处理表面上形成第一硬掩膜层,以遮盖所述处理表面以及所述源极延伸倒鳍的顶部;在形成所述第二沟槽的步骤后,包括的后置步骤是：刻蚀在所述处理表面上的所述第一硬掩膜层,在所述源极延伸倒鳍上的所述第一硬掩膜层被保留形成为第一隔离氧化层;优选的,在所述第二沟槽形成之后,以离子植入方式在所述漏极外延层在对应所述第二沟槽底部的部位形成栅下浮空反极型结;
或/与,在形成所述第二效应氧化层的步骤中,所述第二效应氧化层具体为柵氧化层,以热氧化或热氧化加上淀积方式形成所述柵氧化层于所述第二沟槽与所述第一沟槽剩余空间的内壁与所述处理表面上;
或/与,在设置所述第一柵极与第二柵极的步骤中,去除所述第一柵极与第二柵极在所述处理表面上的相接部位,去除方法包括选择性刻蚀或是化学机械研磨与回刻蚀,使所述第一柵极与第二柵极的顶面凹陷于所述处理表面;优选的,所述柵极的材质包括导电多晶硅,含有掺杂离子;
或/与,在形成所述有源层的步骤中,所述有源层由所述漏极外延层的所述处理表面内化形成;所述有源层包括位于底层的沟道层、位于所述沟道层上且在沟槽开口两侧的源极领域结;所述源极领域结用于连接沟槽凹陷区内的所述源极层至对应第一柵极与第二柵极的两侧;所述源极领域结的形成方法包括：先在所述第一柵极、所述第二柵极上与所述处理表面上形成第二硬掩膜沉淀;经过斜角刻蚀,所述第二硬掩膜沉淀形成为在所述第一柵极与所述第二柵极上的第二隔离氧化层以及在所述处理表面上的自对准掩膜体;在位于所述处理表面上的自对准掩膜体的遮挡下斜角离子注入用于形成所述源极领域结的掺杂物;
或/与,在形成所述源极层的步骤中，所述源极层还覆盖于所述内介电层上，所述源极层的材质为金属;在形成所述源极层的步骤后，对所述漏极衬底的背面进行晶背减薄与晶背金属化。
10.一种半导体芯片装置，其特征在于，包括：如权利要求1-7中任一项所述的一种多柵极变化的场效晶体管结构,或者,使用的场效晶体管结构包括:位于处理表面下的漏极外延层、位于所述处理表面上的源极层以及嵌入于所述漏极外延层内的源极延伸倒鳍、第一柵极与第二柵极;所述第一柵极排列在所述源极延伸倒鳍之间,所述第二柵极对准在所述源极延伸倒鳍上,所述第一柵极与所述第二柵极的两侧各形成有成对由所述源极层至所述漏极外延层内部并联的对称型沟道;优选的,所述漏极外延层在对应所述源极延伸倒鳍的底部部位形成屏蔽栅底部浮空反极型柱底结;优选的,所述有源层包括位于底层的沟道层、位于所述沟道层上且在沟槽开口两侧的源极领域结,所述源极领域结以斜角离子注入形成,用于连接沟槽凹陷区内的所述源极层至对应第一柵极与第二柵极的两侧;更优选的,所述有源层还包括位于顶层的欧姆接触层,分隔于所述源极领域结之间且显露于所述处理表面,所述欧姆接触层的厚度小于所述源极领域结的下沉深度。
CN202110486545.8A 2021-04-30 2021-04-30 多栅极变化的场效晶体管结构及其制造方法、芯片装置 Active CN113224133B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110486545.8A CN113224133B (zh) 2021-04-30 2021-04-30 多栅极变化的场效晶体管结构及其制造方法、芯片装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110486545.8A CN113224133B (zh) 2021-04-30 2021-04-30 多栅极变化的场效晶体管结构及其制造方法、芯片装置

Publications (2)

Publication Number Publication Date
CN113224133A true CN113224133A (zh) 2021-08-06
CN113224133B CN113224133B (zh) 2022-05-17

Family

ID=77090831

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110486545.8A Active CN113224133B (zh) 2021-04-30 2021-04-30 多栅极变化的场效晶体管结构及其制造方法、芯片装置

Country Status (1)

Country Link
CN (1) CN113224133B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113851524A (zh) * 2021-09-17 2021-12-28 深圳真茂佳半导体有限公司 多源mos管共用栅极电荷平衡芯片结构及其制造方法
CN114927560A (zh) * 2022-05-25 2022-08-19 无锡锡产微芯半导体有限公司 屏蔽栅极沟槽金属氧化物半导体场效应晶体管
US20240088215A1 (en) * 2023-07-18 2024-03-14 Lingrui Semiconductor (Shanghai) Co., Ltd. Trench mosfet device and manufacturing method therefor

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102299078A (zh) * 2010-06-23 2011-12-28 株式会社东芝 半导体器件的制造方法
US20120043602A1 (en) * 2010-01-11 2012-02-23 Maxpower Semiconductor Inc. Power MOSFET and Its Edge Termination
JP2012124425A (ja) * 2010-12-10 2012-06-28 Panasonic Corp 縦型ゲート半導体装置の製造方法および縦型ゲート半導体装置
CN103325818A (zh) * 2012-03-23 2013-09-25 株式会社东芝 半导体装置及其制造方法
US20140284711A1 (en) * 2013-03-22 2014-09-25 Kabushiki Kaisha Toshiba Semiconductor apparatus
CN109166926A (zh) * 2018-08-29 2019-01-08 电子科技大学 一种屏蔽栅功率器件

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120043602A1 (en) * 2010-01-11 2012-02-23 Maxpower Semiconductor Inc. Power MOSFET and Its Edge Termination
CN102299078A (zh) * 2010-06-23 2011-12-28 株式会社东芝 半导体器件的制造方法
JP2012124425A (ja) * 2010-12-10 2012-06-28 Panasonic Corp 縦型ゲート半導体装置の製造方法および縦型ゲート半導体装置
CN103325818A (zh) * 2012-03-23 2013-09-25 株式会社东芝 半导体装置及其制造方法
US20140284711A1 (en) * 2013-03-22 2014-09-25 Kabushiki Kaisha Toshiba Semiconductor apparatus
CN109166926A (zh) * 2018-08-29 2019-01-08 电子科技大学 一种屏蔽栅功率器件

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113851524A (zh) * 2021-09-17 2021-12-28 深圳真茂佳半导体有限公司 多源mos管共用栅极电荷平衡芯片结构及其制造方法
CN114927560A (zh) * 2022-05-25 2022-08-19 无锡锡产微芯半导体有限公司 屏蔽栅极沟槽金属氧化物半导体场效应晶体管
US20240088215A1 (en) * 2023-07-18 2024-03-14 Lingrui Semiconductor (Shanghai) Co., Ltd. Trench mosfet device and manufacturing method therefor

Also Published As

Publication number Publication date
CN113224133B (zh) 2022-05-17

Similar Documents

Publication Publication Date Title
US8394702B2 (en) Method for making dual gate oxide trench MOSFET with channel stop using three or four masks process
TWI464885B (zh) 在金氧半場效電晶體元件中整合肖特基之結構及其方法
US8952430B2 (en) Semiconductor device and method for manufacturing semiconductor device
CN102104073B (zh) 带有很高的衬底-栅极击穿和嵌入式雪崩箝位二极管的横向超级结器件
TWI518803B (zh) 用於負載開關和直流－直流器件的高密度ｍｏｓｆｅｔ的器件結構及其制備方法
CN102237279B (zh) 用三个或四个掩膜制备的氧化物终止沟槽mosfet
US7906388B2 (en) Semiconductor device and method for manufacture
US20110121386A1 (en) Trench MOSFET with trenched floating gates as termination
US20100237415A1 (en) Semiconductor Power Device Having a Top-side Drain Using a Sinker Trench
CN104022043B (zh) 带有分裂栅的沟槽式功率mosfet及制备方法
JP2000252468A (ja) 埋め込みゲートを有するｍｏｓゲート装置およびその製造方法
CN107910267B (zh) 功率半导体器件及其制造方法
US9276075B2 (en) Semiconductor device having vertical MOSFET structure that utilizes a trench-type gate electrode and method of producing the same
CN113410307B (zh) 场效晶体管结构及其制造方法、芯片装置
CN113224133B (zh) 多栅极变化的场效晶体管结构及其制造方法、芯片装置
TWI528423B (zh) 用於製備半導體元件的方法及半導體元件
US7629646B2 (en) Trench MOSFET with terraced gate and manufacturing method thereof
CN107910268B (zh) 功率半导体器件及其制造方法
CN113284944B (zh) 嵌埋式栅极顶面接触的场效晶体管结构及其制造方法
CN113437153B (zh) 多槽间嵌埋柵极的场效晶体管结构及其制造方法
CN113555414B (zh) 沟槽型碳化硅场效应晶体管及其制备方法
CN113241374B (zh) 功率晶体管结构及其制造方法
CN107910270B (zh) 功率半导体器件及其制造方法
CN115241283A (zh) 集成的平面-沟道栅极功率mosfet
CN107910271B (zh) 功率半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant