[go: up one dir, main page]

CN113192987B - 一种soi体接触器件结构及其形成方法 - Google Patents

一种soi体接触器件结构及其形成方法 Download PDF

Info

Publication number
CN113192987B
CN113192987B CN202110461246.9A CN202110461246A CN113192987B CN 113192987 B CN113192987 B CN 113192987B CN 202110461246 A CN202110461246 A CN 202110461246A CN 113192987 B CN113192987 B CN 113192987B
Authority
CN
China
Prior art keywords
layer
region
body contact
soi
sab
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110461246.9A
Other languages
English (en)
Other versions
CN113192987A (zh
Inventor
陈宏�
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202110461246.9A priority Critical patent/CN113192987B/zh
Publication of CN113192987A publication Critical patent/CN113192987A/zh
Application granted granted Critical
Publication of CN113192987B publication Critical patent/CN113192987B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D87/00—Integrated devices comprising both bulk components and either SOI or SOS components on the same substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供的一种SOI体接触器件结构及其形成方法中，所述SOI体接触器件结构包括SOI衬底，所述SOI衬底具有有源区，所述SOI衬底的有源区上形成有SAB层和栅极结构，所述SAB层和栅极结构垂直且呈T字型设置，所述SAB层和栅极结构将所述有源区划分为位于所述SAB层上方的体接触区，位于SAB层下方且被有源区间隔设置的源区和漏区；其中，所述SAB层的厚度远小于所述栅极结构的高度。本发明采用所述SAB层替代原有的栅极，可以降低位于第一区域和第二区域之间上方结构的厚度，同时没有了侧墙，其不影响源区和漏区上方的钴硅化物层的形成效果，避免了漏电的现象，提高了SOI体接触器件的电性性能。

Description

一种SOI体接触器件结构及其形成方法
技术领域
本发明涉及半导体制造领域，特别是涉及一种SOI体接触器件结构及其形成方法。
背景技术
绝缘体上硅(SOI)器件相比体硅器件具有全介质隔离，寄生电容小，功耗低，速度快，抗辐射能力强等优点。因此，SOI器件广泛应用于数字，模拟以及高可靠性电路中。根据SOI顶层硅厚度和MOS器件阱注入浓度的不同，SOI MOS器件可分为部分耗尽(PartiallyDepleted，PD)SOI MOS器件和全耗尽(Full Depleted，FD)SOI MOS器件。
SOI技术带来器件和电路性能提高的同时也不可避免地带来了不利的影响，其中最大的问题在于部分耗尽SOI器件的浮体效应(floating body effect)。当器件顶层硅膜的厚度大于最大耗尽层的宽度时，由于结构中埋入氧化层(BOX)的隔离作用，器件开启后一部分没有被耗尽的硅膜将处于电学浮空的状态，这种浮体结构会给器件特性带来显著的影响，称之为浮体效应。浮体效应会引起翘曲(kink)效应、漏击穿电压降低和反常亚阈值斜率等现象，从而影响器件性能。由于浮体效应对器件性能带来不利的影响，如何抑制浮体效应的研究，一直是SOI器件研究的热点。针对浮体效应的解决措施分为两类，一类是采用体接触方式使积累的空穴得到释放，一类是从工艺的角度出发采取源漏工程或衬底工程减轻浮体效应。所谓体接触，就是使埋入氧化层上方、硅膜底部处于电学浮空状态的体区和外部相接触，导致空穴不可能在该区域积累，因此这种结构可以成功地克服部分耗尽SOI MOS器件的浮体效应。
基于上述体接触方式的原理，人们采取了很多结构来抑制部分耗尽SOI MOS器件的浮体效应。其中一种为T型栅的部分耗尽
然而，如图1所示，现有的SOI体接触器件结构MOS器件包括：硅衬底(未示出)，依次形成于硅衬底上的埋氧化层(未示出)和顶层硅10；位于所述顶层硅100上方的T型栅101，其中，T型栅101由垂直相交的两个部分构成，T型栅101包括横向的第一栅极1011和纵向的第二栅极1012，故T型栅101将有源区划分为三个部分，所述三个部分分别用于形成位于顶层硅内的源区102、漏区103以及体接触区104，其中，源区102和漏区103的掺杂类型与所述顶层硅的掺杂类型相反，体接触区104的掺杂类型与所述顶层硅的掺杂类型相同。此外，该部分耗尽SOI MOS器件的源区102、漏区103、体接触区104以及T型栅101分别通过不同的接触孔105被引出。在形成接触孔105之前，需要在源区102的表面、漏区103的表面以及T型栅101的表面分别形成钴硅化合物层，但是，在钴硅化合物层前的Ar溅射时，在T型栅101特别是在第一栅极1011朝向源区102和漏区103的一侧的侧墙上的氧化物很容易被溅起并沉积在源区102和漏区103的边缘区域A上(如图2所示)，其在钴溅射时影响了钴硅化合物层的形成效果，使得SOI体接触器件结构产生了漏电的现象，造成电性不良，从而影响了SOI体接触器件的电性性能。
发明内容
本发明的目的在于提供一种SOI体接触器件结构及其形成方法，以避免在钴硅化合物层前的氩离子溅射时，栅极结构的侧墙上的氧化物溅起并沉积在有源区上，造成其对钴溅射时钴硅化合物层的形成效果的影响，避免漏电现象，提高SOI体接触器件的电性性能。
为解决上述技术问题，本发明提供一种SOI体接触器件结构，包括SOI衬底，所述SOI衬底具有有源区，所述SOI衬底的有源区上形成有SAB层和栅极结构，所述SAB层和栅极结构垂直且呈T字型设置，所述SAB层和栅极结构将所述有源区划分为位于所述SAB层上方的体接触区，位于SAB层下方且被有源区间隔设置的源区和漏区；
其中，所述SAB层的厚度远小于所述栅极结构的高度。
可选的，所述SAB层的厚度为栅极结构的高度的0.3倍以下。
进一步的，所述SAB层的厚度为栅极结构的高度的0.15倍以下。
进一步的，所述栅极结构包括栅氧化层以及位于所述栅氧化层上的栅极。
进一步的，所述SOI衬底包括衬底、绝缘埋层和顶层硅，所述衬底和顶层硅均掺杂了P型离子。
进一步的，所述绝缘埋层为埋氧化层，其厚度小于500nm。
进一步的，所述体接触区位于P型重掺杂区域，所述源区和漏区位于N型掺杂区域。
进一步的，所述源区和漏区的SOI衬底上还形成有钴硅化合物层。
进一步的，所述有源区上还形成有介质层，所述介质层覆盖所述有源区的钴硅化合物层、SAB层和栅极结构，在所述介质层中形成有接触孔，所述接触孔用于将所述源区、漏区、体接触区及栅极引出。
另一方面，本发明还提供了一种SOI体接触器件结构的形成方法，包括以下步骤：
提供一SOI衬底，所述SOI衬底具有有源区；以及
在所述有源区的SOI衬底上形成SAB层和栅极，所述SAB层和栅极垂直且呈T字型设置，且所述SAB层和栅极结构将所述有源区划分为位于所述SAB层上方的体接触区，位于SAB层下方且被有源区间隔设置的源区和漏区，其中，所述SAB层的厚度远小于所述栅极结构的高度。
可选的，形成SAB层和栅极之后还包括：
在所述源区和漏区的SOI衬底上执行Ar溅射预清洗工艺；以及
在所述源区和漏区的SOI衬底上执行钴溅射工艺，以在所述源区和漏区的SOI衬底的表面形成钴硅化合物层，从而形成SOI体接触器件结构。
与现有技术相比存在以下有益效果：
本发明提供的一种SOI体接触器件结构及其形成方法中，所述SOI体接触器件结构包括SOI衬底，所述SOI衬底具有有源区，所述SOI衬底的有源区上形成有SAB层和栅极结构，所述SAB层和栅极结构垂直且呈T字型设置，所述SAB层和栅极结构将所述有源区划分为位于所述SAB层上方的体接触区，位于SAB层下方且被有源区间隔设置的源区和漏区；其中，所述SAB层的厚度远小于所述栅极结构的高度。本发明采用所述SAB层替代原有的栅极，可以降低位于第一区域和第二区域之间上方结构的厚度，同时没有了侧墙，其不影响源区和漏区上方的钴硅化物层的形成效果，避免了漏电的现象，提高了SOI体接触器件的电性性能。
附图说明
图1为一种SOI体接触器件结构的俯视结构示意图；
图2为SOI体接触器件结构的钴溅射前的Ar溅射引起的不良；
图3为本方案一实施例的一种SOI体接触器件结构的俯视结构示意图。
附图标记说明：
图1-2中：
10-顶层硅；101-T型栅；1011-第一栅极；1012-第二栅极；102-源区；103-漏区；104-体接触区；105-接触孔；
图3中：
20-顶层硅；200-有源区；201-第一区域；202-第一子区域；203-第二子区域；210-SAB层；220-栅极；230-接触孔。
具体实施方式
如背景技术所述，在钴硅化合物层前的Ar溅射时，在T型栅101特别是在第一栅极1011朝向源区102和漏区103的一侧的侧墙上的氧化物很容易被溅起并沉积在源区102和漏区103的边缘区域A上。而造成这一现象的原因，据发明人分析可知，由于T型栅101的高度较高(其通常在2000埃左右)，侧墙具有坡度，使得第一栅极1011朝向源区102和漏区103的一侧的侧墙上的氧化物在Ar溅射时氧化物很容易被溅起，其在溅起后沿抛物线方向飞出并沉积在源区102和漏区103的边缘区域A上，从而影响了钴硅化合物层的形成效果，使得SOI体接触器件结构产生了漏电的现象，造成电性不良，从而影响了SOI体接触器件的性能。
基于上述分析，本发明提供一种SOI体接触器件结构，采用所述SAB层替代原有的栅极，可以降低位于第一区域和第二区域之间上方结构的厚度，同时没有了侧墙，其不影响源区和漏区上方的钴硅化物层的形成效果，避免了漏电的现象，提高了SOI体接触器件的电性性能。
以下将对本发明的一种SOI体接触器件结构及其形成方法作进一步的详细描述。下面将参照附图对本发明进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本发明实施例的目的。
图3为本实施例的一种SOI体接触器件结构的俯视结构示意图。如图3所示，本实施例提供一种SOI体接触器件结构，包括SOI衬底，其中，在本实施例中采用的所述SOI衬底为P型掺杂的SOI晶圆。
所述SOI衬底包括衬底(图中未示出)、绝缘埋层(图中未示出)和顶层硅20，在本实施例中，所述衬底例如是P型掺杂的衬底，通常可以为P型掺杂的硅衬底；所述绝缘埋层可以为埋氧化层，其厚度典型值小于500nm；所述顶层硅20可以为P型掺杂顶层硅，其厚度典型值为50nm～10000nm，所述顶层硅20为如图3中的最外侧的实线框包围区域所示。
所述SOI衬底具有有源区(ACT)200，在所述SOI衬底的有源区200上形成有SAB层210和栅极结构220，所述SAB层210和栅极结构220垂直相交设置，在本实施例中，SAB层210和栅极结构220的俯视结构为T型结构，在俯视方向上，所述SAB层210将有源区划分为第一区域201和第二区域，进一步的，所述栅极结构220将第二区域划分为第一子区域202和第二子区域203，所述第一区域201包括体接触区，所述第一子区域202包括源区，所述第二子区域203包括漏区。在本实施例中，源区、漏区和栅极结构220为同一个MOS晶体管的各结构，同时，在源区和漏区之间还具有被栅极结构220所覆盖的沟道区(图中未示出)。所述栅极结构220由下至上包括形成与所述栅氧化层(图中未示出)和栅极。这些结构构成一个完整的MOS晶体管。在第一区域201和第二区域中间还具有被SAB层210覆盖的第一阱区(图中未示出)。
所述体接触区位于P型重掺杂区域(PPLUS)，且所述体接触区位于所述SAB层210上侧(远离所述源区和漏区的一侧上)的顶层硅20中，其掺杂类型与顶层硅20的掺杂类型相同，如图3中的小虚线框包围区域所示。所述源区和漏区位于N型掺杂区域(NPLUS)，其掺杂类型与顶层硅20的掺杂类型相反，如图3中的大虚线包围区域所示。栅极结构220为位于源区和漏区之间的顶层硅20上的结构，栅极的掺杂类型通常与源区和漏区的掺杂类型相同，与体接触区的掺杂类型相反，因此，在本实施例中，其可以为N型掺杂。具体的，栅极的材料可以为掺杂多晶硅，进一步的，栅极的材料可以为N型掺杂多晶硅。
所述SAB层210的部分位于第一阱区的顶层硅20上，同时还有部分位于体接触区的顶层硅20上方，通常所述SAB层210与体接触区之间也具有绝缘层(图中未示出)，所述绝缘层可以为氧化层。其中，所述SAB层210的厚度远小于栅极结构220的高度，进一步的，所述SAB层210的厚度为栅极结构220的高度的0.3倍以下，具体例如是0.05倍、0.1倍、0.15倍、0.2倍、0.25倍、0.3倍，优选的，所述SAB层210的厚度为栅极结构220的高度的0.15倍以下。所述栅极结构220的两侧具有侧墙(图中未示出)，所述SAB层210不具有侧墙，可知，采用所述SAB层210替代原有的栅极结构，可以降低位于第一区域201和第二区域之间的顶层硅20上结构的厚度，同时没有了侧墙，其不影响源区和漏区上方的钴硅化物层的形成效果，避免了漏电的现象，提高了SOI体接触器件的电性性能。
在第二区域的源区和漏区形成有钴硅化合物层，在所述钴硅化合物层、栅极结构220、SAB层210及体接触区上形成介质层，还形成有接触孔230，以将源区、漏区、体接触区及栅极引出，其中，位于源区和漏区的接触孔的孔底暴露出所述钴硅化合物层。
本实施例还提供一种SOI体接触器件结构的形成方法，包括以下步骤：
请参阅图3，首先，提供一SOI衬底，所述SOI衬底由下至上依次包括衬底、绝缘埋层和顶层硅20，所述SOI衬底具有有源区。
其中，所述SOI衬底例如是P型掺杂的衬底，通常可以为低阻、高阻或trap rich；所述绝缘埋层可以为埋氧化层，其厚度典型值小于500nm；所述顶层硅20可以为P型掺杂顶层硅，其厚度典型值为50nm～10000nm。
接着，在所述有源区的SOI衬底上形成SAB层210和栅极结构220，所述SAB层210和栅极结构220垂直相交设置，且SAB层210和栅极结构220的俯视结构为T型结构。
其中，所述SAB层210将有源区划分为第一区域201和第二区域，所述栅极结构220将第二区域划分为第一子区域202和第二子区域203，所述第一区域201包括体接触区，所述第一子区域202包括源区，所述第二子区域203包括漏区。
所述栅极结构220与所述SOI衬底之间还形成有栅氧化层。
所述SAB层210的形成方法包括：
先沉积一SAB膜层，再在所述SAB膜上层形成图形化的光刻胶层，再通过干法刻蚀工艺形成SAB层210。所述SAB层210的厚度远小于栅极结构220的高度。
接着，在所述源区和漏区的顶层硅20上形成钴硅化合物层，具体的，先通过Ar溅射对所述源区和漏区进行预清洗，在这个过程中，由于SAB层210的高度较低，且SAB层210没有侧墙，因此，Ar溅射时不会在第二区域靠近SAB层210的角落出现氧化物的溅起，从而该步骤不会影响钴溅射时的钴硅化合物层的形成效果，避免了漏电现象，提高SOI体接触器件的电性性能。
接着，在所述第二区域上以及第一区域形成介质层，并在所述介质层中形成接触孔，以将源区、漏区、体接触区及栅极引出，其中，位于源区和漏区的接触孔的孔底暴露出所述钴硅化合物层。
综上所述，本发明提供的一种SOI体接触器件结构及其形成方法中，所述SOI体接触器件结构包括SOI衬底，所述SOI衬底具有有源区，所述SOI衬底的有源区上形成有SAB层和栅极结构，所述SAB层和栅极结构垂直且呈T字型设置，所述SAB层和栅极结构将所述有源区划分为位于所述SAB层上方的体接触区，位于SAB层下方且被有源区间隔设置的源区和漏区；其中，所述SAB层的厚度远小于所述栅极结构的高度。本发明采用所述SAB层替代原有的栅极，可以降低位于第一区域和第二区域之间上方结构的厚度，同时没有了侧墙，其不影响源区和漏区上方的钴硅化物层的形成效果，避免了漏电的现象，提高了SOI体接触器件的电性性能。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”的描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (10)

1.一种SOI体接触器件结构，其特征在于，包括SOI衬底，所述SOI衬底具有有源区，所述SOI衬底的有源区上形成有SAB层和栅极结构，所述SAB层和栅极结构垂直且呈T字型设置，所述SAB层和栅极结构将所述有源区划分为位于所述SAB层上方的体接触区，位于SAB层下方且被有源区间隔设置的源区和漏区；
其中，所述SAB层的厚度为栅极结构的高度的0.3倍以下。
2.如权利要求1所述的SOI体接触器件结构，其特征在于，所述SAB层的厚度为栅极结构的高度的0.15倍以下。
3.如权利要求1或2所述的SOI体接触器件结构，其特征在于，所述栅极结构包括栅氧化层以及位于所述栅氧化层上的栅极。
4.如权利要求1或2所述的SOI体接触器件结构，其特征在于，所述SOI衬底包括衬底、绝缘埋层和顶层硅，所述衬底和顶层硅均掺杂了P型离子。
5.如权利要求4所述的SOI体接触器件结构，其特征在于，所述绝缘埋层为埋氧化层，其厚度小于500nm。
6.如权利要求5所述的SOI体接触器件结构，其特征在于，所述体接触区位于P型重掺杂区域，所述源区和漏区位于N型掺杂区域。
7.如权利要求6所述的SOI体接触器件结构，其特征在于，所述源区和漏区的SOI衬底上还形成有钴硅化合物层。
8.如权利要求7所述的SOI体接触器件结构，其特征在于，所述有源区上还形成有介质层，所述介质层覆盖所述有源区的钴硅化合物层、SAB层和栅极结构，在所述介质层中形成有接触孔，所述接触孔用于将所述源区、漏区、体接触区及栅极引出。
9.一种SOI体接触器件结构的形成方法，用于制备如权利要求1～8中任一项所述的SOI体接触器件结构，其特征在于，包括以下步骤：
提供一SOI衬底，所述SOI衬底具有有源区；以及
在所述有源区的SOI衬底上形成SAB层和栅极，所述SAB层和栅极垂直且呈T字型设置，且所述SAB层和栅极结构将所述有源区划分为位于所述SAB层上方的体接触区，位于SAB层下方且被有源区间隔设置的源区和漏区，其中，所述SAB层的厚度为栅极结构的高度的0.3倍以下。
10.如权利要求9所述的SOI体接触器件结构的形成方法，其特征在于，形成SAB层和栅极之后还包括：
在所述源区和漏区的SOI衬底上执行Ar溅射预清洗工艺；以及
在所述源区和漏区的SOI衬底上执行钴溅射工艺，以在所述源区和漏区的SOI衬底的表面形成钴硅化合物层，从而形成SOI体接触器件结构。
CN202110461246.9A 2021-04-27 2021-04-27 一种soi体接触器件结构及其形成方法 Active CN113192987B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110461246.9A CN113192987B (zh) 2021-04-27 2021-04-27 一种soi体接触器件结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110461246.9A CN113192987B (zh) 2021-04-27 2021-04-27 一种soi体接触器件结构及其形成方法

Publications (2)

Publication Number Publication Date
CN113192987A CN113192987A (zh) 2021-07-30
CN113192987B true CN113192987B (zh) 2023-11-03

Family

ID=76979549

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110461246.9A Active CN113192987B (zh) 2021-04-27 2021-04-27 一种soi体接触器件结构及其形成方法

Country Status (1)

Country Link
CN (1) CN113192987B (zh)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101931008A (zh) * 2010-07-13 2010-12-29 中国科学院上海微系统与信息技术研究所 一种具有体接触结构的pd soi器件
CN102593170A (zh) * 2011-01-14 2012-07-18 中国科学院微电子研究所 一种基于绝缘体上硅的射频ldmos晶体管结构
CN103178058A (zh) * 2013-03-29 2013-06-26 中国航天科技集团公司第九研究院第七七一研究所 一种基于pd soi 的二极管辅助触发esd 保护电路
CN103258813A (zh) * 2013-04-24 2013-08-21 上海宏力半导体制造有限公司 部分耗尽soi mosfet的测试结构及其形成方法
CN105280715A (zh) * 2015-11-30 2016-01-27 上海华虹宏力半导体制造有限公司 Soi体接触器件结构
CN105977303A (zh) * 2016-07-27 2016-09-28 上海华虹宏力半导体制造有限公司 用于薄膜soi结构的ldmos器件结构
CN106129012A (zh) * 2016-07-04 2016-11-16 上海华虹宏力半导体制造有限公司 Soi器件及其制作方法
CN108231899A (zh) * 2017-12-26 2018-06-29 上海集成电路研发中心有限公司 一种soi体接触器件及其制作方法
KR20190032736A (ko) * 2017-09-20 2019-03-28 주식회사 디비하이텍 드레인 확장형 모스 트랜지스터 및 이의 제조 방법
CN110021663A (zh) * 2018-01-09 2019-07-16 联华电子股份有限公司 半导体元件
CN110707043A (zh) * 2019-10-31 2020-01-17 西安微电子技术研究所 一种带硅化物的场加固抗总剂量辐射cmos器件及工艺
CN111508951A (zh) * 2020-04-26 2020-08-07 中国电子科技集团公司第五十八研究所 一种基于soi工艺的ggnmos esd保护器件结构
CN112349784A (zh) * 2020-11-05 2021-02-09 武汉新芯集成电路制造有限公司 半导体器件及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120205744A1 (en) * 2011-02-10 2012-08-16 O Kenneth K Body contact structure for a semiconductor device
US20130277741A1 (en) * 2012-04-23 2013-10-24 Globalfoundries Singapore Pte Ltd Ldmos device with field effect structure to control breakdown voltage, and methods of making such a device

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101931008A (zh) * 2010-07-13 2010-12-29 中国科学院上海微系统与信息技术研究所 一种具有体接触结构的pd soi器件
CN102593170A (zh) * 2011-01-14 2012-07-18 中国科学院微电子研究所 一种基于绝缘体上硅的射频ldmos晶体管结构
CN103178058A (zh) * 2013-03-29 2013-06-26 中国航天科技集团公司第九研究院第七七一研究所 一种基于pd soi 的二极管辅助触发esd 保护电路
CN103258813A (zh) * 2013-04-24 2013-08-21 上海宏力半导体制造有限公司 部分耗尽soi mosfet的测试结构及其形成方法
CN105280715A (zh) * 2015-11-30 2016-01-27 上海华虹宏力半导体制造有限公司 Soi体接触器件结构
CN106129012A (zh) * 2016-07-04 2016-11-16 上海华虹宏力半导体制造有限公司 Soi器件及其制作方法
CN105977303A (zh) * 2016-07-27 2016-09-28 上海华虹宏力半导体制造有限公司 用于薄膜soi结构的ldmos器件结构
KR20190032736A (ko) * 2017-09-20 2019-03-28 주식회사 디비하이텍 드레인 확장형 모스 트랜지스터 및 이의 제조 방법
CN108231899A (zh) * 2017-12-26 2018-06-29 上海集成电路研发中心有限公司 一种soi体接触器件及其制作方法
CN110021663A (zh) * 2018-01-09 2019-07-16 联华电子股份有限公司 半导体元件
CN110707043A (zh) * 2019-10-31 2020-01-17 西安微电子技术研究所 一种带硅化物的场加固抗总剂量辐射cmos器件及工艺
CN111508951A (zh) * 2020-04-26 2020-08-07 中国电子科技集团公司第五十八研究所 一种基于soi工艺的ggnmos esd保护器件结构
CN112349784A (zh) * 2020-11-05 2021-02-09 武汉新芯集成电路制造有限公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
CN113192987A (zh) 2021-07-30

Similar Documents

Publication Publication Date Title
US6351014B2 (en) Semiconductor device having different field oxide sizes
US20150037952A1 (en) Recessed channel insulated-gate field effect transistor with self-aligned gate and increased channel length
US9673299B2 (en) Method for manufacturing split-gate power device
WO2014166346A1 (zh) 一种u形沟道的半导体存储器
CN111029408A (zh) 一种集成esd的vdmos器件及制备方法
JP2780162B2 (ja) 半導体デバイスの製造方法
CN107819031A (zh) 晶体管及其形成方法、半导体器件
CN208225884U (zh) 晶体管及半导体器件
KR102453508B1 (ko) 스페이서 내에 에어 보이드를 갖는 반도체 디바이스
CN101312209B (zh) 半导体装置及其制造方法
CN113192987B (zh) 一种soi体接触器件结构及其形成方法
US11652170B2 (en) Trench field effect transistor structure free from contact hole
CN211017088U (zh) 一种集成esd的vdmos器件
CN113224168A (zh) 半导体器件及其制造方法
TWI788152B (zh) 半導體器件及其製造方法
CN118472040B (zh) 一种ldmos器件及其制备方法
CN111009469B (zh) 绝缘体上半导体元器件及其制造方法
CN111564443B (zh) 一种高集成密度半浮栅存储器及其制备方法
US20240243180A1 (en) Semiconductor device and method of fabricating the same
CN118841441A (zh) 半导体结构及其形成方法
CN118738080A (zh) 半导体结构及其形成方法
KR101026373B1 (ko) 저전압 함몰형 게이트를 구비하는 반도체 소자 및 그 형성 방법
KR940004599B1 (ko) 디램 셀의 구조 및 제조방법
CN117199128A (zh) 半导体结构及其形成方法
KR970011379B1 (ko) 반도체 박막트랜지스터 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant