[go: up one dir, main page]

CN113169129B - 电子元件安装用基板以及电子装置 - Google Patents

电子元件安装用基板以及电子装置 Download PDF

Info

Publication number
CN113169129B
CN113169129B CN201980077863.XA CN201980077863A CN113169129B CN 113169129 B CN113169129 B CN 113169129B CN 201980077863 A CN201980077863 A CN 201980077863A CN 113169129 B CN113169129 B CN 113169129B
Authority
CN
China
Prior art keywords
substrate
flow path
electronic component
frame
frame body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980077863.XA
Other languages
English (en)
Other versions
CN113169129A (zh
Inventor
浦健一
加藤圆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to CN202410619842.9A priority Critical patent/CN118588643A/zh
Publication of CN113169129A publication Critical patent/CN113169129A/zh
Application granted granted Critical
Publication of CN113169129B publication Critical patent/CN113169129B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/54—Providing fillings in containers, e.g. gas fillings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H01L2224/49176—Wire connectors having the same loop shape and height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/20—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device gaseous at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15162—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/164—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H01L2924/1715—Shape
    • H01L2924/17151—Frame comprising an aperture, e.g. for pressure control, encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

电子元件安装用基板(1)具备：在第1上表面(21)具有安装电子元件(10)的安装区域的基板(2a)；在基板(2a)的第1上表面(21)包围安装区域设置的框体(2d)；从框体(2d)的内壁向外部贯通的流路(6)；和位于基板(2a)的第1上表面(21)或框体(2d)的内表面的电极焊盘(3)。流路(6)位于比电极焊盘(3)更上方或下方。

Description

电子元件安装用基板以及电子装置
技术领域
本公开涉及安装电子元件等的电子元件安装用基板、电子装置以及电子模块。
背景技术
已知一种电子元件安装用基板，包含绝缘层和布线层，具备有凹部的基板。另外，这样的电子元件安装用基板已知包含从凹部向外部连通的流路的结构(参考特开2007-128987号公报)。
电子元件安装用基板有如下情况：在制作了在该凹部安装电子元件、被盖体等密封的电子装置后，为了将电子装置内部的空气替换成例如氮等适宜选择的基体而从流路进行空气的注入/排出。近年来，电子元件的端子推进精细化，将电子元件和电子元件安装用基板电接合的金属丝的直径也变小。为此，在使用电子装置的流路进行空气的注入/排出的工序中，会因空气的冲劲让金属丝挠曲，担心产生相邻的金属丝间的短路。另外，由于空气的注入/排出的工序中的空气的压力而担心金属丝与电子元件安装用基板的电极焊盘的接合强度的劣化。
另外，流路除了进行空气的注入/排出的情况以外，还有如下情况：在作成电子装置时，在将盖体等接合的工序中，仅进行排出，使得水蒸气等不会积存在电子装置内部(不刻意进行空气的注入排出)。在该工序中，由于不刻意地排出空气，例如若流路内壁的高度位置与电极的高度位置相同或位于其近旁，则在灰尘等从流路进入的情况下，会在灰尘位于电极近旁的状态下迎来下一工序。之后，在将电子装置搭载于外部设备后，在从外部对电子装置施加了振动等的情况下，担心位于该电极近旁的灰尘移动而使电极间短路从而引起动作不良。
发明内容
本公开的1个方案所涉及的电子元件安装用基板具备：在第1上表面具有安装电子元件的安装区域的基板；在所述基板的所述第1上表面包围所述安装区域设置的框体；从所述框体的内壁向外部贯通的流路；和位于所述基板的所述第1上表面或所述框体的内表面的电极焊盘，所述流路位于比所述电极焊盘更上方或下方。
本公开的1个方案所涉及的电子装置具备电子元件安装用基板和电子元件，其中所述电子元件安装用基板具有：在第1上表面具有安装电子元件的安装区域的基板；在所述基板的所述第1上表面包围所述安装区域设置的框体；和位于所述基板的所述第1上表面或所述框体的内表面的电极焊盘，所述电子元件安装于所述安装区域，与所述电极焊盘经由连接导体电连接，所述电子元件安装用基板具有：从侧视观察下不与所述连接导体重叠的内壁向外部贯通的流路。
附图说明
图1的(a)是表示本公开的第1实施方式所涉及的电子元件安装用基板以及电子装置的外观的顶视图，图1的(b)是与图1的(a)的X1-X1线对应的纵截面图。
图2的(a)是表示本公开的第2实施方式所涉及的电子元件安装用基板以及电子装置的外观的顶视图，图2的(b)是与图2的(a)的X2-X2线对应的纵截面图。
图3的(a)是表示本公开的第2实施方式的其他方案所涉及的电子元件安装用基板以及电子装置的外观的顶视图，图3的(b)是与图3的(a)的X3-X3线对应的纵截面图。
图4的(a)是表示本公开的第3实施方式的方案所涉及的电子元件安装用基板以及电子装置的外观的顶视图，图4的(b)是与图4的(a)的X4-X4线对应的纵截面图。
图5是表示本公开的第4实施方式的方案所涉及的电子元件安装用基板以及电子装置的外观的顶视图。
图6的(a)以及(b)是表示本公开的第4实施方式的其他方案所涉及的电子元件安装用基板以及电子装置的省略了盖体的外观的顶视图。
图7的(a)是表示本公开的第4实施方式的其他方案所涉及的电子元件安装用基板以及电子装置的外观的顶视图，图7的(b)是与图7的(a)的X7-X7线对应的纵截面图。
图8的(a)是表示本公开的第4实施方式的其他方案所涉及的电子元件安装用基板以及电子装置的外观的顶视图，图8的(b)是与图8的(a)的X8-X8线对应的纵截面图。
图9的(a)是表示本公开的第4实施方式的其他方案所涉及的电子元件安装用基板以及电子装置的外观的顶视图，图9的(b)是与图9的(a)的X9-X9线对应的纵截面图。
图10的(a)是表示本公开的第5实施方式的方案所涉及的电子元件安装用基板以及电子装置的外观的顶视图，图10的(b)是与图10的(a)的X10-X10线对应的纵截面图。
图11的(a)是表示本公开的第5实施方式的方案所涉及的电子元件安装用基板以及电子装置的外观的顶视图，图11的(b)是与图11的(a)的X11-X11线对应的纵截面图。
图12的(a)是表示本公开的第6实施方式的方案所涉及的电子元件安装用基板以及电子装置的外观的顶视图，图12的(b)是与图12的(a)的X12-X12线对应的纵截面图。
图13的(a)是表示本公开的第6实施方式的其他方案所涉及的电子元件安装用基板以及电子装置的外观的顶视图，图13的(b)是与图13的(a)的X13-X13线对应的纵截面图。
图14的(a)以及(b)是表示本公开的第6实施方式的其他方案所涉及的电子元件安装用基板的顶视图。
图15的(a)以及(b)是表示本公开的第6实施方式的其他方案所涉及的电子元件安装用基板的顶视图。
图16是表示本公开的第7实施方式的方案所涉及的电子元件安装用基板的顶视图。
具体实施方式
<电子元件安装用基板以及电子装置的结构>
以下参考附图来说明本公开几个例示性的实施方式。另外，在以下的说明中，将在电子元件安装用基板安装了电子元件的结构设为电子装置。另外，将具有位于电子元件安装用基板的上表面侧或包围电子装置而设的外壳或构件的结构设为电子模块。电子元件安装用基板、电子装置以及电子模块，不管哪个方向都可以设为上方或下方，为了方便，定义正交坐标系xyz并将z方向的正侧设为上方。电子元件例如是指CCD(Charge CoupledDevice，电荷耦合器件)型或CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)型等摄像元件、LED(Light Emitting Diode，发光二极管)等发光元件、具有压力、气压、加速度、陀螺仪等的传感器功能的元件、或集成电路等。
(第1实施方式)
参考图1来说明本公开的第1实施方式所涉及的电子元件安装用基板1、和具备其的电子装置20。另外，在本实施方式中，在图1中示出电子装置20。
电子元件安装用基板1，具有基板2a，其在第1上表面20a具有安装电子元件10的安装区域4。在基板2a的第1上表面21，具有包围安装区域4设置的框体2d。电子元件安装用基板1具有从框体2d的内壁向外部贯通的流路6。具有位于基板2a的第1上表面20a或框体的内表面的电极焊盘3。流路6设置得比电极焊盘3更上方或下方。另外，框体2d可以具有第1框体2b和第2框体2c，框体2d的内壁可以具有级差，能将该级差作为边界来做出第1框体2b和第2框体2c。所谓级差，可以使得第1框体2b比第2框体2c更向内侧突出，电极焊盘3位于该第1框体2b的上表面即第2上表面22。
在此，所谓安装区域4，是安装至少1个以上的电子元件10的区域，例如能适宜确定后述的电极焊盘3的最外周的内侧、安装盖体的区域、或更多区域等。另外，安装于安装区域4的部件并不限于电子元件10，例如只要是电子部件即可，并不指定电子元件10或者/以及电子部件的个数。
以下将基板2a、第1框体2b以及第2框体2c合起来称作基体2。
在图1所示的示例中，包含基板2a、框体2d(第1框体2b以及第2框体2c)的基体2由多个绝缘层构成，但例如也可以是通过模制形成的结构、通过模具等的按压而形成的结构、或此外仅有1层的结构等。构成基体2的绝缘层的材料，例如包含电绝缘性陶瓷或树脂。
作为用作形成基体2的绝缘层的材料的电绝缘性陶瓷，例如包含氧化铝质烧结体、莫来石质烧结体、碳化硅质烧结体、氮化铝质烧结体、氮化硅质烧结体或玻璃陶瓷烧结体等。作为用作形成基板2的绝缘层的材料的树脂，例如包含热可塑性的树脂、环氧树脂、聚酰亚胺树脂、丙烯酸树脂、酚醛树脂或氟系树脂等。作为氟系树脂，例如包含四氟乙烯树脂。
基体2如图1所示那样，可以由7层的绝缘层形成，也可以由6层以下或8层以上的绝缘层形成。在绝缘层为6层以下的情况下，能谋求电子元件安装用基板1的薄型化。另外，在绝缘层为8层以上的情况下，能提高电子元件安装用基板1的刚性。
电子元件安装用基板1例如最外周的1边的大小是0.3mm～10cm，在俯视观察下电子元件安装用基板1为四边形状时，可以是正方形，也可以是长方形。另外，例如电子元件安装用基板1的厚度是0.2mm以上。
电子元件安装用基板1具有位于框体2d(第1框体2b的第2上表面22或第2框体2c)的内表面的电极焊盘3。在此，电极焊盘3例如指的是与电子元件10电连接的焊盘。
另外，也可以在电子元件安装用基板1的基体2的上表面、侧面或下表面设置外部电路连接用电极。外部电路连接用电极可以将基体2和外部电路基板、或电子装置20和外部电路基板电连接。
进而，在基体2的上表面或下表面，可以除了电极焊盘3或者/以及外部电路连接用电极以外还设有将形成于绝缘层间的电极、内部布线导体以及内部布线导体彼此上下进行连接的贯通导体。这些电极、内部布线导体或贯通导体可以在基体2的表面露出。可以通过该电极、内部布线导体或贯通导体将电极焊盘3或者/以及外部电路连接用电极分别电连接。
在基体2由电绝缘性陶瓷构成的情况下，电极焊盘3、外部电路连接用电极、内部布线导体或者/以及贯通导体，包含钨(W)、钼(Mo)、锰(Mn)、钯(Pd)、银(Ag)或铜(Cu)、或者含有从这些中选出的至少1种以上的金属材料的合金等。另外，也可以仅由铜(Cu)构成。另外，在多个层由树脂构成的情况下，电极焊盘3、外部电路连接用电极、内部布线导体或者/以及贯通导体包含铜(Cu)、金(Au)、铝(Al)、镍(Ni)、钼(Mo)、钯(Pd)或钛(Ti)、或者含有从这些中选出的至少1种以上的金属材料的合金等。
也可以在电极焊盘3、外部电路连接用电极、内部布线导体或者/以及贯通导体的露出表面进一步具有镀覆层。根据该结构，能保护外部电路连接用的电极、导体层以及贯通导体的露出表面，从而减少氧化。另外，根据该结构，能将电极焊盘3和电子元件10经由金属丝等连接导体13良好地进行电连接。镀覆层例如可以使厚度0.5μm～10μm的Ni镀覆层被覆，或者使该Ni镀覆层以及厚度0.5μm～3μm的金(Au)镀覆层依次被覆。
电子元件安装用基板1的第1框体2b，在基板2a与第1框体2b之间具有从第1框体的内壁向外部贯通的流路6。
电子元件安装用基板有如下情况：在制作了在该凹部安装电子元件、并被盖体等密封的电子装置后，为了将电子装置内部的空气例如替换成氮等适宜选择的基体而从流路进行空气的注入/排出。近年、电子元件的端子推进精细化，将电子元件和电子元件安装用基板电接合的金属丝的直径也变小。为此，在使用电子装置的流路进行空气的注入/排出的工序中，会因空气的冲劲而金属丝挠曲，担心产生相邻的金属丝间的短路。另外，由于空气的注入/排出的工序中的空气的压力，担心金属丝与电子元件安装用基板的电极焊盘的接合强度的劣化。
对此，在本实施方式中，电子元件安装用基板1具有基板2a与第1框体2b之间的从第1框体2b的内壁向外部贯通的流路6。换言之，流路6的开口部的一端，在截面观察下位于比电极焊盘3更下方。由此，能减少在使用流路6进行空气的注入/排出的工序中，空气直接碰到金属丝13的情形。因而，能减少因空气的冲劲让金属丝13挠曲、产生相邻的金属丝间的短路的情形。因而，能减少电子装置20的成品率降低。
另外，流路除了进行空气的注入/排出的情况以外，还有如下情况：在制作电子装置时，在将盖体等接合的工序中，仅进行排出，使得水蒸气等不会积存在电子装置内部(不刻意进行空气的注入排出)。在该工序中，由于不刻意地排出空气，例如若流路与电极相同或位于其近旁，则在灰尘等从流路进入的情况下，就会在灰尘位于电极近旁的状态下迎来下一工序。之后，在将电子装置搭载于外部设备后，在从外部对电子装置施加了振动等的情况下，担心位于该电极近旁的灰尘移动而使电极间短路从而引起动作不良。
对此，在本实施方式中，通过流路6的开口部的一端在截面观察下位于比电极焊盘3更靠下方，从流路6进入的灰尘难以附着于电极焊盘3近旁。因而，即使是电子装置20从外部施加振动的情况，也能减少灰尘附着在多个电极焊盘3之间从而使多个电极焊盘3间的短路产生的情形。因而，能减少电子装置20的误工作。
电子元件安装用基板1中，电极焊盘3位于比第2框体2c更靠内侧，安装区域4位于比电极焊盘3更靠内侧。换言之，电子元件安装用基板1中，电极焊盘3和安装于安装区域4的电子元件10在顶视观察下并不重叠，进而电极焊盘3位于第1框体2b的第2上表面22。由此，能使流路6的端部是电极焊盘3的下方，顶视观察下位于比电极焊盘3的端部更靠内侧。因而，能使本实施方式的效果更加提升。另外，通过电极焊盘3位于第1框体2b的第2上表面22，能使安装于安装区域4的电子元件10的上表面和电极焊盘3的截面观察中的位置为同程度的高度位置。因而，能缩短金属丝13的长度。由此，能提升电特性。进而，通过缩短金属丝13的长度，在进行利用流路6的空气的注入/排出的工序中，能使金属丝13的挠曲量减少。因而，能减少相邻的电极焊盘3彼此的金属丝13彼此接触的情形，能使本实施方式的效果提升。
可以让第1框体2b和第2框体2c位于顶视观察下重叠的位置，也可以让第1框体2b或第2框体2c的框体的内缘位于顶视观察下比第2框体2c或第1框体2b的内缘更靠内侧。不管在这些怎样的情况下，都能通过让电极焊盘3位于第1框体2b的第2上表面22或上方，让流路6的端部位于第1框体2b的第2上表面22与基板2a之间，来起到本实施方式的效果。
电子元件安装用基板1的第1框体2b具有多个层，可以在截面观察下，流路6的厚度可以是至少多个层的1层的量的厚度。由此，能更平稳地进行空气的注入/排出。因而，由于不用加大输出就能进行空气的注入/排出，因此能减小金属丝13的挠曲量，另外，能减少灰尘的混入。
<电子装置的结构>
在图1示出电子装置20的示例。电子装置20具备：电子元件安装用基板1；和安装于电子元件安装用基板1的上表面的电子元件10。
电子装置20具有：电子元件安装用基板1；和安装于电子元件安装用基板1的基板2a的安装区域4的电子元件10。作为电子元件10的一例，例如是CCD(Charge CoupledDevice，电荷耦合器件)型或CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)型等摄像元件、LED(Light Emitting Diode，发光二极管)等发光元件、具有压力、气压、加速度、陀螺仪等的传感器功能的元件、或集成电路等。另外，电子元件10可以隔着粘接件配置于基板2a的第1上表面21。该粘接件例如使用银环氧或热固化性树脂等。
电子元件10和电子元件安装用基板1例如可以用金属丝13电连接。
电子装置20，可以具有盖体12，其覆盖电子元件10，并与电子元件安装用基板1的上表面接合。
例如在电子元件10是CMOS、CCD等摄像元件、或LED等发光元件的情况下，盖体使用玻璃材料等透明度高的构件。另外，例如在电子元件10是集成电路等时，盖体可以使用金属制材料、陶瓷材料或有机材料。
盖体可以经由盖体连接构件14与电子元件安装用基板1接合。作为构成盖体连接构件14的材料，例如有热固化性树脂、低熔点玻璃或包含金属成分的钎焊料等。
在此，流路6可以在将空气注入/排出的工序或将盖体12接合的工序结束后，用例如树脂等将位于外部的端部填满。由此，能减少在将空气注入/排出的工序或将盖体12接合的工序以后灰尘从流路混入的情形。另外，在这时，还能通过在流路6的内壁涂布好金属层，来使用例如钎焊料等进行密封。
另外，流路6也可以在制作电子装置20的工序后也开放。由此，在电子装置20与外部设备连接、由使用者实际使用的阶段，能调节例如气压的变动或温度的变动等所产生的电子装置20内部的水分的量。
通过让电子装置20具有图1所示那样的电子元件安装用基板1，能减少在对流路6注入/排出空气的工序中相邻的金属丝13接触而产生短路的情形。其结果，能减少电子装置20的成品率降低。另外，能减少从流路6进入的灰尘位于多个电极焊盘3间从而短路的情形，能减少电子装置20的误工作。
<电子模块的结构>
本实施方式的电子元件安装用基板1以及电子装置20，可以构成具有电子装置20和位于电子装置20的上表面或电子装置20上的外壳32的电子模块31。另外，在以下所示的示例中，为了进行说明，以摄像模块为例进行说明。在此，所谓位于电子装置20的上表面的外壳32，例如在电子装置20自身被外壳32的情况等下也有外壳32的一部分位于电子装置20上，因此包含在本结构中。
电子模块31可以具有外壳32(透镜架等)。通过具有外壳32，能提升气密性，或减少来自外部的应力直接施加于电子装置20的情形。外壳32例如由树脂或金属材料等构成。另外，在外壳32是透镜架时，外壳32可以装入1个以上的由树脂、液体、玻璃或水晶等构成的透镜。另外，外壳32也可以附带进行上下左右的驱动的驱动装置等，并经由焊料等接合材料与位于电子元件安装用基板1的表面的焊盘等电连接。
另外，外壳32也可以在顶视观察下在4方向或下表面侧的至少一个边设有开口部。并且，可以从外壳32的开口部让外部电路基板插入并与电子元件安装用基板1电连接。另外，外壳32的开口部可以在外部电路基板与电子元件安装用基板1电连接后，用树脂等密封材料等将开口部的间隙封闭来将电子模块31的内部气密。
通过让电子模块31具有电子元件安装用基板1，能减少由于电子装置20振动、灰尘移动而产生的误工作，能减少在电子模块31工作时引起动作不良的情形。
<电子元件安装用基板以及电子装置的制造方法>
接下来说明本实施方式的电子元件安装用基板1以及电子装置20的制造方法的一例。另外，下述所示的制造方法的一例，是利用多连片布线基板的基体2的制造方法。
(1)首先形成构成基体2(基板2a、第1框体2b以及第2框体2c)的陶瓷生片。例如在得到氧化铝(Al2O3)质烧结体的基体2的情况下，在Al2O3的粉末添加二氧化硅(SiO2)、氧化镁(MgO)或氧化钙(CaO)等粉末，作为烧结助剂，进而添加适当的粘合剂、溶剂以及增塑剂，接下来将它们的混合物混匀而形成为浆状。之后，通过刮刀法或压延辊法等成形方法得到多连片用的陶瓷生片。
另外，在基体2由例如树脂构成的情况下，使用能成形为给定的形状的模具，通过传递模法、注塑模法或用模具等的按压等进行成形，由此能形成基体2。另外，基体2也可以如例如玻璃环氧树脂那样，是使由玻璃纤维构成的基材浸透树脂的产物。在该情况下，使由玻璃纤维构成的基材浸透环氧树脂的前体，使该环氧树脂前体在给定的温度下热固化，能由此形成基体2。
(2)接下来，用模具等对前述的生片进行加工。在此，在第1框体2b和第2框体2c形成开口部。另外，在基体2有槽口等的情况下，可以在成为基体2的生片的给定的部位同样地形成槽口等。另外，在该工序中，也可以在成为第1框体2b或第2框体2c的生片使用模具或激光器等来形成成为流路6的贯通孔。
(3)接下来，将成为基体2的各绝缘层的陶瓷生片层叠并进行加压。由此将成为各绝缘层的生片层叠，可以制作成为基体2(电子元件安装用基板1)的陶瓷生片层叠体。另外，这时也可以用模具等适宜制作成为缺口部等的部分。
(4)接下来，通过丝网印刷法等，对上述(1)～(3)的工序中得到的陶瓷生片或陶瓷生片层叠体在成为电极焊盘3、外部电路连接用电极、内部布线导体、内部贯通导体的部分涂布或填充金属膏。该金属膏通过在由前述的金属材料构成的金属粉末加入适当的溶剂以及粘合剂并混匀来调整成适度的粘度，从而制作。另外，金属膏也可以为了提高与基体2的接合强度而包含玻璃或陶瓷。
另外，在基体2由树脂构成的情况下，电极焊盘3、外部电路连接用电极、内部布线导体以及贯通导体，能通过溅射法、蒸镀法等来制作。另外，也可以在表面设置了金属膜后，使用镀覆法来制作。
(5)接下来，可以在生片的给定的位置使用模具、冲制或激光等来设置分割槽。另外，分割槽虽然能在烧成后用切片装置比多连片布线基板的厚度小地切槽来形成，但也可以通过将切割机刀具推到多连片布线基板用的陶瓷生片层叠体，或通过用切片装置比陶瓷生片层叠体的厚度小地切槽，来形成。
(6)接下来，将该陶瓷生片层叠体在约1500℃～1800℃的温度下进行烧成，来得到排列多个基体2(电子元件安装用基板1)的多连片布线基板。另外，通过该工序，前述的金属膏与成为基体2(电子元件安装用基板1)的陶瓷生片同时被烧成，成为电极焊盘3、外部电路连接用电极、内部布线导体以及贯通导体。
(7)接下来，将烧成而得到的多连片布线基板分断成多个基体2(电子元件安装用基板1)。在该分断中，有如下方法：沿着成为基体2(电子元件安装用基板1)的外缘的部位在多连片布线基板以(5)的工序形成分割槽，使得沿着该分割槽断裂，从而进行分割。另外，还有不进行(5)的工序而通过切片法等沿着成为基体2(电子元件安装用基板1)的外缘的部位进行切断的方法。另外，也可以在将上述的多连片布线基板分割成多个基体2(电子元件安装用基板1)之前或分割之后，分别使用电解或无电解镀覆法来使镀覆被覆在电极焊盘3、外部连接用焊盘以及露出的布线导体。
(8)接下来，在电子元件安装用基板1安装电子元件10。使电子元件10用金属丝13与电子元件安装用基板1电接合。另外，在这时，也可以在电子元件10或电子元件安装用基板1设置粘接件等，从而固定于电子元件安装用基板1。另外，也可以在将电子元件10安装在电子元件安装用基板1后，用盖体接合构件14接合盖体12。另外在这时，也可以在将盖体12接合后，使用流路6对电子装置20内部注入/排出适宜选择的空气。
通过如以上(1)～(7)的工序那样制作电子元件安装用基板1，安装电子元件10，能制作电子装置20。另外，上述(1)～(8)的工序顺序只要是能进行加工的顺序即可，没有指定。另外，除了上述的工序以外还能使用例如3D打印机等来制作。
(第2实施方式)
参考图2以及图3来说明本公开的第2实施方式所涉及的电子元件安装用基板1、和具备其的电子装置20。另外，在本实施方式中，在图2以及图3中示出电子装置20。
电子元件安装用基板1具有基板2a，其在上表面具有安装电子元件10的安装区域4。在基板2a的第1上表面21，具备包围安装区域4设置的第1框体2b。具有位于基板2a的第1上表面21或第1框体2b的第2上表面22的电极焊盘3。在第1框体2b的第2上表面22，具有包围电极焊盘3以及安装区域4设置的第2框体2c。第2框体2c，在比电极焊盘3更靠上方，具有从第2框体2c的内壁向外部贯通的流路6。
在此，电子模块31的结构、电子装置20的结构和构成电子元件安装用基板1的基体2(基板2a、第1框体2b、第2框体2c)、电极焊盘3的材料/覆膜、电子元件10、以及其他基体2的基本的材料/条件/结构由于与第1实施方式类似，因此省略说明。以下说明第2实施方式中的特征部分。
电子元件安装用基板1，具有位于基板2a的第1上表面21或第1框体2b的第2上表面22的电极焊盘3。电子元件安装用基板1，可以如图2所示的示例那样，让电极焊盘3位于第1框部2a的上表面，也可以如图3所示的示例那样位于基板2a的第1上表面21。电子元件安装用基板1通过如图2所示的示例那样让电极焊盘3位于第1框部2a的上表面，能使安装于安装区域4的电子元件10的上表面和电极焊盘3的截面观察中的位置为同程度的高度位置。另外，电子元件安装用基板1通过使得如图3所示的示例那样位于基板2a的第1上表面21，让基体2的结构变得容易，成品率提升，能将金属丝13的高度抑制得低，能实现低矮化。
电子元件安装用基板1在第1框体2b的第2上表面22具有包围电极焊盘3以及安装区域4设置的第2框体2c。在此，在电极焊盘3位于第1框体2b的第2上表面22时，第2框体2c如图2所示那样，示出其内缘顶视观察下位于比第1框体2b的内缘更靠外侧。另外，在电极焊盘3位于基板2a的第1上表面21时，第2框体2c如图3所示那样，其内缘可以可以位于顶视观察下与第1框体2b的内缘重叠的位置，其内缘也可以顶视观察下位于比第1框体2b的内缘更靠内侧。
在电子元件安装用基板1中，第2框体2c在比电极焊盘3更上方具有从第2框体2c的内壁向外部贯通的流路6。
电子元件安装用基板有如下情况：在制作了在该凹部安装电子元件、并被盖体等密封的电子装置后，为了将电子装置内部的空气例如替换成氮等适宜选择的基体而从流路进行空气的注入/排出。近年、电子元件的端子推进精细化，将电子元件和电子元件安装用基板电接合的金属丝的直径也变小。为此，在使用电子装置的流路进行空气的注入/排出的工序中，会因空气的冲劲而让金属丝挠曲，担心产生相邻的金属丝间的短路。另外，由于空气的注入/排出的工序中的空气的压力而担心让金属丝与电子元件安装用基板的电极焊盘的接合强度的劣化。
对此，在本实施方式中，电子元件安装用基板1使电极焊盘3位于基板2a或第1框体2b的第2上表面22，具有从第2框体2c的内壁向外部贯通的流路6。换言之，流路6的开口部的一端在截面观察下位于比电极焊盘3更上方。由此，在使用流路6进行空气的注入/排出的工序中，能减少空气直接碰到金属丝13的情形，或者能减少空气碰到金属丝13的面积。因而，能减少由于空气的冲劲而让金属丝13挠曲、产生相邻的金属丝间的短路的情形。因而，能减少电子装置20的成品率降低。进而，若是本实施方式的结构，就能减少应力施加于电极焊盘3与金属丝13的接合部的情形。因而，能减少由于来自空气的应力而让电极焊盘3与金属丝13的接合强度降低的情形。
另外，流路除了进行空气的注入/排出的情况以外，还有如下情况：在作成电子装置时，在将盖体等接合的工序中，仅进行排出，使得水蒸气等不会积存在电子装置内部(不刻意进行空气的注入排出)。在该工序中，由于不刻意地排出空气，例如若流路与电极相同或位于其近旁，则在灰尘等从流路进入的情况下，就会在灰尘位于电极近旁的状态下迎来下一工序。之后，在将电子装置搭载于外部设备后，在从外部对电子装置施加了振动等的情况下，担心位于该电极近旁的灰尘移动而使电极间短路从而引起动作不良。
对此，在本实施方式中，通过流路6的开口部的一端在截面观察下位于比电极焊盘3更上方，从流路6进入的灰尘难以附着在电极焊盘3近旁。因而，即使是电子装置20从外部施加振动的情况，也能减少灰尘附着在多个电极焊盘3之间从而使多个电极焊盘3间的短路产生的情形。因而，能减少电子装置20的误工作。
电子元件安装用基板1的电极焊盘3位于比第2框体2c更内侧，安装区域4位于比电极焊盘3更内侧。换言之，电子元件安装用基板1的电极焊盘3和安装于安装区域4的电子元件10在顶视观察下不重叠，进而，电极焊盘3位于第1框体2b的第2上表面22。由此，在电极焊盘3的上方，能使流路6的端部位于顶视观察下比电极焊盘3的端部更内侧。电子元件安装用基板1中，通过如图2所示的示例那样让电极焊盘3位于第1框部2a的上表面，能使安装于安装区域4的电子元件10的上表面和电极焊盘3的截面观察中的位置为同程度的高度位置。进而，通过让金属丝13的长度短，在进行利用流路6的空气的注入/排出的工序中，能减少金属丝13的挠曲量。因而，能减少相邻的电极焊盘3彼此的金属丝13彼此接触的情形，能使本实施方式的效果提升。
另外，电子元件安装用基板1通过如图3所示的示例那样位于基板2a的第1上表面21，基体2的结构变得容易，成品率提升，并且能将金属丝13的高度抑制得低，能实现低矮化。进而，通过能将金属丝13的高度抑制得低，能减少流路6和金属丝13在截面观察下成为同程度的高度的部分的面积。因而，能减少在空气的注入/排出中直接碰到金属丝13的面积，能使本实施方式的效果更加提升。
电子元件安装用基板1的第2框体2c具有多个层，流路6可以位于至少多个层当中比从下数第1层更上方。由此，能加大截面观察下距电极焊盘3的距离。因而，在使用流路6进行空气的注入/排出的工序中，能减少空气直接碰到金属丝13的情形，或者能减少空气碰到金属丝13的面积。因此，能使本实施方式的效果更加提升。
电子元件安装用基板1的第2框体2c具有多个层，截面观察下，流路6的厚度可以至少是多个层的1层的量的厚度。由此，能更平稳地进行空气的注入/排出。因而，由于不加大输出就能进行空气的注入/排出，因此能减小金属丝13的挠曲量，另外，能减少灰尘的混入。
<电子元件安装用基板以及电子装置的制造方法>
接下来说明本实施方式的电子元件安装用基板1以及电子装置20的制造方法的一例。本实施方式的电子元件安装用基板1以及电子装置20的制造方法基本与第1实施方式记载的制造方法类似。作为本实施方式的电子元件安装用基板1的制造方法，第1实施方式记载的工序中设置电极焊盘3的位置不同，能通过变更作成成为流路6的部分的部位来制作。
(第3实施方式)
参考图4来说明本公开的第3实施方式所涉及的电子元件安装用基板1、和具备其的电子装置20。另外，在本实施方式中图4示出电子装置20。
关于电子元件安装用基板1，电子装置20具有：电子元件安装用基板1；和安装于电子元件安装用基板1的安装区域4且与电极焊盘3经由金属丝13电连接的电子元件10。电子元件安装用基板1具有基板2a，其在上表面具有安装电子元件10的安装区域4。电子元件安装用基板1具有第1框体2b，其在基板2a的第1上表面21包围安装区域4设置，并且在上表面具有电极焊盘3。电子元件安装用基板1在第1框体2b的第2上表面22具有包围电极焊盘3以及安装区域4设置的第2框体2c。电子元件安装用基板1在电子元件安装用基板1的内壁、在侧视观察下不与金属丝13重叠的位置，具有向外部贯通的流路6。
在此，构成电子元件安装用基板1的基体2(基板2a、第1框体2b、第2框体2c)、电极焊盘3的材料/覆膜、电子元件10、以及其他基体2的基本的材料/条件/结构由于与第1实施方式类似，因此省略说明。以下说明第3实施方式中的特征部分。
电子装置20在电子元件安装用基板1的内壁、在侧视观察下不与金属丝13重叠的位置，具有向外部贯通的流路6。
电子装置有如下情况：为了将电子装置内部的空气例如替换成氮等适宜选择的基体而从流路进行空气的注入/排出。近年、电子元件的端子推进精细化，将电子元件和电子元件安装用基板电接合的金属丝的直径也变小。为此，在使用电子装置的流路进行空气的注入/排出的工序中，会因空气的冲劲而让金属丝挠曲，担心产生相邻的金属丝间的短路。另外，由于空气的注入/排出的工序中的空气的压力而担心金属丝与电子元件安装用基板的电极焊盘的接合强度的劣化。
针对此，在本实施方式中，在电子元件安装用基板1中，在电子元件安装用基板1的内壁具有从侧视观察下不与金属丝13重叠的内壁向外部贯通的流路6。由此，在使用流路6进行空气的注入/排出的工序中，能减少空气直接碰到金属丝13的情形。因而，能减少由于空气的冲劲而让金属丝13挠曲、产生相邻的金属丝间的短路的情形，能减少电子装置20的成品率降低。进而，若是本实施方式的结构，则能减少应力施加于电极焊盘3与金属丝13的接合部的情形。因而，能减少由于来自空气的应力而让电极焊盘3与金属丝13的接合强度降低的情形。另外，能减少从流路6进入的灰尘位于多个电极焊盘3间而短路的情形，能减少电子装置20的误工作。
在此，流路6可以在将空气注入/排出的工序或将盖体12接合的工序结束后，用例如树脂等将位于外部的端部填满。由此，能减少在将空气注入/排出的工序或将盖体12接合的工序以后灰尘从流路混入的情形。另外，在这时，还能通过在流路6的内壁涂布金属层来使用例如钎焊料等进行密封。
另外，流路6可以在制作电子装置20的工序后也开放。由此，在电子装置20与外部设备连接、由使用者实际使用的阶段，能调节例如气压的变动或温度的变动等所产生的电子装置20内部的水分的量。
<电子元件安装用基板以及电子装置的制造方法>
接下来说明实施方式的电子元件安装用基板1以及电子装置20的制造方法的一例。本实施方式的电子元件安装用基板1以及电子装置20的制造方法基本与第1实施方式记载的制造方法类似。作为本实施方式的电子元件安装用基板1的制造方法，能通过在第1实施方式记载的工序中变更作成成为流路6的部分的部位来制作。或者，还能通过在安装第1实施方式的电子元件10的工序中，调整金属丝13的高度，使其成为侧视观察下不与流路6重叠的位置的高度，来制作。
(第4实施方式)
参考图5～图9来说明本公开的第4实施方式中的电子装置20、以及电子元件安装用基板1。另外，第4实施方式是在上述的第1～第3实施方式的哪一者都能展开的内容，各个结构的组合只要是不会带来矛盾的范围，就能在各实施方式中对应。
在本实施方式中的电子元件安装用基板1中，与第1～第3实施方式的电子元件安装用基板1的不同点在于，平面透视下电极焊盘3和流路6位于不重叠的位置、流路6在平面透视下成为折弯的形状。
图5以及在图6所示的示例中，电极焊盘3和流路6不重叠地设置。换言之，是电极焊盘3不位于流路6的一端的近旁(假想垂线上)的结构。即使是这样的结构，也能起到本公开的效果，能减少在对流路6注入/排出空气的工序中相邻的金属丝13接触而产生短路的情形，并且能减少从流路6进入的灰尘位于多个电极焊盘3间而短路的情形。因而，能提升电子元件安装用基板1的成品率，并能减少电子装置20的误工作。另外，若是图5以及图6所示的示例那样电极焊盘3不位于流路6的一端的近旁(假想垂线上)的结构，则假设即使在灰尘从流路6进入的情况下，流路6的一端也设置得远离电极焊盘3，从而能减少灰尘附着于电极焊盘3或附着成使多个电极焊盘3间短路的情形。因而，能更加提升本公开的效果。另外，通过是电极焊盘3不位于流路6的一端的近旁(假想垂线上)的结构，能减少在空气的注入/排出时空气碰到电极焊盘3的情形。由此，能减少电极焊盘3的表面由于空气中所含的微细的灰尘而划伤从而让表面覆膜的镀覆覆膜剥离的情形。因而，能减少电极焊盘3从镀覆覆膜剥离的部位劣化、腐蚀的情形。
在图6所示的示例中，流路6在平面透视下具有折弯的形状，折弯的部位具有曲面。另外，图7～图9是流路6具有折弯的形状的情况的各部位的截面图的参考图。由此，即使在灰尘从流路6的外部侧的端部进入的情况下，也能在流路6的折弯的部位俘获灰尘，能减少灰尘移动到流路6的内侧的端部或电子装置20的内部的情形。因此，能减少灰尘附着于电极焊盘3或附着成使多个电极焊盘3间短路的情形。因而，能更加提升本公开的效果。另外，在图6所示的示例中，流路6的折弯的部位具有曲面。由此，例如在进行空气的注入/排出的工序中，即使具有折弯的部位，也能不使通过空气而飞舞的碎屑等在折弯的部位停滞地、更平稳地进行空气的注入/排出或碎屑的排出。由此，由于不加大输出就能进行空气的注入/排出，因此能减小金属丝13的挠曲量，另外，能减少灰尘的混入。因而，能减少金属丝13接触而发生短路的情形、以及从流路6进入的灰尘位于多个电极焊盘3间而短路的情形。另外，通过流路6的折弯的部位具有曲面，例如在基体2由陶瓷材料构成时，能在用陶瓷生片制作流路6的工序中减少在陶瓷生片产生裂纹的情形。因而，能提升电子元件安装用基板1的工序成品率。另外，能减少在作成基体2的工序中产生的微细的裂纹在正使用电子装置20的期间进展而在内部布线产生迁移并产生电子装置20的误工作的情形。另外，流路6的折弯的部位通过具有曲面，能在空气的注入/排出的工序中缓和空气压力所引起的应力集中。因而，能减少在基体2产生裂纹的情形。
在此，平面透视下的流路6的折弯部在图5以及图6中位于2处，但也可以是1处或3处以上。通过让折弯部是3处以上，能更加提升在折弯部俘获灰尘的效果。另外，通过让折弯部是1处，能减少制作流路6的工序中的第1框体2b或第2框体2c所涉及的应变，能减少微细的裂纹的产生。
在图6所示的示例中，流路6在平面透视下在第1框体2b或第2框体2c的角部具有端部。即使是这样的结构，也能起到本公开的效果，能减少在对流路6注入/排出空气的工序中相邻的金属丝13接触而产生短路的情形、以及从流路6进入的灰尘位于多个电极焊盘3间而短路的情形。因而，能提升电子元件安装用基板1的成品率，并能减少电子装置20的误工作。另外，例如在基体2由陶瓷材料构成时，在用陶瓷生片制作流路6的工序中，能减少在流路6的第1框体2b或第2框体2c侧的端部在陶瓷生片产生裂纹的情形。因而，能提升电子元件安装用基板1的工序成品率。另外，能减少作成基体2的工序中产生的微细的裂纹在正使用电子装置20的期间进展而在内部布线产生迁移从而产生电子装置20的误工作的情形。
接下来说明本实施方式的电子元件安装用基板1以及电子装置20的制造方法的一例。本实施方式的电子元件安装用基板1以及电子装置20的制造方法基本与第1～第3实施方式记载的制造方法类似。作为本实施方式的电子元件安装用基板1的制造方法，能通过在第1实施方式记载的工序中，在作成成为流路6的部分时变更模具的形状以及进行冲压的位置来制作。
(第5实施方式)
参考图10以及图11来说明本公开的第5实施方式中的电子装置20、以及电子元件安装用基板1。另外，第5实施方式是在上述的第1～第3实施方式的哪一者都能展开的内容，各个结构的组合能在各实施方式中对应。
在本实施方式中的电子元件安装用基板1中，与第1～第3实施方式的电子元件安装用基板1不同点在于，流路6的端部位于第2框体2c的第3上表面23、流路6在截面观察下形成折弯的形状。
在图10以及图11所示的示例中，流路6直到第2框体2c的第3上表面23为止都连续。即使是这样的结构，也能起到本公开的效果，能减少在对流路6注入/排出空气的工序中相邻的金属丝13接触而产生短路的情形、以及从流路6进入的灰尘位于多个电极焊盘3间而短路的情形。另外，通过流路6的外部侧的端部直到第2框体2c的第3上表面23都连续，在制作电子装置20的工序中，能以与接合盖体12的工序相同的工序进行空气的注入/排出以及流路6的密封。因而，能简化制作电子装置20的工序。另外，通过简化工序，能减少移载/装卸电子元件安装用基板1或电子装置20的次数，能减少这其间中的灰尘的产生以及灰尘从流路6混入。因而，能更加提升本公开的效果的。
在图11所示的示例中，流路6在截面观察下具有折弯的形状，折弯的部位具有曲面。由此，在灰尘从流路6的外部侧的端部进入的情况下，也能在流路6的折弯的部位俘获灰尘，能减少灰尘移动到流路6的内侧的端部或电子装置20的内部的情形。因此，能减少灰尘附着于电极焊盘3或附着成使多个电极焊盘3间短路的情形。另外，流路6的折弯的部位具有曲面。由此，例如在进行空气的注入/排出的工序中，即使具有折弯的部位，空气也不会在折弯的部位停滞，空气的流也不会在折弯部处停滞，能更平稳地进行空气的注入/排出。由此，由于不加大空气输出就能进行空气的注入/排出，因此能减小金属丝13的挠曲量，另外，能减少灰尘的混入。
在此，截面观察中的流路6的折弯部在图10以及图11中位于1处，但也可以是2处以上。通过折弯部是2处以上，能更加提升在折弯部俘获灰尘的效果。另外，流路6的折弯部也可以如第4实施方式那样，一并具有平面透视下的折弯部，立体地成为复杂的形状。在这情况下，能更加提升灰尘的俘获的效果。
接下来说明本实施方式的电子元件安装用基板1以及电子装置20的制造方法的一例。本实施方式的电子元件安装用基板1以及电子装置20的制造方法基本与第1～第3实施方式记载的制造方法类似。作为本实施方式的电子元件安装用基板1的制造方法，能通过在第1实施方式记载的工序中，在作成成为流路6的部分时变更模具的形状以及进行冲压的位置来制作。另外，关于在Z轴方向上延伸的流路6，例如能与制作贯通导体的工序同样地，将基体2的各绝缘层用模具等设置了贯通孔而得到的多个绝缘层层叠来制作。另外，作为制作这样的基体2的方法，还能通过使用3D打印机来更容易地作成。
(第6实施方式)
参考图12～图15来说明本公开的第6实施方式中的电子装置20、以及电子元件安装用基板1。在此，图12以及图13表示本实施方式中的电子装置20，图14以及图15表示本实施方式中的电子元件安装用基板1。另外，第6实施方式是在上述的第1～第3实施方式的任何一个都能展开的内容，各个结构的组合能在各实施方式中对应。
在本实施方式中的电子元件安装用基板1中，与第1～第3实施方式的电子元件安装用基板1不同点在于，设置有多个流路、多个流路6的截面观察中的位置不同、流路6的形状不同。
在图12～图15所示的示例中，设置有多个流路6。即使是这样的结构，也能起到本公开的效果，能减少在对流路6注入/排出空气的工序中相邻的金属丝13接触而短路的情形、以及从流路6进入的灰尘位于多个电极焊盘3间而短路的情形。因而，能提升电子元件安装用基板1的成品率，并能减少电子装置20的误工作。另外，通过电子元件安装用基板1具有多个流路6，例如能一次性进行空气的注入/排出。因而，能简化制作电子装置20的工序，能减少灰尘等混入。另外，通过简化工序，能减少将电子元件安装用基板1或电子装置20移载/装卸/旋转等的次数，能减少这其间中的灰尘的产生以及灰尘从流路6混入。因而，能更加提升本公开的效果的。
如图12所示的示例那样，可以在设置有多个流路6时，各个流路6设置成在平面透视下面对面。在该结构中，通过加快空气的注入/排出时的流速，能将由盖体12、基板2a、第1框体2b和第2框体2c构成的空间减压。因而，由盖体12、基板2a、第1框体2b和第2框体2c构成的空间的灰尘除去变得容易。由此，能更加提升本公开的效果的。
在图13所示的示例中，设置有多个流路6，各个流路6在截面观察下距基板2a的下表面的高度不同。通过让多个流路6在截面观察下距基板2a的下表面的高度不同，例如在空气的注入/排出时，通过在距基板2a的下表面的高度高的流路6进行空气的注入，在距基板2a的下表面的高度低的流路6进行排出，能使注入空气时混入的灰尘由于用于排出空气的吸引的力至少落在基板2a的第1上表面21。因而，能减少灰尘位于电极焊盘3的近旁的情形，能减少灰尘位于多个电极焊盘3间而短路的情形。因而，能提升电子元件安装用基板1的成品率，能减少电子装置20的误工作。
另外，在使用这些流路6进行空气的注入/排出时，通过让各个流路的距基板2a的下表面的高度不同，替换从由基板2a、第1框体2b以及第2框体2c形成的凹部的上表面到下表面的整体的空气变得容易。由此，由于不会加大空气的注入/排出的输出且能减少其时间，因此能减小金属丝13的挠曲量，另外，能减少灰尘的混入。因而，能减少金属丝13接触而产生短路的情形、以及从流路6进入的灰尘位于多个电极焊盘3间而短路的情形。
在图12以及图13所示的示例中，设置有多个流路6，各个流路6具有相同形状。通过是这样的结构，在使用流路6进行空气的注入/排出时，易于做出空气的流。因而，由于不会加大空气的注入/排出的输出且能减小其时间，因此能减小金属丝13的挠曲量，另外，能减少灰尘的混入。因而，能减少金属丝13接触而产生短路的情形、以及从流路6进入的灰尘位于多个电极焊盘3间而短路的情形。
在图14以及图15示出电子元件安装用基板1的顶视图。
在图14的(a)以及图15所示的示例中，多个流路6在顶视观察下，与第1框体2b或第2框体2c的内壁侧的端部相比而外部侧的端部更大。通过是这样的结构，灰尘变得难以从流路6的外部侧的端部混入。因而，能减少从流路6进入的灰尘位于多个电极焊盘3间而短路的情形。另外，也可以如图15所示的示例那样，在流路6位于第1框体2b与基板2a之间时，流路6在第1框体2b的内壁近旁具有直线部分。由此，能更加减少灰尘的混入，能提升减少从流路6进入的灰尘位于多个电极焊盘3间而短路的情形的效果。
在图14的(b)所示的示例中，多个流路6在顶视观察下与第2框体2c的内壁侧的端部相比而外部侧的端部更小。由此，能使使用流路6注入的空气大范围地搅合，能在流路6的内侧端部周边减少空气的冲劲。因而，能减小金属丝13的挠曲量。因而，能减少金属丝13接触而产生短路的情形。另外，也可以在流路6位于第1框体2b与基板2a之间时，流路6在第1框体2b的内壁近旁具有直线部分。由此，能使使用流路6注入的空气大范围地搅合，能在流路6的内侧端部周边减少空气的冲劲，进而能使流路6的端部从电极焊盘3离开。因而，能减小金属丝13的挠曲量，并能减少从流路6进入的灰尘位于多个电极焊盘3间而短路的情形。
接下来说明本实施方式的电子元件安装用基板1以及电子装置20的制造方法的一例。本实施方式的电子元件安装用基板1以及电子装置20的制造方法基本与第1～第3实施方式记载的制造方法类似。作为本实施方式的电子元件安装用基板1的制造方法，在第1实施方式记载的工序中作成成为流路6的部分时，能通过改变进行冲压模具的形状并冲压多个部位来制作。
(第7实施方式)
参考图16来说明本公开的第7实施方式中的电子元件安装用基板1。另外，第7实施方式是在上述的第1～第3实施方式的任何一个都能展开的内容，各个结构的组合能在各实施方式中对应。
在本实施方式中的电子元件安装用基板1中，与第1～第3实施方式的电子元件安装用基板1不同点在于，基体2具有缺口7，流路6的端部位于缺口7。
在图16所示的示例中，在平面透视下，基板2a、第1框体2b以及第2框体2c的角部分别重叠，角部具有缺口7，并且流路6的端部位于缺口7。即使是这样的结构，也能起到本公开的效果，能减少在对流路6注入/排出空气的工序中相邻的金属丝13接触而产生短路的情形。另外，能减少从流路6进入的灰尘位于多个电极焊盘3间而短路的情形。因而，能提升电子元件安装用基板1的成品率，并能减少电子装置20的误工作。
流路6的开口部为了注入/排出空气而需要一定的大小。但在制作流路6的工序或者/以及使电子元件安装用基板1移动的工序等中，担心灰尘堵住该开口。另外，担心由于电子元件安装用基板1的移动时所使用的机具与开口部周边相接而让开口部被压坏。针对此，通过让流路6的端部位于缺口7，能使缺口7起到保护流路6的端部的作用。由此，能减少灰尘堵住流路6的开口。另外，通过让流路6位于缺口7的端部，能减少电子元件安装用基板1的移动时所使用的机具与开口部周边相接。据此，能确保流路6的外侧的端部的开口的面积，能减少使用流路6进行空气的注入/排出时的不良状况。
在图16所示的示例中，缺口7位于基体2的角部，但缺口7也可以位于基体2的各边。在该情况下，通过让流路6的外侧的端部位于缺口7，能起到上述的效果。
另外，本公开并不限定于上述的实施方式的示例，能进行数值等的种种变形。另外，例如在各图所示的示例中，电极焊盘3的形状在顶视观察下是矩形，但也可以是圆形、其他多角形状。另外，本实施方式中的电极焊盘3的配置、数量、形状以及电子元件的安装方法等并不指定。另外，本实施方式中的特征部的种种组合并不限定于上述的实施方式的示例。另外，还能进行各实施方式彼此的组合。
附图标记的说明
1····电子元件安装用基板
2····基体
2a…基板
2b…第1框体
2c…第2框体
2d…框体
3····电极焊盘
4····安装区域
6····流路
7····缺口
10…电子元件
12…盖体
13…连接导体(金属丝)
14…框体连接构件
20…电子装置
32…外壳
31…电子模块

Claims (17)

1.一种电子元件安装用基板，其特征在于，具备：
在第1上表面具有安装电子元件的安装区域的基板；
在所述基板的所述第1上表面包围所述安装区域设置的框体；
从所述框体的内壁向外部贯通的流路；和
位于所述基板的所述第1上表面或所述框体的内表面的电极焊盘，
所述流路位于比所述电极焊盘更上方或下方，
所述框体具有：
在所述基板的第1上表面包围所述安装区域设置的第1框体；和
在所述第1框体的第2上表面包围所述安装区域设置的第2框体，
所述电极焊盘在比位于所述基板与所述第1框体之间的内壁的所述流路更上方、且位于所述第1框体的上表面或所述第2框体的内表面，
所述流路到所述第2框体的第3上表面为止都连续，位于所述第2框体的所述第3上表面的所述流路，平面透视下与所述电极焊盘分离设置。
2.一种电子元件安装用基板，其特征在于，具备：
在第1上表面具有安装电子元件的安装区域的基板；
在所述基板的所述第1上表面包围所述安装区域设置的框体；
从所述框体的内壁向外部贯通的流路；和
位于所述基板的所述第1上表面或所述框体的内表面的电极焊盘，
所述流路位于比所述电极焊盘更上方或下方，
所述框体具有：
在所述基板的第1上表面包围所述安装区域设置的第1框体；和
在所述第1框体的第2上表面包围所述安装区域设置的第2框体，
所述电极焊盘在比位于所述基板与所述第1框体之间的内壁的所述流路更上方、且位于所述第1框体的上表面或所述第2框体的内表面，
在平面透视下，所述基板、所述第1框体以及所述第2框体各自的角部重叠，所述角部具有缺口，并且所述流路的端部位于所述缺口。
3.根据权利要求1或2所述的电子元件安装用基板，其特征在于，
所述框体具有：
在所述基板的第1上表面包围所述安装区域设置的第1框体；和
在所述第1框体的第2上表面，包围所述安装区域设置的第2框体，
所述电极焊盘位于所述基板的上表面或所述第1框体的内表面，
所述第2框体在比所述电极焊盘更上方具有从内壁向外部贯通的流路。
4.根据权利要求3所述的电子元件安装用基板，其特征在于，
在平面透视下，所述电极焊盘位于比所述第2框体更内侧，
所述安装区域位于比所述电极焊盘更内侧。
5.根据权利要求3所述的电子元件安装用基板，其特征在于，
所述第2框体具有多个层，
所述流路位于至少比多个层当中从下数第1层更上方。
6.根据权利要求1或2所述的电子元件安装用基板，其特征在于，
在平面透视下，所述电极焊盘和所述流路不重叠地设置。
7.根据权利要求1或2所述的电子元件安装用基板，其特征在于，
设置有多个所述流路，
各个所述流路在截面观察下距所述基板的下表面的高度不同。
8.根据权利要求1或2所述的电子元件安装用基板，其特征在于，
设置有多个所述流路，
各个所述流路是相同形状。
9.根据权利要求1或2所述的电子元件安装用基板，其特征在于，
在平面透视下，所述流路在与所述基板的角部重叠的位置具有端部。
10.根据权利要求1或2所述的电子元件安装用基板，其特征在于，
所述流路在平面透视以及/或者截面观察下具有折弯的部位，
所述部位具有曲面。
11.一种电子元件安装用基板，其特征在于，具备：
在第1上表面具有安装电子元件的安装区域的基板；
在所述基板的所述第1上表面包围所述安装区域设置的框体；
从所述框体的内壁向外部贯通的流路；和
位于所述基板的所述第1上表面或所述框体的内表面的电极焊盘，
所述流路位于比所述电极焊盘更上方或下方，
所述框体具有：
在所述基板的第1上表面包围所述安装区域设置的第1框体；和
在所述第1框体的第2上表面，包围所述安装区域设置的第2框体，
所述电极焊盘位于所述基板的上表面或所述第1框体的内表面，
所述第2框体在比所述电极焊盘更上方具有从内壁向外部贯通的流路，
所述流路到所述第2框体的第3上表面为止都连续，位于所述第2框体的所述第3上表面的所述流路，平面透视下与所述电极焊盘分离设置。
12.一种电子元件安装用基板，其特征在于，具备：
在第1上表面具有安装电子元件的安装区域的基板；
在所述基板的所述第1上表面包围所述安装区域设置的框体；
从所述框体的内壁向外部贯通的流路；和
位于所述基板的所述第1上表面或所述框体的内表面的电极焊盘，
所述流路位于比所述电极焊盘更上方或下方，
所述框体具有：
在所述基板的第1上表面包围所述安装区域设置的第1框体；和
在所述第1框体的第2上表面，包围所述安装区域设置的第2框体，
所述电极焊盘位于所述基板的上表面或所述第1框体的内表面，
所述第2框体在比所述电极焊盘更上方具有从内壁向外部贯通的流路，
在平面透视下，所述基板、所述第1框体以及所述第2框体各自的角部重叠，所述角部具有缺口，并且所述流路的端部位于所述缺口。
13.一种电子装置，其特征在于，
具备电子元件安装用基板和电子元件，其中，
所述电子元件安装用基板具有：在第1上表面具有安装电子元件的安装区域的基板；在所述基板的所述第1上表面包围所述安装区域设置的框体；和位于所述基板的所述第1上表面或所述框体的内表面的电极焊盘，
所述电子元件安装于所述安装区域，与所述电极焊盘经由连接导体电连接，
所述电子元件安装用基板具有：从侧视观察下不与所述连接导体重叠的内壁向外部贯通的流路，
所述框体具有：
在所述第1上表面具有电极焊盘的第1框体；和
在所述第1框体的第2上表面包围所述电极焊盘以及所述安装区域设置的第2框体，
所述流路直到所述第2框体的第3上表面为止都连续，
在平面透视下，所述基板、所述第1框体以及所述第2框体各自的角部重叠，所述角部具有缺口，并且所述流路的端部位于所述缺口。
14.根据权利要求13所述的电子装置，其特征在于，
设置有多个所述流路，
各个所述流路在截面观察下距所述基板的下表面的高度不同。
15.根据权利要求13所述的电子装置，其特征在于，
设置有多个所述流路，
各个所述流路是相同形状。
16.根据权利要求13所述的电子装置，其特征在于，
在平面透视下，所述流路在所述基板的角部具有端部。
17.根据权利要求13所述的电子装置，其特征在于，
所述流路在平面透视以及/或者截面观察下具有折弯的部位，
所述部位具有曲面。
CN201980077863.XA 2018-11-28 2019-11-27 电子元件安装用基板以及电子装置 Active CN113169129B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410619842.9A CN118588643A (zh) 2018-11-28 2019-11-27 电子元件安装用基板以及电子装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018222619 2018-11-28
JP2018-222619 2018-11-28
PCT/JP2019/046377 WO2020111125A1 (ja) 2018-11-28 2019-11-27 電子素子実装用基板、および電子装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202410619842.9A Division CN118588643A (zh) 2018-11-28 2019-11-27 电子元件安装用基板以及电子装置

Publications (2)

Publication Number Publication Date
CN113169129A CN113169129A (zh) 2021-07-23
CN113169129B true CN113169129B (zh) 2024-06-04

Family

ID=70853747

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202410619842.9A Pending CN118588643A (zh) 2018-11-28 2019-11-27 电子元件安装用基板以及电子装置
CN201980077863.XA Active CN113169129B (zh) 2018-11-28 2019-11-27 电子元件安装用基板以及电子装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202410619842.9A Pending CN118588643A (zh) 2018-11-28 2019-11-27 电子元件安装用基板以及电子装置

Country Status (4)

Country Link
US (1) US11996339B2 (zh)
JP (1) JP7163409B2 (zh)
CN (2) CN118588643A (zh)
WO (1) WO2020111125A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2022196428A1 (zh) * 2021-03-15 2022-09-22

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004119881A (ja) * 2002-09-27 2004-04-15 Sony Corp 半導体装置及びその製造方法
CN1577872A (zh) * 2003-07-01 2005-02-09 松下电器产业株式会社 固体摄像装置及其制造方法
JP2007128987A (ja) * 2005-11-01 2007-05-24 Sharp Corp 半導体パッケージおよびこれを用いた半導体装置
CN101360354A (zh) * 2007-08-03 2009-02-04 松下电器产业株式会社 电子部件及其制造方法以及具备该电子部件的电子装置
JP2009043893A (ja) * 2007-08-08 2009-02-26 Fujikura Ltd 半導体パッケージ及びその製造方法
CN101401496A (zh) * 2006-03-14 2009-04-01 夏普株式会社 电路基板、电子电路装置和显示装置
CN102318060A (zh) * 2009-02-19 2012-01-11 日本电气株式会社 真空密封封装、具有真空密封封装的印刷电路基板、电子仪器以及真空密封封装的制造方法
CN106233456A (zh) * 2014-04-23 2016-12-14 京瓷株式会社 电子元件安装用基板以及电子装置
JP2017041546A (ja) * 2015-08-20 2017-02-23 京セラ株式会社 撮像素子実装用基板および撮像装置
JP2017169164A (ja) * 2016-03-18 2017-09-21 京セラ株式会社 撮像素子実装用基板および撮像装置
JP2018032704A (ja) * 2016-08-24 2018-03-01 京セラ株式会社 電子素子実装用基板、電子装置および電子モジュール
JP2018121005A (ja) * 2017-01-27 2018-08-02 京セラ株式会社 電子素子実装用基板、電子装置および電子モジュール
CN108461453A (zh) * 2017-02-22 2018-08-28 京瓷株式会社 电子元件安装用基板、电子装置以及电子模块

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4504662B2 (ja) * 2003-04-09 2010-07-14 シチズン電子株式会社 Ｌｅｄランプ
US20090230487A1 (en) * 2005-03-16 2009-09-17 Yamaha Corporation Semiconductor device, semiconductor device manufacturing method and lid frame
JP2012109475A (ja) * 2010-11-19 2012-06-07 Rohm Co Ltd 発光装置、発光装置の製造方法、および光学装置
US9263658B2 (en) * 2012-03-05 2016-02-16 Seoul Viosys Co., Ltd. Light-emitting device and method of manufacturing the same
JP2014030155A (ja) 2012-07-31 2014-02-13 Sharp Corp 筐体および固体撮像装置
JP2015216142A (ja) 2014-05-07 2015-12-03 キヤノン株式会社 容器の製造方法、容器用の部材、容器、固体撮像装置の製造方法及び固体撮像装置
CN113196467B (zh) * 2018-12-26 2024-09-17 京瓷株式会社 电子元件安装用基板以及电子装置

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004119881A (ja) * 2002-09-27 2004-04-15 Sony Corp 半導体装置及びその製造方法
CN1577872A (zh) * 2003-07-01 2005-02-09 松下电器产业株式会社 固体摄像装置及其制造方法
JP2007128987A (ja) * 2005-11-01 2007-05-24 Sharp Corp 半導体パッケージおよびこれを用いた半導体装置
CN101401496A (zh) * 2006-03-14 2009-04-01 夏普株式会社 电路基板、电子电路装置和显示装置
CN101360354A (zh) * 2007-08-03 2009-02-04 松下电器产业株式会社 电子部件及其制造方法以及具备该电子部件的电子装置
JP2009043893A (ja) * 2007-08-08 2009-02-26 Fujikura Ltd 半導体パッケージ及びその製造方法
CN102318060A (zh) * 2009-02-19 2012-01-11 日本电气株式会社 真空密封封装、具有真空密封封装的印刷电路基板、电子仪器以及真空密封封装的制造方法
CN106233456A (zh) * 2014-04-23 2016-12-14 京瓷株式会社 电子元件安装用基板以及电子装置
JP2017041546A (ja) * 2015-08-20 2017-02-23 京セラ株式会社 撮像素子実装用基板および撮像装置
JP2017169164A (ja) * 2016-03-18 2017-09-21 京セラ株式会社 撮像素子実装用基板および撮像装置
JP2018032704A (ja) * 2016-08-24 2018-03-01 京セラ株式会社 電子素子実装用基板、電子装置および電子モジュール
JP2018121005A (ja) * 2017-01-27 2018-08-02 京セラ株式会社 電子素子実装用基板、電子装置および電子モジュール
CN108461453A (zh) * 2017-02-22 2018-08-28 京瓷株式会社 电子元件安装用基板、电子装置以及电子模块

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
CMOS兼容湿度传感器封装的研究;黄慧锋;中国优秀硕士学位论文全文数据库 信息科技辑;全文 *

Also Published As

Publication number Publication date
CN113169129A (zh) 2021-07-23
JP7163409B2 (ja) 2022-10-31
CN118588643A (zh) 2024-09-03
US11996339B2 (en) 2024-05-28
US20210407872A1 (en) 2021-12-30
WO2020111125A1 (ja) 2020-06-04
JPWO2020111125A1 (ja) 2021-10-07

Similar Documents

Publication Publication Date Title
JP5823043B2 (ja) 電子素子搭載用基板、電子装置および撮像モジュール
JP6096812B2 (ja) 電子素子搭載用パッケージ、電子装置および撮像モジュール
CN112020771B (zh) 电子元件安装用基板、电子装置以及电子模块
JP6760796B2 (ja) 電子素子実装用基板、電子装置および電子モジュール
CN113169129B (zh) 电子元件安装用基板以及电子装置
JP4859811B2 (ja) 電子部品収納用パッケージ
CN113196467B (zh) 电子元件安装用基板以及电子装置
CN110875258B (zh) 电子元件安装用基板、电子装置以及电子模块
JP2019009375A (ja) 電子素子実装用基板、電子装置および電子モジュール
US12144114B2 (en) Electronic element mounting substrate, electronic device, and electronic module
CN114175233A (zh) 电子元件安装用基板、电子装置、电子模块以及电子元件安装用基板的制造方法
JP2019062087A (ja) 電子素子実装用基板、電子装置および電子モジュール

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant