CN113168494A - 集成专业版图设计经验的集成电路(ic)版图迁移的方法和系统 - Google Patents
集成专业版图设计经验的集成电路(ic)版图迁移的方法和系统 Download PDFInfo
- Publication number
- CN113168494A CN113168494A CN202080000147.4A CN202080000147A CN113168494A CN 113168494 A CN113168494 A CN 113168494A CN 202080000147 A CN202080000147 A CN 202080000147A CN 113168494 A CN113168494 A CN 113168494A
- Authority
- CN
- China
- Prior art keywords
- layout
- reusable
- file
- function
- target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000013461 design Methods 0.000 title claims abstract description 134
- 238000000034 method Methods 0.000 title claims abstract description 59
- 230000005012 migration Effects 0.000 title claims description 25
- 238000013508 migration Methods 0.000 title claims description 22
- 230000006870 function Effects 0.000 claims abstract description 115
- 230000008569 process Effects 0.000 claims abstract description 34
- 239000004065 semiconductor Substances 0.000 claims abstract description 18
- 229910052751 metal Inorganic materials 0.000 claims description 57
- 239000002184 metal Substances 0.000 claims description 57
- 238000004519 manufacturing process Methods 0.000 claims description 20
- 238000012545 processing Methods 0.000 claims description 7
- 150000002739 metals Chemical class 0.000 claims description 3
- 238000004088 simulation Methods 0.000 abstract description 21
- 210000004027 cell Anatomy 0.000 description 61
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 229920005591 polysilicon Polymers 0.000 description 11
- 210000004457 myocytus nodalis Anatomy 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 8
- 238000011960 computer-aided design Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 238000013473 artificial intelligence Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 235000012489 doughnuts Nutrition 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
集成电路(IC)的现有版图被迁移到两个或多个目标版图,用于不同设计规则的不同半导体工艺。解析现有版图文件中的数据项如边界、路径、文本和单元实例,以生成文本格式的版图数据库文件。版图工程师从版图设计工具包中选择功能,并使用这些功能编写可重用代码。放置功能可以指定与其他数据项的相对位置,取决于设计规则。布线功能允许在根据各种目标设计规则调整版图后重新布线互连。模拟版图专业知识集成器使用可重用代码替换版图数据库文件中的某些数据项,以生成可重用版图数据库。版图生成器编译可重用版图数据库,并将其转换为多个设计规则的多个目标版图。
Description
【技术领域】
本发明涉及计算机辅助设计(CAD),特别涉及版图工艺迁移工具(layoutprocess-migration tool)。
【背景技术】
一个电路或一个较大系统的示意图,可以通过创建一个由该示意图规定的物理器件的版图(layout),而被转换为物理器件。该版图包括矩形和其他形状,其确定光掩模上透明和不透明区域。光掩模用于将版图转移到一个要制成物理器件的基板(substrate)上。在半导体器件制作期间,对于需要添加和蚀刻的多个层,都会创建多个光掩模。
过去,版图是由版图工程师或技术人员在计算机辅助设计(CAD)终端上手工绘制。为了减少版图时间,先手工绘制一些标准单元或宏,然后使用布局布线软件将它们放置在相应位置并进行互连。手绘单元被复制多次。标准版图流格式如GDSII(由Calma公司原创的图形设计系统2),允许二进制流格式的分层版图。
有时需要不同尺寸的手绘单元(cell)。设计了参数单元或P单元,其中手绘单元的大小可以通过参数(例如晶体管沟道宽度W或长度L)进行缩放。
这种标准单元版图对于具有较大容差的数字电路非常有用。然而,模拟电路具有非常严格的容差,经常需要版图工程师手绘单元和专业知识。P单元有时也用于模拟设计,以允许有不同W/L的模拟晶体管。
每个半导体制程都有一套设计规则。设计规则规定对版图的限制。这些限制可以包括诸如金属、多晶硅栅极、触点和通孔的层的最小宽度,层内相邻线之间以及不同层之间的最小间隔。由于集成电路(IC)的成本与尺寸成正比,因此版图工程师倾向于使用最小间距来产生尽可能小的单元版图。
随着半导体制程技术的发展,对于较新的制程,设计规则中的最小宽度和间距趋向于减小或缩小。当器件缩小,当这些器件迁移到更先进的、更小功能尺寸的制程中时,则可以降低每个器件的制造成本。因此,有时会针对使用较旧制程的设计规则创建的版图进行调整,以适应较新制程的一套新的设计规则。
可以将原始版图缩小或缩放到一个较小的尺寸,以用于较新的制程。但是,将版图中的所有多边形均匀缩放一个固定数量(例如0.8,即缩小20%),可能会违反新制程中的某些设计规则。发生这些违规是因为设计规则不是均匀缩放的。例如,多晶硅栅极的长度和宽度可以按0.8缩放,但是金属线的宽度和间距仅能按0.9缩放,从而导致在原始设计均匀按0.8因子缩小时违背了金属设计规则。
在版图迁移情况下,通常需要版图工程师的专业知识。对于较小的制程,设计规则往往变得越来越多和复杂,需要版图工程师更多的技能、专业知识和精力。在版图迁移工艺中,单元布局或原始设计的平面图通常要通过版图工程师进行大量手动调整才能重复使用。
自动版图迁移软件可能需要使用P单元,或者可能要引入顾及原始设计规则和新设计规则的约束。这些约束即是确定为一套特定的目标设计规则。期望能够将版图迁移到几套目标设计规则,用于若干半导体制程。具有多个目标制程可以使电路有替代供应商(second-sourced),或由多个芯片厂(foundry)制造,通过在多个芯片厂之间引入价格竞争来降低成本。
期望将版图迁移到有多组设计规则的多个制程。期望有一种可重用的版图,该版图可针对不同的设计规则自动转换版图。期望有一对多的版图迁移。期望有一种软件工具包,允许版图工程师添加其专业知识以创建可重复使用的版图。期望能从标准的分层版图数据库如GDSII进行版图迁移,没有P单元和约束。
【附图说明】
图1是使用可重用版图数据库(整合有版图工程师专业知识)的一对多版图迁移的流程图。
图2更详细地显示了GDSII版图解析器。
图3是由版图解析器创建的版图数据库文件中文本条目的一个示例。
图4是模拟版图设计工具包示意图。
图5A-5B显示版图工程师正在修改版图数据库文件中的文本行,以生成可重用版图数据库。
图6A-6C显示单元在可重用版图数据库中的放置。
图7显示可重用版图数据库中的布线。
图8A-8C显示从可重用版图数据库到两套目标设计规则的两个目标版图的版图迁移。
图9A-9C显示模拟版图生成器使用由版图工程师嵌入到可重用版图数据库中的放置功能来创建单元版图。
图10A-10D显示模拟版图生成器使用由版图工程师嵌入到可重用版图数据库中的布线功能来创建单元版图。
图11显示一部分可重用代码,其生成图10D的3输入NAND版图。
图12显示使用由模拟版图生成器从可重用版图数据库生成目标版图文件,通过写入光掩模来控制IC的制造。
【具体实施方式】
本发明涉及版图迁移工具的改进。以下描述以使本领域普通技术人员能够制造和使用在特定应用及其要求的上下文中所提供的本发明。对本领域技术人员而言,对优选实施例的各种修改将是显而易见的,本发明定义的一般原理可以应用于其他实施例。因此,本发明并不限于所示和所述的特定实施例,而是应被赋予与本发明披露的原理和新颖特征一致的最宽范围。
图1是使用可重用版图数据库(整合有版图工程师专业知识)的一对多版图迁移的流程图。现有版图是由半导体制程芯片厂常用的二进制GDSII格式规定的。现有版图设计GDSII文件502流入,由版图解析器504进行转换和解析。版图解析器504读取二进制流的GDSII文件502的本地转换副本,并提取不同层上的多边形以在版图数据库文件506中创建指定这些多边形的文本条目(text entries),其为基于文本的格式。版图解析器504在生成版图数据库文件506时保留GDSII文件502中指定的层次结构。因此,可重复使用的标准单元只需在GDSII文件502和版图数据库文件506中指定一次即可。
模拟版图设计工具包510允许版图工程师获得这些多边形在版图数据库文件506中的x、y位置。然后,版图工程师可以编写代码以更好地指定由这些多边形形成的器件并更好地允许迁移到不同的设计规则集。版图工程师使用键盘或其他输入512覆盖版图数据库文件506中的文本行,使用描述这些多边形的可重用代码来指定多边形。
模拟版图专业知识集成器508使用来自输入512的可重用代码替换或覆盖版图数据库文件506中的文本条目,以整合版图工程师的专业知识。模拟版图专业知识集成器508使用版图工程师输入的可重用代码修改版图数据库文件506,以形成可重用版图数据库514。
可重用版图数据库514包含来自输入512的可重用代码和来自版图数据库文件506的余下的文本条目。来自版图工程师的专业知识的可重用代码激活模拟版图生成器516或器件生成器518中的功能。工程师可以使用设计工具包510自定义任何几何形状的自己的P单元。此类定制的P单元可以是单个器件,例如测试键(test key),也可以嵌入电路中,生成可重用代码指定的器件版图。
在编译版图时,模拟版图生成器516将由器件生成器518创建的器件版图与由可重用的版图数据库514中的文本条目指定的多边形组合在一起,所述多边形最初位于版图数据库文件506中。然后,使用用于多个半导体制程的设计规则520,将编译的版图转换为目标工艺1、2、3、…、N。然后,由模拟版图生成器516将多个转换的版图输出为目标版图1、2、3、…N。这些目标版图从文本格式转换为GDSII的二进制格式,以生成目标版图GDSII文件522。
图2更详细地显示了GDSII版图解析器。版图解析器504接收GDSII文件502(图1),该文件使用原始设计规则指定原始版图。二进制流由GDSII解析器120解析为GDSII格式的记录的标识符。这些记录类型标识符描述了4种GDSII数据项。SREF解析器102搜索SREF记录类型标识符以用于对分层版图中的标准单元或其他单元的引用。这些SREF标识符指定在其他位置的单元的x、y位置。SREF还可以镜像或旋转单元。
边界解析器104搜索多边形边界的记录。边界(B)记录类型具有封闭多边形的顶点的x,y坐标列表。这些多边形可以有一个指定的处理层。
路径解析器106在流GDSII文件502的副本中搜索路径数据项。路径记录类型适用于可以扩展宽度的一条线或一系列线段。路径对于形成金属互连特别有用。
文本解析器108搜索文本数据项的记录。文本通常被添加到版图中以标记晶体管、逻辑门、单元和金属线。文本可以帮助版图工程师理解版图及其与原理图的对应关系。在制造工艺中创建光掩模之前,文本将被删除,以使文本不会出现在最终的物理器件上。
可以使用开始结构(BEGSTR)和结束结构(ENDSTR)GDSII记录类型,将多个多边形或其他结构组合在一起以形成一个容器结构或单元。该结构或单元的名称可以通过结构名称(STRNAME)记录类型在该容器结构中定义。
版图数据集成器110重新布置由SREF解析器102、边界解析器104、路径解析器106和文本解析器108解析的记录,以反映该结构或单元的层次。版图数据集成器110为GDSII解析器120找到的每个数据项创建文本行。这些文本行由版图解析器504输出作为版图数据库文件506(图1)。
图3是由版图解析器创建的版图数据库文件中文本条目的一个示例。第2行是文本解析器108定位一个文本记录并且版图解析器504创建版图数据库文件506时来自GDSII文件502的文本数据项的一个示例。
路径是以“P”开头的行,例如行3、4和9-15。这些路径行有2个路径端点的x、y坐标、以及路径属性如宽度(180)和图层如第二金属(102,1)。
边界是以“B”开头的行,例如行5-7和16-18。在此示例中,每个边界都有5个x、y坐标,对于一个封闭的矩形多边形,第一个和最后一个坐标是相同的。边界可能会超过5个点。
SREF解析器102(图2)识别标准单元或其他块的实例引用(instancereferences)。这些实例引用被转换为版图数据库文件506中以“I”开头的文本行,例如行19-25。每条实例(instance)行都有一个x、y坐标,单元实例放置在该坐标上,并调用该单元的名称。
图4是模拟版图设计工具包示意图。模拟版图设计工具包510允许版图工程师将其专业知识集成到可重用的版图数据库514(图1)中。版图工程师使用模拟版图设计工具包510中的功能来重写版图数据库文件506中的文本行,以包括可重用代码,该代码便于将可重用版图数据库514迁移到具有不同套设计规则的多个工艺。
模拟版图设计工具包510包括位置功能130、放置功能132和布线(routing)功能134。版图工程师可以使用位置功能130在各个层上找到器件和多边形的位置或x、y坐标位置。原始设计规则用于建立可重用版图数据库并复制现有版图。然后,通过可重用数据库,将目标设计规则用于生成新的GDSII结构。位置功能130可以使用一个系统算法来描述元素之间的相对位置,例如上、下、左、右。有了这样的定义,当工程师在可重用数据库中指定元素编号时,可以进行详细评估,稍后在图5B中解释。元素可以是工程师定义的任何多边形、器件或实例。例如,I3[T,(CommonSD,I1,r)]指定元素I3将位于元素I1的右侧。在此,右侧由位置功能“r”定义。I1和I3被指定为MOSFET单元的实例。
版图工程师使用放置功能132将单元和多边形放置在可重复使用的版图数据库514中的位置处。这些位置可以被指定为绝对x、y坐标,或者指定为相对于其他单元或多边形的相对位置。相对位置可以被指定为一个设计规则的函数,如最小间距设计规则的1.5倍,而设计规则的值尚未指定。放置功能132还可以包括对称的放置功能,例如沿着一条共同的线放置多边形,或者在一维或二维中排列单元。
布线功能134使用两层或多层互连金属、通孔和触点将单元连接起来。GDSII文件502中的路径数据项通常用于指定互连。在为不同的设计规则调整了晶体管和单元的位置之后,可以在路径端点之间重新布线互连。版图工程师可以指定各种布线方法,如直接布线、迷宫布线、星形搜索布线、使用强化学习算法的布线、或使用人工智能(AI)的布线。版图工程师可以认识到,使用某种布线方法而不是其他布线方法可以更好地布线某些路径,可以基于工程师的过去经验和专业知识,使用布线功能134为某个路径指定最佳布线方法。
使用模拟版图设计工具包510,版图工程师可以将其专业知识集成到可重用版图数据库514中,从而允许将可重用版图数据库514重新用于不同套目标设计规则的多个目标版图。
图5A-5B显示版图工程师正在修改版图数据库文件中的文本行,以生成可重用版图数据库。在图5A,一部分版图数据库文件506(图1)显示了6个实例行。第一、第三和第四行分别要求(call for)一个实例p25,该实例可以是互补金属氧化物半导体(CMOS)p沟道晶体管(PMOS),其最大信号电压限制为2.5伏。第二、第五和第六行要求实例n25,它可以是最大电压为2.5伏的n沟道晶体管(NMOS)。版图工程师可以使用其他属性指定这些p25、n25晶体管的沟道宽度。
在每一行上还提供了每个实例的x、y坐标。p25器件全部为Y=6290,而n25器件全部为Y=290。第一对p和n器件在X=335,第二对在X=875,第三对在X=1415。因此,这6个晶体管排列成:PMOS器件在NMOS器件上方,中心间隔6000个单位,左右相邻晶体管中心对中心相隔540个单位。
版图工程师可以查看版图数据库文件506中的行,如图5A所示。图5A中的这六行要求六个独立的晶体管,3个PMOS和3个NMOS晶体管。
工程师可能会认识到,相邻晶体管可以共享其源/漏区,而不是具有单独的源/漏。工程师可以使用放置功能132,使用公共源极/漏极放置功能CommonSD重写第三行。这是一种相对放置功能,可使晶体管放置在非常靠近相邻晶体管的位置,从而共享源/漏区及其触点。版图数据库文件506中的第三行:
I[(875,6290)][p25,0,0]
被替换为可重用布局数据库514的重写部分中的行(使用CommonSD函数指定实例I3):
I3[T,(CommonSD,I1,r)][p25,0,0]
删除版图数据库文件506中的绝对坐标(875,6290),使用没有x、y坐标的相对放置函数CommonSD代替,指定源/漏极与实例I1共享。
同样,删除第4行中的p25晶体管以及第5行和第6行中的n25晶体管的绝对坐标,使用CommonSD函数代替。实例I4与I3共享源/漏,n25实例I5与n25实例I2共享源/漏,实例I6与I5共享源/漏。参数r表示共享右侧的源极/漏极,而不是左侧的源极/漏极。
版图工程师可以手动编辑版图数据库文件506并键入CommonSD函数及其参数,以生成可重用版图数据库514。模拟版图设计工具包510可以定义功能、参数和语法,从而允许版图工程师执行以下操作:选择诸如CommonSD之类的放置功能132以用于定义其他n25和p25晶体管单元实例的相对放置。
图6A-6C显示单元在可重用版图数据库中的放置。在图6A,块170被放置在版图的平面图中的绝对x、y位置处。块170可以是在多层上具有多个多边形的一个单元,或者可以是单个多边形,或者可以是一个参数化的单元。块170的中心(0,0)通过绝对放置功能被放置在绝对x、y位置,如图5B的前2行所示。
在图6B,一系列3个块170、171、172以水平顺序放置。通过绝对放置功能将第一块170放置在绝对位置X0、Y0。但是,块171、172相对于第一块170放置,而不是放置在绝对位置。块171的中心与第一块170的中心的距离为S1,块172的中心与第二块171的中心的距离为S2。因此,第一块170位于X0、Y0,第二块171位于X1、Y0,其中X1=X0+S1,第三块172位于X2、Y0,其中X2=X1+S2。
间距值S1、S2可以是设计规则的一个函数,允许针对不同的设计规则来调节间距。例如,当块170、171、172都是具有最小间距的最小宽度的金属线时,S1和S2可以是目标设计规则的最小间距。当块170、171、172是更复杂的单元时,S1可以是单元宽度加上单元之间的最小间距,这可以通过金属间距设计规则来设置。或者,版图工程师可以在单元之间使用较大的间距,以实现更多的互连和更容易的布线。
在图6C,单元沿着垂直轴对准。块171、173的中心对齐,使得它们中心有相同的X坐标,X3=X1。由于块173的宽度L大于块171的宽度,所以可以将块173的下角计算为X3L=X1-L2和X3R=X1+L2。
块171、173的中心在垂直方向上间隔开距离S3,使得当块171以X1、Y1为中心时,则块173以X1、Y1-S3为中心。同样,间距S3可以是目标设计规则的一个函数加上版图工程师增加的一个额外量,例如用于更好的布线或用于电路性能,如用于闩锁电阻。设计规则的值保留为一个参数,而不是指定为一个数值,从而允许从各种目标设计规则集中选择一个设计规则。这允许可重用版图数据库514中的单元放置对于多个工艺是可重用的。
模拟版图设计工具包510在放置功能132中包括CommonCentre函数。该CommonCentre函数将一个块(如块173)放置在另一块的沿着公共中心的一个相对位置上。间距S3可以在函数调用中指定,例如设计规则允许的最小间距。同样,CommonCentre函数也可以指定为水平(图6B)或垂直(图6C)对齐和对称。
图7显示可重用版图数据库中的布线。块171-176是排列成两行的六个单元,每行三个。单元内部可能会有所不同,其中一行也可能是另一行的镜像。
通过单元边界上的连接点建立单元的连接。在该示例中,为第一金属层和第二层都定义了连接点。例如,块171在其下边界上有连接点X1L、Y1D和X1R、Y1D。块174在其上边界上有连接点X4L、Y4U和X4R、Y4U。
可以使用布线功能134或通过版图数据库文件506中的路径数据项来定义块171、174之间的连接。布线例程通过在块171的连接点X1L、Y1D和X1R、Y1D,以及块174的连接点X4L、Y4U和X4R、Y4U之间创建一个矩形,使用层-1金属182来实现连接。在此示例中,X1L=X4L,X1R=X4R。
可重用版图数据库514还包含一行调用布线功能134中的Z形布线功能。布线功能通过在块173的连接点X3L、Y3D和X3R、Y3D,以及块175的连接点X5L、Y5U和X5R、Y5U之间创建一个层-2金属多边形,使用层-2金属184生成一个Z形多边形以实现连接。
图8A-8C显示从可重用版图数据库到两套目标设计规则的两个目标版图的版图迁移。在图8A,使用原始设计规则创建原始版图190,并将其转换为可重用版图数据库514,指定块177相对放置在块171、172之间空间的中心下方。块171、172水平地间隔开,块边缘之间的间隔是SH,而块177位于块171、172下方,块边缘之间有间隔SV。
一旦已经使用模拟版图设计工具包510将版图工程师的专业知识集成到可重用版图数据库514中,则可重用版图数据库514可用于将原始版图190转换为两个目标版图192、194,其使用设计规则DR1和DR2。
在图8B,模拟版图生成器516(图1)将用于原始版图190的可重用版图数据库514转换为使用第一设计规则DR1的第一目标版图192。模拟版图生成器516或工程师可以比较原始设计规则与第一设计规则以获得水平和垂直缩放因子SF_H和SF_V以及块缩放因子BSF。块缩放因子BSF可以由用于典型单元中多个多边形层的两套设计规则之间有最小收缩量的那个设计规则限制。间距缩放因子可能取决于确定块之间间隔的金属层设计规则的比率。
块缩放因子BSF用于缩放块或单元的大小。对于第一目标版图192,BSF为1.0,因此块171、172、177的大小未缩小。但是,间距缩放因子SF_H和SF_V均为0.5,因此,当原始版图190迁移到第一目标版图192时,单元之间的间距减小了50%。尽管块的尺寸没有减小,但是减小的块间距允许第一目标版图192要比原始版图190稍小。
还可使用第二设计规则DR2将可重用版图数据库514转换为第二目标版图。第二设计规则DR2好过第一设计规则DR1,因为块缩放因子BSF为0.5,并且垂直缩放因子SF_V甚至进一步减小到0.25,尽管水平缩放因子SF_H对于两个设计规则DR1、DR2都保持在0.5。
对于第二目标版图194,BSF为0.5,因此在放置之前,块171、172、177分别在水平和垂直方向上按比例缩小50%。间距缩放因子SF_H为0.5,因此缩小后的块171、172的边缘之间的水平间距减小为SH*SF_V,其中SH是距原始版图190的原始水平间距。
垂直间隔SF_V被进一步缩小至0.25,因此块171和177之间的垂直间隔减小了75%。减小了块171、172、177的大小,并且减小了块之间的间隔,因此第二目标版图194比原始版图190小得多。
图9A-9C显示模拟版图生成器使用由版图工程师嵌入到可重用版图数据库中的放置功能来创建单元版图。当在可重用版图数据库514中处理图5B的代码时,第二行调用模拟版图生成器516来生成n25单元的一个实例,该实例是NMOS晶体管:
I2[(335,290)][n25,0,0]
该行通过创建多晶硅层矩形栅极30、包括源/漏区20、22、源触点10和漏触点12的扩散矩形,使模拟版图生成器516生成n沟道晶体管。多晶硅和扩散矩形的相交部分是晶体管的主动栅极区域。该晶体管的中心位于绝对位置335、290。该第一晶体管在图9A中示出。
可重用代码的第五行,
I5[T,(CommonSD,I2,r)][n25,0,0]
要求生成另一个n25单元,但是没有给出绝对x、y位置。而是使用I2和r作为函数调用参数来调用CommonSD函数。该函数使模拟版图生成器516生成新晶体管,其源极/漏极区域与由实例I2创建的晶体管的右侧源极/漏极区域共享。
在图9B,I2晶体管栅极30仍然有源极/漏极区域20中的源极触点10,但是漏极触点12和源极/漏极区域20与I5晶体管栅极32共享。模拟版图生成器516还生成共享触点14和源/漏区24到I5晶体管栅极32的右侧。扩散矩形已向右扩展,以包括I5晶体管栅极32和源/漏区24。
接下来,模拟版图生成器516处理第六行可重用代码:
I6[T,(CommonSD,I5,r)][n25,0,0]
其要求生成第三个n25单元,没有给出绝对x、y位置。而是使用I5和r作为函数调用参数来调用CommonSD函数。该函数使模拟版图生成器516生成新晶体管,其源极/漏极区域与由实例I5创建的晶体管的右侧源极/漏极区域共享。
在图9B,与I5晶体管栅极32右侧共享的触点14和源极/漏极区域24现在与I6晶体管栅极34共享。模拟版图生成器516生成触点16和源极/漏极区域26到I6晶体管栅极34右侧。扩散矩形再次向右延伸,以包括I6晶体管栅极36和源/漏区26。
对于图5B中的其他行,可以以与图9A-9B中描述的类似方式来生成PMOS晶体管:
I1[(335,6290)][p25,0,0]
I3[T,(CommonSD,I1,r)][p25,0,0]
I4[T,(CommonSD,I3,r)][p25,0,0]
在图9C,模拟版图生成器516向上延伸栅极30,以足够的间隔添加金属触点40以满足目标设计规则。该间隔距离由设计规则参数化。第一层金属50被添加覆盖(over)到金属触点40上方并且在单元上垂直延伸。
类似地,模拟版图生成器516向上延伸多晶硅栅极32、34,并添加金属触点42、44和第一层金属52、54。
由于源极/漏极区22、24均与两个晶体管共享,因此与单独晶体管(各自有自己的未共享的源极/漏极区)相比,实例I2、I5、I6的三个晶体管的整体尺寸减小了。使用模拟版图设计工具包510的CommonSD函数,将版图工程师认为可以为这些晶体管共享源/漏区的这些专业知识添加到可重用版图数据库514中。向多个目标工艺的版图迁移得到改进。
图10A-10D显示模拟版图生成器使用由版图工程师嵌入到可重用版图数据库中的布线功能来创建单元版图。在图10A,在底部显示晶体管栅极30、32、34共享源极/漏极区域22、24和金属触点40、42、44。这些是图9C所示的I2、I5、I6 NMOS晶体管。
顶部显示的是晶体管栅极31、33、35,其有共享的源极/漏极区域23、25,在两端的非共享的源极/漏极区域21、27,以及触点11、13、15、17。这些可以是为实例I1、I3、I4而生成,如图5B所示的可重用版图数据库514的代码段。
还产生金属触点41、43、45以连接到多晶硅栅极31、33、35。这些金属触点41、43、45在PMOS晶体管栅极31、33、35的底部产生。而不是像NMOS晶体管栅极30、32、34那样位于顶部。
可以使用放置功能132中的CommonCenter功能来创建这些金属触点。CommonCenter功能使金属触点43与其多晶硅栅极对齐。例如,稍后图11显示的可重用版图数据库514代码段的第13行:
13I11[T,(CommonCentre,I3,d)][M1_PO,0]
使模拟版图生成器516在实例I3(I3,d)的底部生成金属-1-到-多晶硅接触(M1_PO),并且与I3具有一个共同的中心。
因为实例I1、I2具有相同的绝对X坐标,所以PMOS栅极31与NMOS栅极30对齐。
在图10B,版图工程师已经使用一个布线功能134来生成互连。矩形(rect)布线功能用于生成一个简单的矩形,以使用第一层金属(101)连接I1和I2。这在图11的第20行中显示,其中列出了边界B6:
20B6[T,(Rect,I1.PO_Down._l,I1.PO_Down._r,I1.PO_Down._d,I2.PO_Up._u)][101,1]
通过此可重用代码行生成第一层金属60,将金属触点40、41连接到晶体管栅极30、31。rect函数中的前两个点相对于I2多晶硅左下方(I1.PO_Down_l)和右下方(I1.PO_Down_r)的。rect函数中的其他两个点I1.PO_Down._d和I2.PO_Up._u是金属60的上下边缘。I1.PO_Down._d是PO触点41的下边缘,I2.PO_Up._u是PO触点40的上边缘。
类似地,其他行可重用代码使用rect布线功能来生成,将金属触点42、43连接到晶体管栅极32、33的第一层金属62,以及将金属触点44、45连接到晶体管栅极34、35的第一层金属64。
在图10C,其他rect布线功能134用于在第一金属层上生成VDD金属66和VSS金属68。VDD金属66连接到源极/漏极区21、25中的触点11、15,其用作连接到电源的PMOS源极。VSS金属68连接到源极/漏极区域26中的触点16,后者充当接地的NMOS源极。
在图10D,第二层金属70由模拟版图生成器516产生。第二层金属70连接到单元输出(未示出)并连接到源极-漏极区20中的触点10,连接到源极/漏极区域23中的触点13,连接到源极/漏极区域27中的触点17。形成一个3输入NAND门。
第二层金属70是由模拟版图生成器516处理图11所示的可重用版图数据库514的可重用代码部分中的行23而生成的。该行使用Z形布线功能,使用第二种金属(参数102)产生Z字形金属线。
23P1[T,(Zshape,I4.AA_Right._r+90,I4.AA_Right._u,I2.AA_Left._l-90,I2.AA_Left._d,4000,180)][102,1]
该行可重用代码定义了Z形多边形第二金属(102,1),其中心为Y=4000,宽180nm。右边缘延伸90nm,超过非共享源/漏区27(I4.AA_Right._r+90)。左边缘延伸90nm,超过非共享源极/漏极区域20(I2.AA_Left._l-90)。上边缘为非共享源极/漏极区域27(I4.AA_Right._u),下边缘为非共享源/漏区20(I2.AA_Left._d)。
图11显示一部分可重用代码,其生成图10D的3输入NAND版图。图11的部分可重用代码是可重用版图数据库514的一部分,其中第5-23行由版图工程师编写,第1、2行几乎未更改,除了添加实例名称(I1,I2)用于进一步引用。
第5-8行使用CommonSD放置功能生成具有共享源/漏区的晶体管。第4、7、8行产生NMOS晶体管栅极30、32、34以及触点和源极/漏极,如图9B所示。图9C所示的金属触点40、42、44是通过第9-11行使用CommonCenter放置功能添加金属1-到-多晶硅触点(M1_PO)的,而图10A所示的金属触点41、43、45是通过第12-14行使用CommonCenter放置功能添加的。
复杂形状VDD金属66是通过第15、17、18行使用矩形布线功能产生的,产生了3个矩形。VSS金属68是由第16、19行使用矩形布线功能产生,产生了2个矩形。
第一层金属60、62、64分别由第20、21、22行使用矩形布线功能产生。最后,第二层金属70由图11中第23行使用Z形布线功能而生成。
图12显示使用由模拟版图生成器从可重用版图数据库生成目标版图文件,通过写入光掩模来控制IC的制造。模拟版图生成器516通过处理来自模拟版图设计工具包510的可重用命令,从可重用布局数据库514生成目标版图文件522,可重用命令由版图工程师插入可重用版图数据库514中。目标版图文件522为GDSII格式,或者被转换为GDSII格式,以供光掩模制造厂商用于物理版图76。
物理版图76指定每个裸片上的物理x、y位置,各种组件将位于成品集成电路(IC)裸片上。物理版图76转换为多个图像层,其指定了栅极的位置,金属线、通孔的位置,各层之间的连接,以及基板上氧化物和扩散区域的位置。掩模图像78通常包括一个图像用于每个图案化层。
掩模制造机读取掩模图像78或另一个设计文件,然后将这些图像物理写入或烧录到光掩模82上。光掩模82是有形产品,是版图迁移软件或例程产生目标版图文件522的一个结果,其最终通过软件转换为实际晶体管栅极和布线的掩模图像78。虽然可以在通用计算机上执行版图迁移软件,但是创建光掩模82需要使用专门的机器,例如通过光或电子束,将版图数据写在各个掩模上,该光或电子束通过版图数据打开和关闭,同时在未曝光的光致抗蚀剂聚合物层上以光栅化图案进行扫描,该聚合物层放置在空白光掩模玻璃板上。光刻胶在某些位置被光束或电子束曝光,而在其他区域则未曝光。然后可以在化学显影剂浴中洗涤曝光板,以去除曝光或未曝光的区域,以形成光掩模82。
在光掩模制造80期间,光掩模机器产生了多块光掩模82,每块光掩模用于每个半导体工艺层。然后,将光掩模82发送到半导体工厂(晶圆厂或芯片厂),并装入光掩模机中,在IC制造工艺84中,其中通过光掩模82的光使半导体晶片上的光刻胶树脂曝光。在经过光掩模82的多层曝光处理以及其他处理(例如离子注入、扩散、氧化物生长、多晶硅和金属沉积、通孔和触点蚀刻、以及金属和多晶硅蚀刻)之后,IC制造工艺84制作出晶圆86。晶圆86是硅、GaAs或其他半导体衬底,在其表面上形成有图案层。每个晶圆86上都会生产出多个芯片。在最初的晶圆分类测试之后,将晶圆86切割成小片,将其放入封装中以生产IC 88。
因此,从可重用版图数据库514生成的目标版图文件522控制制造工艺中的一系列步骤,最终导致光掩模82和IC88。非常专业的机器和控制这些机器的计算机本身最终受到目标版图文件522中的数据控制或引导以产生特定的IC 88芯片。
IC 88可以是装配到终端用户设备如智能电话90中的ASIC或模块。智能电话90可以包括相机92,相机拍摄图像,由智能电话90使用IC 88处理。IC 88可以由两个或多个芯片厂制造并实施现有设计,但要使用两套不同的设计规则。每套设计规则创建一个不同的目标版图文件522,其生成不同组光掩模82,用于特定半导体工艺制造IC 88。
【替代实施例】
发明人设计了几个其他实施例。例如,可以调整或缩放原始版图中的绝对坐标。例如,原始版图190(图8A)中的绝对x、y位置可以按0.5缩放至x/2、y/2,以在第一目标版图194(图8B)中产生对应的绝对位置。可以使用原始的平面图,但可以根据新的设计规则进行缩放。路径宽度、接触通孔面积等可以更改以生成缩放的单个器件。
版图工程师可以手动编辑层次结构中的最低级别单元,以包括设计规则中的参数,例如间距和宽度。设计规则可以存储在独立文件中,该文件可以由模拟版图设计工具包510加载。版图工程师可以直接更改设计规则文件中的值。还可以开发图形界面供用户输入此类参数。设计规则的这种改变使模拟版图生成器516自动调整模拟版图生成器516输出的转换后的版图,因为可重用版图数据库514是相对于参数化设计规则而言的。例如,如果仅更改接触通孔面积的设计规则,则将在目标版图中更改所有触点,而不会更改扩散间隔的相对位置。
一些设计规则可以包括特殊规则,例如扩大尺寸和间距的高压晶体管的。可以使用特殊版图如甜甜圈形或环形晶体管栅极。可以将保护环或其他结构添加到标记有高压或其他特殊用途的单元。可重用代码可以包括激活某些单元的这些特殊版图和设计规则的功能。即使在同一IC上,模拟运行的晶体管也可能与数字电路中使用的晶体管具有不同的版图要求。
已经描述了可重用代码是由版图工程师输入到可重用布局数据库514中,由模拟版图生成器516和器件生成器518两者处理,由器件生成器518处理排列功能,由模拟版图生成器处理其他功能。可以调整功能的划分,使得器件生成器518或模拟版图生成器516可以处理来自模拟版图设计工具包510的所有功能。器件生成器518和模拟版图生成器516也可以组合在一起。
尽管在图5B和图11显示了可重用代码的语法,但是可以替换对语法和参数的多种修改。所示代码只是一种可能的代码语法的示例。同样,版图解析器504可以使用与图3所示不同的语法来创建版图数据库文件506。可以为P单元和其他结构支持扩展。
版图工程师对版图数据库文件506的覆盖不必是1∶1。版图数据库文件506中的一行可以被版图工程师使用可重用版图数据库514中的多行可重用代码替换,或者版图数据库文件506中的多行可以被版图工程师使用可重用版图数据库514中的单行可重用代码替换。一些行可能是1:1,其他行可能是1:N或N:1,取决于功能和版图。
相对于数字版图设计,本发明更有益于模拟版图设计。对于数字电路版图,版图工程师不需要自己设计模块。芯片厂会提供一个标准单元库作为基本的门级模块,从中可以构建版图。此外,由于数字电路性能对布局和布线不敏感,因此有成熟的CAD工具可以执行自动布局和布线。但是,对于模拟电路版图设计,工程师通常没有芯片厂提供的标准单元以供使用,因此版图工程师比数字版图设计要花费更多的精力。此外,与数字电路相比,模拟电路的性能对版图平面图要敏感得多,因此模拟版图需要大量的设计者的专业知识来处理意外的影响。这种意外的影响包括不对称引起的信号失配,较大的寄生电容和电阻。因此,模拟版图设计可以比数字版图设计更多地受益于本发明。
版图工程师或其他工程师或程序员可以编写搜索和替换例程或其他宏,以在版图数据库文件506中搜索某些数据项,并使用可重用代码重写这些数据项,而不是用可重用代码手动覆盖每个数据项。例如,可以在版图数据库文件506中搜索单元之间的互连,将这些互连替换为布线功能134中的一个布线功能,从而允许模拟版图生成器516重新布线版图而不使用现有的互连。
可以开发图形用户界面以将模拟版图设计工具包510呈现给版图工程师,从而允许版图工程师选择版图数据库文件506中的数据项,然后粘贴可重用代码以生成可重用版图数据库514。现有的版图可以以图形方式显示给版图工程师,以供参考,并且可以允许工程师在显示的版图上选择目标的x、y坐标以粘贴到可重用代码。
可以有其他程序用于进一步处理,例如设计规则检查器或示意图验证器。这些程序可以标记错误以供版图工程师手动修复,或者可以更改版图数据库文件以修复错误。
可能有多种IC半导体制造工艺。可以用各种专用机器和工艺来制造光掩模82,包括直接写入以烧掉金属化层而不是光刻胶。多种组合的扩散、氧化物生长、蚀刻、沉积、离子注入和其他制造步骤可以使它们产生的图案产生在由光掩模82控制的IC上。
可以使用软件、硬件、固件、例程、模块、功能等的各种组合,以各种技术来实施模拟版图生成器516、模拟版图设计工具包510、器件生成器518以及其他组件。模块、块、组件、例程、子例程、工艺、功能等可能有多种划分,并且可以被替换。可重用代码的语法、函数和文件可能有多种变体。可以使用多种文件格式和变体。一些实施例可能未使用所有组件。可以添加其他组件。
版图解析器还可以解析GDSII文件502的本地副本,用于单元定义或单元定界符,其确定单元内容,单元定义可以包括多边形的边界、路径、文本和其他单元实例。版图工程师可以使用单元定义来创建自定义的P单元。实例可以调用芯片厂提供的P单元或自定义的P单元。SREF是GDSII流格式的固有元素,它描述一种结构相对于另一种结构的位置。
上、下、左、右、在…上、在…下等字眼是相对的,取决于观看者的位置或视点。平面图、版图、单元和数据项可以旋转、翻转、镜像和进行其他转换。多种变化是可能的。
本发明的背景部分可以包含关于本发明的问题或环境的背景信息,而不是由其他人描述现有技术。因此,在背景技术部分中包含的材料并不是申请人对现有技术的承认。
本文描述的任何方法或工艺是机器实现的或计算机实现的,旨在由机器、计算机或其他设备执行,不旨在没有机器辅助的情况下仅由人执行。产生的有形结果可以包括在诸如计算机监视器、投影设备、音频生成设备和相关媒体设备之类的显示设备上的报告或其他机器生成的显示,可以包括也是机器生成的硬拷贝打印输出。其他机器的计算机控制是另一个有形的结果。
所述的任何优点和益处可能不适用于本发明的所有实施例。当权利要求元素前出现了单词“手段(means)”时,申请人旨在使该权利要求元素落入35USC第112节第6段的规定。通常,一个或多个单词的标签在单词“手段(means)”之前。单词“手段(means)”前面的单词是旨在便于参考权利要求元素的标签,并不意图表达结构上的限制。这种装置加功能的权利要求旨在不仅覆盖在此所述的用于执行该功能及其结构等同物的结构,而且覆盖等同的结构。例如,虽然钉子和螺钉具有不同的构造,但它们都具有等同的结构,因为它们都具有紧固功能。信号通常是电子信号,但也可以是光信号,例如可以通过光纤线传送。
为了说明和描述的目的,前面已经呈现了本发明实施例的描述。这并不意味着穷举或将本发明限制到所披露的确切形式。鉴于上述教导,可能有多种修改和变型。本发明范围不受限于该详述,而是受限于所附加的权利要求。
Claims (20)
1.一种用于将集成电路IC的现有版图迁移到IC的目标版图的计算机实现方法,包括:
接收现有版图文件,其指定所述现有版图;
解析所述现有版图文件中的数据项,包括多边形的边界、路径和单元实例,其中一个单元包含一个或多个边界、路径或另一个单元实例;
以基于文本的格式将所述数据项写入一个版图数据库文件;
向版图工程师显示所述文本格式的数据项,并从版图工程师接收更新的可重用代码行;
用所述更新的可重用代码行替换所述版图数据库文件中的一些数据项,以生成可重用版图数据库,其中所述可重用代码指定可重用数据项;
编译所述可重用版图数据库,使用第一套目标设计规则调整所述可重用版图数据库中可重用数据项的版图大小和间距,以满足所述第一套目标设计规则,以生成第一目标版图文件;
编译所述可重用版图数据库,使用第二套目标设计规则调整所述可重用版图数据库中可重用数据项的版图大小和间距,以满足所述第二套目标设计规则,以生成第二目标版图文件;
其中,所述第二目标版图文件指定的第二目标版图不符合所述第一套目标设计规则,但符合所述第二套目标设计规则;
其中,所述可重用版图数据库被重新用于生成所述第一目标版图文件和用于生成所述第二目标版图文件。
2.根据权利要求1所述的计算机实现方法,还包括:
通过第一缩放因子缩放所述可重用版图数据库中数据项的大小和间距,以在所述第一目标版图文件中生成缩放的数据项;
其中,所述第一缩放因子是所述第一套目标设计规则的和所述现有版图的现有设计规则中相应设计规则的一个比率;
其中,所述第一缩放因子包括用于缩放单元的块缩放因子和用于缩放单元之间间隔的间隔缩放因子。
3.根据权利要求1所述的计算机实现方法,其中所述现有版图文件是二进制格式;
其中,所述版图数据库文件为版图工程师可读和可编辑的文本格式。
4.根据权利要求3所述的计算机实现方法,还包括:
向版图工程师提供一个版图设计工具包,版图工程师从所述版图设计工具包中选择功能,包括在所述更新的可重用代码行中选择的功能;
其中所述可重用代码包括来自所述版图设计工具包的功能。
5.根据权利要求4所述的计算机实现方法,还包括:
接收版图工程师从所述可重用代码中选择的功能,选择的功能包括放置功能和布线功能,所述放置功能指定所述可重用数据项相对于其他数据项的位置,所述布线功能指定生成金属互连线以互连单元的布线方法。
6.根据权利要求3所述的计算机实现方法,还包括:
使用器件生成器从所述可重用版图数据库中的可重用代码生成一系列单元。
7.根据权利要求3所述的计算机实现方法,还包括:
其中,当所述可重用代码包括CommonSD函数时,版图生成器生成一对晶体管的版图,所述对晶体管在所述第一目标版图文件指定的所述对晶体管之间共享源/漏区。
8.根据权利要求3所述的计算机实现方法,其中所述现有版图文件为图形设计系统2(GDSII)格式;还包括:
将所述第一目标版图文件转换为GDSII格式。
9.根据权利要求3所述的计算机实现的方法,还包括:
使用所述第一目标版图文件来控制光掩模的生成,以供使用所述第一套目标设计规则的第一芯片厂制造IC时使用;
使用所述第二目标版图文件来控制光掩模的生成,以供使用所述第二套目标设计规则的第二芯片厂制造IC时使用。
10.一种版图迁移系统,包括:
一个输入,其接收一个使用第一套设计规则的现有版图文件,用于第一工艺的集成电路IC的第一版图;
版图解析器,用于解析所述现有版图文件以识别数据项,所述数据项包括多边形的边界、单元实例和单元定义,其中所述单元定义包括多边形边界和其他单元实例;
版图数据项集成器,其生成一个版图数据库文件,所述版图数据库文件包括由所述版图解析器从所述现有版图文件识别出的所述数据项;
版图设计工具包,其有放置功能,所述放置功能指定一个数据项相对于其他数据项的放置位置,所述放置位置是一套设计规则的一个函数;
专业知识输入,用于接收包含所述放置功能的可重用代码;
版图专业知识集成器,其将所述可重用代码放入所述版图数据库文件以生成一个可重用版图数据库,其中所述可重用版图数据库具有所述可重用代码以及一些来自所述版图数据库文件的数据项,其中来自所述版图数据库文件的其他数据项被所述可重用代码替换;
版图生成器,用于编译所述可重用版图数据库,并将所述数据项转换为符合第二套设计规则的尺寸和间距的数据项版图,并编译所述可重用代码,根据所述可重用代码中的所述放置功能将数据项放置在第二相对位置,所述第二相对位置也符合所述第二套设计规则,以使用所述第二套设计规则生成第二版图文件,用于第二工艺的IC的第二版图。
11.根据权利要求10所述的版图迁移系统,其中所述版图生成器还编译所述可重用版图数据库,并将所述数据项转换为符合第三套设计规则的尺寸和间距的数据项版图,以及编译所述可重用代码并根据所述可重用代码中的放置功能将数据项放置在第三相对位置,所述第三相对位置也符合所述第三套设计规则,以使用所述第三套设计规则生成第三版图文件,用于第三工艺的IC的第三版图。
12.根据权利要求11所述的版图迁移系统,还包括:
器件生成器,其根据包含排列功能的可重用代码生成一系列单元,
所述器件生成器将所述一系列单元发送到所述版图生成器以进行进一步处理。
13.根据权利要求11所述的版图迁移系统,其中所述版图数据库文件是文本格式;
其中所述可重用版图数据库是文本文件;
其中所述可重用代码是文本格式,可以由版图工程师将其键入键盘并发送到所述专业知识输入。
14.根据权利要求13所述的版图迁移系统,其中所述版图设计工具包还包括位置功能和布线功能;
其中所述位置功能将数据项的x、y位置报告给版图工程师;
其中所述布线功能指定所述版图生成器使用的布线方法,以生成所述第二版图文件和所述第三版图文件中的互连金属的版图,所述互连金属用于连接单元。
15.根据权利要求14所述的版图迁移系统,其中所述放置功能还包括:
CommonSD函数,其指定晶体管单元与由所述CommonSD函数引用的一个引用晶体管单元共享公共源/漏区;
其中所述放置功能还包括公共中心函数,其指定数据项与由所述公共中心函数引用的一个引用数据项共享一个公共中心;
其中所述布线功能还包括矩形函数,其生成一个金属层矩形以互连由所述矩形函数引用的两个数据项;
其中所述布线功能还包括Z形函数,其生成金属层Z形多边形以互连由所述Z形函数引用的两个数据项。
16.根据权利要求11所述的版图迁移系统,还包括:
格式转换器,用于以二进制流格式生成所述第二版图文件,以供光掩模制造商使用,所述光掩模制造商使用所述第二工艺为半导体芯片厂制造光掩模;
所述格式转换器还用于以二进制流格式生成所述第三版图文件,以供另一光掩模制造商使用,其使用所述第三工艺为另一半导体芯片厂制造光掩模,
其中,所述IC的所述第一版图被迁移到所述第二版图文件,以供所述半导体芯片厂使用所述第二工艺用于制造,并被迁移到所述第三版图文件以供所述另一半导体芯片厂使用所述第三工艺用于制造。
17.一种用于存储计算机可执行指令的非暂时性计算机可读介质,该计算机可执行指令在由处理器执行时实现一种方法,该方法包括:
接收一个现有版图文件,其指定一个现有版图;
解析所述现有版图文件中的数据项,所述数据项包括多边形的边界、路径和单元实例,其中一个单元包含一个或多个边界、路径或另一个单元实例;
将所述数据项写入一个版图数据库文件;
接收更新的可重用代码行;
用所述更新后的可重用代码行替换所述版图数据库文件中的一些数据项,以生成一个可重用版图数据库,其中所述可重用代码指定可重用数据项;
编译所述可重用布局数据库,使用第一套目标设计规则调整所述可重用版图数据库中所述可重用数据项的版图大小和间隔,以满足所述第一套目标设计规则,以生成第一目标版图文件;
编译所述可重用布局数据库,使用第二套目标设计规则调整所述可重用版图数据库中所述可重用数据项的版图大小和间隔,以满足所述第二套目标设计规则,生成第二目标版图文件;
其中,所述第二目标版图文件指定的第二版图不符合所述第一套目标设计规则,但符合所述第二套目标设计规则;
其中,所述可重用版图数据库被重新用于生成所述第一目标版图文件和用于生成所述第二目标版图文件。
18.根据权利要求1所述的非暂时性计算机可读介质,其中所述方法还包括:
以第一缩放因子缩放所述可重用版图数据库中数据项的大小和间隔,以在所述第一目标版图文件中生成缩放的数据项;
其中,所述第一缩放因子是所述第一套目标设计规则和所述现有版图的现有设计规则中相应设计规则的一个比率;
其中,所述第一缩放因子包括用于缩放单元的块缩放因子和用于缩放单元之间间隔的间隔缩放因子。
19.根据权利要求18所述的非暂时性计算机可读介质,其中所述方法还包括:
向版图工程师提供一个版图设计工具包,版图工程师从所述版图设计工具包中选择功能,包括在更新的可重用代码行中选择功能;
其中所述版图数据库文件为基于文本的格式;
以所述基于文本的格式将所述数据项写入所述版图数据库文件;
以所述文本格式向版图工程师显示数据项,并从版图工程师接收更新的可重用代码行;
从版图工程师接收包含在所述可重用代码中的功能选择,所述功能选择包括放置功能和布线功能,所述放置功能指定所述可重用数据项相对于其他数据项的相对位置,所述布线功能指定生成金属互连线来互连单元的布线方法。
20.根据权利要求18所述的非暂时性计算机可读介质,其中所述方法还包括:
使用器件生成器从所述可重用版图数据库中的可重用代码生成一系列单元。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/781,110 US10885256B1 (en) | 2020-02-04 | 2020-02-04 | Method and system for integrated circuit (IC) layout migration integrated with layout expertise |
US16/781,110 | 2020-02-04 | ||
PCT/CN2020/075627 WO2021155615A1 (en) | 2020-02-04 | 2020-02-18 | Method and system for integrated circuit (ic) layout migration integrated with layout expertise |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113168494A true CN113168494A (zh) | 2021-07-23 |
CN113168494B CN113168494B (zh) | 2023-08-04 |
Family
ID=76879198
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202080000147.4A Active CN113168494B (zh) | 2020-02-04 | 2020-02-18 | 集成专业版图设计经验的集成电路(ic)版图迁移的方法和系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113168494B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114895915A (zh) * | 2022-04-29 | 2022-08-12 | 上海概伦电子股份有限公司 | 版图代码自动生成方法、系统、设备和计算机可读存储介质 |
TWI848529B (zh) * | 2022-01-26 | 2024-07-11 | 日商日立製作所股份有限公司 | 作業支援裝置、作業支援系統 |
CN118364755A (zh) * | 2024-06-18 | 2024-07-19 | 晶铁半导体技术(广东)有限公司 | 一种集成电路版图设计迁移方法、系统、设备及程序产品 |
CN118395935A (zh) * | 2024-06-27 | 2024-07-26 | 杭州广立微电子股份有限公司 | 标准单元尺寸调整方法、装置和计算机设备 |
TWI878891B (zh) * | 2022-05-18 | 2025-04-01 | 聯發科技股份有限公司 | 具有人類專家質量的基於學習的宏安置的方法與系統 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102110182A (zh) * | 2009-12-28 | 2011-06-29 | 台湾积体电路制造股份有限公司 | 集成电路设计方法 |
US20120233576A1 (en) * | 2011-03-09 | 2012-09-13 | International Business Machines Corporation | Schematic-based layout migration |
US20140380259A1 (en) * | 2013-06-20 | 2014-12-25 | G-Analog Design Automation Limited | Layout migration with hierarchical scale and bias method |
CN109271677A (zh) * | 2018-08-27 | 2019-01-25 | 北方电子研究院安徽有限公司 | 一种在线层次化修复版图格点问题的方法 |
-
2020
- 2020-02-18 CN CN202080000147.4A patent/CN113168494B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102110182A (zh) * | 2009-12-28 | 2011-06-29 | 台湾积体电路制造股份有限公司 | 集成电路设计方法 |
US20120233576A1 (en) * | 2011-03-09 | 2012-09-13 | International Business Machines Corporation | Schematic-based layout migration |
US20140380259A1 (en) * | 2013-06-20 | 2014-12-25 | G-Analog Design Automation Limited | Layout migration with hierarchical scale and bias method |
CN109271677A (zh) * | 2018-08-27 | 2019-01-25 | 北方电子研究院安徽有限公司 | 一种在线层次化修复版图格点问题的方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI848529B (zh) * | 2022-01-26 | 2024-07-11 | 日商日立製作所股份有限公司 | 作業支援裝置、作業支援系統 |
CN114895915A (zh) * | 2022-04-29 | 2022-08-12 | 上海概伦电子股份有限公司 | 版图代码自动生成方法、系统、设备和计算机可读存储介质 |
CN114895915B (zh) * | 2022-04-29 | 2025-06-03 | 上海概伦电子股份有限公司 | 版图代码自动生成方法、系统、设备和计算机可读存储介质 |
TWI878891B (zh) * | 2022-05-18 | 2025-04-01 | 聯發科技股份有限公司 | 具有人類專家質量的基於學習的宏安置的方法與系統 |
CN118364755A (zh) * | 2024-06-18 | 2024-07-19 | 晶铁半导体技术(广东)有限公司 | 一种集成电路版图设计迁移方法、系统、设备及程序产品 |
CN118395935A (zh) * | 2024-06-27 | 2024-07-26 | 杭州广立微电子股份有限公司 | 标准单元尺寸调整方法、装置和计算机设备 |
CN118395935B (zh) * | 2024-06-27 | 2024-11-05 | 杭州广立微电子股份有限公司 | 标准单元尺寸调整方法、装置和计算机设备 |
Also Published As
Publication number | Publication date |
---|---|
CN113168494B (zh) | 2023-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN113168494B (zh) | 集成专业版图设计经验的集成电路(ic)版图迁移的方法和系统 | |
US8745554B2 (en) | Practical approach to layout migration | |
US6574786B1 (en) | Gate array cell generator using cadence relative object design | |
EP1175642B1 (en) | Improved method and apparatus for submicron ic design using edge fragment tagging | |
US5097422A (en) | Method and apparatus for designing integrated circuits | |
US6505327B2 (en) | Generating an instance-based representation of a design hierarchy | |
US7207017B1 (en) | Method and system for metrology recipe generation and review and analysis of design, simulation and metrology results | |
US20150234974A1 (en) | Multiple patterning design with reduced complexity | |
JP2003526110A (ja) | 設計ルールの照合システム及び方法 | |
WO2005036603A2 (en) | Design-manufacturing interface via a unified model | |
US10885256B1 (en) | Method and system for integrated circuit (IC) layout migration integrated with layout expertise | |
US12169675B2 (en) | Automatic generation of layouts for analog integrated circuits | |
KR930011055B1 (ko) | 반도체 집적회로의 레이아우트패턴(layout pattern)의 작성방법 및 작성장치 | |
JPH05108744A (ja) | 階層的回路データベース最適化装置及び階層的回路データベース最適化方法 | |
US12118287B2 (en) | Automatic generation of sub-cells for an analog integrated circuit | |
CN103852970B (zh) | 两次图形化工艺方法 | |
US9053289B1 (en) | Method and system for implementing an improved interface for designing electronic layouts | |
CN102117010B (zh) | 一种光学邻近修正方法 | |
US10346579B2 (en) | Interactive routing of connections in circuit using auto welding and auto cloning | |
Zhang et al. | An automated design tool for analog layouts | |
US11853682B2 (en) | Systems and methods for identification and elimination of geometrical design rule violations of a mask layout block | |
US7461366B2 (en) | Usage of a buildcode to specify layout characteristics | |
Lee et al. | SIMPL-2:(Simulated profiles from the layout-version 2) | |
JPH09106420A (ja) | 異なる製造工程で集積回路を簡易的に生成する方法及びシステム | |
CN1963666A (zh) | 制造集成电路部件的方法和系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
REG | Reference to a national code |
Ref country code: HK Ref legal event code: DE Ref document number: 40048128 Country of ref document: HK |
|
GR01 | Patent grant | ||
GR01 | Patent grant |